JP2005191591A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005191591A JP2005191591A JP2005034101A JP2005034101A JP2005191591A JP 2005191591 A JP2005191591 A JP 2005191591A JP 2005034101 A JP2005034101 A JP 2005034101A JP 2005034101 A JP2005034101 A JP 2005034101A JP 2005191591 A JP2005191591 A JP 2005191591A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating film
- semiconductor device
- wiring
- conductive wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】プリント配線基板などのインターポーザ4の表面配線2の半導体素子1の外縁部1aを横切る表面配線12に幅広部13を形成することで絶縁膜に温度変化が加わった際の変形量を低減、もしくは拘束する。
【選択図】図1
Description
方形の半導体素子を搭載した半導体装置では、半導体素子の外形線を構成する辺の中央部分が平面ひずみ状態となり、発生する熱応力が大きくなるため、この部分で導電性配線が断線する確率が高くなる。したがって、上記中央部分には半導体素子の外形線と交差して端部を横切るような導電性配線が配置されないように、導電性配線パターンを形成することで、断線発生の可能性を小さくすることができる。
導電性配線を半導体素子の外形線を斜めに横切るように形成することによって、半導体素子の面内において、導電性配線2が占める割合を大きくすることができ、絶縁膜の変形拘束効果が大きくなる。また、半導体素子の外形線上での導電性配線の断面積が見掛け上増加することから、配線にき裂が発生してから断線するまでの寿命が延びる効果も得ることができる。
絶縁膜のき裂は、線膨張係数の大きな絶縁膜自体が温度変化により収縮と膨張を繰り返すことによって発生、成長する。絶縁膜に用いられる材料はエポキシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂などであり、これらの材料の弾性係数は、通常接着部材の弾性係数より大きくなっている。絶縁膜の弾性係数が大きいとき裂の先端に発生する応力が緩和されないため、き裂の成長はき裂が長くなるに従って加速されていく。絶縁膜の弾性係数を小さくすると、き裂先端での変形が容易となり、き裂先端の応力が緩和され、き裂の成長を抑止することができる。
導電性配線の断線発生の原因となる絶縁膜のき裂は、接着部材にき裂やはく離が発生したことによって、絶縁膜の変形が自由になることで発生する。同様に接着部材の弾性係数が小さいと、絶縁膜の変形を拘束できなくなるため、絶縁膜にき裂が発生し易くなる。したがって、接着部材の弾性係数を大きくすることによって温度変化時の絶縁膜の変形を拘束してやれば、絶縁膜のき裂発生を抑止することが可能となる。
すなわち、熱応力が集中する半導体素子端部の直下部分からき裂が発生しやすい絶縁膜を取り除き、この部分を絶縁膜よりじん性の大きな封止樹脂で覆うことにより、き裂の発生と成長を抑制することができる。
絶縁膜は導電性配線が他の導体部材などに接触して短絡などを起こさないように保護するために設けられている。したがって、絶縁膜を導電性配線の周囲のみを覆うようにして半導体素子面内での絶縁膜の体積を減らすことにより、温度変化時の絶縁膜の変形量を低減することができる。
変形拘束用の部材は箔状部材で形成するのが望ましく、導電性材料と同じ材料で形成するのが良い。また、方形の半導体素子を搭載した半導体装置では、半導体素子の外形線を構成する辺の中央部分が平面ひずみ状態となり、発生する熱応力が大きくなるためこの部分で導電性配線が断線する確率が高くなる。したがって、最低限半導体素子の辺の中央部分での絶縁膜の変形を拘束すれば良い。
図1は、本発明の第1実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図2は図1に示した半導体装置の断面図である。
図4は、本発明の第2実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図5は図4に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
図7は、本発明の第3実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図8は図7に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
図10は、本発明の第4実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図11は図10に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
図12は本発明の第5実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図13は図12に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
図14は本発明の第6実施例による半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
図15は本発明の第7実施例による半導体装置の封止樹脂と接着部材と絶縁膜とを取り除いた状態での平面図であり、図16は図15に示した半導体装置の断面図である。
図19は本発明の第8実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図20は図19に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
図21は本発明の第9実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図22は図21に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
図23は本発明の第10実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図24は図23に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
図26は、本発明の第11実施例による半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
図27は本発明の第12実施例による半導体装置の断面図であり、図28は図27に示した半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
図29は本発明の第13実施例による半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
Claims (6)
- 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
前記導電性配線のうち前記半導体素子の外縁部を構成する各辺の中央部と対向する領域に形成された導電性配線は前記半導体素子の外縁部と対向する位置の幅が前記半導体素子の外縁部より外側および/または内側と対向する位置の幅よりも広くなるように形成されていることを特徴とする半導体装置。 - 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
前記絶縁膜の弾性係数E1と前記接着層の弾性係数E2との関係がE1≦E2となるように構成されたことを特徴とする半導体装置。 - 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
前記接着層の弾性係数が10Gpa以上であることを特徴とする半導体装置。 - 前記基板は絶縁性テープであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 一主面を有する絶縁性テープと、この絶縁性テープの一主面に形成された導電性配線と、前記絶縁性テープの一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記絶縁性テープとは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線は前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
前記半導体素子の端部の前記絶縁性テープ側には前記導電性配線が露出していることを特徴とする半導体装置。 - 一主面を有する絶縁性テープと、この絶縁性テープの一主面に形成された導電性配線と、前記絶縁性テープの一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記絶縁性テープとは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線は前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
前記半導体素子の外縁部よりも内側では前記導電性配線との絶縁を要する領域に前記絶縁膜が形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034101A JP4255447B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034101A JP4255447B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32758097A Division JP3658162B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191591A true JP2005191591A (ja) | 2005-07-14 |
JP4255447B2 JP4255447B2 (ja) | 2009-04-15 |
Family
ID=34792773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005034101A Expired - Fee Related JP4255447B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4255447B2 (ja) |
-
2005
- 2005-02-10 JP JP2005034101A patent/JP4255447B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4255447B2 (ja) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP3722209B2 (ja) | 半導体装置 | |
US9258899B2 (en) | Method of fabricating a wiring board | |
KR100626618B1 (ko) | 반도체 칩 적층 패키지 및 제조 방법 | |
US6384343B1 (en) | Semiconductor device | |
KR100324708B1 (ko) | 반도체장치 | |
US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
JP2007201250A (ja) | 配線基板および半導体装置 | |
KR100573302B1 (ko) | 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 | |
US7705457B2 (en) | Wafer level semiconductor package and method for manufacturing the same | |
US6768206B2 (en) | Organic substrate for flip chip bonding | |
JP4494249B2 (ja) | 半導体装置 | |
JP3658162B2 (ja) | 半導体装置 | |
JP2007005452A (ja) | 半導体装置 | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
JP2004289156A (ja) | リセスボンド半導体パッケージ基板 | |
JP5627097B2 (ja) | 配線基板 | |
KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP4255447B2 (ja) | 半導体装置 | |
KR100612783B1 (ko) | 반도체 장치 | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5000621B2 (ja) | 半導体装置 | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
JP2006080356A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |