JP2005191591A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005191591A
JP2005191591A JP2005034101A JP2005034101A JP2005191591A JP 2005191591 A JP2005191591 A JP 2005191591A JP 2005034101 A JP2005034101 A JP 2005034101A JP 2005034101 A JP2005034101 A JP 2005034101A JP 2005191591 A JP2005191591 A JP 2005191591A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating film
semiconductor device
wiring
conductive wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005034101A
Other languages
English (en)
Other versions
JP4255447B2 (ja
Inventor
Akihiro Yaguchi
昭弘 矢口
Makoto Kitano
誠 北野
Junichi Arita
順一 有田
Kenji Ujiie
健二 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005034101A priority Critical patent/JP4255447B2/ja
Publication of JP2005191591A publication Critical patent/JP2005191591A/ja
Application granted granted Critical
Publication of JP4255447B2 publication Critical patent/JP4255447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】BGA型半導体装置において、温度変化が繰り返し加わった際に、半導体素子の外形線と交差して端部を横切るように配置された導電性配線に発生する断線を防止する。
【解決手段】プリント配線基板などのインターポーザ4の表面配線2の半導体素子1の外縁部1aを横切る表面配線12に幅広部13を形成することで絶縁膜に温度変化が加わった際の変形量を低減、もしくは拘束する。
【選択図】図1

Description

本発明は、半導体素子と外部端子を電気的に接続する導電性配線を備えた半導体装置に係り、特に導電性配線の信頼性を高めた半導体装置に関する。
半導体装置の高密度実装化に対応するため、多ピン化、小型化および高速化に適したボールグリッドアレイ(BGA)型の半導体装置が実用化されている。BGA型半導体装置は、半導体装置のパッケージの面内にはんだバンプなどから外部端子を2次元配置した構造となっている。BGA型半導体装置では、半導体素子と外部端子との電気的接続のため、表面、あるいは表面および内部に導電性配線が形成されているインターポーザと呼ばれる部材が用いられている。インターポーザにはガラス/エポキシなどを基材とするプリント配線基板や、テープ・オートメイティド・ボンディング(TAB)技術による半導体装置で用いられているポリイミドなどを基材として表面などに導電性配線を形成した絶縁性テープなどが使用されている。
インターポーザにプリント配線基板を用いた従来の半導体装置の例が米国特許NO.5216278および特表平6−506319号公報などに開示されている。これら従来技術によるBGA型半導体装置の例を図30および図31に示す。なお、図30は従来のBGA型半導体装置の断面図、図31は図30に示した従来の半導体装置の半導体素子と封止樹脂と絶縁膜を取り除いた状態での平面図である。
従来のBGA型半導体装置は半導体素子1と、表面および内部に導電性配線が形成され、導電性配線の一部を開口するように形成された絶縁膜3を有するプリント配線基板4と、半導体素子1をプリント配線基板表面に固着する接着部材5と、半導体素子1とプリント配線基板の導電性配線とを電気的に接続する金属細線6と、半導体素子1と金属細線6とプリント配線基板4の半導体素子固着面4aを封止する封止樹脂7と、外部端子8とから構成されている。導電性配線は、表面配線2とボンディングパッド2aとスルーホール2bと内部配線2cとランド2dとから構成されている。絶縁膜3はソルダーレジストあるいはフォトレジストなどと呼ばれており、スクリーン印刷法、フォト法などによって形成される。絶縁膜にはエポキシ、ポリイミド、ポリブタジエンなどの材料が用いられる。
金属細線6とプリント配線基板4の導電性配線とは、半導体素子1の面外に配置されているボンディングパッド2aで接続されている。ボンディングパッド2a部分では、絶縁膜3に開口部3aが形成されており、金属細線6とボンディングパッド2aが接合できるようになっている。外部端子8はプリント配線基板の外部端子接合面4bに格子状に設けられており、半導体素子1の面外および面内の両方に配置されている。半導体素子1面内に配置される外部端子8と半導体素子1とを電気的に接続するため、表面配線2はボンディングパッド2aから半導体素子1の面内に向かって半導体素子1の外形線と交差するように連続して形成されており、表面配線に連なるスルーホール2bあるいは内部配線2cを経て外部端子8が接合されるプリント配線基板の外部端子接合面4bに形成されたランド2dまで形成されている。ランド2d部は、プリント配線基板の外部端子接合面4bに設けられた絶縁膜9に開口部9aが形成されており、ランド2dと外部端子8が接合できるようになっている。
米国特許第5216278号 特表平6−506319号公報
従来の半導体装置では、半導体素子1の線膨張係数が2〜3×10-6/℃、プリント配線基板の線膨張係数が16×10-6/℃程度であり、両者の線膨張係数に大きな差異がある。このような構成の半導体装置に温度変化が加わると、両者の線膨張係数差に起因した熱応力が両者の界面に発生するようになり、接着部材5にき裂やはく離などが発生する。接着部材5にき裂などが発生すると、両者の界面に発生する熱応力は半導体素子1の端部1aに集中してさらに大きくなる。このような状況で温度変化が繰り返し加わると、図32(従来のBGA型半導体装置の絶縁膜のき裂の状態を示す断面図)に示すように、半導体素子の端部1a部分から絶縁膜3のき裂11が発生するようになる。
次に絶縁膜3のき裂11の発生と成長のメカニズムを説明する。半導体素子1とプリント配線基板4の線膨張係数差により発生する熱応力は両者の界面全体で分担するが、接着部材5にき裂10が発生すると、このき裂10の部分は応力を負担できなくなるため、半導体素子の端部1aに応力が集中するようになる。この応力集中によって絶縁膜3にき裂11が発生する。絶縁膜3の線膨張係数が比較的大きいことと、接着部材5にき裂が生じていることから、絶縁膜3は温度変化によって自由に変形できるようになる。温度変化の繰り返しに伴って、絶縁膜3のき裂11は開口と閉口を繰り返しながら徐々に進行していき、いずれは絶縁膜3を横断したき裂に成長するようになる。
表面配線2が上記絶縁膜3のき裂11の発生個所である半導体素子端部1aを横切るように、半導体素子1の外縁部の内側(以下、内面ともいう)と外側(以下、外面ともいう)とに連続して形成されていると、き裂11は表面配線2内部へも進行し、いずれは表面配線2に断線が発生する可能性が大きくなる。表面配線が断線すると半導体装置が正常に機能しなくなり、半導体装置の信頼性を著しく低下させることになる。
同様の問題は、インターポーザとして表面に導電性配線が形成されたTAB技術で用いられる絶縁テープを使用した半導体装置においても発生する。
本発明は、半導体素子の外縁部(以下、外形線ともいう)と交差するように半導体素子の面内と面外とに連続して形成されている導電性配線の断線を防止・抑制し、信頼性の高い半導体装置を提供することを目的とする。
上記の課題は、接着部材にき裂などが発生したことによって生じる、温度変化が加わった際の絶縁膜の大きな変形を低減もしくは拘束する手段を採用することによって解決することができる。
本発明は、一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、以下の構成を備えたことを特徴とする。
(A)前記導電性配線は前記半導体素子の外縁部と対向する位置の幅が前記半導体素子の外縁部より外側および/または内側と対向する位置の幅よりも広くなるように形成されていること。
(B)前記導電性配線のうち前記半導体の外縁部を構成する各辺の中央部と対向する領域に形成された導電性配線は前記半導体素子の外縁部と対向する位置の幅が前記半導体素子の外縁部より外側および/または内側と対向する位置の幅よりも広くなるように形成されていること。
本発明が対象とする半導体装置では、基板表面の導電性配線が一部の開口部を除いて絶縁膜により被覆された状態になっている。導電性配線は銅(Cu)もしくは銅の表面にめっきを施した材料によって形成される。導電性配線に用いる材料は絶縁膜の材料より通常弾性係数が大きいため、温度変化時の絶縁膜の変形は、導電性配線によって拘束されるようになっている。したがって、導電性配線の配線幅を広くして絶縁膜内での導電性配線が占める割合を多くすることにより、絶縁膜の変形量を低減することができる。
図33はBGA型半導体装置の1/4部分を取り出し、半導体素子面内に導電性配線を1本形成したモデルで、導電性配線の周囲にき裂を導入し、半導体装置を冷却した場合の導電性配線表面の応力と配線幅の関係を有限要素法により解析した結果である。図33より配線幅増加による応力低減効果は明らかであり、実際の半導体装置では、複数の導電性配線の配線幅を広くすることによって、さらに応力低減を図ることが可能となる。
また、導電性配線の断線が発生する半導体素子端部(外縁部)の直下部分において、導電性配線の配線幅を広くすることにより、絶縁膜の変形量減少による応力低減効果の他に、導電性配線にき裂が発生しても断線に至るまでの寿命(温度変化の繰り返し回数)を長くできる効果も得られる。
さらにまた、方形の半導体素子を搭載した半導体装置では、半導体素子の外形線を構成する4辺の中央部分が平面ひずみ状態となり、発生する熱応力が大きくなるため、この部分で導電性配線が断線する確率が高くなる。また、配線幅を必要以上に広くすると半導体装置内での配線容量が増大してノイズが発生し、半導体素子の高速動作が阻害される要因となる。したがって、少なくとも断線発生確率が大きくなる半導体素子の辺の中央部分で、半導体素子の外形線と交差するように形成された導電性配線の配線幅を広くすることによって、断線を防止でき、半導体装置の特性も考慮した半導体装置を得ることができる。
(C)前記導電性配線は群を成して形成されており、この群を成して形成された導電性配線の両端に位置する導電性配線は前記半導体素子の外縁部と対向する位置の幅が前記半導体素子の外縁部より外側および/または内側と対向する位置の幅よりも広くなるように形成されていること。
本発明によっても、弾性係数の大きな導電性配線が絶縁膜に対してプリント配線基板表面を占める割合を大きくでき、絶縁膜の変形を拘束することができる。また、半導体装置の端子数が多く、導電性配線どうしが接近して略平行に配置されている導電性配線群では、すべての導電性配線の配線幅を広くするのが困難な場合がある。また、BGA型半導体装置は高速動作が要求される半導体素子を搭載する場合が多く、導電性配線幅を必要以上に広くすると配線容量(インダクタンス)が増大し、これによって高速動作が阻害されることがある。そのため、配線幅を広げるのは最小限にとどめることが必要となる。前記導電性配線群では、少なくともその端部に位置する導電性配線を内部の配線より広くすることによって、絶縁膜の変形を両端部でピン止めすることができ、絶縁膜の変形量を低減できる。
(D)前記導電性配線は前記半導体の外縁部を構成する各辺の中央部以外の領域と対向する前記基板の領域に形成されていること。
方形の半導体素子を搭載した半導体装置では、半導体素子の外形線を構成する辺の中央部分が平面ひずみ状態となり、発生する熱応力が大きくなるため、この部分で導電性配線が断線する確率が高くなる。したがって、上記中央部分には半導体素子の外形線と交差して端部を横切るような導電性配線が配置されないように、導電性配線パターンを形成することで、断線発生の可能性を小さくすることができる。
(E)前記導電性配線は前記半導体素子の外縁部を斜めに横切るように形成されていること。
導電性配線を半導体素子の外形線を斜めに横切るように形成することによって、半導体素子の面内において、導電性配線2が占める割合を大きくすることができ、絶縁膜の変形拘束効果が大きくなる。また、半導体素子の外形線上での導電性配線の断面積が見掛け上増加することから、配線にき裂が発生してから断線するまでの寿命が延びる効果も得ることができる。
(F)前記絶縁膜の弾性係数E1と前記接着層の弾性係数E2との関係がE1≦E2となるように構成したこと。
絶縁膜のき裂は、線膨張係数の大きな絶縁膜自体が温度変化により収縮と膨張を繰り返すことによって発生、成長する。絶縁膜に用いられる材料はエポキシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂などであり、これらの材料の弾性係数は、通常接着部材の弾性係数より大きくなっている。絶縁膜の弾性係数が大きいとき裂の先端に発生する応力が緩和されないため、き裂の成長はき裂が長くなるに従って加速されていく。絶縁膜の弾性係数を小さくすると、き裂先端での変形が容易となり、き裂先端の応力が緩和され、き裂の成長を抑止することができる。
図34はBGA型半導体装置の1/4部分を取り出し、半導体素子面内に導電性配線を1本形成したモデルで、導電性配線の周囲にき裂を導入し、半導体装置を冷却した場合のき裂先端の導電性配線表面の応力と絶縁膜の弾性係数の関係を有限要素法により解析した結果である。図から絶縁膜の弾性係数を小さくするとき裂先端の応力も低減することが実証されている。
(G)前記絶縁膜の弾性係数が10Gpa以上であること。
導電性配線の断線発生の原因となる絶縁膜のき裂は、接着部材にき裂やはく離が発生したことによって、絶縁膜の変形が自由になることで発生する。同様に接着部材の弾性係数が小さいと、絶縁膜の変形を拘束できなくなるため、絶縁膜にき裂が発生し易くなる。したがって、接着部材の弾性係数を大きくすることによって温度変化時の絶縁膜の変形を拘束してやれば、絶縁膜のき裂発生を抑止することが可能となる。
図35は、BGA型半導体装置の断面を取り出したモデルで、半導体装置を冷却した際の半導体素子端部での絶縁膜表面応力を、接着部材の弾性係数を変えて有限要素法により解析した結果である。この解析では絶縁膜の弾性係数を2.5GPaとしている。図から接着部材の弾性係数を大きくしていくと絶縁膜の応力が次第に低下していくのが明らかであるが、10GPa程度から応力の低下割合が小さくなっており、ほぼ一定の値となっている。この結果から接着部材の弾性係数を10GPa以上に設定すれば絶縁膜の応力を低い値に維持することができる。
また、発明者らが行った試作評価では、接着部材の弾性係数を1GPaとした半導体装置には温度変化の繰り返し100回で絶縁膜にき裂が発生した。しかしながら弾性係数を17GPaとしたものでは400回でも絶縁膜のき裂は発生しておらず、効果を確認することができた。
なお、接着部材の弾性係数を大きくしていくと、半導体素子とプリント配線基板の線膨張係数差によって半導体素子に発生する応力も大きくなり、半導体素子に割れが発生する可能性が増大する。したがって、接着部材に使用する弾性係数の範囲は10GPaを下限とし、半導体素子に割れを発生させない値が上限となる。
また、本発明の半導体装置は、一主面を有する絶縁性テープと、この絶縁性テープの一主面に形成された導電性配線と、前記絶縁性テープの一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記絶縁性テープとは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線は前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、以下の構成を備えたことを特徴とする。
(H)前記半導体素子の端部の前記絶縁性テープ側には前記導電性配線が露出していること。
すなわち、熱応力が集中する半導体素子端部の直下部分からき裂が発生しやすい絶縁膜を取り除き、この部分を絶縁膜よりじん性の大きな封止樹脂で覆うことにより、き裂の発生と成長を抑制することができる。
(I)前記半導体素子の外縁部よりも内側では前記導電性配線との絶縁を要する領域に前記絶縁膜が形成されていること。
絶縁膜は導電性配線が他の導体部材などに接触して短絡などを起こさないように保護するために設けられている。したがって、絶縁膜を導電性配線の周囲のみを覆うようにして半導体素子面内での絶縁膜の体積を減らすことにより、温度変化時の絶縁膜の変形量を低減することができる。
(J)前記絶縁性テープの前記半導体素子の外縁部よりも内側の領域と対向する領域には前記絶縁膜の変形を拘束する部材が形成されていること。
変形拘束用の部材は箔状部材で形成するのが望ましく、導電性材料と同じ材料で形成するのが良い。また、方形の半導体素子を搭載した半導体装置では、半導体素子の外形線を構成する辺の中央部分が平面ひずみ状態となり、発生する熱応力が大きくなるためこの部分で導電性配線が断線する確率が高くなる。したがって、最低限半導体素子の辺の中央部分での絶縁膜の変形を拘束すれば良い。
また、前絶縁膜の弾性係数を、前記接着部材の弾性係数と同等もしくはそれ以下とすることも有効である。
絶縁膜のき裂は、線膨張係数が大きい絶縁膜自体が、温度変化により収縮と膨張を繰り返すことによって発生、成長する。絶縁膜に用いられる材料はエポキシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂などであり、これらの材料の弾性係数は、通常接着部材の弾性係数より大きくなっている。絶縁膜の弾性係数が大きいとき裂の先端に発生する応力が緩和されないため、き裂の成長はき裂が長くなるに従って加速されていく。絶縁膜の弾性係数を小さくすると、き裂先端での塑性変形領域が拡大するためき裂先端の応力が緩和され、き裂の成長を抑止することができる。
以上述べたように本発明によれば、温度変化が加わった際の絶縁膜の変形量を小さくすることができ、また絶縁膜に発生する応力を低減することができるので、半導体装置内部の導電性配線の断線発生を防止することが可能となり、信頼性の高い半導体装置を提供することができる。
以下、本発明の実施形態を図面に示した実施例用いて詳細に説明する。
〔第1実施例〕
図1は、本発明の第1実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図2は図1に示した半導体装置の断面図である。
図において、プリント配線基板4の表面および内部には導電性配線が形成されており、導電性配線は表面配線2、ボンディングパッド2a、スルーホール2b、内部配線2c、およびランド2dとから構成されている。プリント配線基板4の表面4aと4bには開口部3aおよび9aが設けられた絶縁膜3および9が形成されている。方形の半導体素子1はプリント配線基板の半導体素子固着面4aに接着部材5によって固着されている。半導体素子1と導電性配線は金属細線6によって電気的に接続されており、金属細線6は半導体素子1の面外に設けられているボンディングパッド2aに接合されている。ボンディングパッド2a部分では絶縁膜3に開口部3aが設けられており、金属細線6が接合できるようになっている。導電性配線はボンディングパッド2aからプリント配線基板表面の表面配線2、プリント配線基板4内部のスルーホール2bや内部配線2cを経てプリント配線基板の外部端子接合面4bのランド2dまで延びている。ランド2dに外部端子8が接合されることにより、半導体素子と外部端子は導電性配線によって電気的に接続される。ランド2d部分では、絶縁膜9に開口部9aが設けられており、外部端子8がランド2dに接合できるようになっている。半導体素子1と金属細線6およびプリント配線基板の半導体素子固着面4aは封止樹脂7によって覆われている。
プリント配線基板の半導体素子固着面4aに形成された表面配線2のうち、半導体素子1の外形線と交差するように半導体素子端部1aの直下部を横切る表面配線12には幅広部13が設けられている。図1に示した表面配線の幅広部13は、半導体素子端部1a部分からスルーホール2b間の配線幅を広くすることによって形成されている。
表面配線2には、銅(Cu)箔、あるいは表面に金(Au)、ニッケル(Ni)などのメッキを施した銅箔などを用いる。プリント配線基板4はガラス/エポキシなどを基材とする材料から構成される。金属細線6には金(Au)、銀(Ag)、あるいはアルミ(Al)などの材料を用いる。封止樹脂7には、例えばシリカ粒子を充てんしたエポキシ樹脂を用いる。外部端子8には、半導体装置を実装する際に広く用いられているはんだ(例えばPb−Sn系共晶はんだ)を用いる。
本実施例の半導体装置によれば、温度変化が加わった際の絶縁膜の変形を、幅広部を設けた表面配線によって拘束することができ、絶縁膜のき裂の発生および成長を抑止することができる。
図1に示した実施例では、幅広部13を、半導体素子端部1aの直下部分からスルーホール2b間の表面配線2に形成する例を示した。絶縁膜3の変形量は半導体素子1の中心で最小、端部で最大となり、端部1aの直下部で最大応力が発生するため、絶縁膜3のき裂は半導体素子端部1a部分で発生する。このため、半導体素子端部1a部分で絶縁膜の変形を拘束すれば、最低限必要な効果が得られる。したがって、幅広部13は図3のように少なくとも半導体素子端部1aの直下部分に形成されていれば良い。図3のような実施例は、高速動作の要求から配線容量を大きくできない半導体装置の場合、特に有効となる。
〔第2実施例〕
図4は、本発明の第2実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図5は図4に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
本実施例では、表面配線2のうち、プリント配線基板の半導体素子固着面4aに形成され、半導体素子1の外形線と交差するように半導体素子端部1aの直下部を横切る表面配線12であって、半導体素子長辺の中央部分1bに配置されている表面配線12aには、幅広部13が設けられている。図4に示した表面配線12の幅広部13は、半導体素子端部1aの直下部分からスルーホール2b間の配線幅を広くすることによって形成されている。
本実施例のように方形の半導体素子1を搭載した半導体装置では、例えば半導体素子長辺の中央部分1bが平面ひずみ状態となり、中央部分1bの半導体素子端部1aの直下部に発生する応力が、半導体素子コーナー部1cに発生する応力より大きくなる。したがって、表面配線の断線は半導体素子長辺側の中央部分1bの端部1aで発生する確率が大きいため、この部分の表面配線2を幅広にして絶縁膜3の変形を拘束することで、表面配線の断線を防止することができる。
本実施例では、表面配線が半導体素子の長辺側端部を横切る例を示している。しかしながら、導電性配線が半導体素子の短辺側端部を横切るように配置されているような半導体装置では、短辺側の表面配線にも幅広部13を形成しても良い。
図4に示した実施例では、幅広部13を、半導体素子端部1aの直下部分からスルーホール2b間の表面配線2に形成する例を示した。絶縁膜3の変形量は半導体素子1の中心で最小、端部で最大となり、端部1aの直下部で最大応力が発生するため、絶縁膜3のき裂は半導体素子端部1a部分で発生する。このため、半導体素子端部1a部分で絶縁膜の変形を拘束すれば、最低限必要な効果が得られる。したがって、幅広部13は図6のように少なくとも半導体素子端部1aの直下部分に形成されていれば良い。図6のような実施例は、高速動作の要求から配線容量を大きくできない半導体装置の場合、特に有効となる。
〔第3実施例〕
図7は、本発明の第3実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図8は図7に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
本実施例では、プリント配線基板の半導体素子固着面4aに形成されている表面配線2のうち、複数の表面配線どうしが略平行に半導体素子1の外形線と交差するように端部1aを横切る表面配線群14では、表面配線群の端部14aに位置する表面配線に幅広部13が設けられており、表面配線群の内部14bに位置する表面配線より配線幅が広くなっている。図7に示した導電性配線の幅広部13は、半導体素子端部1a部分からスルーホール2b間の配線幅を広くすることによって形成されている。
本実施例に示した半導体装置によれば、前記表面配線群の少なくとも端部に位置する表面配線に幅広部を形成することにより、温度変化が加わった際の絶縁膜の変形を両端部の幅広部を設けた表面配線によってピン止めすることができ、絶縁膜のき裂の発生および成長を抑止することができる。また、図7の実施例は、配線容量の増加を最小限にすることができるため、特に高速動作が要求される半導体装置で有効となる。
図7に示した実施例では、幅広部13を、表面配線群14の端部14aに位置する表面配線2の半導体素子端部1a直下部分からスルーホール2b間に形成する例を示した。絶縁膜3の変形量は半導体素子1の端部で最大となるため、絶縁膜3のき裂は半導体素子端部1aの直下部分で発生するようになる。このため、半導体素子端部1a部分で絶縁膜の変形を拘束すれば、最低限必要な効果が得られる。したがって、幅広部13は図9のように少なくとも半導体素子端部1aの直下部分に形成されていれば良い。図9のような実施例は、高速動作の要求から配線容量を大きくできない半導体装置の場合、特に有効となる。
〔第4実施例〕
図10は、本発明の第4実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図11は図10に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
本実施例では、プリント配線基板の半導体素子固着面4aにおいて、半導体素子の長辺側中央部分1bでは、半導体素子1の外形線と交差するように端部1aを横切る表面配線2が設けられていない。この部分の表面配線2は、ボンディングパッド2aからプリント配線基板4の外方に向かって延びており、スルーホール2bと内部配線2cを経てランド2dへ接続されている。したがって、中央部分1bの半導体素子端部1aの直下部分では、プリント配線基板の半導体素子固着面4aに絶縁膜3と接着部材5のみが設けられている。一方、半導体素子のコーナー1cの近傍部分では、半導体素子端部1aを横切るように表面配線2が形成されている。
本実施例のように方形の半導体素子1を搭載した半導体装置では、例えば半導体素子長辺側の中央部分1bが平面ひずみ状態となり、中央部分1bの半導体素子端部1a直下部分に発生する応力が、半導体素子コーナー部1cに発生する応力より大きくなる。このため導電性配線の断線は半導体素子長辺側の中央部分1bの端部1a直下部分で発生する確率が大きくなる。したがって、半導体素子長辺側の中央部分1bでは、表面配線2が半導体素子端部1aを横切らないように引き回すことにより、絶縁膜3のき裂に起因する導電性配線の断線を防止することができる。
〔第5実施例〕
図12は本発明の第5実施例による半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図13は図12に示した半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
本実施例では、プリント配線基板の半導体素子固着面4aに形成された表面配線2であって、半導体素子1の外形線と交差して半導体素子端部1aを横切るように形成される表面配線12のうち、半導体素子長辺側の中央部分1bに配置された表面配線12は、半導体素子1の外形線に対して斜めに半導体素子端部1aを横切るように形成されている。
表面配線12を半導体素子の端部1aを斜めに横切るように形成することによって、直角に横切る場合よりも半導体素子1の面内での表面配線2が占める割合を大きくすることができ、絶縁膜の変形拘束効果が大きくなる。また、半導体素子外形線上での表面配線の断面積が見掛け上増加することから、配線にき裂が発生してから断線するまでの寿命が延びる効果も得ることができる。
本実施例のように方形の半導体素子1を搭載した半導体装置では、例えば半導体素子長辺側の中央部分1bが平面ひずみ状態となり、この部分の半導体素子端部1aの直下部分に発生する応力が大きくなる。このため導電性配線の断線は半導体素子長辺側の中央部分1bで発生する確率が大きくなっている。したがって、少なくとも中央部分1bでの絶縁膜3の変形を拘束して変形量を低減することが必要となる。
〔第6実施例〕
図14は本発明の第6実施例による半導体装置の断面図である。
半導体装置としての基本構成は第1実施例と共通しているので説明を省略する。
本実施例の半導体装置では、絶縁膜3を、接着部材5の弾性係数と同等かそれ以下の弾性係数を有する材料で形成する。絶縁膜3を低弾性化することによって、絶縁膜3にき裂が発生した場合でも、絶縁膜自体の変形が容易となるため、き裂の先端に発生する応力を変形によって緩和することができる。そのため、温度変化の繰り返しによるき裂の成長を抑制する効果を得ることができ、表面配線の断線を防止することができる。
接着部材5には通常弾性係数が1GPa程度の材料が使用される。したがって、絶縁膜3には、弾性係数が1GPa以下の材料を選択して使用するのが望ましい。
上記したように絶縁膜3の低弾性化によって絶縁膜3のき裂発生および成長を抑止できるようになるが、プリント配線基板4の製作上の制約などから、絶縁膜3の弾性係数を低くできない場合がある。このような場合は、接着部材5の弾性係数を大きくすることによって絶縁膜3に発生する応力を低減し、絶縁膜3のき裂発生を抑止するのが望ましい。通常使用される絶縁膜3の弾性係数は2.5GPa程度であり、この絶縁膜3を使用する場合は、接着部材5の弾性係数を10GPa以上に設定する。接着部材5に弾性係数の大きな材料を用いることによって絶縁膜3の温度変化時の変形を拘束でき、絶縁膜3のき裂発生を抑止することが可能となる。
〔第7実施例〕
図15は本発明の第7実施例による半導体装置の封止樹脂と接着部材と絶縁膜とを取り除いた状態での平面図であり、図16は図15に示した半導体装置の断面図である。
図において、絶縁性テープ15の半導体素子固着面15aには導電性配線と絶縁膜3が形成されており、導電性配線は表面配線2とボンディングパッド2aとランド2dとから構成されている。絶縁膜3にはボンディングパッド2aを露出させる開口部3aが設けられている。方形の半導体素子1は絶縁性テープ15の半導体素子固着面15aに接着部材5によって固着されている。半導体素子1と導電性配線は金属細線6によって電気的に接続されており、金属細線6は半導体素子1の面外に位置するボンディングパッド2aに接合されている。ボンディングパッド2a部分では絶縁膜3に開口部3aが設けられており、金属細線6が接合できるようになっている。表面配線2はボンディングパッド2aから半導体素子1の面内に配置されているランド2dまで半導体素子1の外形線と交差して端部1aを横切るように形成されている。ランド2dが設けられている部分では絶縁性テープ15に開口部16が形成されており、外部端子8が開口部16の内部でランド2dに接合されている。外部端子8は絶縁性テープ15の半導体素子固着面15aとは反対側の外部端子接合面15bに設けられており、半導体装置を実装する場合に、実装基板の所定の位置に接合される。半導体素子1と金属細線6および絶縁性テープの半導体素子固着面15aは封止樹脂7によって覆われている。
半導体素子端部1aを横切る表面配線2のうち、半導体素子1各辺の中央部分1bに配置されている表面配線2には、幅広部13が形成されている。図15に示した表面配線2の幅広部13は、半導体素子端部1a部分からランド2d間の配線幅を広くすることによって形成されている。
表面配線2などの導電性配線には、銅(Cu)箔、あるいは表面に金(Au)、ニッケル(Ni)などのメッキを施した銅箔などを用いる。絶縁性テープ15はポリイミド、ガラス/エポキシなどの材料から構成される。金属細線6には金(Au)、銀(Ag)あるいはアルミ(Al)などの材料を用いる。接着部材5には例えばエポキシ樹脂を基材とする材料を用いる。封止樹脂7には、例えばシリカ粒子を充てんしたエポキシ樹脂を用いる。外部端子8には、半導体装置を実装する際に広く用いられているはんだ(例えばPb−Sn系共晶はんだ)を用いる。
本実施例の半導体装置によれば、温度変化が加わった際の絶縁膜の変形を、幅広部を設けた表面配線によって拘束することができ、絶縁膜のき裂の発生および成長を抑止することができる。
幅広部13は、少なくとも図15のように半導体素子1の各辺の中央部分1bに配置されている表面配線2に形成されていれば良い。本実施例のように方形の半導体素子1を搭載した半導体装置では、半導体素子各辺の中央部分1bが平面ひずみ状態となり、半導体素子端部1aの直下部に発生する応力が大きくなる。したがって、表面配線2の断線はこの位置で発生する確率が大きくなるため、この部分での絶縁膜3の変位を拘束することで、表面配線の断線を防止することができる。
図15に示した実施例では、半導体素子1と導電性配線との電気的接続に金属細線6を用いる例を示している。両者の接続は金属細線以外の方法で行っても良く、例えばTAB技術で用いる箔状リードやフリップチップ技術による微細なバンプを用いた接続を行う。
また、図15に示した実施例では、幅広部13を、半導体素子端部1a部分からランド2d間の表面配線2に形成する例を示した。絶縁膜3の変形量は半導体素子1の中心で最小、端部1aで最大となるため、絶縁膜3のき裂は半導体素子端部1a部分で発生する。このため半導体素子端部1a部分で絶縁膜3の変形を拘束すれば、最低限必要な効果を得ることができる。したがって、幅広部13は図17の平面図に示すように、少なくとも半導体素子端部1aの直下部分に形成されていれば良い。なお、図18は図17に示した半導体装置の断面図である。図17のような実施例は、高速動作の要求から配線容量を大きくできない半導体装置の場合、特に有効となる。
〔第8実施例〕
図19は本発明の第8実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図20は図19に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例では、表面配線2のうち、複数の表面配線2どうしが略平行に配置されている表面配線群14では、表面配線群の端部14aに位置する表面配線に幅広部13が設けられており、表面配線群の内部14bに位置する表面配線より配線幅が広くなっている。図19に示した表面配線の幅広部13は、半導体素子端部1a部分からランド2d間の配線幅を広くすることによって形成されている。
本実施例に示した半導体装置によれば、前記表面配線群の少なくとも端部に位置する表面配線に幅広部を形成することにより、温度変化が加わった際の絶縁膜の変形を両端部の幅広部を設けた導電性配線によってピン止めすることができ、絶縁膜のき裂の発生および成長を抑止することができる。
図19に示した実施例では、幅広部13を表面配線群14の両端部14aに位置する表面配線2の半導体素子端部1a部分からランド2dまでに形成する例を示した。絶縁膜3の変形量は半導体素子端部1aで最大となるため、絶縁膜3のき裂は端部1a部分で発生する。このため、半導体素子端部1a部分で絶縁膜の変形を拘束すれば、最低限必要な効果が得られる。したがって、幅広部13は半導体素子端部1aの直下部分に少なくとも形成されていれば良い。このように幅広部の形成範囲を小さくするのは、高速動作の要求から配線容量を大きくすることができない半導体装置の場合有効となる。
〔第9実施例〕
図21は本発明の第9実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図22は図21に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例では、表面配線2のうち、半導体素子の端部1aを横切るように引き延ばされている表面配線12の配線幅は、これ以外の表面配線2より広くなっている。図21に示した半導体素子端部1aを横切る表面配線12は、ボンディングパッド2aからランド2d間の全配線の幅が広くなっている。
本実施例の半導体装置によれば、温度変化が加わった際の絶縁膜の変形を、幅広部を設けた表面配線によって拘束することができ、絶縁膜のき裂の発生および成長を抑止することができる。
図21に示した実施例では、半導体素子端部1aを横切る表面配線12をこれ以外の表面配線より幅広にする例を示した。絶縁膜3の変形量は半導体素子1の中心で最小、端部1aで最大となるため、絶縁膜3のき裂は半導体素子端部1a部分で発生する。このため半導体素子端部1a部分で絶縁膜3の変形を拘束すれば、最低限必要な効果を得ることができる。したがって、配線幅を広くする個所は、少なくとも半導体素子端部1aの直下部分であれば良い。
〔第10実施例〕
図23は本発明の第10実施例による半導体装置を半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図であり、図24は図23に示した半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例では、絶縁性テープの半導体素子固着面15aであって、ランド2dが形成されていない半導体素子1面内の中央部分15cには、方形の変形拘束部材17が設けられている。変形拘束部材17は表面配線2と同じ材料で構成するのが望ましく、銅(Cu)などを箔状にした材料を用いる。半導体素子面内の絶縁性テープ表面に銅などの剛性の大きな材料で構成した板状の部材を設けることによって、温度変化による絶縁膜の変形を拘束する効果を得ることができる。
本実施例に示した半導体装置によれば、変形拘束部材によって絶縁膜の変形を拘束し、変形量を小さくすることができる。これによって、絶縁膜のき裂の発生および成長を抑制することができる。
図23に示した実施例では、変形拘束部材17を半導体素子1の形状と同じ方形に形成する例を示した。本実施例のように方形の半導体素子1を搭載した半導体装置では、半導体素子の各辺中央部分が平面ひずみ状態となり、この部分で半導体素子端部1a直下部に発生する応力が大きくなる。したがって、表面配線の断線はこの位置で発生する確率が大きくなるため、少なくともこの部分での絶縁膜3の変位を拘束すれば、表面配線の断線を防止することができる。図25は半導体素子各辺の中央部分での絶縁膜の変形量を低減するために、半導体素子の対向する2辺を通る中心線と一致する十字型の変形拘束部材17を形成した例である。変形拘束部材17を図25のような形状にすることによって、半導体素子各辺の中央部分での絶縁膜の変形を拘束することができる。また、銅箔の使用量を低減することによって絶縁性テープの反り量を低減でき、半導体素子を絶縁性テープに固着する作業などを容易にすることができる。
〔第11実施例〕
図26は、本発明の第11実施例による半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例では、半導体素子端部1aの直下部分には、絶縁膜3に開口部3bが設けられていることから、この部分では絶縁膜3が存在しておらず、封止樹脂7が半導体素子1と絶縁性テープ15との間に介在している。半導体素子端部1aの直下部分に絶縁膜3に用いる材料よりじん性の大きな封止樹脂を介在させることによって、半導体素子端部1aからのき裂の発生を抑制することができる。
〔第12実施例〕
図27は本発明の第12実施例による半導体装置の断面図であり、図28は図27に示した半導体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた状態での平面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例では、絶縁性テープの半導体素子固着面15aであって、ランド2dが形成されていない半導体素子1面内の中央部分15cには、絶縁膜3に開口部18が設けられており、中央部分15cでは絶縁性テープの半導体素子固着面15aは接着部材5が覆っている。すなわち絶縁膜3は半導体素子1面外ではボンディングパッド2a以外の部分、面内では表面配線2とランド2dが形成されている部分に設けられている。
半導体素子面内の中央部分15cに絶縁膜3を設けないことによって、半導体素子面内における絶縁膜の占有率が低減することから、温度変化による絶縁膜全体の変形量が小さくなり、絶縁膜のき裂の発生および成長が抑制されるようになる。
図27に示した半導体装置では、中央部分15cに開口部18を設けて半導体素子1面内の表面配線2とランド2dを絶縁膜3で覆う例を示した。絶縁膜3が半導体素子面内で占有する体積をさらに減らすため、開口部を表面配線2およびランド2dどうしの間に設けるようにしても差し支えない。絶縁膜3を少なくとも表面配線2とランド2dの周囲を覆うように設けることによって、絶縁膜の変形量をさらに低減することができる。
〔第13実施例〕
図29は本発明の第13実施例による半導体装置の断面図である。
半導体装置としての基本構成は第7実施例と共通しているので説明を省略する。
本実施例の半導体装置では、絶縁膜3を、接着部材5の弾性係数と同等かそれ以下の弾性係数を有する材料で形成する。絶縁膜3を低弾性化することによって、絶縁膜3にき裂が発生した場合でも、絶縁膜自体の変形が容易となるため、き裂の先端に発生する応力を変形によって緩和することができる。そのため、温度変化の繰り返しによるき裂の成長を抑制する効果を得ることができ、導電性配線の断線を防止することができる。
接着部材5には通常弾性係数が1GPa程度の材料が使用される。したがって、絶縁膜3には、弾性係数が1GPa以下の材料を選択して使用する。
上記したように絶縁膜3の低弾性化によって絶縁膜3のき裂発生および成長を抑止できるようになるが、絶縁性テープ15に導電性配線や絶縁膜3を形成する際の制約などから、絶縁膜3の弾性係数を低くできない場合がある。このような場合は、接着部材5の弾性係数を大きくすることによって絶縁膜3に発生する応力を低減し、絶縁膜3のき裂発生を抑止するのが望ましい。通常使用される絶縁膜3の弾性係数は2.5GPa程度であり、この絶縁膜3を使用する場合は、接着部材5の弾性係数を10GPa以上に設定する。接着部材5に弾性係数の大きな材料を用いることによって絶縁膜3の温度変化時の変形を拘束でき、絶縁膜3のき裂発生を抑止することが可能となる。
本発明の第1実施例による半導体装置のプリント配線基板上部の部材を取り除いた状態での平面図。 図1に示した半導体装置の断面図。 図1に示した第1実施例の他の様態を示すプリント配線基板上部の部材を取り除いた状態での平面図。 本発明の第2実施例による半導体装置のプリント配線基板上部の部材を取り除いた状態での平面図。 図4に示した半導体装置の断面図。 図4に示した第2実施例の他の様態を示すプリント配線基板上部の部材を取り除いた状態での平面図。 本発明の第3実施例による半導体装置のプリント配線基板上部の部材を取り除いた状態での平面図。 図7に示した半導体装置の断面図。 図7に示した第3実施例の他の様態を示すプリント配線基板上部の部材を取り除いた状態での平面図。 本発明の第4実施例による半導体装置のプリント配線基板上部の部材を取り除いた状態での平面図。 図10に示した半導体装置の断面図。 本発明の第5実施例による半導体装置のプリント配線基板上部の部材を取り除いた状態での平面図。 図12に示した半導体装置の断面図。 本発明の第6実施例による半導体装置を示す断面図。 本発明の第7実施例による半導体装置を示す絶縁性テープ上部の部材を取り除いた状態での平面図。 図15に示した半導体装置の断面図。 図15に示した第7実施例の他の様態を示すプリント配線基板上部の部材を取り除いた状態での平面図。 図17に示した半導体装置の断面図。 本発明の第8実施例による半導体装置の絶縁性テープ上部の部材を取り除いた状態での平面図。 図19に示した半導体装置の断面図。 本発明の第9実施例による半導体装置の絶縁性テープ上部の部材を取り除いた状態での平面図。 図21に示した半導体装置の断面図。 本発明の第10実施例による半導体装置の絶縁性テープ上部の部材を取り除いた状態での平面図。 図23に示した半導体装置の断面図。 図23に示した第10実施例の他の様態を示す絶縁性テープ上部の部材を取り除いた状態での平面図。 本発明の第11実施例による半導体装置を示す断面図。 本発明の第12実施例による半導体装置の断面図。 図27に示した半導体装置の絶縁性テープ上部の部材を取り除いた状態での平面図。 本発明の第13実施例による半導体装置の断面図。 従来のBGA型半導体装置の例を示す断面図。 図30に示した従来の半導体装置であり、プリント配線基板上部の部材を取り除いた状態の平面図。 絶縁膜のき裂の状態を説明する部分断面拡大図。 導電性配線幅と発生応力の関係を有限要素法で解析した結果を示す図。 絶縁膜の弾性係数と発生応力の関係を有限要素法で解析した結果を示す図。 接着部材の弾性係数と絶縁膜表面の発生応力の関係を有限要素法で解析した結果を示す図。
符号の説明
1…半導体素子、1a…半導体素子端部、2…表面配線、2a…ボンディングパッド、2b…スルーホール、2c…内部配線、2d…ランド、3…絶縁膜、4…プリント配線基板、4a…プリント配線基板の半導体素子固着面、5…接着部材、6…金属細線、7…封止樹脂、8…外部端子、9…絶縁膜、10…絶縁膜のき裂、11…接着部材のき裂、12…半導体素子端部を横切る表面配線、13…幅広部、14…表面配線群、15…絶縁性テープ、15a…絶縁性テープの半導体素子固着面、16…絶縁性テープの開口部、17…変形拘束部材、18…絶縁膜の開口部。

Claims (6)

  1. 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
    前記導電性配線のうち前記半導体素子の外縁部を構成する各辺の中央部と対向する領域に形成された導電性配線は前記半導体素子の外縁部と対向する位置の幅が前記半導体素子の外縁部より外側および/または内側と対向する位置の幅よりも広くなるように形成されていることを特徴とする半導体装置。
  2. 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
    前記絶縁膜の弾性係数E1と前記接着層の弾性係数E2との関係がE1≦E2となるように構成されたことを特徴とする半導体装置。
  3. 一主面を有する基板と、この基板の一主面に形成された導電性配線と、前記基板の一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記基板とは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線が前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
    前記接着層の弾性係数が10Gpa以上であることを特徴とする半導体装置。
  4. 前記基板は絶縁性テープであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 一主面を有する絶縁性テープと、この絶縁性テープの一主面に形成された導電性配線と、前記絶縁性テープの一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記絶縁性テープとは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線は前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
    前記半導体素子の端部の前記絶縁性テープ側には前記導電性配線が露出していることを特徴とする半導体装置。
  6. 一主面を有する絶縁性テープと、この絶縁性テープの一主面に形成された導電性配線と、前記絶縁性テープの一主面と前記導電性配線との所望の領域に形成された絶縁膜と、この絶縁膜の前記絶縁性テープとは反対側に接着層を介して配設された半導体素子とを備え、前記導電性配線は前記半導体素子の外縁部より外側と前記半導体素子の外縁部より内側とを結ぶように形成された半導体装置において、
    前記半導体素子の外縁部よりも内側では前記導電性配線との絶縁を要する領域に前記絶縁膜が形成されていることを特徴とする半導体装置。
JP2005034101A 2005-02-10 2005-02-10 半導体装置 Expired - Fee Related JP4255447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005034101A JP4255447B2 (ja) 2005-02-10 2005-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005034101A JP4255447B2 (ja) 2005-02-10 2005-02-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32758097A Division JP3658162B2 (ja) 1997-11-28 1997-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2005191591A true JP2005191591A (ja) 2005-07-14
JP4255447B2 JP4255447B2 (ja) 2009-04-15

Family

ID=34792773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005034101A Expired - Fee Related JP4255447B2 (ja) 2005-02-10 2005-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4255447B2 (ja)

Also Published As

Publication number Publication date
JP4255447B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP3722209B2 (ja) 半導体装置
US9258899B2 (en) Method of fabricating a wiring board
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
US6384343B1 (en) Semiconductor device
KR100324708B1 (ko) 반도체장치
US6596560B1 (en) Method of making wafer level packaging and chip structure
JP2007201250A (ja) 配線基板および半導体装置
KR100573302B1 (ko) 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
US7705457B2 (en) Wafer level semiconductor package and method for manufacturing the same
US6768206B2 (en) Organic substrate for flip chip bonding
JP4494249B2 (ja) 半導体装置
JP3658162B2 (ja) 半導体装置
JP2007005452A (ja) 半導体装置
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2004289156A (ja) リセスボンド半導体パッケージ基板
JP5627097B2 (ja) 配線基板
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4255447B2 (ja) 半導体装置
KR100612783B1 (ko) 반도체 장치
JP4010298B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5000621B2 (ja) 半導体装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP2006080356A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees