CN114597231A - 基于纳米线mosfet的压控led及其制备方法 - Google Patents
基于纳米线mosfet的压控led及其制备方法 Download PDFInfo
- Publication number
- CN114597231A CN114597231A CN202210500715.8A CN202210500715A CN114597231A CN 114597231 A CN114597231 A CN 114597231A CN 202210500715 A CN202210500715 A CN 202210500715A CN 114597231 A CN114597231 A CN 114597231A
- Authority
- CN
- China
- Prior art keywords
- nanowire
- layer
- led
- type gan
- gan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 151
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000012546 transfer Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 37
- 239000007772 electrode material Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000003989 dielectric material Substances 0.000 claims description 22
- 229910052594 sapphire Inorganic materials 0.000 claims description 20
- 239000010980 sapphire Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000004408 titanium dioxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910001020 Au alloy Inorganic materials 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 241001391944 Commicarpus scandens Species 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002090 nanochannel Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Abstract
本发明提供一种基于纳米线MOSFET的压控LED及其制备方法,所述基于纳米线MOSFET的压控LED包括一个垂直结构的压控LED和一个纳米线MOSFET,两个结构在电学上串联,共用二极管N型GaN层,省去了压控LED的负电极和纳米线MOSFET的正电极。本发明通过将纳米线MOSFET在电学上以串联的形式作用在LED上,将电流控制型LED器件转换为电压控制型器件,简化了LED的控制电路;MOSFET采用纳米线阵列的结构,提升其驱动能力;本发明还采用导电的硅衬底作为转移衬底,有助于提升器件工作的功率范围;此外,本发明的结构紧凑、体积小、功耗低、速度快、可靠性高、可批量化制造。
Description
技术领域
本发明涉及一种集成光电子技术领域,特别是涉及一种基于纳米线MOSFET的压控LED及其制备方法。
背景技术
发光二极管(Light-Emitting Diode,LED)是一种固态的半导体器件,它是利用固体半导体芯片作为发光材料,在半导体中通过载流子发生复合放出过剩的能量而引起光子发射,能高效地将电能转换为光能;LED 也被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域,根据使用功能的不同,可以将其划分为信息显示、信号灯、车用灯具、液晶屏背光源、通用照明五大类。独立的LED为电流驱动型器件,工作中通常需要复杂的控制回路来保持电流恒定,以及电压过载保护方案来防止器件被高压击穿。随着半导体技术的发展,光电集成电路是LED未来发展的一个重要方向,通过控制LED的驱动电流,将LED转换为电压控制型器件,极大地简化实际应用中LED的控制电路是发展旅途中重要的一个环节,以上技术的实现将有望带来Micro LED显示和智能照明领域的变革。
鉴于以上,有必要提供一种基于纳米线金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的压控LED及其制备方法,通过控制LED的驱动电流,将LED转换为电压控制型器件,极大地简化实际应用中LED的控制电路,同时避免器件被高压击穿的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种基于纳米线MOSFET的压控LED及其制备方法,通过控制LED的驱动电流,将LED转换为电压控制型器件,极大地简化实际应用中LED的控制电路,同时避免器件被高压击穿的问题。
为实现上述目的及其他相关目的,本发明提供一种基于纳米线MOSFET的压控LED,所述基于纳米线MOSFET的压控LED包括:
一个垂直结构的压控LED和一个纳米线MOSFET,两个结构在电学上串联;所述垂直结构的压控LED包括:硅衬底;正电极,位于所述硅衬底的底部;导电层,位于所述硅衬底的上方,包括转移键合层和P接触电极;有源层,位于所述导电层的上方,所述有源层包括二极管P型GaN层、InGaN/GaN多量子阱层及二极管N型GaN层;所述纳米线MOSFET包括:纳米线,位于所述二极管N型GaN层及其上方,同时,所述二极管N型GaN层也是纳米线的漏区,所述纳米线自下而上的层结构依次包括二极管N型GaN层、纳米沟道层、纳米线源区;栅极介质层,位于所述纳米线的侧壁,以及所述纳米线之间所述二极管N型GaN层的凹槽表面上;栅极金属,位于所述栅极介质层形成的凹槽中,所述栅极金属的顶部高于纳米线沟道层的顶部;电学隔离层,位于所述栅极金属上方,所述电学隔离层的顶部与所述纳米线源区的顶部持平;透明导电电极,位于所述电学隔离层和所述纳米线源区的上方;负电极,网格状,位于所述透明导电电极的上方。
可选的,所述硅衬底材料为高掺杂的单晶硅,电阻率小于0.01Ω·m。
可选的,所述转移键合层材料为AnSn;所述P接触电极材料为Ni合金或Au合金。
可选的,透明导电电极的材料为ITO。
可选的,所述纳米线沿着垂直方向,水平截面的形状包括圆形、矩形及不规则多边形中的至少一种,水平截面的最大宽度小于100nm。
可选的,相邻两个所述纳米线的间距大于100nm。
可选的,所述栅极介质层的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合;所述电学隔离层的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合。
本发明提供一种基于纳米线MOSFET的压控LED的制备方法,所述制备方法包括如下步骤:
S11:提供LED基片,所述LED基片由下至上的层结构依次包括硅衬底、转移键合层、P接触电极、第一P型GaN层、InGaN/GaN多量子阱层、第一N型GaN层、第二P型GaN层及第二N型GaN层;
S12:于所述LED基片正面涂覆第一光刻胶,并光刻图形化,而后刻蚀至所述LED基片的所述第一N型GaN层内停止,形成纳米线凹槽,所述第一N型GaN层及其以上的其余部分形成纳米线阵列,再去除所述第一光刻胶;
S13:于所述纳米线阵列及所述纳米线凹槽上生长第一介质材料,然后形成第一金属电极材料;
S14:去除所述纳米线阵列顶部的所述第一介质材料和所述第一金属电极材料,再去除所述纳米线凹槽内预设厚度的所述第一金属电极材料,形成纳米线MOSFET的栅极介质层和栅极金属;
S15:于所述LED基片正面生长第二介质材料,并去除所述纳米线阵列顶部的所述第二介质材料,保留所述纳米线凹槽内的所述第二介质材料,形成电学隔离层;
S16:于所述LED基片正面沉积一层透明导电电极;
S17:于所述透明导电电极上涂覆第二光刻胶,并光刻图形化;
S18:于上述结构表面上形成第二金属电极材料,并去除所述第二光刻胶及所述第二光刻胶上的第二金属电极材料,形成压控LED的负电极;
S19:于所述LED基片背面形成第三金属电极材料,形成压控LED的正电极。
可选的,形成所述正电极前还包括在所述负电极上涂覆第三光刻胶,将所述负电极包裹其中,并贴上蓝膜的步骤,保护器件结构,避免形成所述正电极时破坏所述负电极。
可选的,所述LED基片的制备方法包括:
S21:提供蓝宝石LED外延片,所述外延片由下至上依次包括蓝宝石衬底、缓冲层、非有意掺杂GaN层、所述第一N型GaN层、所述InGaN/GaN多量子阱层及所述第一P型GaN层;
S22:于所述蓝宝石LED外延片上沉积P接触金属层,形成P接触电极;
S23:提供另一硅衬底晶圆,于硅衬底上生长键合金属层,形成所述转移键合层;
S24:将所述蓝宝石LED外延片与所述硅衬底晶圆进行键合,其中所述P接触电极与所述转移键合层面面接触;
S25:去除所述蓝宝石衬底、所述缓冲层及所述非有意掺杂GaN层,以暴露出所述第一N型GaN层;
S26:于所述第一N型GaN层上分别形成所述第二P型GaN层及所述第二N型GaN层。
如上所述,本发明的基于纳米线MOSFET的压控LED及其制备方法,具有以下有益效果:
1.本发明通过将纳米线MOSFET在电学上以串联的形式作用在压控LED上,将电流控制型LED器件转换为电压控制型器件,使其在实际应用中LED不易击穿,极大地简化了LED的控制电路;2.本发明的MOSFET采用并联纳米线组成纳米线阵列的结构,可以在同等面积下可增大器件的有效栅宽,提升MOSFET的驱动能力;3.本发明的基于纳米线MOSFET的压控LED为垂直结构并采用导电的硅衬底作为转移衬底,散热性能优于常用的蓝宝石衬底,有助于提升器件工作的功率范围;4.本发明的基于纳米线MOSFET的压控LED结构紧凑、体积小、功耗低、速度快、可靠性高、可批量化制造。
附图说明
图1显示为本发明的基于纳米线MOSFET的压控LED的俯视结构示意图。
图2显示为图1的A-A'截面示意图。
图3显示为图1的B-B'截面示意图。
图4显示为本发明的基于纳米线MOSFET的压控LED的仰视结构示意图。
图5显示为本发明的基于纳米线MOSFET的压控LED制备方法的流程示意图。
图6至图14显示为本发明的基于纳米线MOSFET的压控LED制备方法的各步骤所呈现的结构示意图。
图15显示为本发明的LED基片制备方法的流程示意图。
图16至图21显示为本发明的LED基片制备方法的各步骤所呈现的结构示意图。
元件标号说明
1,蓝宝石衬底;2,缓冲层;3,非有意掺杂GaN层;4,第一N型GaN层;41,二极管N型GaN层;51,InGaN/GaN多量子阱层;6,第一P型GaN层;61,二极管P型GaN层;71,P接触电极;81,硅衬底;91,转移键合层;10,第二P型GaN层;101,纳米沟道层;11,第二N型GaN层;111,纳米线源区;12,负电极;13,透明导电电极;14,正电极;15,栅极介质层;151,第一介质材料;16,栅极金属;161,第一金属电极材料;17,电学隔离层;181,第二光刻胶;191,纳米线凹槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
如图1至图4所示,本实施例提供一种基于纳米线MOSFET的压控LED,所述基于纳米线MOSFET的压控LED包括:
一个垂直结构的压控LED和一个纳米线MOSFET,两个结构在电学上串联;所述垂直结构的压控LED包括:硅衬底81;正电极14,位于所述硅衬底81的底部;导电层,位于所述硅衬底81的上方,包括转移键合层91和P接触电极71;有源层,位于所述导电层的上方,所述有源层包括二极管P型GaN层61、InGaN/GaN多量子阱层51及二极管N型GaN层41;所述纳米线MOSFET包括:纳米线,位于所述二极管N型GaN层41及其上方,同时,所述二极管N型GaN层41也是纳米线的漏区,所述纳米线自下而上的层结构依次包括二极管N型GaN层41、纳米沟道层101、纳米线源区111;栅极介质层15,位于所述纳米线的侧壁,以及所述纳米线之间所述二极管N型GaN层41的凹槽表面上;栅极金属16,位于所述栅极介质层15形成的凹槽中,所述栅极金属16的顶部高于所述纳米线沟道层101的顶部;电学隔离层17,位于所述栅极金属16上方,所述电学隔离层17的顶部与所述纳米线源区111的顶部持平;透明导电电极13,位于所述电学隔离层17和所述纳米线源区111的上方;负电极12,网格状,位于所述透明导电电极13的上方。
由于所述垂直结构的压控LED和所述纳米线MOSFET共用所述二极管N型GaN层41,省去了所述垂直结构的压控LED的负电极和所述纳米线MOSFET的正电极。
作为示例,所述硅衬底81材料为高掺杂的单晶硅,电阻率小于0.01Ω·m。所述硅衬底81的散热性能优于其他衬底,有助于提升器件工作的功率范围。
作为示例,所述转移键合层91材料为AnSn;所述P接触电极71材料为Ni或Au合金。
作为示例,所述透明导电电极的材料为ITO。
这里需要说明的是,所述负电极12通过所述透明导电电极13与所述纳米线源区111相连,所述透明导电电极13的设置是为了避免所述负电极12与所述纳米线源区111直接欧姆接触,拓宽所述负电极12材料选择范围,同时,所述透明导电电极13的设置更有利于透过射向器件顶部的光线,且所述负电极12设置成网格状也是为了透光(如图1所示)。
作为示例,所述纳米线沿着垂直方向,水平截面的形状包括圆形、矩形及不规则多边形中的至少一种,水平截面的最大宽度小于100nm;相邻两个所述纳米线的间距大于100nm(如图2至图3所示)。
这里需要说明的是,若干所述纳米线组成了纳米线阵列,通过所述二极管N型GaN层41并联在一起,可以在同等面积下可增大器件的有效栅宽,提升MOSFET的驱动能力,并以所述纳米线阵列的形式作为MOSFET与所述压控LED在电学上串联,使得器件结构紧凑、体积小、功耗低、速度快、可靠性高、可批量化制造。
作为示例,所述栅极介质层15的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合;所述电学隔离层17的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合。
这里需要说明的是,在本实施例中,所述栅极介质层15和所述电学隔离层17的材料可以相同,也可以不同,材料的选择并不会影响器件的性能,根据实际需要进行设置,在此不作限制。
在本实施例中,所述纳米线MOSFET的工作原理为:当所述栅极金属16上施加的外部电压大于所述纳米线阵列的阈值电压时,在所述纳米线沟道层101上会形成导电的电子沟道,所述纳米线阵列处于导通状态;当所述栅极金属16上施加的外部电压小于所述纳米线阵列的阈值电压或者没有施加外部电压时,所述纳米线沟道层101与所述纳米线源区111和所述纳米线漏区41载流子类型相反,所述纳米线阵列处于关断状态。
所述压控LED的工作原理为:当所述二极管P型GaN层61向所述InGaN/GaN多量子阱层51注入空穴,所述二极管N型GaN层41向所述InGaN/GaN多量子阱层51注入电子,所述电子和所述空穴被限制在所述InGaN/GaN多量子阱层51中发生辐射复合,发出与能带结构对应的光,通过调节所述InGaN/GaN多量子阱层51的所述电子和所述空穴的比例,能够实现垂直结构的所述压控LED发光波长的调节。
所述垂直结构的压控LED上方为所述纳米线MOSFET,所述压控LED中的所述二极管N型GaN层41同时也是所述纳米线MOSFET的所述纳米线漏区,在电学上串联,所述压控LED在发光时,所述InGaN/GaN多量子阱层51为产生光线的区域,射向器件底部的光线被所述P接触电极71反射回器件内部,射向器件顶部的光线一部分被所述栅极金属16和所述负电极12阻挡,另有一部分光线可通过所述纳米线阵列和所述透明导电电极13离开器件内部。
本发明的基于纳米线MOSFET的压控LED在工作中所述正电极14加载正电压,所述负电极12加载负电压或者接地,可通过所述栅极金属16上的电压调节所述压控LED的工作电流,进而实现对所述压控LED发光亮度的调节。
本发明的基于纳米线MOSFET的压控LED,具有以下有益效果:
1.本发明通过将纳米线MOSFET在电学上以串联的形式作用在压控LED上,将电流控制型LED器件转换为电压控制型器件,使其在实际应用中LED不易击穿,极大地简化了LED的控制电路;2.本发明的MOSFET采用并联纳米线组成纳米线阵列的结构,可以在同等面积下可增大器件的有效栅宽,提升MOSFET的驱动能力;3.本发明的基于纳米线MOSFET的压控LED为垂直结构并采用导电硅作为转移衬底,散热性能优于常用的蓝宝石衬底,有助于提升器件工作的功率范围;4.本发明的基于纳米线MOSFET的压控LED结构紧凑、体积小、功耗低、速度快、可靠性高、可批量化制造。
实施例二
本发明提供一种基于纳米线MOSFET的压控LED的制备方法,该制备方法可用来制备上述实施例一所述的基于纳米线MOSFET的压控LED,下面结合附图(如图5至图21所示)详细描述本实施例二的基于纳米线MOSFET的压控LED的制备方法。
如图5及图6所示,首先进行步骤S11,提供LED基片,所述LED基片由下至上的层结构依次包括硅衬底81、转移键合层91、P接触电极71、第一P型GaN层6、InGaN/GaN多量子阱层51、第一N型GaN层4、第二P型GaN层10及第二N型GaN层11。
如图5及图7所示,接着进行步骤S12,于所述LED基片正面涂覆第一光刻胶,并光刻图形化,而后刻蚀至所述LED基片的所述第一N型GaN层4内停止,形成纳米线凹槽191,所述第一N型GaN层4及其以上的其余部分形成纳米线阵列,再去除所述第一光刻胶。
本实施例中,去除所述第一光刻胶的方法为感应耦合等离子体干法刻蚀。
如图7所示,本实施例中,所述第一N型GaN层4、所述第二P型GaN层10及所述第二N型GaN层 11经过刻蚀工艺,分别形成了二极管N型GaN层41、纳米沟道层101、纳米线源区111,所述第一P型GaN层6对应为所述二极管P型GaN层61。这里需要说明的是,在所述第一光刻胶上用电子束刻蚀若干个规则排列的形状,例如圆形、矩形及不规则多边形中的至少一种,所述排列的形状为纳米线沿着垂直方向,水平截面的形状。
如图5及图8所示,接着进行步骤S13,于所述纳米线阵列及所述纳米线凹槽191上生长第一介质材料151,然后形成第一金属电极材料161。
本实施例中,生长所述第一介质材料151的方法为等离子体增强化学气相沉积法或原子层沉积法;形成第一金属电极材料161的方法为电子束蒸发镀膜法;此时所述第一介质材料151附着在纳米线侧壁和所述纳米线阵列顶上,所述第一金属电极材料161位于所述纳米线阵列顶部上的所述第一介质材料151上和所述第一介质材料151形成的凹槽内,且所述第一金属电极材料161顶部不高于所述纳米线阵列的顶部。
如图5及图9所示,接着进行步骤S14,去除所述纳米线阵列顶部的所述第一介质材料151和所述第一金属电极材料161,再去除所述纳米线凹槽191内预设厚度的所述第一金属电极材料161,形成纳米线MOSFET的的栅极介质层15和栅极金属16。此时所述栅极金属16的顶部要高于所述纳米线沟道层101的顶部。
本实施例中,去除所述纳米线阵列顶部的所述第一介质材料151和所述第一金属电极材料161的方法均为化学机械抛光。
如图5及图10所示,接着进行步骤S15,于所述LED基片正面生长第二介质材料,并去除所述纳米线阵列顶部的所述第二介质材料,保留所述纳米线凹槽191内的所述第二介质材料,形成电学隔离层17。
如图10所示,本实施例中,生长所述第二介质材料的方法为等离子体增强化学气相沉积法或原子层沉积法,使得形成的所述电学隔离层17的顶部与所述纳米线阵列顶部持平。
如图5及图11所示,接着进行步骤S16,于所述LED基片正面沉积一层透明导电电极13。
本实施例中,沉积所述透明导电电极13的方法为磁控溅射法。
如图5及图12所示,接着进行步骤S17,于所述透明导电电极13上涂覆第二光刻胶181,并光刻图形化。
这里需要说明的是,在所述第二光刻胶181上用电子束刻蚀网格状的形状,为所述负电极12的形状(如图1所示),网格装的设置是为了与所透明导电电极13协同作用进行透光,使光线离开器件内部。
如图5及图13所示,接着进行步骤S18,于上述结构表面上形成第二金属电极材料,并去除所述第二光刻胶181及所述第二光刻胶181上的第二金属电极材料,形成压控LED的负电极12。
本实施例中,去除所述第二光刻胶的方法为感应耦合等离子体干法刻蚀;形成第二金属电极材料的方法为电子束蒸发镀膜法。
如图5及图14所示,最后进行步骤S19,于所述LED基片背面形成第三金属电极材料,形成压控LED的正电极14。
本实施例中,形成第三金属电极材料的方法为电子束蒸发镀膜法。
作为示例,形成所述正电极14前还包括在所述负电极12上涂覆第三光刻胶,将所述负电极14包裹其中,并贴上蓝膜的步骤。
这里需要说明的是,所述负电极12包裹在所述第三光刻胶内是为了保护所述负电极12不暴露在外,避免形成所述正电极14时破坏所述负电极12,或者所述负电极12与其他金属接触发生短路。
在本实施中,还包括LED基片的制备方法,该制备方法可用来制备上述所述的LED基片,下面结合附图(如图15至图21所示)详细描述本实施例二的LED基片的制备方法。
如图15至图16所示,首先进行步骤S21,提供蓝宝石LED外延片,所述外延片由下至上依次包括蓝宝石衬底1、缓冲层2、非有意掺杂GaN层3、所述第一N型GaN层4、所述InGaN/GaN多量子阱层51、所述第一P型GaN层6。
如图15及图17所示,接着进行步骤S22,于所述蓝宝石LED外延片上沉积P接触金属层,形成P接触电极71。
这里需要说明的是,所述P接触电极71与所述第一P型GaN层6之间为欧姆接触。
如图15及图18所示,接着进行步骤S23,提供另一硅衬底81晶圆,于硅衬底81上生长键合金属层,形成所述转移键合层91。
如图15及图19所示,接着进行步骤S24,将所述蓝宝石LED外延片与所述硅衬底晶圆进行键合,其中所述P接触电极71与所述转移键合层91面面接触。
如图15及图20所示,接着进行步骤S25,去除所述蓝宝石衬底1、所述缓冲层2及所述非有意掺杂GaN层3,以暴露出所述第一N型GaN层4;
此时硅衬底81作为所述LED基片的衬底,散热性能优于常用的所述蓝宝石衬底1,有助于提升器件工作的功率范围。
如图15及图21所示,接着进行步骤S26,于所述第一N型GaN层4上分别形成所述第二P型GaN层10及所述第二N型GaN层11。
实施例三
本发明基于以上基于纳米线MOSFET的压控LED,还提供一种基于纳米线MOSFET的压控LED的应用,可应用于智能照明领域,通过在所述栅极金属上加载脉冲宽度调制信号可实现LED亮度的调节;可应用于光通信领域,在栅极金属上加载调制电信号,能够输出调制后的可见光信号;还可应用于微观LED显示领域,作为有源矩阵显示的基本单元。
综上所述,本发明提供一种基于纳米线MOSFET的压控LED及其制备方法,所述基于纳米线MOSFET的压控LED包括一个垂直结构的压控LED和一个纳米线MOSFET,两个结构在电学上串联;共用二极管N型GaN层,省去了垂直结构的压控LED的负电极和纳米线MOSFET的正电极。本发明具有以下有益效果:1.通过将纳米线MOSFET在电学上以串联的形式作用在压控LED上,将电流控制型LED器件转换为电压控制型器件,使其在实际应用中LED不易击穿,极大地简化了LED的控制电路;2.本发明的MOSFET采用并联纳米线组成纳米线阵列的结构,可以在同等面积下可增大器件的有效栅宽,提升MOSFET的驱动能力;3.本发明的基于纳米线MOSFET的压控LED为垂直结构采用导电的硅衬底作为转移衬底,散热性能优于常用的蓝宝石衬底,有助于提升器件工作的功率范围;4.本发明的基于纳米线MOSFET的压控LED结构紧凑、体积小、功耗低、速度快、可靠性高、可批量化制造。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种基于纳米线MOSFET的压控LED,其特征在于,所述基于纳米线MOSFET的压控LED包括:
一个垂直结构的压控LED和一个纳米线MOSFET,两个结构在电学上串联;
所述垂直结构的压控LED包括:
硅衬底;
正电极,位于所述硅衬底的底部;
导电层,位于所述硅衬底的上方,包括转移键合层和P接触电极;
有源层,位于所述导电层的上方,所述有源层包括二极管P型GaN层、InGaN/GaN多量子阱层及二极管N型GaN层;
所述纳米线MOSFET包括:
纳米线,位于所述二极管N型GaN层及其上方,同时,所述二极管N型GaN层也是纳米线的漏区,所述纳米线自下而上的层结构依次包括二极管N型GaN层、纳米沟道层、纳米线源区;
栅极介质层,位于所述纳米线的侧壁,以及所述纳米线之间所述二极管N型GaN层的凹槽表面上;
栅极金属,位于所述栅极介质层形成的凹槽中,所述栅极金属的顶部高于所述纳米线沟道层的顶部;
电学隔离层,位于所述栅极金属上方,所述电学隔离层的顶部与所述纳米线源区的顶部持平;
透明导电电极,位于所述电学隔离层和所述纳米线源区的上方;
负电极,网格状,位于所述透明导电电极的上方。
2.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:所述硅衬底材料为高掺杂的单晶硅,电阻率小于0.01Ω·m。
3.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:所述转移键合层材料为AnSn;所述P接触电极材料为Ni合金或Au合金。
4.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:所述透明导电电极的材料为ITO。
5.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:所述纳米线沿着垂直方向,水平截面的形状包括圆形、矩形及不规则多边形中的至少一种,水平截面的最大宽度小于100nm。
6.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:相邻两个所述纳米线的间距大于100nm。
7.根据权利要求1所述的基于纳米线MOSFET的压控LED,其特征在于:所述栅极介质层的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合;所述电学隔离层的材料为二氧化硅、氮化硅、二氧化钛及二氧化铪中的一种或两种以上的组合。
8.一种基于纳米线MOSFET的压控LED的制备方法,其特征在于,所述制备方法包括:
S11:提供LED基片,所述LED基片由下至上的层结构依次包括硅衬底、转移键合层、P接触电极、第一P型GaN层、InGaN/GaN多量子阱层、第一N型GaN层、第二P型GaN层及第二N型GaN层;
S12:于所述LED基片正面涂覆第一光刻胶,并光刻图形化,而后刻蚀至所述LED基片的所述第一N型GaN层内停止,形成纳米线凹槽,所述第一N型GaN层及其以上的其余部分形成纳米线阵列,再去除所述第一光刻胶;
S13:于所述纳米线阵列及所述纳米线凹槽上生长第一介质材料,然后形成第一金属电极材料;
S14:去除所述纳米线阵列顶部的所述第一介质材料和所述第一金属电极材料,再去除所述纳米线凹槽内预设厚度的所述第一金属电极材料,形成纳米线MOSFET的栅极介质层和栅极金属;
S15:于所述LED基片正面生长第二介质材料,并去除所述纳米线阵列顶部的所述第二介质材料,保留所述纳米线凹槽内的所述第二介质材料,形成电学隔离层;
S16:于所述LED基片正面沉积一层透明导电电极;
S17:于所述透明导电电极上涂覆第二光刻胶,并光刻图形化;
S18:于上述结构表面上形成第二金属电极材料,并去除所述第二光刻胶及所述第二光刻胶上的第二金属电极材料,形成压控LED的负电极;
S19:于所述LED基片背面形成第三金属电极材料,形成压控LED的正电极。
9.根据权利要求8所述的基于纳米线MOSFET的压控LED的制备方法,其特征在于:形成所述正电极前还包括在所述负电极上涂覆第三光刻胶,将所述负电极包裹其中,并贴上蓝膜的步骤,保护器件结构,避免形成所述正电极时破坏所述负电极。
10.根据权利要求8所述的基于纳米线MOSFET的压控LED的制备方法,其特征在于,所述LED基片的制备方法包括:
S21:提供蓝宝石LED外延片,所述外延片由下至上依次包括蓝宝石衬底、缓冲层、非有意掺杂GaN层、所述第一N型GaN层、所述InGaN/GaN多量子阱层及所述第一P型GaN层;
S22:于所述蓝宝石LED外延片上沉积P接触金属层,形成P接触电极;
S23:提供另一硅衬底晶圆,于所述硅衬底晶圆上生长键合金属层,形成所述转移键合层;
S24:将所述蓝宝石LED外延片与所述硅衬底晶圆进行键合,其中所述P接触电极与所述转移键合层面面接触;
S25:去除所述蓝宝石衬底、所述缓冲层及所述非有意掺杂GaN层,以暴露出所述第一N型GaN层;
S26:于所述第一N型GaN层上分别形成所述第二P型GaN层及所述第二N型GaN层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210500715.8A CN114597231A (zh) | 2022-05-10 | 2022-05-10 | 基于纳米线mosfet的压控led及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210500715.8A CN114597231A (zh) | 2022-05-10 | 2022-05-10 | 基于纳米线mosfet的压控led及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114597231A true CN114597231A (zh) | 2022-06-07 |
Family
ID=81821040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210500715.8A Pending CN114597231A (zh) | 2022-05-10 | 2022-05-10 | 基于纳米线mosfet的压控led及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114597231A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010971A1 (en) * | 2001-06-25 | 2003-01-16 | Zhibo Zhang | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates and devices formed thereby |
US20050072835A1 (en) * | 2003-10-01 | 2005-04-07 | Samsung Electronics Co., Ltd. | SnAgAu solder bumps, method of manufacturing the same, and method of bonding light emitting device using the same |
US20090053845A1 (en) * | 2005-11-14 | 2009-02-26 | Palo Alto Research Center Incorporated | Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby |
US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
JP2018049895A (ja) * | 2016-09-21 | 2018-03-29 | 豊田合成株式会社 | 半導体装置 |
CN109841714A (zh) * | 2019-01-09 | 2019-06-04 | 南京邮电大学 | 垂直结构近紫外发光二极管及其制备方法 |
CN109994578A (zh) * | 2019-01-09 | 2019-07-09 | 南京邮电大学 | 垂直结构蓝光发光二极管及其制备方法 |
CN110556460A (zh) * | 2019-08-28 | 2019-12-10 | 南京南邮信息产业技术研究院有限公司 | 一种超薄垂直结构黄光led及其制备方法 |
WO2022016183A1 (en) * | 2020-07-15 | 2022-01-20 | Cornell University | Bottom tunnel junction light-emitting field-effect transistors |
-
2022
- 2022-05-10 CN CN202210500715.8A patent/CN114597231A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010971A1 (en) * | 2001-06-25 | 2003-01-16 | Zhibo Zhang | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates and devices formed thereby |
US20050072835A1 (en) * | 2003-10-01 | 2005-04-07 | Samsung Electronics Co., Ltd. | SnAgAu solder bumps, method of manufacturing the same, and method of bonding light emitting device using the same |
US20090053845A1 (en) * | 2005-11-14 | 2009-02-26 | Palo Alto Research Center Incorporated | Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby |
US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
JP2018049895A (ja) * | 2016-09-21 | 2018-03-29 | 豊田合成株式会社 | 半導体装置 |
CN109841714A (zh) * | 2019-01-09 | 2019-06-04 | 南京邮电大学 | 垂直结构近紫外发光二极管及其制备方法 |
CN109994578A (zh) * | 2019-01-09 | 2019-07-09 | 南京邮电大学 | 垂直结构蓝光发光二极管及其制备方法 |
CN110556460A (zh) * | 2019-08-28 | 2019-12-10 | 南京南邮信息产业技术研究院有限公司 | 一种超薄垂直结构黄光led及其制备方法 |
WO2022016183A1 (en) * | 2020-07-15 | 2022-01-20 | Cornell University | Bottom tunnel junction light-emitting field-effect transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI778116B (zh) | 半導體裝置 | |
US7674639B2 (en) | GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same | |
CN103078032B (zh) | 发光器件 | |
KR101571577B1 (ko) | 모놀리식 광전자 반도체 본체 및 그 제조 방법 | |
US7265374B2 (en) | Light emitting semiconductor device | |
TW201530808A (zh) | 具有內部限制電流注入區域之發光二極體 | |
WO2015101068A1 (zh) | 发光二极管芯片及其制作方法 | |
KR20050071238A (ko) | 고휘도 발광 소자 및 그 제조 방법 | |
KR20090101604A (ko) | 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법 | |
CN103094300A (zh) | 发光器件 | |
KR20200127478A (ko) | Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널 | |
US20220328721A1 (en) | Light emitting devices and arrays with pockets | |
KR20140145742A (ko) | 발광소자 및 조명시스템 | |
CN114597231A (zh) | 基于纳米线mosfet的压控led及其制备方法 | |
KR20150014206A (ko) | 발광소자 및 조명시스템 | |
TWI804685B (zh) | 於圖案化模板及基板上之微米級發光二極體顯示器 | |
CN208637451U (zh) | 一种led外延芯片 | |
CN111834388A (zh) | 一种带有单片集成驱动电路的μLED显示芯片 | |
KR100683446B1 (ko) | 요철 버퍼층을 갖는 발광소자 및 그 제조방법 | |
CN218215343U (zh) | 一种发光二极管 | |
KR20120045120A (ko) | 발광 소자 | |
US20220320367A1 (en) | Optoelectronic device comprising light-emitting diodes | |
KR101728545B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
CN108428770B (zh) | 一种共面波导结构微米led的制备方法 | |
CN114582911A (zh) | 一种光电集成器件及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220607 |