KR101571577B1 - 모놀리식 광전자 반도체 본체 및 그 제조 방법 - Google Patents

모놀리식 광전자 반도체 본체 및 그 제조 방법 Download PDF

Info

Publication number
KR101571577B1
KR101571577B1 KR1020107019882A KR20107019882A KR101571577B1 KR 101571577 B1 KR101571577 B1 KR 101571577B1 KR 1020107019882 A KR1020107019882 A KR 1020107019882A KR 20107019882 A KR20107019882 A KR 20107019882A KR 101571577 B1 KR101571577 B1 KR 101571577B1
Authority
KR
South Korea
Prior art keywords
sub
segment
layer
wiring level
contact
Prior art date
Application number
KR1020107019882A
Other languages
English (en)
Other versions
KR20100134581A (ko
Inventor
칼 엔글
프랭크 싱어
패트릭 로드
루츠 호펠
마틴 스트라스부르그
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102008011848A external-priority patent/DE102008011848A1/de
Priority claimed from DE102008016525A external-priority patent/DE102008016525A1/de
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100134581A publication Critical patent/KR20100134581A/ko
Application granted granted Critical
Publication of KR101571577B1 publication Critical patent/KR101571577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

전기적으로 절연되는 적어도 두 개의 서브세그먼트로 분할되는 반도체 층 시퀀스를 포함하는 광전자 반도체 본체가 개시된다. 각각의 서브영역에서 상기 반도체 층 시퀀스는 활성층을 포함한다. 또한, 적어도 세 개의 접촉 패드가 포함된다. 제1 배선 레벨은 상기 적어도 두 개의 서브세그먼트들 중 제1 서브세그먼트 및 제1 접촉 패드에 접촉된다. 제2 배선 레벨은 상기 적어도 두 개의 서브세그먼트들 중 제2 서브세그먼트와 제2 접촉 패드에 접촉된다. 제3 배선 레벨은 두 서브세그먼트들을 서로 연결하고 제3 접촉 패드에 접촉된다. 또한, 상기 배선 레벨들은 각각 제1 주요면의 맞은 편에 배치되고, 상기 제1 주요면은 생성된 전자기 복사선의 방출을 위해서 제공된다.

Description

모놀리식 광전자 반도체 본체 및 그 제조 방법{MONOLITHIC, OPTOELECTRONIC SEMI-CONDUCTOR BODY AND METHOD FOR THE PRODUCTION THEREOF}
본 발명은 모놀리식 광전자 반도체 본체 및 그 제조 방법에 관한 것이다.
구동 시 광전자 복사(optoelectronic radiation)를 방출하는 광전자 반도체 본체는 다양한 조명 분야에 적용된다. 이러한 반도체 본체는 특히 적은 공간에서 높은 광수율이 요구되는 경우에 제안된다. 높은 광수율의 광전자 반도체 본체가 사용되는 예로는, 프로젝션 용도나 자동차 분야 등이 있다. 위의 분야에서 광전자 반도체 본체는 특히 헤드 라이트로 적용된다.
상기한 광 사용분야에서는 높은 광수율 외에도 가능한 한 일정한 발광이 보장되어야 한다. 또한 광전자 반도체 본체는 조절 가능하게 실시되어 개별적인 발광 장치를 온 또는 오프시킴으로써 광의 세기가 가변적으로 조정 가능하도록 해야 한다.
따라서, 기존의 발광 수단보다 광수율과 방출 특성 면에서 개선된 효율 및 동시에 더 높은 구동 유연성을 가지는 광전자 반도체 본체의 필요성이 대두한다.
상기한 과제는 본 발명의 독립 청구항에 개시된 광전자 반도체 본체 및 그 제조 방법에 의해서 달성된다. 본 발명의 형태와 실시예들은 각각 종속항에 개시되며 그 개시내용은 본 명세서에 명시적으로 참조된다.
일 실시에예 따르면, 광전자 반도체 본체는, 전기적으로 서로 절연되는 적어도 두 개의 서브세그먼트(part segment)로 분할되는 반도체 층 시퀀스를 포함한다. 상기 반도체 층 시퀀스는 제1 주요면, 제2 주요면, 및 각 서브영역에 형성되는 전자기 복사선을 생성하도록 구성된 활성층을 포함한다. 상기 실시예에서, 반도체 층 시퀀스의 제1 주요면이 상기 활성층에서 생성된 전자기 복사선의 방출을 위해서 제공된다.
이때, 상기 활성층은 복사 발생을 위하여 pn 접합 구조, 이중 이종 접합 구조, 단일 양자 우물(single quantum well, SQW) 접합 구조, 다중 양자 우물(multi quantum well, MQW) 접합 구조를 포함할 수 있다. 양자 우물 접합 구조라는 명칭은 양자화의 차원(dimensionality)에 대한 의미를 확장하는 것은 결코 아니다. 일반적으로 상기 표현은 무엇보다 양자우물, 양자선, 양자면, 및 양자점, 그리고 이 구조들의 조합을 포함한다. 이에 따라, 이들의 차원은 양자점의 경우 0 차원 내지 양자 우물의 경우 3차원까지 포함한다. 다중 양자 우물 접합 구조의 예는 공개문헌 WO 2001/39282, US 5,831,277, US 6,172,382, 및 US 5,684,309에 개시된다. 그 개시내용은 본 명세서에서 참조로서 채택된다.
또한 상기 광전자 반도체 본체는 제1 전기적 접촉부, 제2 전기적 접촉부, 및 적어도 하나의 제3 전기적 접촉부를 포함한다. 제2 주요면에 인접하게 배치되는 제1 배선 레벨은 분할되는 반도체 층 시퀀스의 적어도 두 개의 서브세그먼트들 중 제1 서브세그먼트와 상기 제1 전기적 접촉부에 접촉한다. 이에 따라 제1 배선 레벨은 상기 적어도 두 개의 서브세그먼트들 중 제1 서브세그먼트와 상기 제1 전기적 접촉부를 연결한다. 제2 주요면에 인접하게 배치되는 제2 배선 레벨은 제2 전기적 접촉부 및 적어도 두 개의 서브세그먼트들 중 제2 서브세그먼트에 전기적으로 접촉한다. 끝으로, 상기 광전자 반도체 본체는 상기 제2 주요면에 인접하게 배치되는 제3 배선 레벨을 포함한다. 이것은 상기 반도체 층 시퀀스의 제1 및 제2 서브세그먼트를 전기적으로 서로 연결하여 전기적 복사를 발생시키고 더 나아가 상기 제3 접촉부에 접촉된다.
바람직한 실시예에 따르면, 이에 따라 적어도 세 개의 접촉부 외에 상기 반도체 본체의 상면에는 또한 상기 접촉부들 중 하나와 각각 전기적으로 연결되는 적어도 두 개의 배선 레벨이 구비된다. 상기 세 개의 배선 레벨들은 상기 반도체 본체의 제1 주요면의 반대편에 배치된다. 또한, 상기 적어도 세 개의 배선 레벨들 중 하나는 상기 제1 및 제2 서브세그먼트들을 전기적으로 서로 연결하여 전자기 복사선을 발생시킨다. 이에 따라 상기 제1 및 제2 서브세그먼트들의 상기 활성층들 사이에는 직렬 연결이 형성된다. 이 때문에 상기 두 서브세그먼트들의 활성층들은 직렬 연결을 형성하도록 상기 제3 배선 레벨에 의해서 서로 연결된다. 이에 따라, 상기 광전자 반도체 본체가 구동 시에 확실히 적은 전류 흐름을 나타내고, 이에 의해서 더 큰 전압 강하가 달성된다.
이에 따라, 제안하는 원리에 따른 광전자 반도체 본체는 전압 구동되면서 동시에 낮은 전류로 공급될 수 있다. 그러므로, 고비용의 구동 단계 및 고전류원을 상대적으로 쉽게 장착가능한 소정의 고전압원으로 대체할 수 있다. 또한, 두 서브세그먼트를 연결하는 배선 레벨에 접촉되는 추가적인 제3 접촉부에 의해서 각각의 서브세그먼트들은 개별적으로 구동될 수 있다. 이에 따라, 상기 광전자 반도체 본체의 각 서브세그먼트는 개별적으로 구동될 수 있다. 또한 형성된 직렬 연결에 의해서 두 서브세그먼트의 공동 구동도 가능하다. 이에 따라 상기 광전자 반도체 본체의 광수율을 변경할 수 있다.
또한, 상기 제1 주요면의 반대편에 위치하는 면에 배선 레벨들을 형성함으로써, 반도체 층 시퀀스의 제1 주요면에서의 방출 특성은 단지 미미하게 변하는데, 이는 접촉과 유입이 더 이상 상기 면을 통해서 이루어지지 않아도 되기 때문이다. 그러므로, 상기 반도체 층 시퀀스의 각각의 서브세그먼트들은 균일한 방출 특성을 가진다.
상기 반도체 본체는 모놀리식(monolithic) 방식으로 형성되는 것이 바람직하다. 즉, 상기 반도체 본체는 모든 배선 레벨들 및 활성층들이 집적되고 이 층들이 제조 중에 연속적으로 구현되는 하나의 본체만을 포함한다. 이에 따라 활성층과 배선 레벨들을 하나의 공통의 기판에 형성하는 것을 포함하는, 전체 웨이퍼에 걸친 넓은 면적의 제조가 이루어질 수 있다.
일 실시예에 따르면, 상기 반도체 본체는 박막-발광다이오드칩(thin film-light emitting diode chip)으로 형성된다. 특히 상기 반도체 본체는 후면에 지지 기판(carrier substrate)을 포함한다. 일 실시예에 따르면, 서로 다른 배선 레벨들이 반도체 층 시퀀스와 지지 기판 사이의 적어도 일부 영역에 배치된다.
박막-다이오드칩은 다음 중 적어도 하나의 특징을 가진다:
- 지지 부재, 특히 지지 기판에 대향하는, 광선을 생성하는 반도체 층 시퀀스의 주요면에는 반사층이 장착되거나 형성된다. 상기 반도체 층 시퀀스는 특히 복사를 생성하는 에피택시 층 시퀀스(epitaxy layer sequence)에 관한 것이다. 상기 반사층은 상기 반도체 층 시퀀스에서 생성된 전자기 복사선의 일부를 상기 반도체 층 시퀀스로 다시 반사한다.
- 상기 박막-발광다이오드칩은 지지 부재를 구비한다. 상기 지지 부재는 상기 반도체 층 시퀀스가 에피택셜 성장되는 성장 기판이 아니라 추후에 상기 반도체 층 시퀀스에 고정되는 별도의 지지 부재이다.
- 상기 반도체 층 시퀀스는 20㎛ 이하, 특히 10㎛ 이하의 두께를 가진다.
- 상기 반도체 층 시퀀스는 성장 기판으로부터 자유롭다. 상기의 "기판으로부터 자유롭다"는 것은 경우에 따라서 성장에 사용되는 성장 기판이 반도체 본체로부터 제거되거나 적어도 고도로 박형화(thinned intensively)된다는 의미이다. 특히 상기 성장 기판은 단독으로 또는 에피택시 층 시퀀스와 같이 단독으로 캔틸레버(cantilever) 식으로 되지 않도록 박형화된다. 상기 고도로 박형화된 성장 기판의 잔여 부분은 특히 이러한 상태로는 성장 기판의 기능에 특히 적합하지 않다.
- 이상적인 경우 상기 반도체 층 시퀀스는 상기 반도체 층 시퀀스에서 대체로 에르고드적인(ergodic) 광의 분배가 이루어지도록 하는 혼합 구조를 가지는 적어도 하나의 면을 포함하는 적어도 하나의 반도체층을 포함하는데, 즉, 가능한 한 에르고드적 확률 분포(ergodic stochastic distribution)를 가진다.
박막-발광다이오드칩의 기본 원리는 예를 들어 공개문헌 I. Schnitzer 외. 의 Appl. Phys. Lett. 63 (16) 18. 1993년 10월, 2174-2176 페이지에 개시된다. 그 개시내용은 본 명세서에서 참조된다. 박막-발광다이오드칩의 예들은 공개문헌 EP 0905797 A2 및 WO 02/13281 A1 에 개시되며 그 개시내용은 본 발명에서 참조된다.
박막-발광다이오드칩은 램버트 면 조명(Lambertian surface area illumination)과 유사하고 이에 따라 차량의 헤드 라이트 등 투광 조명에 사용하기에 매우 적합하다.
본 발명의 일 실시예에 따르면 광전자 반도체 본체는 제1 서브세그먼트에 제1 서브층 및 활성층에 의해서 분리되는 제2 서브층을 포함한다. 상기 적어도 하나의 제2 서브세그먼트 역시 제1 서브층 및 상기 활성층에 의해서 분리되는 제2 서브층을 포함한다. 상기 제3 배선 레벨은 상기 제1 서브세그먼트의 제1 서브층과 상기 제2 서브세그먼트의 제2 서브층을 서로 전기 전도적으로 연결하도록 실시된다. 이에 따라 예를 들어 상기 제1 서브층의 n-형 도핑된 서브층이 상기 제3 배선 레벨에 의해서 상기 제2 서브세그먼트의 p-형 도핑된 서브층에 연결된다. 이에 따라 두 활성 서브층들에서 직렬 연결이 형성된다.
이를 위해서 상기 서브세그먼트들 중 적어도 하나는 상기 서브세그먼트들의 활성층을 관통하고, 제1 주요면을 대향하는 상기 서브세그먼트의 서브층을 접촉하는 구멍(aperture)을 포함한다. 상기 구멍은 원통형이거나 원형이거나 트렌치 형상 및 기타 원하는 기하학적 형태일 수 있다. 복수개의 구멍을 서브세그먼트들 내에 형성함으로써 제1 주요면을 대향하는 상기 서브세그먼트의 서브층에서의 횡방향의 전류 분배가 더욱 개선될 수 있다. 이에 따라 방출 특성 및 광수율이 더 개선된다.
본 발명의 또 다른 실시예에 따르면, 상기 광전자 반도체 본체는 절연 물질로 충진된 트렌치(trench)를 포함한다. 상기 트렌치는 각각의 서브세그먼트의 활성층에 대하여 실질적으로 수직으로 신장되고 상기 제1 서브세그먼트를 적어도 하나의 제2 서브세그먼트로부터 분리시킬 수 있다. 바람직하게, 상기 트렌치는 이동 전하의 재결합이 이루어지고 이에 따라 전자기 복사선이 생성되는 각각의 서브세그먼트의 활성층의 영역을 적어도 관통한다.
대안적으로, 상기 트렌치는 상기 반도체 층 시퀀스의 넓은 영역을 수직으로 관통하여 상기 반도체 층 시퀀스가 각각의 서브세그먼트들로 분할될 수도 있다. 본 실시예에 따르면 각각의 서브세그먼트들 사이의 누설 전류가 감소될 수 있다. 또한, 상기 트렌치는 각각의 배선 레벨 중 적어도 하나의 배선 레벨을 수직으로 관통하여 이 배선 레벨을 분리시킬 수 있다.
상기 반도체 층 시퀀스 및 광전자 반도체 본체의 광을 방출하는 제1 주요면은 전기적 접촉면들로부터 자유로운 것이 바람직하다. 그에 따라 접촉 지점을 통과하는, 활성층에 의해서 구동 시 방출되는 전자기 복사선의 일부의 음영 효과(shadowing effects) 및 흡수가 감소된다.
본 발명의 또 다른 실시예에 따르면, 접촉 패드가 상기 반도체 본체의 제1 주요면에 인접하게 상기 광방출 영역 옆에 배치된다. 본 실시예에 따르면 상기 광전자 본체는 적어도 두 개의 서브세그먼트들 중 하나의 서브세그먼트로부터 전기적으로 절연되고 그에 인접하는 외부 영역을 포함한다. 상기 외부 영역은 상기 제1 주요면에 대향되는 면에 제1, 제2 및 제3 접촉부로 구성된 접촉 패드를 구비한다. 상기 접촉 패드는 각각의 배선 레벨들에 전기적으로 연결된다.
또 다른 실시예에 따르면, 적어도 하나의 배선 레벨은 도전성 미러층(conductive mirror layer)을 구비할 수 있으며, 그에 따라 상기 활성층으로부터 제2 주요면의 방향으로 방출되는 전자기 복사선이 제1 주요면의 방향으로 반사된다. 이에 따라 방출 특성이 더 개선된다.
또 다른 실시예에 따르면, 상기 반도체 층 시퀀스와 각각의 배선 레벨 및 상기 반도체 층 시퀀스 쪽의 상기 배선 레벨들의 대응하는 접촉부 사이에는 적어도 일부 영역에 미러층이 배치된다. 이것은 반도전성이거나 전기 절연성일 수 있다. 후자의 경우 상기 미러층은 다수의 개구(opening)를 구비하여 상기 개구를 관통해서 상기 배선 레벨들이 각각의 서브세그먼트들의 반도체 층 시퀀스에 전기적으로 접촉된다. 또한, 상기 미러층은 상기 반도체 층 시퀀스로의 전류 유입을 개선시키기 위한 횡 전류 분배층 역할을 할 수 있다. 예를 들어 전류 확대층은 도전성 산화물을 포함할 수 있다. 또한, 상기 층은 예를 들어 은으로 형성된 미러층으로 형성될 수 있으며 이에 따라 적은 횡 저항 특성 외에도 우수한 반사 특성을 가질 수 있다.
또 다른 실시예에 따르면, 상기 반도체 층 시퀀스의 활성층은 복수 개의 서로 겹쳐지게 적층된 활성 서브층으로 형성된다. 예를 들어 상기 활성층은 이중 이종 접합 구조(double hetero structure) 또는 다중 양자 우물 접합 구조(multiple quantum well structure)를 포함할 수 있다. 더욱이, 반도체 층 시퀀스의 각 서브영역에는 서로 다른 활성층이 구비될 수 있다. 이 층들은 서로 다르게 도핑될 수 있지만, 서로 다른 물질들을 포함하여 이동 전하의 재결합 시, 서로 다른 파장의 전자기 복사선이 방출되도록 할 수 있다.
방출을 개선시키기 위하여 상기 반도체 층 시퀀스의 제1 주요면은 구조화(structured)될 수 있다. 또한, 방출된 전자기 복사선을 서로 다른 파장의 두 개의 복사로 변환하기 위하여 상기 제1 주요면에 추가적으로 변환 물질이 장착될 수 있다. 이것은, 서로 다른 색 표현의 구현과 혼합색의 발생을 가능하게 한다. 소정의 적절한 변환 물질 및 일정한 물질 조성물(material composition)들을 반도체 층 시퀀스의 두 서브세그먼트들의 활성층에 사용할 경우 그에 따라 전면 헤드 라이드 또는 프로젝션 시스템 용 백색광이 생성될 수 있다.
반도체 층 시퀀스의 각각의 서브세그먼트들은 평평하게 서로 나란히 배치될 수 있다. 예를 들어 이 서브세그먼트들은 (x·x) 배열의 매트릭스로 배치될 수 있다 (x 는 2 보다 작은 자연수이다). 대안적으로 이 서브세그먼트들은 또한 직사각형 구조를 형성하는데 사용될 수 있는데, 예를 들어 (x·y) 배열의 매트릭스로 배치될 수 있다. 각 경우 모두 서브세그먼트들로 이루어진 매트릭스가 반도체 본체로서 하나의 공통의 지지대에 형성된다.
제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 면에서 서로 다른 배선 레벨들을 구비하는 접촉 평면을 통한 구동은 단지 두 개의 서브세그먼트에 대해서만 한정되지 않는다. 소정의 추가적인 배선 레벨들에 의해서 복수 개의 서브세그먼트들이 직렬로 서로 연결될 수 있다. 각각의 배선 레벨들을 접촉시키는 추가적인 접촉 부재에 의해서, 상기 반도체 층 시퀀스의 각 서브세그먼트들의 선택적인 구동이 가능하다. 전기 연결은 외부적으로 마이크로프로세서(microprocessor) 또는 기타 집적 회로에 의해서 이루어질 수 있다. 이것은 필요한 구동 단계를 포함할 수 있다.
본 발명의 또 다른 측면은 광전자 반도체 본체의 제조 방법에 관한 것이다. 상기 방법은 성장 기판 상에 반도체 층 시퀀스를 에피택셜 성장하는 단계를 포함하고, 이때 상기 반도체 층 시퀀스는 전자기 복사선의 발생에 적합한 활성층을 포함한다. 또한, 전자기 복사선을 제1 주요면 쪽으로 방출하도록 구비되는 상기 반도체 층 시퀀스의 제1 서브세그먼트 및 이로부터 전기적으로 절연된 적어도 하나의 제2 서브세그먼트가 정의된다.
제1 배선 레벨이 상기 제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 면에, 상기 제1 서브세그먼트의 활성층과 접촉하도록 형성된다. 제2 배선 레벨은 상기 제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 상기 면에 인접하게 형성되고 상기 적어도 하나의 제2 서브세그먼트의 활성층과 접촉한다.
끝으로 적어도 하나의 제3 배선 레벨이 상기 제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 상기 면에 배치된다. 제3 배선 레벨은 상기 제1 서브세그먼트의 활성층과 상기 적어도 하나의 제2 서브세그먼트의 활성층에 접촉한다. 아울러, 상기 제3 배선 레벨은 직렬 연결 하에서 상기 적어도 하나의 제2 서브세그먼트의 활성층들을 서로 결합한다.
또한, 본 발명에 따른 방법은 상기 제1 배선 레벨과 연결되는 제1 접촉 지점을 형성하는 단계, 상기 제2 배선 레벨과 연결되는 제2 접촉 지점을 형성하는 단계 및 상기 적어도 하나의 제3 배선 레벨과 연결되는 적어도 하나의 제3 접촉 지점을 형성하는 단계를 포함한다.
본 발명에서 제안하는 방법에 따르면, 전자기 복사선의 생성 및 방출을 위하여 각각 하나의 활성층을 구비하는 두 개의 서브세그먼트를 포함하는 반도체 본체가 형성된다. 반도체 층 시퀀스의 제1 주요면의 맞은 편에 배치되고 통합되어 하나의 접촉 평면을 구성하는 배선 레벨들에 의해서 각각의 서브세그먼트의 활성층의 개별적인 구동이 달성된다. 상기 제3 접촉 지점 및 상기 두 서브세그먼트들의 활성층들과 연결됨으로써 상기 추가적인 제3 접촉 배선 레벨은 상기 제3 배선 레벨에 의해서 형성된 상기 두 서브세그먼트의 직렬 연결을 통해서 각각 하나의 서브세그먼트의 선택적인 구동은 물론 두 서브세그먼트의 공동의 구동을 허용한다.
본 발명의 일 실시예에 따르면 상기 반도체 층 시퀀스 외에 추가적으로 미러층(mirror layer)이 상기 제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 상기 면에 성장된다. 상기 미러층은 전기 절연성 물질로 형성될 수 있다. 대안적으로, 도전성 물질이 사용될 수도 있는데, 이때 상기 미러층과 상기 반도체 층 시퀀스 사이에는 하나의 추가적인 절연 중간층이 전기적 분리를 위해서 구비될 수 있다. 다른 실시예에 따르면, 상기 세 개의 배선 레벨들 중 적어도 하나는 소정의 미러층을 구비하도록 형성된다. 예를 들면 상기 배선 레벨들은 반사도가 높은 금속으로 형성될 수 있다.
본 발명의 일 실시예에 따르면 상기 제조방법은 미러층이 추가적으로 구비되거나 배선 레벨의 형태로 상기 제1 주요면의 반대편에 위치하는 반도체 층 시퀀스의 상기 면에 장착되어서, 상기 반도체 층 시퀀스 면적의 적어도 50%가 상기 제1 주요면의 반대편에 위치하는 면에 반사코팅된다. 이러한 미러층의 반사도는 50% 이상일 수 있으며, 특히 50% 내지 99.9% 사이의 범위에 있을 수 있다.
상기 에피택셜 성장 단계는 성장 기판을 제공하는 단계 이후에 제1 도핑 타입의 제1 서브층을 형성하는 단계와 이어서 제2 도핑 타입의 제2 서브층을 상기 제1 서브층 상에 형성하는 단계로써 수행된다. 제1 및 제2 서브층들의 서로 다른 도핑 타입에 의해서, 이른바 pn 접합을 나타내는 상기 활성층이 형성된다. 이때, 상기 제1 서브층, 즉 상기 제1 주요면에 인접하는 서브층은 n 형으로 도핑된 서브층일 수 있다. 상기 제1 주요면의 반대편에 위치하는 제2 서브층은 이에 따라 p형으로 도핑된다.
추가적으로, 상기 서브층들에는 매우 낮은 횡 면저항 특성을 가지는 전류 확대층들이 형성될 수 있다. 상기 배선 레벨들은 상기 전류 확대층들과 접촉하는 것이 바람직하다. 예를 들면 제1 서브층 상에 제2 서브층을 형성하는 단계 이후에, 적어도 상기 적어도 하나의 제3 배선 레벨에 의해서 접촉되는 전류 확대층이 형성될 수 있다. 본 발명에 따른 제조 방법의 일 실시예에 따르면, 상기 전류 확대층은 추가적으로 반사코팅층으로 형성될 수 있다.
제1, 제2, 및 제3 배선 레벨들은 소정의 절연층에 의해서 서로 분리된다. 일 실시예에 따르면, 상기 제조 방법은 배선 레벨들을 형성하는 단계 및 그 후, 상기 배선 레벨들을 구조화(structuring)하는 단계를 포함한다. 이어서, 절연 물질들이 상기 구조화된 배선 레벨에 장착된다. 또한, 절연 물질을 상기 반도체 층 시퀀스에 성장한 후 상기 절연 물질을 구조화할 수도 있다.
본 발명에 따른 제조 방법의 또 다른 실시예에 따르면, 상기 제1, 제2, 및 적어도 하나의 제3 배선 레벨들 중 적어도 하나를 형성하는 단계를 위해서, 상기 활성층을 관통하는 구멍이 상기 적어도 두 개의 서브세그먼트들 중 적어도 하나에 형성된다. 상기 구멍의 측벽들은 단락을 방지하기 위하여 절연 물질로 형성된다. 이것은 예를 들어 절연 물질을 상기 구멍의 측벽들에 증착함으로써 실시될 수 있다. 대안적으로, 상기 구멍의 측벽들은 절연층을 형성하기 위하여 산화될 수도 있다. 이어서, 상기 구멍은 상기 배선 레벨들 중 적어도 하나를 접촉하는 도전성 물질로 충진된다. 이러한 방식으로 상기 반도체 층 시퀀스의 제1 주요면에 대면하는 서브층들이 상기 배선 레벨들에 의해서 접촉된다.
또 다른 실시예에 따르면, 제1, 제2, 및 제3 접촉 지점들을 형성하는 단계는 상기 접촉 지점들과 연결되는 배선 레벨들을 형성하는 단계와 동시에 실시된다. 다시 말해서, 이에 따라 상기 반도체 본체의 서브영역이 정의되고, 상기 영역에 상기 배선 레벨들이 형성된다. 상기 서브영역은 나중에 소정의 접촉 지점을 형성하고 상기 배선 레벨에 바로 연결된다.
상기 제조 방법의 또 다른 실시예에 따르면, 상기 성장 기판 상에 에피택셜 성장하는 단계 이후, 특히 각각의 배선 레벨들을 포함하는 접촉 평면의 제조단계 이후 상기 성장 기판은 제거된다. 이어서, 이렇게 형성된 층 시퀀스를 지지 기판 상에 장착한다. 이 단계는 상기 지지 기판이 상기 제3 배선 레벨에 인접하게 배치됨으로써 이루어진다. 상기 성장 기판의 제거는 레이저를 이용한 소정의 블라스트(blast) 공정에 의해서 실시될 수 있다.
상기 제조 방법의 또 다른 실시예에 따르면, 이전에 정의되는 서브세그먼트들은 선택적 분리 공정에 의해서 서로 전기적으로 절연된다. 예를 들어 상기 분리 공정은 트렌치를 이전에 정의된 각각의 서브세그먼트들의 분리 라인에 형성하는 화학적 에칭 공정에 의해서 수행될 수 있다. 상기 트렌치는 상기 층 시퀀스를 관통하여 접촉 평면에까지 이른다. 상기 트렌치는 전기 절연성 물질로 충진될 수 있지만, 노출될 수도 있다. 이하에서는 여러 형태 및 실시예들 그리고 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 제안하는 원리의 제1 실시예에 따른 광전자 반도체 본체의 개략적인 평면도이고,
도 2b는 I-I' 선을 따라 절단한 도 1에 따른 실시예의 개략적인 단면도이고,
도 2b는 II-II'선을 따라 절단한 도 1에 따른 실시예의 개략적인 단면도이고,
도 3은 배면에 배치되는 접촉부들을 포함하는 제2 실시예의 단면도이고,
도 4a 및 4b는 제3 실시예에 따른 개략적인 단면도이고,
도 4a 및 4c는 도 4a 및 4b의 실시예들의 등가 회로도이고,
도 4e 및 4f는 도 4a 내지 도 4d의 단면도 및 등가 회로도에 대응하는, 복수 개의 서브세그먼트로 분할된 광전자 반도체 본체의 상면도이고,
도 5는 광전자 광분야에 적용된 반도체 본체의 실시예를 도시하고,
도 6은 제4 실시예의 단면도이고,
도 7a 내지 7j는 상기 광전자 반도체 본체의 제1 실시예의 제조방법의의 복수개의 공정들을 도시하는 평면도이다.
실시예들에서 도시된 구성요소의 크기 비율은 기본적으로 실제 수치대로 도시되지 않았다. 오히려, 각각의 구성요소들, 가령 층들은 더 나은 이해를 위하여 그리고/또는 더 나은 명료성을 위하여 확대하거나 두껍게 도시될 수 있다. 효과 및 기능이 동일한 구성요소들은 도면 내에서 동일한 참조번호를 가진다.
여기에 도시된 모든 실시예들 및 제조 방법들은 모놀리식 소자에 관한 것이다. 모놀리식이란, 각각의 층들을 서로 따로 따로 형성하지 않는 제조방법을 말한다. 오히려 층의 기능과 상관 없이, 층들의 증착 또는 형성은 하나의 이전의 공정 단계에서 형성된 층 상에 이루어진다. 그러므로, 제안되는 원리에 따른 반도체 본체가 순차적인 공정에 따라서 제조된다.
도 5는 헤드 라이트로서 사용되는 경우의 (2·x) 배열의 매트릭스에 배치되는 개별적인 분리 세그먼트들을 포함하는 모놀리식 광전자 반도체 본체의 일 실시예를 도시한다. 도면에는 우측으로 확장되는, (2·4) 배열의 풀 세그먼트들(full segments)이 도시된다. 상기한 실시예에서, 여러 개의 서브세그먼트(901, 902)가 실질적으로 정방형으로 형성된다. 상기 분리 세그먼트들은 회로의 구동시 일 파장의 전자기 복사선을 각각 방출한다. 개별적인 서브세그먼트들(901, 902)을 구동함으로써 광 시스템의 방출 세기는 선택적으로 제어될 수 있다.
접촉을 위해서 각 서브세그먼트(901 및 902)는 접촉 패드를 구비하는 각진 형태의 외부 영역(930)을 포함한다. 상기 접촉 패드는 접합 와이어(920 및 925)에 의해서 외부 영역(910)의 접촉 패널로 안내된다. 상기 접합 와이어(920 및 925)는 각각의 접촉 패널을 상기 접촉 패드를 거쳐서 각각의 서브세그먼트들(901, 902)의 n 형 도핑된 층에 연결한다. 상기 두 서브세그먼트들(901, 902)의 p 형 도핑된 서브층들의 접촉을 위해서 두 개의 접촉 패널(926, 927)이 상기 외부 영역(910)에 더 구비된다.
상기 두 서브세그먼트(901) 및 (902)의 각각의 코너부에 위치하는 상기 접촉 지점들(930)에 의해서 서브세그먼트들의 배열 구조의 구동 시 상기 지점들에 음영 효과가 발생한다. 이에 따라 각각의 서브세그먼트의 불균일한 광방출 특성이 발생하며, 이것은 높은 휘도에도 여전히 잘 식별될 수 있다. 상기 음영 효과는 도시된 바와 같이 상기 접합 와이어(920)가 두 개의 서브세그먼트들 사이를 따라 절연 영역에 형성되는 것이 아니라 상기 세그먼트에 중첩될 때 더욱 두드러지게 나타난다. 동시에, 도시된 실시예에서는 상대적으로 넓은 중간 영역으로 인해서 광효율 및 광수율이 감소되거나 실시를 위해 필요한 공간이 늘어나게 된다.
이에 반하여, 도 1은 제안되는 원리에 따른 일 실시예의 개략적인 평면도이다. 상기 실시예에는 (2·2) 배열의 매트릭스로 배열되는 4 개의 발광 서브세그먼트들(10 내지 14)을 포함하는 모놀리식 광전자 반도체 본체가 개시된다. 각각의 서브세그먼트들은 절연 트렌치(20, 20')에 의해서 서로로부터 그리고 외부 영역(15)으로부터 전기적으로 절연된다. 상기 절연체(20, 20')는 도 5의 실시예에 비해서 대조적으로 분명히 감소된 두께를 가지는데, 왜냐하면 단지 상기 서브세그먼트들(10 내지 13)을 전기적으로 절연하는 역할을 하기 때문이다. 그러나 접촉 부재 및 접합 와이어는 더 이상 그 위로 배치되지 않는다.
상기 외부 영역(15)에는 총 5개의 접촉 패드(40 내지 44)가 배치된다. 이들은, 나중에 더 설명하겠지만, 상기 서브세그먼트들(10 내지 13)의 활성층 하부에서 각각의 배선 레벨들에 연결되고 전기적으로 접촉된다. 또한 상기 배선 레벨들은 각각의 서브세그먼트들(10 내지 13)의 반도체 층 시퀀스의 각각의 p형 및 n형 층들에 대한 전기적 접촉부를 형성한다. 이들은 통합되어 상기 광을 방출하는 주요면의 반대편에 위치하는 접촉 평면을 형성한다.
각각의 서브세그먼트들(10 내지 13)의 반도체 층 시퀀스는, 사용 목적에 따라 서로 다르게 도핑될 수 있는 반도체 물질 조성물에 기초한다. 예를 들면 III-V족 화합물 반도체 또는 II-VI족 화합물 반도체가 사용될 수 있다. 상기 반도체 층 시퀀스(2)는 5㎛ 내지 7㎛ 의 범위의 두께를 가질 수 있다.
III-V족 화합물 반도체는 Al, Ga, In 와 같은 제3족의 적어도 하나의 물질과 B, N, P, As 와 같은 V족의 하나의 물질을 포함한다. 특히 상기한 "III-V족 화합물 반도체 물질"은 제3족의 적어도 하나와, 특히 질화물 및 인화물 반도체와 같은 제5족의 적어도 하나를 포함하는, 2성분, 3성분, 또는 4성분 화합물군을 포함하는 개념이다. 또한, 이러한 2성분, 3성분, 또는 4성분 화합물은 하나 또는 복수개의 도핑 물질 및 추가적인 성분을 포함할 수 있다. 상기 III-V족 화합물 반도체 물질에는 예를 들어 GaN, GaAs, 및 InGaAlP 와 같은 III족 질화물 반도체 물질 및 III족 인화물 반도체 물질이 해당된다. 또한, 물질 조성물 AlGaN/GaN은 상기한 화합물 반도체에 속한다.
마찬가지로, II-VI족 화합물 반도체 물질은 Be, Mg, Ca, Sr 와 같은 제2족 중 적어도 하나의 물질과 O, S, Se 와 같은 제6족 중 하나의 물질을 포함한다. 특히, 상기 II-VI족 화합물 반도체 물질은 제2족의 적어도 하나와, 특히 질화물 및 인화물 반도체와 같은 제6족의 적어도 하나를 포함하는 2성분, 3성분, 또는 4성분 화합물을 포함한다. 또한, 이러한 2성분, 3성분, 또는 4성분 화합물은 하나 또는 복수개의 도핑 물질 및 추가적인 성분을 포함할 수 있다. 상기 II-VI족 화합물 반도체 물질에는 예를 들어 ZnO, ZnMgO, CdS, CnCdS, MgBeO 와 같은 물질이 해당된다.
원하는 파장 길이 또는 원하는 파장 스펙트럼에 따라서 상기한 화합물 중 하나 또는 복수개의 화합물이 광전자 소자의 물질 조성물로서 구비될 수 있다.
접촉을 위해서 제1 접촉 패드(40)가 연결부(V)에 의해서 표시되는 배선 레벨에 의해서 상기 서브세그먼트(11)의 주요면 쪽을 향하여 배치되는 서브층에 연결된다. 이것은 개략적으로 상기 접촉 패드(40)의 연결부(V)를 지나서 관통홀(D)까지 도시된다. 이에 따라, 상기 접촉 패드(40)는 상기 배선 레벨에 의해서 상기 서브세그먼트(11)의 층 시퀀스의 n 형 도핑된 서브층에 접촉한다. 또한, 접촉 패드(41)은 또 다른, 여기에서 연결부(V')로 표시되는 배선 레벨에 의해서 서브세그먼트(11)의 활성층 구조체의 p 형 도핑된 서브층에 전기 전도적으로 연결된다. 또한, 상기 배선 레벨은 또 다른 구멍(D')에 의해서 제2 서브세그먼트(10)의 활성층 구조체의 n 형 도핑된 서브층에 접촉하도록 형성된다.
이것은 연결부(V')로 도시되는데, 상기 연결부는 상기 서브세그먼트(11)의 층 시퀀스의 n 형 도핑된 서브층을 구멍(D')에 의해서 제2 서브세그먼트(10)의 활성층 구조체의 n 형 도핑된 서브층에 접촉한다. 이에 따라 접촉면들(41) 사이에서 전기적 연결부가, 상기 서브세그먼트(11) 하부의 배선 레벨에 의해서 상기 제2 서브세그먼트(10)의 활성층 구조체의 n 형 도핑된 서브층까지 접촉된다.
끝으로, 또 다른 제3 배선 레벨(V")이 구비되는데, 상기 배선 레벨은 접촉 평면의 기타 배선 레벨들로부터 절연되고, 상기 서브세그먼트(11) 하부의 활성층 구조체의 하부를 지나간다. 상기 배선 레벨은 상기 서브세그먼트(10)의 활성층 구조체의 p 형 도핑된 서브층을 접촉 패드(42)에 연결한다. 이에 따라, 제2 서브영역(10)에도 두 서브층들의 접촉이 형성되는데, 즉, 한편으로는 접촉 패드(41)에 연결된 배선 레벨(V')에 의해서, 다른 한편으로는 상기 접촉 패드(42)에 연결된 배선 레벨(V")에 의해서 형성된다.
상기 접촉 패드(42)는 구멍들에 의해서 상기 서브세그먼트(13)의 활성층 구조체의 n 형 도핑된 서브층에 연결된다. 다시 말해서, 상기 배선 레벨(V")은 광전자 소자의 서브세그먼트(10)의 p 형 도핑된 서브층 및 서브세그먼트(13)의 n 형 도핑된 서브층에 접촉된다. 상기 접촉 패드(43)는 상기 연결부(VIV )에 의해서 도시되는 배선 레벨에 의해서, 서브세그먼트(13)의 p 형 도핑된 서브층에 전기 전도적으로 연결된다. 동시에, 상기 층은 상기 배선 레벨에 의해서 상기 광전자 소자의 서브영역(12)의 구멍(D")와 접촉 상태에 있다. 상기 구멍(D")는 서브세그먼트(12)의 활성층 구조체의 n 형 도핑된 서브층을 한편으로는 접촉면(43)에 연결하고, 다른 한편으로는 상기 배선 레벨에 의해서 서브세그먼트(13)의 활성층 구조체의 p 형 도핑된 서브층에 의해서 연결한다. 연결부(VIII)로 개략적으로 도시된 후자의 배선 레벨은 제5 접촉면(44)을 서브세그먼트(12)의 활성층 구조체의 n 형 도핑된 서브층에 연결한다. 본 실시예에 따르면, 상기 접촉 평면들의 배선 레벨들은 중첩되게 배치된다. 그러나 사용 목적에 따라서 서로 나란히 배치될 수도 있다.
상기 배선 레벨들을 서로 겹쳐지게 배치하고 각각의 접촉면들과 그 연결부들을 각각의 배선 레벨들에 배치함으로써, 상기 광전자 소자의 각각의 서브세그먼트들(10 내지 13)의 개별적인 선택 구동이 가능하다. 또한, 직렬 연결 하에서 각각 두 개의 서브세그먼트가 결합될 수 있다. 하기의 표 1은 원하는 구동 방식에 따른 광전자 반도체 본체의 구동 중의 전기 연결을 나타낸다.
구동 대상 세그먼트 연결되는 접촉부들
10 41과 n 형, 42와 p 형
11 40과 n 형, 41와 p 형
12 43과 n 형, 44와 p 형
13 42과 n 형, 43와 p 형
10 및 11 40과 n 형, 42와 p 형
12 및 13 42과 n 형, 44와 p 형
10 내지 13 40과 n 형, 44와 p 형
상기의 표에서, "n" 또는 "p" 는 접촉 패드로 공급될 각각의 이동 전하의 타입을 나타낸다. 서브세그먼트의 활성층에서의 pn 접합은 구동 시 각각 흐름 방향으로 접속된다. 이에 따라 상기 접촉 패드(40)는, 접합 시에는 항상 "n 형"과 구동되고, 상기 접촉 패드(44)는, 접합 시에는 항상 "p 형"과 구동된다. 나머지 접촉 패드들(41 내지 43)은 원하는 구동 방식에 따라서 양성 전위 또는 음성 전위로 구동되고 해당하는 이동 전하가 공급된다.
예를 들어 구동 시, 서브세그먼트(10)의 복사 방출만이 실시되어야 할 경우, 서브세그먼트들의 다이오드를 흐름 방향으로 구동하기 위하여 상기 접촉 패드(41)에는 음성 전위(전자의 흐름에 해당)가, 그리고 상기 접촉 패드(42)에는 해당하는 양성 전위(정공의 흐름에 해당)가 공급된다. 연결부(VI)로 도시되는 배선 레벨 및 상기 서브영역(10)에 존재하는 구멍(D')에 의해서 n 형 도핑된 서브층과 p 형 도핑된 서브층은 제2 배선 레벨(VII)을 통해서 소정의 이동 전하에 공급된다. 이때 상기 서브영역(11)이 동시에 접촉 패드(41)에 의해서 역방향으로 구동되기 때문에 이 영역은 광선을 방출하지 않는다. 이와 반대로 상기 서브세그먼트들(10, 11)이 복사 발생을 위해서 선택될 경우, 표에 따라서 접촉 패드(40, 42)에는 소정의 전압으로 공급되어야 한다.
그러므로, 여기에서 제안하는 배선 평면에 의해서 각각의 서브세그먼트가 개별적으로 또는 두 세그먼트씩 서로 직렬로 연결될 수 있다.
도 2b는 이와 관련하여 (I-I') 축을 따라 절단한 단면도이다. 상기 광전자 반도체 본체의 반도체 층 시퀀스(25)는 트렌치(20)에 의해서 두 서브세그먼트(10 및 11)로 분할된다. 상기 반도체 층 시퀀스(25)는 방출면을 대향하는 n 형 도핑된 제1 서브층을 서브세그먼트(10) 및 서브세그먼트(11)에 포함한다. 또 다른 서브층(23, 23')은 p 형 도핑되고 상기 방출면의 반대편에 위치하는 면에 장착된다. n 형 및 p 형 도핑되는 서브층(21, 21', 23, 23')의 공동의 배치에 의해서 상기 서브영역(10)에는 제1 pn 접합부(22)가 형성되고, 상기 서브영역(11)에는 제2 pn 접합부(22')가 형성된다. 이러한 pn 접합부에서는 전자기 복사선의 방출 하에서 이동 전하의 결합이 이루어진다. 상기 층 시퀀스(25)의 모든 서브층들을 통과하여 분할하는 구멍(20)에 의해서 두 서브세그먼트들(10) 및 (11)의 전기적인 절연이 발생하고 동시에 두 서브세그먼트들 사이의 누설 전류를 방지한다.
제1 서브세그먼트(10)의 n 형 도핑된 서브층(21)의 접촉을 위해서 구멍(400)가 구비된다. 상기 구멍은 전기적 물질로부터 절연되는 측벽(403)을 포함한다. 이에 따라, 구동 시에 단락이나 p 형 도핑층(23)으로의 전류 유입이 방지된다. 상기 구멍(400)는 상기 p형 도핑 서브층(23)으로부터 상기 pn 접합부(22)를 지나서 n 형 도핑 서브층(21)까지 이어진다. 이에 따라 상기 구멍(400)는 제1 배선 레벨(405)과 전기 전도적 상태에 있다. 이것은 절연층(505) 및 (506)에 의해서 p 형 도핑된 서브층(23)은 물론 또 다른 배선 레벨로부터 분리된다. 이전의 경우에 배선 레벨(405)의 서브영역 자체로 형성되는 상기 배선 레벨(405)은 도시된 것처럼 접촉 패드(40)로 안내된다. 이에 따라 상기 접촉 패드(40)는 상기 제1 서브세그먼트(10)의 n 형 도핑된 서브층(21)에 상기 구멍(400) 및 상기 배선 레벨(405)에 의해서 접촉된다.
도시된 실시예에서, 제2 배선 레벨(415)은 상기 제1 배선 레벨의 하부에 배치되고 이로부터 접촉 패드(41, 도시되지 않음)까지 한편으로는 p 형 도핑층(23)의 접촉부(410), 다른 한편으로는 또 다른 구멍들(412)까지 이어진다. 이것은 제2 서브세그먼트(11)의 일부이며 제2 서브세그먼트(11)의 층 시퀀스(25)의 상기 n 형 도핑층(21')에 접촉된다. 여기에서도 역시 측벽들은 추가적인 절연층(413)에 의해서 활성층(22') 및 p 형 도핑된 서브층(23')으로부터 분리된다. 상기 제2 배선 레벨(425)의 하부에는 제3 배선 레벨(425)의 분리를 위해서 절연층(501)이 구비된다. 횡으로는, 제2 서브세그먼트(11)의 p 형 도핑된 서브층(23')으로부터 절연체(502)가 상기 배선 레벨을 또한 분리한다.
제3 배선 레벨(425)은 끝으로 도 1의 평면도에 도시된 제3 접촉부(42)와 상기 서브세그먼트(11)의 p 형 도핑된 서브층을 입구(420)를 통해서 연결한다. 상기 제3 배선 레벨은 절연 기판(32)에 장착되고 절연체(503) 및 (501)에 둘러싸인다.
이하에서는 개별적인 서브세그먼트(10) 및 (11)의 배열 구조의 구동을 위한 전류 흐름을 설명한다. 흐름 방향으로 단지 서브세그먼트(10)만 구동될 때 상기 접촉 패드(40)와 제1 배선 레벨(405) 및 상기 제2 배선 레벨(415)은 일정한 전위로 구동된다. 전류는 그 후 n 형 도핑된 서브층(22)을 거쳐서 p 형 도핑된 서브층(23)으로 흐르고, 이때 공급되는 이동 전하는 제1 서브세그먼트의 pn 접합(23)에서 재결합하고 전자기 복사선을 방출한다.
단지 서브세그먼트(11)가 구동될 경우, 이에 포함되는 pn 접합부(22')는 흐름 방향으로 구동된다. 이것은 접촉 패드를 통해서 제2 배선 레벨(415) 및 제3 배선 레벨(425)에 적절한 이동 전하를 공급함으로써 이루어진다. 이러한 구동 방식의 경우 제1 서브세그먼트(10)의 pn 접합부(22)는 역방향으로 구동되고 그에 따라 이 서브영역에서의 이동전하의 결합은 억제된다. 두 서브세그먼트가 동시에 구동될 경우 상기 제1 배선 레벨(405)에는 접촉 패드(40)에 의해서, 상기 제3 배선 레벨(425)에는 도시되지 않은 접촉 패드(42)에 의해서 전압이 걸려서, 상기한 두 서브세그먼트들의 두 pn 접합부(22 및 22')가 흐름 방향으로 구동된다. 전류 흐름은 제1 배선 레벨(405)을 거쳐서 제1 pn 접합부(22)의 구멍(400)에, 그곳으로부터 상기 입구(410)와 상기 제2 배선 레벨(415)을 거쳐서 상기 제2 서브세그먼트(11)의 제2 구멍(412)로 흐른다. 이때 두 서브세그먼트들의 pn 접합부들은 흐름 방향으로 연결된다.
도 2b는 도 1의 실시예의 (II-II')축을 따라 절단한 단면도이다. 두 서브세그먼트(10) 및 (12)는 역시 절연 트렌치(20')에 의해서 분리되는데, 이에 따라서 전류 흐름이 방지된다. 그에 따라 절연 물질로 충진된 트렌치(20')는 개별적인 배선 레벨들을 서로 분리하는, 추가적인 절연층(502)까지 이어진다. 상기 서브세그먼트(10) 및 (12)는 상기 절연 트렌치(20')로 형성된 절연층에 의해서 형성되고 절연 측면 영역(30)을 둘러싼다.
도 2b의 단면도에는 상기 제2 배선 레벨(415) 및 상기 제3 배선 레벨(425)만 도시된다. 도 2b의 단면도에 도시된 바와 같이, 상기 제1 배선 레벨(405)은 도 2b에 따른 도면에는 도시되지 않는데, 왜냐하면 상기 배선 레벨(405)이 세그먼트들(10, 12)을 직접적으로 접촉하지 않기 때문이다. 상기 영역(10)의 n형 도핑된 서브층(21') 및 서브세그먼트(12)의 서브층(21")은 두 서브세그먼트의 복수 개의 구멍(412) 및 (412")에 의해서 이루어진다. 이들은 각각 트렌치에 의해서 형성되며, 상기 트렌치의 측벽에는 절연 물질(413)이 증착된다. 이것은 단락 및 상기 서브세그먼트(10) 및 상기 서브세그먼트(12)의 p 형 도핑된 서브층(23')의 전기적 접촉을 방지한다. 상기 배선 레벨들이 존재하는 상기 접촉 평면(25')에서는 구멍들이 하나의 공동의 배선 레벨(415 및 415")으로 통합된다. 상기 서브세그먼트(10)의 p 형 도핑된 서브층(23)은 상기 입구(420)를 통해서 상기 제3 배선 레벨(425)에 연결된다. 이에 따라 상기 구멍(420")들은 제3 배선 레벨(425")과 함께 상기 서브세그먼트(12)의 서브층(23')에 접촉된다. 도 1에 도시된 실시예에 따르면, 상기 서브세그먼트(12)의 제3 배선 레벨(425")은 상기 접촉 패드(44)로 안내되고, 상기 세그먼트(12)의 제2 배선 레벨(415")은 상기 접촉 패드(43)로 안내된다.
도 3은 또 다른 실시예의 단면도이다. 본 실시예에서도 모든 접촉 부재들은 배면에 배치된다. 또한 반도체 층 시퀀스(320)는 p 형 도핑층(323)이 인접하게 장착되는 제1 n 형 도핑층(321)을 포함한다. 경계면에는 도시된 것처럼 pn 접합부(322)가 형성된다.
층 구조체의 물질 조성물로는 예를 들어 방출 스펙트럼이 청색 가시광 영역인 GaN/GaN이 사용될 수 있다. 구조물(325)에 의해서 광전자 반도체 본체의 방출 특성이 개선된다. 또한, 변환 물질이 상기 구조물(325)의 표면에 장착될 수 있다. 이에 따라 방출된 청색광의 일부는 다른 파장의 광으로 변환되며, 이것은 백색광의 생성을 구현할 수 있게 한다.
상기 구조체(325)의 반대편에 위치하는 상기 반도체 층 시퀀스(320)의 제2 층(323)의 면에는 도전-반사성 접속층(330)이 배치된다. 이것은 동시에 이동 전하의 유입을 위한 측방향 전류 확산층의 역할을 한다. 상기 층(330)은 복수개의 공급선 부재(350)에 의해서 접촉되는데, 상기 공급선 부재들은 구멍(351)에 의해서 배면에 배치되는 접촉 패드(390)에 연결된다.
또한, 전기 전도성 물질(361)로 충진되는 구멍(346)가 구비된다. 상기 구멍(346)는 상기 반도체 본체의 배면으로부터 모든 층들을 관통하여 상기 반도체 층 시퀀스(320)의 층(321)까지 이어진다. 접속층(330) 등의 단락을 방지하기 위하여, 상기 구멍(346)의 측벽들은 실질적으로 절연 물질(364)로 거의 완전히 둘러싸인다. 또한, 접촉부(361)는 광전자 반도체 본체의 배면에 배치되는 접촉 패드(391) 및 도전성 물질층(350')에 연결된다. 상기 물질층(350')은 상기 반도체 본체의 좌측 서브세그먼트의 접속층(330')에 접촉한다. 또한 상기 물질층은 절연 트렌치(342)에 의해서 우측 서브세그먼트로부터 전기적으로 완전히 분리된다. 상기 트렌치(342)는 절연 물질로 충진되며, 상기 물질은 각각의 구멍(350' 및 350) 사이의 공간도 충진한다. 상기한 절연 물질은 동시에 대체 지지대(380)를 형성하는 지지 기판으로서 사용될 수 있다.
상기 도전층(350')은 상기 층(330')과 함께 상기 광전자 반도체 본체의 좌측 서브세그먼트의 제1 접속층을 형성하고, 상기 반도체 층 시퀀스(320)의 층(323)에 접촉한다. 또한, 상기 반도체 본체의 좌측 서브영역에도, 측벽들(346a)이 절연 물질로 구비되는 트렌치(361')가 형성된다. 상기 트렌치(361')의 물질은 배면에 있는 접촉 패드(390')를 접촉한다.
외부적으로 상기 접촉 패드들(390') 및 (391)이 배면에서 스위치(S1)에 결합된다. 상기 스위치(S1)는 제1 접속부(A1)에 연결된다. 상기 접촉부(390)는 제2 접속부(A2)에 연결된다. 배열 구조의 구동 시에 스위치 연결(S1)에 구애 받지 않고 광전자 소자의 우측 부분에만 전류가 공급되거나 또는 광전자 소자의 두 부분 모두에 전류가 공급된다. 도시된 스위치 연결에서는 반도체 배치의 구동 시 전류가 접촉부(390)와 입구(350)를 거쳐서 상기 반도체 본체의 우측 영역의 반도체 층 시퀀스로 흐른다. 그곳에 있는 pn 접합에서는 이동 전하가 재결합하여 광을 방출한다. 구동 중에는 도시된 스위치 세팅에서 상기 반도체 본체의 좌측 서브영역이 턴오프된다.
상기 접속부(A1)가 상기 스위치(S1)에 의해서 접촉 패드(390')에 연결될 경우, 전류는 반도체 본체의 우측 서브영역에서 트렌치(361')를 거쳐서 반도체 본체의 좌측 서브영역에서 상기 층들(350') 및 (330')로 형성된 제1 접속층으로 흐른다. 이에 따라 두 개의 반도체 층 시퀀스 및 그 안에 포함된 pn 접합들이 직렬 연결된다.
각각의 접속층의 형상 및 이들의 접촉 상태와 상관없이 각각의 서브세그먼트들에는 광전자 반도체 본체의 각각의 서브세그먼트들의 외부 병렬 또는 직렬 연결이 이루어진다.
상기 전기연결은 외부적으로, 집적 회로에 의해서 실시될 수 있다. 이것은 스위치를 구동하고 개별적인 세그먼트들 및 직렬 연결 상태에 있는 세그먼트들에 충분한 전압과 전류를 공급하기 위해서 추가적으로 다양한 구동 단계를 포함한다. 이때, 직렬 연결 시, 상기 세그먼트들을 통과하는 전류가 일정하게 유지되는 동안 상기 세그먼트에 의해서 전체 강하하는 전압이 더 커진다는 것을 고려해야 한다. 따라서, 전압 구동되는 구동 단계가 요구된다. 또한, 전류는 다양한 광수율을 획득하기 위하여 개별적인 서브세그먼트에 의해서 가변될 수 있다.
도 6은 접촉 평면(601)에 배치되는 구조화된 층 시퀀스(600)를 포함하는 반도체 본체의 또 다른 실시예를 도시하는 단면도이다.
상기 층 시퀀스(600)는 구조물(605)이 형성되는 제1 주요면을 포함하고 트렌치(606) 및 상기 층 시퀀스를 관통하는 절연 물질(360)에 의해서 두 개의 서브세그먼트로 분할된다. 따라서, 각각의 서브세그먼트는 n 형 도핑된 제1 서브층(610) 및 그 하부에 배치되는 p 형 도핑된 제2 서브층(620)을 포함한다. 광전자 복사를 생성하고 방출하는 활성층을 나타내는 pn 접합(615)이 상기 다양한 도핑에 의해서 형성된다.
그 하부에는 여러 배선 레벨을 포함하는 상기 접촉 평면(601)이 배치된다. 두 세그먼트들의 각각의 서브층(610) 및 (620)이 상기 접촉 평면(601)에 접촉한다. 이 때 도시된 바와 같이, 접촉 패드들이 반도체 층 시퀀스(600)의 우측면 및 좌측면에 배치된다. 개별적으로, 제1 접촉부(661)는 상기 층 시퀀스의 제1 서브영역쪽으로, 주요면을 대향하는 면에 인접하게 형성된다. 구동 시 소자에 p 형 접촉부를 형성하는 상기 접촉 패드(661)는 제1 배선 레벨(660)과 전기 전도성 연결 상태에 있다.
상기 배선 레벨(660)은 층 시퀀스의 제1 서브세그먼트(691)의 p 형 도핑된 서브층(620)에 접촉된다. 이것은 상기 p 형 도핑된 서브층(620)의 하부에 배치되는 전기 전도성 미러층(662)에 의해서 이루어진다. 상기 p 형 도핑된 서브층(620) 하부의 상기 미러층(662)은 절연 물질(630)에 의해서 제2 서브세그먼트(692)의 소정의 미러층(662)으로부터 전기 전도적으로 분리된다. 상기 미러층(662)은 pn 접합부(615)에서 생성된 광을 제1 주요면 쪽으로, 결과적으로 상기 구조물(605) 쪽으로 반사한다.
상기 반도체 본체의 표면에 배치되는 또 다른 도전성 접촉 패드(671)는 절연 물질(630)에 의해서 상기 제1 접촉부(661)로부터 분리되고 제2 배선 레벨(670)에 연결된다. 상기 제2 접촉부(671)의 물질은 상기 배선 레벨(670)과 동일한 물질을 포함할 수 있다. 상기 배선 레벨(670)은 다수의 구멍(640)에 의해서 제1 서브세그먼트(691)의 n 형 서브층(610)에 접촉된다. 상기한 구멍들은, 상기 제1 배선 레벨(660)을 제2 배선 레벨(670)으로부터 분리하는 상기 절연층(630), 상기 배선 레벨(660), 상기 미러층(662), 상기 p 형 서브층(620), 및 상기 pn 접합부를 관통하여 상기 제1 서브세그먼트(691)의 서브층(610)까지 이어진다. 이들은 전기 전도성 물질로 충진되고 그에 따라 외벽(642)이 절연된다. 이에 따라 상기 제2 배선 레벨과 제1 배선 레벨(660) 및 상기 미러층 또는 p 형 서브층(620) 사이의 단락이 방지된다.
또한, 상기 제2 배선 레벨(670)은 상기 미러층(662)에 의해서 상기 제2 서브세그먼트(692)의 p 형 서브층(620)에도 접촉한다. 이에 따라 상기 제1 서브세그먼트(691)의 n 형 서브층(610)은 상기 제2 서브세그먼트(692)의 p 형 서브층(620)과 전기적인 접촉 상태에 있다. 이로써, 두 서브세그먼트(691) 및 (692)의 pn 접합부들(615)은 직렬 연결을 형성한다.
끝으로, 상기 제2 서브영역(692) 쪽으로 제3 접촉부(651)가 인접하게 구비된다. 상기 제3 접촉부는 상기 제3 배선 레벨(650)과 트렌치(645)에 의해서 상기 제2 서브세그먼트(692)의 n 형 서브층(610)에 접촉한다. 여기에서도 상기 구멍(645)들은, 상기 제2 배선 레벨(670), 상기 미러층(662), 상기 p 형 서브층(620), 및 상기 pn 접합부(615)를 관통하여 상기 제2 서브세그먼트의 n 형 서브층(610)까지 이어진다. 절연 측벽들(642)은 상기 제3 배선 레벨(650)과 제2 배선 레벨(670) 및 상기 미러층(662) 사이의 단락을 방지한다. 끝으로 상기 제3 배선 레벨(650)은 절연층(630')에 의해서 지지 기판(680)으로부터 분리된다.
상기 배열구조의 구동 시, 상기 접촉부(671)는 제2 배선 레벨(670)과 연결되어 스위칭 가능한 접촉부로 실시된다. 이것은, 원하는 구동 방식에 따라서 양성 또는 음성의 이동 전하가 공급된다는 것을 의미한다. 이에 따라 상기 접촉부는 제1 서브세그먼트 또는 제2 서브세그먼트가 구동되는지에 따라서, 소정의 pn 접합을 흐름 방향 내지 역방향으로 스위칭한다. 예를 들어 제1 서브세그먼트(691)만 구동되어야 할 경우, 상기 접촉 패드(661)는 p 형 접촉부로 사용되고, 상기 스위칭 가능한 접촉부(671)는 n 형 접촉부로 사용된다.
제2 서브세그먼트(692)만 구동될 경우 상기 제3 접촉 패드(651)는 n 형 접촉부로 구동되고, 상기 스위칭 가능한 접촉부(671)는 p 형 접촉부로 사용된다. 상기한 구동 방식에서는 제1 서브세그먼트(691)의 pn 접합(615)이 역방향으로 스위칭된다. 두 서브세그먼트들이 모두 구동될 경우에는 직렬 연결의 형태로 접촉 패드들(661) 및 (651)이 p 형 내지 n 형 접촉부로 사용된다. 상기 스위칭 가능한 접촉부(671)는 이 구동 방식의 경우에는 연결되지 않는다.
도 7a 내지 7i는 모놀리식 반도체 본체를 제조하는 제조단계들을 도시하는 평면도이다. 상기한 도면들을 참조하여 특히 여러 배선 레벨들과 그 사이에 배치되는 절연 물질을 포함하는 접촉 평면의 형성에 대해서 설명한다.
도 7a 는 분할 세그먼트들(701 내지 704)로 분할되는 반도체 본체(700)의 평면도이다. 각각의 서브세그먼트 사이에는, 후속 공정에서 각각의 분할 세그먼트들(701 내지 704)의 반도체 층 시퀀스를 서로 전기적으로 절연시키기 위하여 트렌치가 정의된다. 또한, 상기 n 형 도핑된 서브층을 위해서 구비되는 홀(701')은 각각의 서브층에 정의된다.
이어서, 도 7b를 참조하면, p 형 도핑된 서브층이 반도체 본체 및 서브세그먼트들(701 내지 704)에 장착되는데, 추후의 구멍의 영역에는 n 형 도핑층 쪽으로 구멍(704")가 구비된다. 또한, 후속하는 접촉 패드들이 배치되는 외부 영역(746)이 구비된다.
제1 서브세그먼트(701)와 제4 서브세그먼트(704) 사이에는 또 하나의 서브영역(711')이 상기 제1 서브세그먼트(701)에 인접하게 구비된다. 상기 제2 서브세그먼트(702)와 제3 서브세그먼트(703) 사이의 상기 서브영역(713') 및 상기 서브세그먼트(704)와 제3 서브세그먼트(703) 사이의 서브세그먼트(704)에 인접하는 서브영역(714')도 마찬가지이다.
도 7c에 따르면 상기 p 형 도핑층에는 배선 레벨이 각각의 서브세그먼트들(701 내지 704)에 증착된다. 이것은 p 형 접촉 보강부(p-type contact reinforcement)의 역할을 하고 동시에 도시된 것처럼 후속의 연결 패드들 중 일부를 대응하는 세그먼트에 결합시킨다.
개별적으로, 상기 접촉 보강부의 외부 영역에는, 제1 서브영역(701)의 p 형 도핑된 서브층을 포함하는, 대응하는 배선 레벨에 연결되는 제1 접촉 패널(741)이 형성된다. 도시된 바와 같이, 또한 반도체 본체의 상기 서브영역들(701 및 704) 사이에서 인접하는 서브영역(711')은 배선 레벨에 의해서 덮여진다. 상기 서브세그먼트(701) 상부의 배선 레벨은 이에 따라 서브세그먼트(701)의 영역에서 더 이상 직사각형으로 형성되지 않고 제1 서브세그먼트(701) 및 추가적으로 인접한 서브영역(711)을 덮는다.
마찬가지의 방식으로 제4 서브세그먼트(704) 상에는 추가적으로 인접하는 외부 영역(711)에 중첩되는 배선 레벨이 증착된다. 상기 영역에서도 마찬가지로 추가적인 서브영역(714)이 형성된다. 이것은 배선 레벨과 세그먼트(703)의 p 형 도핑되는 서브층 상부에 위치하는, 추가적으로 정의되는 서브영역(713)에도 해당된다.
끝으로, 마지막 p 형 접촉 보강부 및 배선 레벨이 서브세그먼트(702) 상에 배치된다. 상기 접촉 보강부(702')는 접촉 패널(744)과 전기적 접촉 상태에 있고, 그에 따라 서브세그먼트의 p 형 도핑된 서브층에 접촉된다. 또한, 세 개의 추가적인 접촉 영역들(740, 742, 743)이 정의되고 금속도금된다. 각각의 접촉 영역들(740 내지 743) 사이에는 절연성의 중간 영역이 배치된다. 또한, 각각의 p 형 접촉부를 강화하는 각 세그먼트의 배선 레벨은 후속하는 구멍의 영역에 구멍(704a)를 포함한다.
이어서, 층 시퀀스 상에 절연층과 각각의 세그먼트들의 제1 배선 레벨들이 장착된다.
도 7d 는 절연 물질이 구멍의 영역에서 개방되는 후속 공정을 도시한다. 이로써 형성되는 구멍(704b)는 각각의 세그먼트들의 n 형 도핑된 서브층들의 추후의 접촉을 가능하게 한다. 또한 상기 서브영역들은 이전에 정의된 접촉 영역들에 의해서 오픈되며 그 하부에 배치되는 전기 금속도금부는 접촉면(740b 및 743b)을 형성하기 위하여 노출된다. 또한, 상기 절연 물질로부터 좁은 폭의 줄(711b, 714b, 713b)이 에칭되고 그 하부에 위치하는 서브영역들(711, 714, 713)이 노출된다.
도 7e 는 제2 배선 레벨을 장착하고 난 이후의 반도체 본체를 도시한다. 이것은 층 시퀀스에 전기 금속도금부를 증착한 후 구조화함으로써 실시된다. 이에 따라 상기 서브세그먼트들(701 내지 704) 상에는 소정의 도전층(731, 732, 733 및 734)이 형성된다. 구체적으로 제1 서브세그먼트(701)의 배선 레벨(731)은 영역(740a)이 돌출되어 그 하부에 위치하는 영역(740b)의 접촉 금속도금부에 접촉한다. 또한, 상기 제4 서브세그먼트(704) 상의 배선 레벨(734)은 서브영역(724)에서 상기 서브세그먼트(704)로부터 돌출 성장하여, 이에 따라 하부에 위치하고 이전 도면에 도시된 구멍(711b)에 중첩되고 궁극적으로 트렌치(711b)에 의해서 노출되는 p 형 접촉층에 접촉된다.
동일한 방식으로 제3 서브세그먼트(703) 상부의 배선 레벨(733)도 서브영역(723)에서 그 하부에 배치되는 트렌치(714b)로부터 돌출 성장된다. 마찬가지로 상기 서브세그먼트(702) 상부의 배선 레벨(732)도 상기 서브영역(722)에서 상기 구멍(731b)에 중첩되고 그에 따라 상기 영역(743a)에서 그 하부에 배치되는 접촉 금속 도금부(743b)에 접촉된다.
이에 따라 상기 n 형 접촉 와이어가 정의되고 동시에 대응하는 접촉 패드로 돌출된다. 다시 말해서, 상기 배선 레벨(732)은 한편으로는 서브세그먼트(702)의 n 형 도핑된 서브층에 접촉되고 동시에 트렌치(713b)에 의해서 상기 서브세그먼트(703)의 p 형 도핑된 서브층에 접촉된다. 마찬가지로 상기 서브세그먼트(703)의 배선 레벨(733)은 이전 도면들에 도시된 구멍들을 관통하고 상기 트렌치(714b)를 지나서 상기 서브세그먼트(704)의 n 형 도핑된 서브층에 접촉하고, 또한 서브세그먼트(704)의 p 형 도핑된 서브층에 접촉한다. 상기 서브세그먼트(704)의 배선 레벨(734)은 세그먼트(704)의 n 형 도핑된 서브층을 접촉하고 상기 대응하는 구멍 및 트렌치(711b)를 지나서 서브세그먼트(701)의 p 형 도핑된 서브층에 접촉된다.
도 7f에서는 중앙 접촉 패드(742a) 및 별도의 제3 배선 레벨(743)이 마지막으로 정의된다. 여기에서는 이전 공정 단계들에서 제조된 서브세그먼트들 (701 내지 704)의 배선 레벨들(731-734) 상에 절연층이 성장된다. 상기 절연층은 반도체 본체의 전체 면에 성장되어, 궁극적으로 이전의 단계들을 평탄화하는 것이 바람직하다. 성장된 절연층에서는 영역(742a)에서 중앙 패드가 형성되고, 영역(743)에는 대응하는 구멍이 정의된다. 이어서 상기 절연 물질은 이 영역들에서 제거되는데, 이에 따라 한편으로는 영역(742a)에서 하부에 배치되는 접촉 패드(742)의 금속 코팅부가 노출된다. 영역(743)에서는 절연층에 의해서 구멍이 형성되는데, 상기 구멍은 그 하부에 위치하는 제3 세그먼트(703)의 배선 레벨(733)을 노출시킨다.
도 7g 를 참조하면, 또 다른 배선 레벨(753) 위로 상기 절연층에 제3 서브세그먼트(703)의 제2 배선 레벨(733)을 포함하는 접촉 영역(742c)이 구멍(743)에 의해서 접촉된다. 여기에 도시된 바와 같이, 상기 제3 배선 레벨(753)은 금속 도금부로서 평평하게 형성된다. 이것은 성장 공정 중에 다양한 배선면에 기초한 단계들을 피해야 할 경우에 바람직하다. 대안적으로, 상기 제3 배선 레벨(753)은 단순히 공급선으로 사용될 수도 있다.
이어서, 일정한 배면을 형성하고 결과적으로 존재하는 단계들을 평탄화하기 위하여 상기 반도체 본체의 층 시퀀스와 제3 배선 레벨은 평탄하게 절연층으로 덮일 수 있다. 이에 따라 도 7h 에 따르면, 존재하는 성장 기판은 이른바 레이저 리프트 오프 공정(laser lift-off process)으로 제거된다. 이는 레이저를 조사함으로써 수행된다. 이때, 상기 성장 기판은 현재까지 완성된 층 시퀀스로부터 제거된다. 상기 층 시퀀스의 배면에는 지지 기판이 장착되며, 이에 따라 도 7g에 도시된 배선 레벨은 상기 지지 기판에 인접하게 배치된다. 또한, 상기 성장 기판의 제거를 위해서 습식 화학 공정이 사용될 수 있다.
도 7h 는 성장된 층 시퀀스의 제1 주요면의 평면도이다. 추후에 구동 시, 상기 층 시퀀스로 전자기 복사선의 방출이 이루어진다. 또 다른 공정에서는 도 7a에 정의된 사이 공간들이 트렌치로서 에칭되어, 상기 반도체 본체(705)의 상기 각각의 서브세그먼트들(701 내지 704)이 전기적으로 서로 절연된다. 이에 따라, 상기 트렌치의 깊이는 적어도 상기 층 시퀀스의 상기 두 n 형 및 p 형 도핑된 서브층들 및 활성층을 관통하는 깊이이다. 각각의 배선 레벨들을 포함하는 접촉 평면은 이와는 반대로 상기 트렌치에 의해서 분리되지 않는데, 왜냐하면 그렇지 않을 경우 이전에 실시된 공정 단계에서 제조된 각각의 세그먼트들의 직렬 연결이 차단되기 때문이다.
도 7i에 따른 마지막 공정 단계에서는 상기 반도체 본체의 접촉 패드들(740 내지 744)이 전면에 의해서 노출된다.
도 7j는 끝으로 각각의 리소그래피 공정들에 의한 전체 개략도를 도시한다. 다양한 배선 레벨들, 특히 상기 서브세그먼트(703)를 접촉 패널(742)에 연결하는 중앙의 접촉 패널의 접촉 평면이 분명하게 도시된다. 상기 세그먼트들의 대응하는 서브영역들에 의해서 4 개의 세그먼트 모두의 직렬 연결이 이루어지고, 이에 따라 전압 구동되어 광을 방출하는 반도체 소자가 구현된다. 방출되는 쪽의 맞은 편에 위치하는 면의 배선에 의해서 표면의 음영 효과가 방지되고 광수율은 극대화된다. 동시에 반도체 본체의 각각의 서브세그먼트들은 선택적인 구동에 의해서 구동될 수 있다.
여기에 도시되는 실시예는 (2·2) 배열의 매트릭스에 한정되지 않는다. 오히려, 원하는 수의 반도체 본체의 서브세그먼트들을 직렬 또는 병렬 연결로 조합할 수 있다. 방출면의 반대편에 위치하는 하나의 접촉 평면에 배치되는 여러 배선 레벨들은 각 사용 목적에 적합한 각각의 서브세그먼트들의 전기 연결을 가능하게 한다. 세그먼트들을 직렬로 결합할 수 있음으로 인해서, 반도체 본체의 개별적인 서브세그먼트를 통해 흐르는 전류 흐름을 감소시켜서, 이에 따라 단순한 구동소자를 사용할 수 있게 된다.
원하는 전기 연결 방식에 따라서, 매트릭스로 배열되며 구동 시 전자기 복사선을 방출하는 광전자 반도체 본체의 서브세그먼트들로 구성되는 다양한 실시예가 구현된다. 이때 상기 각각의 서브세그먼트들은 하나의 공동의 층 시퀀스에 제조될 수 있다. 제조 공정 후 상기 서브세그먼트들은 절연 트렌치에 의해서 서브세그먼트로 분리된다. 주요면의 반대편을 향하는, 각각의 배선 레벨들을 포함하는 접촉 평면에 배치함으로써 각각의 서브세그먼트들의 원하는 전기 연결이 얻어진다. 이와 관련하여 도 4a 내지 4f는 제안하는 원리에 따른 또 다른 실시예를 개략적으로 도시한다.
도 4a 는 광전자 반도체 본체를 도 4e 에 도시된 방향으로 절단한 단면도이다. 각각 가장자리 영역에서 접촉 부재(40) 내지 (411)에 의해서 접촉이 이루어진다. 상기 접촉 부재(40)는 반도체 층 시퀀스(20)의 서브층(21)을 접촉하는 구멍(446)에 전기 전도적으로 연결된다. 서로 다르게 도핑된 두 서브층(21,23) 사이에는 pn 접합이 형성되는데, 여기에서 구동시에 주입되는 이동 전하가 재결합하여 전자기 복사선이 방출된다. 또한, 상기 층(23)에는 반도체 본체의 제2 서브세그먼트의 접촉층(411)과 동일한 물질을 포함하는 횡방향 전류 배분층(462)이 배치된다.
제2 접속층(460)은 광전자 반도체 본체의 우측 서브세그먼트의 전류 배분층(462)과 접촉하고 광전자 반도체 본체의 좌측 서브세그먼트에서 반도체 층 시퀀스의 층(21')을 위한 구멍 컨택(opening contact)을 형성한다. 마찬가지로 상기 제2 접속층(410)은 상기 반도체 층 시퀀스(20')의 제2 층(23')에 연결된다.
광전자 반도체 본체의 좌측 및 우측 서브세그먼트들 사이에는 도4a의 단면도 및 도 4e의 평면도에 도시된 바와 같이 절연 트렌치가 구비된다. 이에 따라 상기 서브세그먼트들은 전기적으로 서로 분리된다. 이에 따라, 도 4c 의 등가 회로도에는 각각 두 개의 다이오드가 직렬로 연결된다. 상기 다이오드 작용은 이때 도시된 반도체 층 시퀀스(20) 내지 (20')의 pn 접합으로부터 비롯된다.
도 4b는 하나의 pn 접합부 대신 복수 개의 pn 접합부들이 구비되는 또다른 실시예를 도시한다. 상기한 접합부들은 도 4d에 도시된 등가 회로도에 도시된 것처럼, 앞뒤로 배치되는 두 개의 다이오드처럼 작용한다.
도 4b의 단면도는 도 4f처럼 축(I)을 따라서 도시된다. 상기한 실시예에서 상기 광전자 반도체 본체는 네 개의 서브세그먼트로 분할되고, 상기 서브세그먼트들은 각각 하나의 트렌치(442)에 의해서 절연적으로 분리된다. 상기 다양한 접속층들(40, 411, 460, 및 450)은 각각 여러 서브세그먼트들의 반도체 층 시퀀스들 및 그 안에 배치되는 pn 접합부들과 접촉한다. 이때 상기 접속층들(40, 411, 450 내지 470)은 도 4d 의 등가 회로도를 참조하여 설명한 바와 같이 상기 네 개의 서브세그먼트들이 전기 연결되도록 형성된다.
따라서, 제안하는 원리에 따른 상기 광전자 반도체 본체에서는 4 개의 다이오드들, 즉 각각 두 개씩 앞뒤로 연결되는 다이오드들 의해서 직렬 연결이 구현된다. 그에 따라, 소자의 구동 시에는 더 높은 구동 전압이 요구된다. 에피택시층의 직렬 연결로부터 비롯되는 스마트한 조합에 의해서 고비용의 구동 단계와 고전류원이 설치될 수 있는데, 왜냐하면 이제는 출력이 전압 구동되어 낮은 전류로 광전자 반도체 본체에 공급되기 때문이다. 또한, 소모성 접촉부를 사용하지 않음으로써 최적화된 면적 사용이 가능한데, 왜냐하면 모든 발광 소자들이 하나의 반도체 본체에 구현될 수 있어서 전류를 절약할 수 있기 때문이다. 또한, 칩들의 직렬 연결도 하나의 상부 접촉부 및 도전성 지지대로서 실시 가능하다.

Claims (15)

  1. 모놀리식 광전자 반도체 본체에 있어서,
    전기적으로 서로 절연되는 적어도 두 개의 서브세그먼트들로 분할되고, 제1 주요면 및 제2 주요면을 가지며, 각각의 서브영역 내에 전자기 복사선을 생성하도록 구성되는 활성층을 갖는 반도체 층 시퀀스 ― 상기 반도체 층 시퀀스의 제1 주요면은 상기 활성층에서 생성된 전자기 복사선을 방출하도록 되어 있음 ― ;
    제1 접촉 패드, 제2 접촉 패드 및 적어도 하나의 제3 접촉 패드;
    상기 제2 주요면에 인접하여 배치되고, 상기 적어도 두 개의 서브세그먼트들 중 제1 서브세그먼트 및 상기 제1 접촉 패드와 전기적으로 접촉하는 제1 배선 레벨(line level);
    상기 제2 주요면에 인접하여 배치되고, 상기 적어도 두 개의 서브세그먼트들 중 제2 서브세그먼트 및 상기 제2 접촉 패드와 전기적으로 접촉하는 제2 배선 레벨; 및
    상기 제2 주요면에 인접하여 배치되고, 전자기 복사선을 생성하기 위하여 상기 제1 서브세그먼트 및 상기 제2 서브세그먼트를 서로 전기적으로 연결하며, 상기 제3 접촉 패드와 전기적으로 접촉하는 제3 배선 레벨
    을 포함하며, 상기 제1, 제2 및 제3 배선 레벨들 중 적어도 하나의 배선 레벨은 상기 제1, 제2 및 제3 배선 레벨들 중 다른 배선 레벨에 중첩되고,
    지지 기판이 상기 제2 주요면에 인접하여 배치되고, 상기 제1, 제2 및 제3 배선 레벨들은 상기 반도체 층 시퀀스와 지지 기판 사이의 적어도 일부 영역에 배치되는 것인 모놀리식 광전자 반도체 본체.
  2. 제 1항에 있어서,
    상기 제1 서브세그먼트는 상기 활성층에 의해서 분리되는, 제1 서브층 및 제2 서브층을 포함하고,
    상기 적어도 두 개의 서브세그먼트들 중 제2 서브세그먼트는 상기 활성층에 의해서 분리되는, 제1 서브층 및 제2 서브층을 갖고,
    상기 제3 배선 레벨은 상기 제1 서브세그먼트의 제1 서브층과 상기 제2 서브세그먼트의 제2 서브층과 접촉하는 것인 모놀리식 광전자 반도체 본체.
  3. 제 2항에 있어서,
    상기 서브세그먼트들 중 적어도 하나는 구멍(aperture)을 가지고, 상기 구멍은 상기 서브세그먼트의 활성층을 통해 연장되어 상기 제1 주요면에 대면하는 상기 서브세그먼트의 서브층과 접촉하는 것인 모놀리식 광전자 반도체 본체.
  4. 삭제
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제1, 제2 및 제3 접촉 패드들 중 적어도 하나의 접촉 패드는 상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면 상에 배치되는 것인 모놀리식 광전자 반도체 본체.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 적어도 두 개의 서브세그먼트들로부터 전기적으로 절연되고, 상기 적어도 두 개의 서브세그먼트들 증 적어도 하나의 서브세그먼트에 인접하게 배치되는 외부 영역을 더 포함하며,
    상기 외부 영역은 상기 제1 주요면에 대면하는 면 상에 상기 제1, 제2 및 제3 접촉 패드들 중 적어도 하나의 접촉 패드를 갖는 것인 모놀리식 광전자 반도체 본체.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제1, 제2 및 제3 배선 레벨들 중 적어도 하나의 배선 레벨은 상기 활성층에서 생성된 전자기 복사선을 상기 제1 주요면 방향으로 반사하는 미러층을 포함하는 것인 모놀리식 광전자 반도체 본체.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 활성층에서 생성된 전자기 복사선을 상기 제1 주요면 방향으로 반사시키기 위하여, 상기 제1, 제2 및 제3 배선 레벨들 중 적어도 하나의 배선 레벨과 상기 반도체 층 시퀀스 사이에 미러층이 배치되는 것인 모놀리식 광전자 반도체 본체.
  9. 제 8항에 있어서,
    상기 미러층은, 상기 제1 서브세그먼트 및 적어도 하나의 제2 서브세그먼트 중 적어도 하나의 활성층과 적어도 하나의 배선 레벨로부터 전기적으로 절연되는 것인 모놀리식 광전자 반도체 본체.
  10. 제 8항에 있어서,
    상기 미러층은 복수의 개구들을 갖고, 상기 적어도 하나의 배선 레벨은 상기 개구들을 관통하여 연장되는 것인 모놀리식 광전자 반도체 본체.
  11. 제 7항에 있어서,
    상기 미러층은 상기 반도체 층 시퀀스의 제2 주요면의 50% 이상을 커버하는 것인 모놀리식 광전자 반도체 본체.
  12. 모놀리식 광전자 반도체 본체를 제조하기 위한 방법에 있어서,
    전자기 복사선을 생성하도록 구성되는 활성층을 갖는 반도체 층 시퀀스를 성장 기판 상에 에피택셜 성장시키는 단계;
    제1 주요면의 방향으로 전자기 복사선을 방출하도록 되어 있는, 상기 반도체 층 시퀀스의 제1 서브세그먼트 및 상기 제1 서브세그먼트로부터 전기적으로 절연된 적어도 하나의 제2 서브세그먼트를 형성하는 단계;
    상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면 상에 제1 배선 레벨을 형성하고, 상기 제1 서브세그먼트의 활성층과 접촉시키는 단계;
    상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면 상에 제2 배선 레벨을 형성하고, 상기 적어도 하나의 제2 서브세그먼트의 활성층과 접촉시키는 단계;
    상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면 상에 적어도 하나의 제3 배선 레벨을 형성하고, 상기 제1 서브세그먼트의 활성층 및 상기 적어도 하나의 제2 서브세그먼트의 활성층과 접촉시키는 단계 ― 상기 제3 배선 레벨은 상기 적어도 두개의 서브세그먼트의 활성층들을 서로 결합하여 직렬 회로를 형성하고, 상기 제1, 제2 및 제3 배선 레벨들 중 적어도 하나의 배선 레벨은 상기 제1, 제2 및 제3 배선 레벨들 중 다른 배선 레벨에 중첩됨 ― ;
    상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면 상에 지지 기판을 배치함으로써, 상기 제1, 제2 및 제3 배선 레벨들이 상기 반도체 층 시퀀스와 상기 지지 기판 사이의 적어도 일부 영역에 배치되도록 하는 단계;
    상기 제1 배선 레벨에 연결되는 제1 접촉 패드를 형성하는 단계;
    상기 제2 배선 레벨에 연결되는 제2 접촉 패드를 형성하는 단계; 및
    상기 적어도 하나의 제3 배선 레벨에 연결되는 적어도 하나의 제3 접촉 패드를 형성하는 단계
    를 포함하는 모놀리식 광전자 반도체 본체를 제조하기 위한 방법.
  13. 제 12항에 있어서,
    상기 에피택셜 성장시키는 단계는 상기 제1 주요면을 등지는 상기 반도체 층 시퀀스의 면에 미러층을 마련하는 단계를 포함하는 것인 모놀리식 광전자 반도체 본체를 제조하기 위한 방법.
  14. 제 12항 또는 제 13항에 있어서,
    상기 에피택셜 성장시키는 단계는,
    성장 기판을 제공하는 단계;
    제1 도펀트 타입의 제1 서브층을 에피택셜 성장시키는 단계; 및
    상기 제1 서브층 상에 제2 도펀트 타입의 제2 서브층을 에피택셜 성장시켜, 상기 제1 서브층과 상기 제2 서브층 사이에 활성층이 형성되도록 하는 단계
    를 포함하는 것인 모놀리식 광전자 반도체 본체를 제조하기 위한 방법.
  15. 제 12항 또는 제 13항에 있어서,
    상기 제1 배선 레벨, 제2 배선 레벨 및 적어도 하나의 제3 배선 레벨 중 적어도 하나를 형성하는 단계는 절연 물질을 마련하는 단계와, 후속하여 상기 마련된 절연 물질이 그 표면에 구조물들을 가지도록 구조화하는 단계를 포함하는 것인 모놀리식 광전자 반도체 본체를 제조하기 위한 방법.
KR1020107019882A 2008-02-29 2009-02-25 모놀리식 광전자 반도체 본체 및 그 제조 방법 KR101571577B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102008011848.6 2008-02-29
DE102008011848A DE102008011848A1 (de) 2008-02-29 2008-02-29 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008016525.5 2008-03-31
DE102008016525A DE102008016525A1 (de) 2008-03-31 2008-03-31 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen

Publications (2)

Publication Number Publication Date
KR20100134581A KR20100134581A (ko) 2010-12-23
KR101571577B1 true KR101571577B1 (ko) 2015-11-24

Family

ID=40802134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019882A KR101571577B1 (ko) 2008-02-29 2009-02-25 모놀리식 광전자 반도체 본체 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8643034B2 (ko)
EP (1) EP2245667B1 (ko)
JP (1) JP5992662B2 (ko)
KR (1) KR101571577B1 (ko)
CN (1) CN101960601B (ko)
TW (1) TWI400822B (ko)
WO (1) WO2009106063A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643034B2 (en) 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009060747A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101115570B1 (ko) 2010-06-14 2012-03-05 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
TWI533484B (zh) 2010-08-30 2016-05-11 晶元光電股份有限公司 發光元件
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
TWI532214B (zh) 2010-10-12 2016-05-01 Ｌｇ伊諾特股份有限公司 發光元件及其封裝
US8476649B2 (en) * 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
TWI488331B (zh) 2011-03-23 2015-06-11 Epistar Corp 發光二極體陣列
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN102760745B (zh) * 2011-04-25 2016-04-20 晶元光电股份有限公司 发光二极管阵列
KR102021273B1 (ko) * 2011-05-27 2019-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 카바졸 화합물, 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
US9299742B2 (en) 2011-08-15 2016-03-29 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
KR20130021300A (ko) * 2011-08-22 2013-03-05 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101830719B1 (ko) * 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
DE102011116232B4 (de) 2011-10-17 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101321002B1 (ko) * 2011-12-06 2013-10-29 안상정 반도체 발광소자
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012101160A1 (de) 2012-02-14 2013-08-14 Osram Opto Semiconductors Gmbh Lichtquellenmodul
DE102012101393A1 (de) 2012-02-21 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
US10388690B2 (en) * 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
JP5924231B2 (ja) * 2012-10-24 2016-05-25 日亜化学工業株式会社 半導体発光素子
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP6067400B2 (ja) * 2013-02-12 2017-01-25 株式会社東芝 半導体発光素子
KR102065390B1 (ko) 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102013212294A1 (de) * 2013-06-26 2014-12-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102098135B1 (ko) * 2013-07-12 2020-04-08 엘지이노텍 주식회사 발광소자
EP3131129B1 (en) * 2014-04-07 2020-07-15 LG Innotek Co., Ltd. Light-emitting element
KR102163967B1 (ko) * 2014-04-16 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102163956B1 (ko) * 2014-04-07 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102153125B1 (ko) * 2014-06-11 2020-09-07 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102212666B1 (ko) * 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR102299735B1 (ko) * 2015-04-13 2021-09-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 조명시스템
CN104795474B (zh) * 2015-04-20 2018-10-16 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015112538B4 (de) 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
FR3048066B1 (fr) * 2016-02-24 2018-03-23 Valeo Vision Dispositif lumineux avec une source lumineuse a batonnets lumineux pour differentes fonctions photometriques
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102018119688B4 (de) * 2018-08-14 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
JP6909983B2 (ja) * 2018-11-29 2021-07-28 日亜化学工業株式会社 発光素子
JP7014973B2 (ja) * 2019-08-28 2022-02-02 日亜化学工業株式会社 発光装置
CN110707191B (zh) * 2019-10-22 2021-11-16 錼创显示科技股份有限公司 微型发光二极管晶粒及微型发光二极管晶圆
TWI712180B (zh) 2019-10-22 2020-12-01 錼創顯示科技股份有限公司 微型發光二極體晶粒及微型發光二極體晶圓
EP4160679B1 (en) 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080050A (ja) 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2006073815A (ja) 2004-09-02 2006-03-16 Rohm Co Ltd 半導体発光装置
WO2007072873A1 (ja) 2005-12-22 2007-06-28 Rohm Co., Ltd. 発光装置及び照明器具
JP2008047618A (ja) 2006-08-11 2008-02-28 Canon Inc 発光素子アレイ及び画像形成装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
EP1017113B1 (en) * 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
US5798691A (en) * 1997-03-20 1998-08-25 Tim Kao; Nien Tsu Accessory brake light system for automobile
EP0905797B1 (de) 1997-09-29 2010-02-10 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4151284B2 (ja) 2001-03-05 2008-09-17 日亜化学工業株式会社 窒化物半導体発光素子及び発光装置並びにそれらの製造方法
US6635902B1 (en) * 2002-05-24 2003-10-21 Para Light Electronics Co., Ltd. Serial connection structure of light emitting diode chip
TWI249148B (en) 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US6958494B2 (en) * 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
KR101228428B1 (ko) * 2004-02-20 2013-01-31 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
DE102005016592A1 (de) * 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI254469B (en) 2004-04-14 2006-05-01 Osram Opto Semiconductors Gmbh Luminous diode chip
US20060113548A1 (en) * 2004-11-29 2006-06-01 Ching-Chung Chen Light emitting diode
KR101199260B1 (ko) 2004-12-06 2012-11-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 소형 컬러 가변 광원으로서의 단일 칩 ｌｅｄ
DE112005002889B4 (de) 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
TWI291246B (en) * 2005-10-20 2007-12-11 Epistar Corp Light emitting device and method of forming the same
TWI331406B (en) * 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
JP2007324581A (ja) 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
DE102006055884B4 (de) 2006-09-29 2023-03-16 Pictiva Displays International Limited Strahlungsemittierende Vorrichtung und Verfahren zu ihrer Herstellung
JP2010517273A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド フォールト・トレラント発光体、フォールト・トレラント発光体を含むシステムおよびフォールト・トレラント発光体を作製する方法
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8643034B2 (en) 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080050A (ja) 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2006073815A (ja) 2004-09-02 2006-03-16 Rohm Co Ltd 半導体発光装置
WO2007072873A1 (ja) 2005-12-22 2007-06-28 Rohm Co., Ltd. 発光装置及び照明器具
JP2008047618A (ja) 2006-08-11 2008-02-28 Canon Inc 発光素子アレイ及び画像形成装置

Also Published As

Publication number Publication date
EP2245667B1 (de) 2018-05-09
TWI400822B (zh) 2013-07-01
WO2009106063A1 (de) 2009-09-03
CN101960601B (zh) 2013-02-20
CN101960601A (zh) 2011-01-26
JP5992662B2 (ja) 2016-09-14
JP2011513957A (ja) 2011-04-28
TW201001753A (en) 2010-01-01
KR20100134581A (ko) 2010-12-23
US8643034B2 (en) 2014-02-04
US20110101390A1 (en) 2011-05-05
EP2245667A1 (de) 2010-11-03

Similar Documents

Publication Publication Date Title
KR101571577B1 (ko) 모놀리식 광전자 반도체 본체 및 그 제조 방법
KR101577846B1 (ko) 광전자 반도체 몸체 및 이의 제조 방법
US10811460B2 (en) Micrometer scale light emitting diode displays on patterned templates and substrates
CN100487932C (zh) 具有多个发光单元的发光装置和安装所述发光装置的封装
US11251167B2 (en) Multi-junction LED with eutectic bonding and method of manufacturing the same
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2002359402A (ja) 高抵抗性基層の上に形成されたモノリシック直列／並列ｌｅｄアレイ
WO2007015612A1 (en) Nitride light emitting device and manufacturing method thereof
EP2246891A1 (en) Light emitting device, light emitting device package, and lighting system including the same
KR102190859B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
US11735691B2 (en) Micro light emitting devices
CN115176347A (zh) 高分辨率单体式rgb阵列
US11404474B2 (en) Light-emitting device and manufacturing method thereof
TWI804685B (zh) 於圖案化模板及基板上之微米級發光二極體顯示器
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20040009309A (ko) 발광 다이오드 및 그 제조방법
TWI851085B (zh) 於圖案化模板及基板上之微米級發光二極體顯示器
KR101507131B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
JP7392138B2 (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
KR101026047B1 (ko) 발광소자 어레이 및 발광소자 어레이의 제조방법
US6407410B1 (en) Semiconductor optical device
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR100663043B1 (ko) 에피층 기판 위에 형성된 반절연층을 갖는 발광소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant