JP2011513957A - モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法 - Google Patents

モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法 Download PDF

Info

Publication number
JP2011513957A
JP2011513957A JP2010547951A JP2010547951A JP2011513957A JP 2011513957 A JP2011513957 A JP 2011513957A JP 2010547951 A JP2010547951 A JP 2010547951A JP 2010547951 A JP2010547951 A JP 2010547951A JP 2011513957 A JP2011513957 A JP 2011513957A
Authority
JP
Japan
Prior art keywords
sub
segment
layer
wiring level
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010547951A
Other languages
English (en)
Other versions
JP2011513957A5 (ja
JP5992662B2 (ja
Inventor
カール エンゲル
フランク ジンガー
パトリック ローデ
ルッツ ヘッペル
マルチン ストラスバーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102008011848A external-priority patent/DE102008011848A1/de
Priority claimed from DE102008016525A external-priority patent/DE102008016525A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011513957A publication Critical patent/JP2011513957A/ja
Publication of JP2011513957A5 publication Critical patent/JP2011513957A5/ja
Application granted granted Critical
Publication of JP5992662B2 publication Critical patent/JP5992662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、電気的に絶縁されている少なくとも2つのサブセグメントに分割されている半導体積層体、を備えているオプトエレクトロニクス半導体ボディ、に関する。各サブセグメントにおいて、半導体積層体は活性層を備えている。さらに、少なくとも3つの電気コンタクトパッドが設けられている。1つの第1の導体面は、少なくとも2つのサブセグメントのうちの第1のサブセグメントと、第1のコンタクトパッドとに接触している。第2の導体面は、少なくとも2つのサブセグメントのうちの第2のサブセグメントと、第2のコンタクトパッドとに接触している。第3の導体面は、両方のサブセグメントを一緒に結合しており、第3のコンタクトパッドに接触している。さらに、これらの導体面それぞれは第1の主面とは反対側に配置されており、第1の主面は、発生した電磁放射を放出するために設けられている。
【選択図】図6

Description

本発明は、モノリシックなオプトエレクトロニクス半導体ボディと、オプトエレクトロニクス半導体ボディを製造する方法とに関する。
動作時に電磁放射を放出するオプトエレクトロニクス半導体ボディは、多種多様な照明用途に使用されている。このような半導体ボディは、主として、小さな領域において高い発光量(light yield)が要求される場合に使用することができる。高い発光量を有するオプトエレクトロニクス半導体ボディを使用する例としては、プロジェクション用途および自動車分野が挙げられ、自動車分野では特にヘッドライトに使用されている。
例えばこれらの照明用途においては、高い発光量のみならず、できる限り一様な光の放出を確保することが要求される。さらには、これらのオプトエレクトロニクス半導体ボディは、出力を増減できるように設計され、個々の発光素子を追加する、または除外することによって、光強度をさまざまに調整することができる。
国際公開第01/39282号パンフレット 米国特許第5,831,277号明細書 米国特許第6,172,382号明細書 米国特許第5,684,309号明細書 欧州特許第0905797号明細書 国際公開第02/13281号パンフレット
I. Schnitzer et al., Appl. Phys. Lett. 63 (16) October 18, 1993, pages 2174-2176
したがって、この点において、発光量および放出特性に関して従来の照明手段よりも効率的であり、それと同時に、動作時の柔軟性が高いオプトエレクトロニクス半導体ボディを提供するニーズが存在する。
これらの目的は、独立請求項に記載されている、上述したようなオプトエレクトロニクス半導体ボディおよびその製造方法によって達成される。本発明の修正形態および発展形態は、それぞれ従属請求項の主題であり、その開示内容は本明細書にも明示的に組み込まれている。
例示的な一実施形態においては、オプトエレクトロニクス半導体ボディは、互いに電気的に分離されている少なくとも2つのサブセグメントに分割されている半導体積層体、を備えている。この半導体積層体は、第1の主面と、第2の主面と、電磁放射を発生させるのに適している、各部分領域における活性層と、を有する。この実施形態においては、半導体積層体の第1の主面は、活性層において発生する電磁放射を放出するように意図されている。
活性層は、この場合、放射を発生させるためのpn接合、ダブルへテロ構造、単一量子井戸(SQW)構造、または多重量子井戸(MQW)構造を有することができる。量子井戸構造という用語は、量子化の次元について何らかの指定を行うものではない。一般的に、量子井戸構造は、特に、量子井戸、量子細線、量子領域または量子ドットと、これらの構造の任意の組合せを備えている。したがって、量子井戸構造の次元は、量子ドットにおける0次元から量子井戸の場合の3次元まで拡張しうる。多重量子井戸構造の例は、特許文献1、特許文献2、特許文献3、および特許文献4に記載されており、これらの文書の開示内容は、参照によって本文書に組み込まれている。
本オプトエレクトロニクス半導体ボディは、第1の電気コンタクトと、第2の電気コンタクトと、少なくとも1つの第3の電気コンタクトと、をさらに備えている。第2の主面に隣接して配置されている第1の配線レベル(line level)は、分割されている半導体積層体の少なくとも2つのサブセグメントのうちの第1のサブセグメントと、第1の電気コンタクトとに接触している。したがって、第1の配線レベルは、少なくとも2つのサブセグメントのうちの第1のサブセグメントと第1の電気コンタクトとの間の接続を形成している。第2の主面に隣接して配置されている第2の配線レベルは、第2のコンタクトと、少なくとも2つのサブセグメントのうちの第2のサブセグメントとに電気的に接触している。さらには、オプトエレクトロニクス半導体ボディは、第2の主面に隣接して配置されている第3の配線レベルを有する。この配線レベルは、電磁放射を発生させるために半導体積層体の第1のサブセグメントと第2のサブセグメントとを互いに電気的に接続しており、さらには、第3のコンタクトに接触している。
このように、提案する実施形態においては、半導体ボディの一方の表面における少なくとも3つのコンタクトに加えて、少なくとも2つの配線レベルも設けられており、配線レベルそれぞれがコンタクトの1つに電気的に接続されている。3つの配線レベルは、半導体積層体の第1の主面の反対側に存在する。さらには、少なくとも3つの配線レベルのうちの1つは、電磁放射を発生させるため、第1のサブセグメントと第2のサブセグメントとを互いに電気的に接続している。この結果として、第1のサブセグメントの活性層と第2のサブセグメントの活性層との間の直列回路が形成される。したがって、2つのサブセグメントの活性層は、直列回路を形成するように第3の配線レベルを介して互いに接続されている。すなわち、本オプトエレクトロニクス半導体ボディは、動作時に流れる電流が相当に小さく、両端間で電圧が大きく降下する。
したがって、提案する原理によると、本オプトエレクトロニクス半導体ボディは、電圧制御式に駆動する(fed driven)ことができ、それと同時に電流は小さい。これによって、一例として、複雑な駆動段および高電流源を、より容易に使用できる対応する高電圧源に置き換えることが可能である。さらには、追加の第3のコンタクト(2つのサブセグメントを接続している配線レベルに接触している)によって、各サブセグメントを個別に動作させることができる。したがって、本オプトエレクトロニクス半導体ボディにおける各サブセグメントを、個別に動作させることができる。同様に、形成される直列回路を介して、2つのサブセグメントを一緒に動作させることが可能である。これによって、オプトエレクトロニクス半導体ボディの発光量を変化させることが可能になる。
さらには、第1の主面とは反対側の面に配線レベルが形成されているならば、結果として、半導体積層体の第1の主面における放出特性の変化がわずかなものとなり、なぜなら、コンタクトおよび給電配線を第1の主面上に配置する必要がないためである。したがって、半導体積層体の個々のサブセグメントにおいて、より一様な放出特性が達成される。
本半導体ボディはモノリシックであることが好ましく、すなわち、ただ1つのボディを備えており、すべての配線レベルおよび活性層がこのボディに集積化されており、製造時に連続的に実装される。これによって、ウェハ全体にわたる大面積製造が可能となり、例えば、活性層および配線レベルが共通の基板上に形成される。
一修正形態においては、半導体ボディは、薄膜発光ダイオードチップである。特に、半導体ボディは、裏面にマウント基板を有する。一修正形態においては、半導体積層体とマウント基板との間に、少なくとも部分的に、さまざまな配線レベルが配置されている。
薄膜発光ダイオードチップは、以下の特徴的な形状構造の少なくとも1つによって区別される。
− 放射を発生させる半導体積層体の主面(マウント要素、特に、マウント基板に面している主面)に、反射層が堆積または形成されており、半導体積層体が、特に、放射を発生させるエピタキシャル積層体であり、反射層が、半導体積層体において発生する電磁放射の少なくとも一部分を、半導体積層体の方に反射する。
− 薄膜発光ダイオードチップはマウント要素を有し、これは、半導体積層体を上にエピタキシャル成長させた成長基板ではなく、半導体積層体に後から貼り付けられた個別のマウント要素である。
− 半導体積層体の厚さは、20μm以下の範囲、特に10μm以下の範囲である。
− 半導体積層体が成長基板を備えていない。この場合、「成長基板を備えていない」とは、成長に使用されうる成長基板が、半導体積層体から除去されている、または少なくとも大幅に薄くされていることを意味する。具体的には、成長基板は、単独では、またはエピタキシャル積層体のみとの組合せでは自身を支持できない程度まで薄くされている。特に、大幅に薄くされた成長基板の残りの部分は、成長基板として機能させるには適さない。
− 半導体積層体は、少なくとも一面が完全混合構造(thorough-mixing structure)を有する少なくとも1つの半導体層を含んでおり、これによって、理想的には半導体積層体における近似的に光のエルゴード分布につながり、すなわち、この完全混合構造は、実質的にエルゴード的確率過程である散乱挙動を有する。
薄膜発光ダイオードチップの1つの基本原理は、例えば非特許文献1に記載されており、この点に関するこの文書の開示内容は、参照によって本文書に組み込まれている。薄膜発光ダイオードチップの例は、特許文献5および特許文献6に記載されており、この点に関するこれらの文書の開示内容は、同様に参照によって本文書に組み込まれている。
薄膜発光ダイオードチップは、ランバート面の発光体の良好な近似であり、したがって、例えば、ヘッドライト(例:自動車のヘッドライト)において使用するのに極めて適している。
一発展形態においては、オプトエレクトロニクス半導体ボディは、自身の第1のサブセグメントにおける第1の副層と、活性層によって隔てられている第2の副層とを有する。少なくとも1つの第2のサブセグメントは、同様に、第1の副層と、活性層によって隔てられている第2の副層とを有する。第3の配線レベルは、第1のサブセグメントの第1の副層と第2のサブセグメントの第2の副層とを互いに導電接続するように設計されている。したがって、一例として、第1のサブセグメントのn型ドープ副層が、第3の配線レベルによって、第2のサブセグメントのp型ドープ副層に導電接続されている。この結果として、2つの活性副層が直列回路を形成している。
この目的のため、サブセグメントの少なくとも1つが開口を有し、この開口は、サブセグメントの活性層を貫通しており、第1の主面に面しているサブセグメントの副層に接触している。この開口は、円筒形状、円形、または溝の形とする、あるいは任意の他の望ましい幾何学形状を有することができる。サブセグメントの中に複数の開口を使用することによって、第1の主面に面しているサブセグメントの副層において良好な横方向電流分散を達成することが可能になる。これにより、放出特性および発光量がさらに向上する。
別の実施形態においては、オプトエレクトロニクス半導体ボディは、絶縁材料によって満たすことのできる溝を有する。この溝は、各サブセグメントの活性層に対して実質的に直角に延在することができ、第1のサブセグメントを少なくとも1つの第2のサブセグメントから分離することができる。溝の幅は、数マイクロメートルのオーダーとすることができる。溝は、各サブセグメントの活性層のうち、少なくとも、電荷キャリアが再結合して電磁放射が発生する領域を貫いていることが好ましい。
あるいは、溝は、半導体積層体の大きな領域を垂直に貫通していることができ、したがって、半導体積層体が各サブセグメントに分割される。この実施形態においては、個々のサブセグメントの間の漏れ電流が減少する。さらには、溝は、各配線レベルの少なくとも1つを垂直に超えて、これらを貫いていることもできる。
半導体積層体の発光側の第1の主面と、オプトエレクトロニクス半導体ボディの発光側の第1の主面は、電気コンタクト面を備えておらず、これは有利である。これによって、動作時に活性副層から放出される電磁放射の一部分がコンタクト領域によって遮られる、あるいは吸収されることが減少する。
本発明の別の変更形態においては、半導体ボディの第1の主面に隣接して、放射放出領域に並んでコンタクトパッドが形成されている。この実施形態においては、オプトエレクトロニクス半導体ボディは外側領域を備えており、この外側領域は、少なくとも2つのサブセグメントから電気的に分離されており、少なくとも2つのサブセグメントの少なくとも1つに隣接して配置されている。この外側領域は、第1の主面側の面における第1のコンタクト、第2のコンタクト、および第3のコンタクトを備えているコンタクトパッドを有する。コンタクトパッドは、各配線レベルに電気的に接続されている。
さらなる変更形態においては、活性層から第2の主面の方向に放出される電磁放射が第1の主面の方向に反射されるように、少なくとも1つの配線レベルを導電性ミラー層によって形成することができる。これによって、放出特性がさらに向上する。
別の発展形態においては、半導体積層体と個々の配線レベルとの間、および、配線レベルの対応する(半導体積層体との)コンタクトと半導体積層体との間、の少なくとも一部分に、ミラー層が配置されている。このミラー層は、半導体性または電気絶縁性とすることができる。後者の場合、ミラー層は複数の開口を有することができ、これらの開口を通じて、各サブセグメントにおける半導体積層体と配線レベルとが電気的に接続される。さらには、半導体積層体の中への電流注入を改善する目的で、ミラー層を横方向電流分散層として使用することができる。この目的のため、この電流拡散層は、例えば導電性酸化物を備えていることができる。さらには、ミラー層を例えば銀によって形成することができ、したがって、低い横方向抵抗に加えて、良好な反射特性も有する。
一発展形態においては、半導体積層体の活性層は、積み重ねられた複数の活性副層によって形成されている。例えば、活性層は、ダブルヘテロ構造または多重量子井戸を含んでいることができる。さらには、半導体積層体の部分領域それぞれに異なる活性層を設けることが可能である。これらの活性層は、異なる導電型にドープする、または異なる材料を含んでいることができ、結果として、電荷キャリアが再結合するとき異なる波長の電磁放射が放出される。
放出特性を改善する目的で、半導体積層体の第1の主面を構造化することができる。同様に、放出される電磁放射を、異なる波長の第2の放射に変換する目的で、第1の主面に追加の変換材料を堆積させることが可能である。これによって、異なる色印象を生成することと、混合色を生成することとが可能になる。半導体積層体の2つのサブセグメントの活性層に適している変換材料および特定の材料系によって、例えばヘッドライトあるいはプロジェクションシステムのための白色光を生成することが可能である。
半導体積層体の個々のサブセグメントは、領域上に互いに並べて配置することができる。例えば、個々のサブセグメントを、正方形が形成されるようにx・x行列(xは2より大きい自然数)に配置することができる。あるいは、長方形構造が形成されるように、例えばx・y行列の形に、個々のサブセグメントを使用することもできる。このように、いずれの場合にも、行列は、共通のマウント基板上の半導体ボディとしてのサブセグメントから形成される。
第1の主面とは反対側の半導体積層体の面におけるさまざまな配線レベルを備えたコンタクトレベルによる動作は、2つのサブセグメントに制限されない。直列回路を形成する目的で、複数のサブセグメントを適切な追加の配線レベルによって互いに接続することができる。個々の配線レベルに接触している追加のコンタクト要素によって、半導体積層体の個々のサブセグメントを選択的に動作させることができる。接続は、マイクロプロセッサまたはそれ以外の何らかの集積回路によって外部において形成することができる。外部回路には、必要な駆動段も含めることができる。
本発明のさらなる態様は、オプトエレクトロニクス半導体ボディを製造する方法に関する。この方法においては、成長基板上に半導体積層体をエピタキシャル成長させ、この半導体積層体は、電磁放射を発生させるのに適している活性層を有する。さらには、半導体積層体の第1のサブセグメントと、この第1のサブセグメントから電気的に分離されている少なくとも1つの第2の部分領域とを画成し、これらのサブセグメントは、第1の主面の方向に電磁放射を放出するように意図されている。
第1の配線レベルを、第1のサブセグメントの活性層との接続を形成するように、第1の主面とは反対側の半導体積層体の面に隣接して形成する。第2の配線レベルを、第1の主面とは反対側の半導体積層体の面に隣接して形成し、この配線レベルは、少なくとも1つの第2のサブセグメントの活性層との接続を形成している。
さらには、少なくとも1つの第3の配線レベルを、第1の主面とは反対側の半導体積層体の面に形成する。この配線レベルは、第1のサブセグメントの活性層と、少なくとも1つの第2のサブセグメントの活性層との接続を形成している。さらには、第3の配線レベルは、少なくとも2つのサブセグメントの活性層を互いに結合して直列回路を形成する。
さらには、本発明による方法は、第1の配線レベルに接続されている第1のコンタクト領域を形成するステップと、第2の配線レベルに接続されている第2のコンタクト領域を形成するステップと、少なくとも1つの第3の配線レベルに接続されている少なくとも1つの第3のコンタクト領域を形成するステップと、を含んでいる。
提案する方法においては、2つのサブセグメントそれぞれが、電磁放射を発生させて放出する活性層を有する、半導体ボディ、が形成される。各サブセグメントの活性層の個別の動作は、半導体積層体の第1の主面とは反対側の面に配置されている配線レベルによって達成され、これらの配線レベルは、組み合わされたときにコンタクトレベルを形成する。第3のコンタクト領域と、半導体積層体の2つのサブセグメントの活性層との両方に接続されている追加の第3の配線レベルによって、いずれか一方のサブセグメントを選択的に動作させることと、第3の配線レベルによって形成される2つのサブセグメントの直列回路によって両方のサブセグメントを一緒に動作させることとができる。
本発明の一修正形態においては、半導体積層体に加えて、第1の主面とは反対側の半導体積層体の面に、ミラー層も成長させる。このミラー層は、電気絶縁材料によって形成することができる。あるいは、導電性材料も可能であり、その場合、ミラー層と半導体積層体との間に、電気的に絶縁するための追加の絶縁中間層を設けることができる。代替の一修正形態においては、3つの配線レベルの少なくとも1つが、対応するミラー層によって形成されている。例えば、反射性の高い金属によって配線レベルを形成することができる。
本発明による方法の一実施形態においては、第1の主面とは反対側の面において半導体積層体の領域の少なくとも50%が反射性であるように、第1の主面とは反対側の半導体積層体の面に、追加の層として、または配線レベルの形において、ミラー層が形成されている。このようなミラー層の反射能力は、50%以上、特に、50%〜99.9%の範囲とすることができる。
成長基板を形成した後、第1のドーパント型の第1の副層を成長させ、次いで、この第1の副層の上に第2のドーパント型の第2の副層を成長させることによって、エピタキシャル成長を行う。活性層は、第1の副層と第2の副層との間に、異なるドーパント型によって形成され、いわゆるpn接合である。この場合、第1の副層、すなわち第1の主面に隣接している副層を、n型ドープ副層とすることができる。したがって、第1の主面とは反対側の第2の副層を、p型にドープする。
さらに、これらの副層の上に、特に低い横方向表面抵抗を有する電流拡散層を形成することができる。配線レベルは、これらの電流拡散層との接続を形成していることが好ましい。例えば、第1の副層の上に第2の副層を成長させた後、第2の副層の上に電流拡散層を形成することができ、少なくとも1つの第3の配線レベルを少なくとも通じて、この電流拡散層との接続が形成される。本発明による方法の一実施形態においては、電流拡散層を、ミラー層によってさらに形成することができる。
第1の配線レベル、第2の配線レベル、および第3の配線レベルは、適切な絶縁層によって互いに絶縁されている。例示的な一実施形態においては、本方法は、配線レベルを成長させ、次いで、その配線レベルを構造化するステップを含んでいる。次に、構造化された配線レベルに絶縁材料を堆積させる。同様に、半導体積層体の上に絶縁材料を成長させることもでき、次いで絶縁材料を構造化することができる。
提案する方法の一発展形態においては、第1の配線レベル、第2の配線レベル、および少なくとも1つの第3の配線レベル、のうちの少なくとも1つを形成する目的で、少なくとも2つのサブセグメントの少なくとも1つにおける活性層を貫いて開口が形成されている。短絡を防止する目的で、この開口の側壁に絶縁材料が設けられている。このステップは、一例として、開口の側壁に絶縁材料を堆積させることによって行うことができる。あるいは、絶縁層を形成する目的で、開口の側壁を酸化することもできる。次いで、開口を導電性材料によって満たし、この導電性材料が配線レベルの少なくとも1つに接触している。このようにすることで、半導体積層体の第1の主面に面している副層との接続が配線レベルを通じて形成される。
さらなる実施形態においては、第1のコンタクト領域、第2のコンタクト領域、および第3のコンタクト領域は、これらコンタクト領域に接続される配線レベルを形成するのと同時に作製する。言い換えれば、半導体ボディの副領域を画成し、その上に配線レベルを形成する。この副領域は、後から、対応するコンタクト領域を形成し、配線レベルに直接接続される。
本方法をさらに改善する目的で、成長基板上へのエピタキシャル成長の後、特に、個々の配線レベルを有する接続形成レベルを形成した後、成長基板を除去する。次いで、このようにして形成された積層体をマウント基板に貼り付ける。このステップは、マウント基板が第3の配線レベルに隣接するように行う。成長基板は、レーザによって適切に「吹き飛ばす」ことによって除去することができる。
本方法の一発展形態においては、前に画成されたサブセグメントを、選択的な分離工程によって互いに電気的に分離する。一例として、この分離工程は、化学的エッチング工程を使用して行うことができ、この工程では、前に画成された各サブセグメントの間の分離線に沿って、溝をエッチングする。この溝は、積層体を貫いてコンタクトレベルまで達する。この溝は、電気絶縁材料によって満たすことができるが、露出させておくこともできる。
以下では、さまざまな修正形態および実施形態を使用し、図面を参照しながら、本発明について詳しく説明する。
提案する原理による、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 図1に示した実施形態の、線I−I’に沿っての概略的な断面図を示している。 図1に示した実施形態の、線II−II’に沿っての概略的な断面図を示している。 コンタクトが裏面に配置されている、第2の実施形態の断面図を示している。 第3の実施形態による概略的な断面図を示している。 第3の実施形態による概略的な断面図を示している。 図4Aおよび図4Bにおける実施形態の等価回路を示している。 図4Aおよび図4Bにおける実施形態の等価回路を示している。 図4A〜図4Dにおける断面図および等価回路に対応する複数のサブセグメントに分割されているオプトエレクトロニクス半導体ボディの平面図を示している。 図4A〜図4Dにおける断面図および等価回路に対応する複数のサブセグメントに分割されているオプトエレクトロニクス半導体ボディの平面図を示している。 照明用途における、オプトエレクトロニクス半導体ボディの一実施形態を示している。 第4の実施形態の断面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。 製造工程のさまざまな段階における、オプトエレクトロニクス半導体ボディの第1の実施形態の概略的な平面図を示している。
さまざまな例示的な実施形態において、図示されている要素の大きさの比率は、原則として正しい縮尺ではないものとみなされたい。実際には、理解を助ける目的で、あるいは便宜上、個々の要素(例えば層)を、大きさもしくは厚さ、またはその両方を誇張して描いてある。図面において、同じ効果を有する構成要素と、同じ機能を有する構成要素には、同じ参照数字を付してある。
本文書に記載した実施形態および製造方法のすべては、モノリシックな部品に関連している。用語「モノリシックな」は、個々の層をそれぞれ個別には形成しない製造を意味する。実際には、層の堆積または形成は、その層が果たす機能には関係なく、前の工程ステップにおいて形成された層の上に行われる。結果として、提案する原理に基づく半導体ボディは、連続的なステップにおいて製造される。
図5は、ヘッドライトとして使用される、個々のサブセグメントが2・x行列に配置されているモノリシックなオプトエレクトロニクス半導体ボディの例示的な一実施形態を示している。この図は、2・4のセグメントを完全に示しているが、この装置は右側に続いている。この実施形態においては、さまざまなサブセグメント901,902は本質的に正方形状に設けられている。この回路の動作時、これらのサブセグメントのそれぞれは、1つの波長の電磁放射を放出する。個々のサブセグメント901,902を動作させることによって、この照明システムのビーム強度を選択的に制御することができる。
接続を形成する目的で、サブセグメント901およびサブセグメント902は多角形のコンタクト領域930を有し、この領域にはコンタクトパッドが設けられている。コンタクトパッドは、ボンディングワイヤ920またはボンディングワイヤ925を介して、外側領域910におけるコンタクトパネルに通じている。ボンディングワイヤ920,925は、それぞれのコンタクトパネルを、コンタクトパッドを介してそれぞれのサブセグメント901,902におけるn型ドープ層に接続している。2つのサブセグメント901,902におけるp型ドープ副層との接続を形成する目的で、外側領域910には、2つのさらなるコンタクトパネル926,927が設けられている。
サブセグメント901,902のそれぞれの隅部におけるコンタクト領域930は、本装置の動作時に、これらの領域における光の遮りにつながる。この結果として、個々のサブセグメントの光放出特性が一様ではなくなり、このことは、発光出力が高いときに非常に明らかに認識されることがある。ボンディングワイヤ920が、この図に示したように2つのサブセグメントの間の分離領域に配置されておらずセグメントの上に重なっている場合、光の遮り効果はさらに明らかである。同時に、図示した実施形態においては、比較的大きな中間領域によって発光効率および発光量が低減しており、実施に要求される空間が大きくなる。
これとは対照的に、図1は、提案する原理に基づく一実施形態の概略的な平面図を示している。この例示的な実施形態においては、2・2行列の形における4つの発光サブセグメント10〜13を有する、モノリシックなオプトエレクトロニクス半導体ボディが形成されている。個々のサブセグメントは、分離溝20,20’によって、互いに対して、および外側領域15から、電気的に分離されている。この絶縁部20,20’は、図5に示した実施形態よりも相当に細くすることができ、なぜなら、これらはサブセグメント10〜13を電気的に分離するためにのみ使用されるためである。コンタクト要素およびボンディングワイヤのいずれも、絶縁部20,20’の上には配置されていない。
外側領域15には、合計で5つのコンタクトパッド40〜44が配置されている。後から説明するように、これらのコンタクトパッドは、個々のサブセグメント10〜13の活性層の下の個々の配線レベルに結合されており、これらの配線レベルに接触している。この場合も、配線レベルは、個々のサブセグメント10〜13における半導体積層体のp層およびn層それぞれとの電気的接続である。要約すれば、配線レベルは、発光側の主面とは反対側のコンタクトレベルを形成している。
個々のサブセグメント10〜13における半導体積層体は、用途に応じて異なる導電型にドープすることのできる半導体材料系をベースとしている。例えば、いわゆるIII−V族化合物半導体、あるいはII−VI族化合物半導体を使用することができる。この実施形態の場合、半導体積層体2は、5〜7μmの範囲の厚さを有することができる。
III−V族化合物半導体材料は、周期表における第III族からの少なくとも1つの元素(例えば、Al、Ga、In)と、周期表における第V族からの少なくとも1つの元素(例えば、B、N、P、As)とを有する。特に、用語「III−V族化合物半導体材料」は、周期表の第III族からの少なくとも1つの元素と、周期表の第V族からの少なくとも1つの元素とを含んでいる、二元化合物、三元化合物、または四元化合物の群、特に、窒化物化合物半導体およびリン化物化合物半導体を含んでいる。このような二元化合物、三元化合物、または四元化合物は、例えば1つまたは複数のドーパントおよび追加の構成成分を、さらに有することができる。III−V族化合物半導体材料としては、一例として、III族窒化物化合物半導体材料およびIII族リン化物化合物半導体材料(例えば、GaN、GaAs、InGaAlP)が挙げられる。材料系AlGaN/GaNも上述のIII−V族化合物半導体に含まれる。
同様に、II−VI族化合物半導体材料は、周期表における第II族からの少なくとも1つの元素(例えば、Be、Mg、Ca、Sr)と、周期表における第VI族からの少なくとも1つの元素(例えば、O、S、Se)とを有する。特に、II−VI族化合物半導体材料は、周期表における第II族からの少なくとも1つの元素と、周期表における第VI族からの少なくとも1つの元素とを含んでいる、二元化合物、三元化合物、または四元化合物を含んでいる。このような二元化合物、三元化合物、または四元化合物は、例えば1つまたは複数のドーパントおよび追加の構成成分を、さらに有することができる。II−VI族化合物半導体材料としては、例えば、ZnO、ZnMgO、CdS、CnCdS、MgBeOが挙げられる。
所望の波長または所望の波長スペクトルに応じて、上に挙げた化合物のうちの1つまたは複数を、オプトエレクトロニクス部品の材料系として使用することができる。
接続を形成する目的で、第1のコンタクトパッド40は、配線レベル(下層に存在し、連結線Vによって示してある)を介して、サブセグメント11の主面に面している副層に接続されている。この配線レベルは、コンタクトパッド40と貫通穴Dとの間の連結線Vによって概略的に表してある。したがって、コンタクトパッド40は、配線レベルを介して、サブセグメント11における積層体のn型ドープ副層との接続を形成している。同様に、コンタクトパッド41は、さらなる配線レベル(この場合には連結線Vによって概略的に示してある)を介して、サブセグメント11における活性積層体のp型ドープ副層に、導電接続されている。さらには、この配線レベルは、さらなる開口Dを介して、第2のサブセグメント10における活性積層体のn型ドープ副層との接続を形成するように意図されている。
この配線レベルは、連結線Vによって概略的に示してあり、開口Dを介して、第1のサブセグメント11における活性積層体のp型ドープ領域と、第2のサブセグメント10における積層体のn型ドープ領域との間の接続を形成している。したがって、コンタクト面41と、第2のサブセグメン10における活性積層体のn型ドープ副層との間の電気接続も、部分領域11の下の配線レベルを介して形成されている。
さらなる第3の配線レベルVIIが設けられており、この配線レベルは、接続形成レベルにおける他の配線レベルから絶縁されており、サブセグメント11における活性積層体の下に延在している。この配線レベルは、サブセグメント10における活性積層体におけるp型ドープ副層をコンタクトパッド42に接続している。したがって、この結果として、2つの副層を有する第2の部分領域10は、具体的には、コンタクトパッド41を有する配線レベルVを介してと、コンタクトパッド42を有するさらなる配線レベルVIIを介して、接続される。
さらには、コンタクトパッド42は、サブセグメント13における活性積層体のn型ドープ副層に、開口を介して接続されている。言い換えれば、配線レベルVIIは、サブセグメント10におけるp型ドープ副層と、オプトエレクトロニクス部品におけるサブセグメント13のn型ドープ副層との接続を形成している。コンタクトパッド43は、連結線VIVによって表されている配線レベルを介して、サブセグメント13におけるp型ドープ副層に導電接続されている。同時に、コンタクトパッド43は、この配線レベルを介して、オプトエレクトロニクス部品の部分領域12における開口DIIとの接続を形成している。開口DIIは、サブセグメント12における活性積層体のn型ドープ副層をコンタクト面43に接続している一方で、このn型ドープ副層を、サブセグメント13における活性積層体のp型ドープ副層に配線レベルを介して接続している。最後の配線レベル(連結線VIIIによって概略的に表してある)は、第5のコンタクト面44を、サブセグメント12における活性積層体のp型ドープ副層に接続している。この例示的な実施形態においては、コンタクト層における配線レベルは、互いに重なり合うように配置されている。しかしながら、用途によっては、これらの配線レベルを横に並べることもできる。
互いに重なり合う配線レベルの配置と、個々のコンタクト面の配置と、個々のコンタクト面が各配線レベルに接続されている結果として、オプトエレクトロニクス半導体部品1の個々のサブセグメント10〜13それぞれを選択的に動作させることが可能である。同様に、2つのサブセグメントごとに組み合わせて直列回路を形成することもできる。同様に、動作時に4つのサブセグメントすべてを使用して直列回路を形成することもできる。次の表は、望ましい動作モードに応じての、本オプトエレクトロニクス半導体ボディの動作時における接続を示している。
Figure 2011513957
この表において、「負」または「正」は、コンタクトパッドに供給される電荷キャリアのタイプを表している。サブセグメントそれぞれの活性層におけるpn接合は、動作時には順方向にバイアスされる。すなわち、電位が印加されるとき、コンタクトパッド40には必ず「負」が印加され、コンタクトパッド44には必ず「正」が印加される。それ以外の3つのコンタクトパッド41〜43には、所望の動作モードに応じて、正の電位または負の電位のいずれかが印加され、適切な電荷キャリアが供給される。
例えば、動作時にサブセグメント10によってのみ放射を放出させる場合、このサブセグメントにおけるダイオードを順方向にバイアスする目的で、コンタクトパッド41に負の電位(電子を供給することに相当する)が印加され、コンタクトパッド42には対応する正の電位(ホールを供給することに相当する)が印加される。n型ドープ副層には、配線レベル(連結線Vによって表されている)と部分領域10に設けられている開口D’とを介して、p型ドープ副層には、第2の配線レベルVIIを介して、適切な電荷キャリアが供給される。同時に、部分領域11は、コンタクトパッド41を介して逆バイアス方向に接続されているため、放射を放出しない。これとは異なり、サブセグメント10,11が放射を発生するように選択される場合、表に示したように、コンタクトパッド40,42に適切な電圧を供給しなければならない。
したがって、本文書に提案する配線レベルによって、サブセグメントそれぞれを個別に接続する、または2つのセグメントを一組としてそれぞれ直列に接続することができる。
これに関連して、図2Aは、軸線I−I’に沿っての断面図を示している。オプトエレクトロニクス半導体ボディにおける半導体積層体25は、溝20によって2つのサブセグメント10,11に分割されている。半導体積層体25は、サブセグメント10における第1のn型ドープ副層21(放出面に面している)と、サブセグメント11における第1のn型ドープ副層21’とを備えている。さらなる副層23,23’は、p型にドープされており、放出面とは反対側の面に堆積されている。n型ドープ副層21,21’およびp型ドープ副層23,23’が接合するように配置する結果として、部分領域10に第1のpn接合22が形成されており、部分領域11に第2のpn接合22’が形成されている。このpn接合において電荷キャリアが再結合し、電磁放射が放出される。貫通溝20(積層体25の副層すべてを貫いている)は、2つのサブセグメント10,11の間を電気的に分離し、それと同時に、2つのサブセグメント10,11の間の漏れ電流を防止する。
第1のサブセグメント10におけるn型ドープ副層21との接続を形成する目的で、開口400が設けられており、その側壁403は電気的絶縁材料によって絶縁されている。これによって、動作時におけるp型ドープ層23との短絡と、p型ドープ層23への電流の流れ込みとが防止される。開口400は、p型ドープ副層23からpn接合22を貫いてn型ドープ副層21まで延在している。さらには、開口400は、第1の配線レベル405に導電接続されている。第1の配線レベル405は、絶縁層505によってp型ドープ副層23から絶縁されており、絶縁層506によってさらなる配線レベルから絶縁されている。配線レベル405は、図示したように、コンタクトパッド40に通じており、コンタクトパッド40は、この実施形態の場合には、配線レベル405自身の部分領域によって形成されている。したがって、コンタクトパッド40は、開口400および配線レベル405を介して、第1のサブセグメント10におけるn型ドープ副層21との接続を形成している。
図示した例示的な実施形態においては、第2の配線レベル415は、第1の配線レベルの下に配置されており、コンタクトパッド41(この図には示していない)から、p型ドープ層23とのコンタクト410まで延在している一方で、さらなる開口412までさらに延在している。開口412は第2のサブセグメント11の一部であり、第2のサブセグメント11における積層体25におけるn型ドープ副層21’に接触している。この場合にも、側壁は、活性層22’およびp型ドープ副層23’から追加の絶縁層413を介して絶縁されている。第2の配線レベル415の下には、第3の配線レベル425から絶縁するための絶縁層501が設けられている。さらに、絶縁層502によって、第2の配線レベル415が第2のサブセグメント11におけるp型ドープ副層23’からも隔てられている。
第3の配線レベル425は、第3のコンタクト42(図1における平面図に示してある)とサブセグメント11のp型ドープ副層とを、給電配線420を介して接続している。第3の配線レベルは、絶縁基板32の上に堆積されており、絶縁部503,501によって囲まれている。
以下では、個々のサブセグメント10,11の構造部分の動作時における電流の流れについて説明する。サブセグメント10のみを動作させるとき、コンタクトパッド40と、したがって第1の配線レベル405と、さらには第2の配線レベル415とが、順バイアス方向に接続され、適切な電位が印加される。この場合、電流はn型ドープ副層21を介してp型ドープ副層23に流れ込み、第1のサブセグメントにおけるpn接合22において、供給される電荷キャリアが再結合し、電磁放射が放出される。
第2のサブセグメント11のみを動作させるためには、第2のサブセグメント11に設けられているpn接合22’を順バイアスする。これは、第2の配線レベル415および第3の配線レベル425に、該当するコンタクトパッドを介して適切な電荷キャリアを供給することによって、行われる。この動作モードにおいては、第1のサブセグメント10におけるpn接合22が逆バイアス方向に接続されており、したがって、この部分領域における電荷キャリアの再結合が防止される。両方のサブセグメントを同時に動作させるときには、第1の配線レベル405にコンタクトパッド40を介して電圧が印加され、第3の配線レベル425にコンタクトパッド42(この図には示していない)を介して電圧が印加され、したがって、2つのサブセグメントにおける2つのpn接合22,22’が順バイアスされる。電流は第1の配線レベル405および開口400を介して第1のpn接合22に流れ込み、そこから給電配線410および第2の配線レベル415を介して、第2のサブセグメント11における第2の開口412に流れ込む。したがって、2つのサブセグメントにおけるpn接合が順バイアスされる。
図2Bは、図1に示した実施形態による、軸線II−II’に沿っての断面図を示している。この場合も、2つのサブセグメント10,12が分離溝20’によって分離されており、したがって、電流の流れが防止されている。さらには、溝20’(絶縁材料によって満たされている)が追加の絶縁層502の中まで延在しており、絶縁層502は、個々の配線レベルを互いに絶縁している。したがって、サブセグメント10,12は、溝20’および絶縁側面領域30から形成されている絶縁層によって囲まれている。
図2Bにおける断面図は、第2の配線レベル415および第3の配線レベル425のみを示している。図2Aにおける断面図から理解できるように、図2Bに示した断面図には第1の配線レベル405が存在しておらず、なぜなら、配線レベル405はセグメント10,12には直接接触していないためである。どちらのサブセグメントにも、領域10におけるn型ドープ副層21’またはサブセグメント12におけるn型ドープ副層21’’に複数の開口412または412’’が設けられている。これらの開口それぞれは、側壁に絶縁材料413が堆積されている溝によって形成されている。これによって、サブセグメント10におけるp型ドープ副層23’と、サブセグメント12におけるp型ドープ副層23’’との短絡および電気的接触が防止される。コンタクトレベル25’における開口(配線レベルが中に延在している)は、ひとまとめに結合されて共通の配線レベル415,415’’を形成している。サブセグメント10におけるp型ドープ副層23は、給電配線420によって第3の配線レベル425に接続されている。同様に、開口420’’は、サブセグメント12の副層23’’と第3の配線レベル425’’との間の接続を形成している。図1における実施形態に示したように、サブセグメント12における第3の配線レベル425’’はコンタクトパッド44に通じており、サブセグメント12における第2の配線レベル415’’はコンタクトパッド43に通じている。
図3は、さらなる実施形態の断面図を示しており、すべてのコンタクト要素が裏面に配置されている。この実施形態も、半導体積層体320は第1のn型ドープ層321を含んでおり、この層321に隣接してp型ドープ層323が堆積されている。図示したように、界面にpn接合322が形成されている。
積層体の材料系としては、一例としてInGaN/GaNを使用することができ、その発光スペクトルは青色可視光の範囲にある。形成した後に貼り付けられた構造化部325は、オプトエレクトロニクス半導体ボディの放出特性を向上させる。さらには、変換手段を形成することもでき、構造化部325の表面に貼り付けることができる。結果として、放出される青色光の一部分が、異なる波長の光に変換され、したがって、白色光を生成することが可能になる。
構造化部325とは反対側の、半導体積層体320の第2の層323の面には、導電性かつ反射性の接続層330が配置されている。同時に、この層は、電荷キャリアを注入するための横方向電流拡散層としても使用されている。複数の給電配線要素350が層330に接触しており、給電配線要素350自体は、裏面に配置されているコンタクトパッド390に開口351によって接続されている。
さらには、開口346が設けられており、導電性材料361によって満たされている。この開口346は、半導体ボディの裏面からすべての層を貫いて半導体積層体320の層321まで延在している。その側壁は、例えば接続層330との短絡を防止する目的で、本質的にほぼ完全に絶縁材料364によって囲まれている。さらには、コンタクト361が、オプトエレクトロニクス半導体ボディの裏面におけるコンタクトパッド391と、導電性材料層350’とに接続されている。材料層350’は、半導体ボディの左側のサブセグメントにおける接続層330’に接触している。左側のサブセグメントは、右側のサブセグメントから分離溝342によって電気的に完全に分離されている。溝342は絶縁材料によって満たされており、この絶縁材料は、個々の開口350’および350の間の中間空間も満たしている。それと同時に、この絶縁材料は、置換マウント380のためのマウント基板としても使用することができる。
導電性層350’は層330’とともに、オプトエレクトロニクス半導体ボディの左側のサブセグメントにおける第1の接続層を形成しており、半導体積層体320における層323との接続を形成している。半導体ボディの左側の部分領域には、同様に開口346が形成されており、その側壁346aには絶縁材料が設けられている。開口346を埋める導電性材料361は、裏面に配置されているコンタクトパッド390’に接触している。
外側において、コンタクトパッド390’および391は裏面においてスイッチS1に結合されており、このスイッチS1は第1の接続部A1に通じている。コンタクト390は第2の接続部A2に結合されている。この装置の動作時、スイッチのポジションS1に応じて、オプトエレクトロニクス部品の右側の部分のみ、またはオプトエレクトロニクス部品の両方の部分に、電流が供給される。図示したスイッチポジションにおいては、この半導体装置の動作時、電流は、コンタクト390および給電配線350を介して、半導体ボディの右側の領域における半導体積層体に流れ込む。半導体積層体のpn接合において電荷キャリアが再結合し、光が放出される。図示したスイッチポジションにおいては、動作時、半導体ボディの左側の部分領域はオフになっている。
次に、接続部A1がスイッチS1を介してコンタクトパッド390’に結合されると、電流は、半導体ボディの右側の部分領域における導電性材料361’(開口346)を介して、半導体ボディの左側の部分領域における層350’および層330’から第1の接続層に流れ込む。したがって、2つの半導体積層体およびそれぞれに含まれているpn接合が、直列に接続される。
したがって、各サブセグメントにおける個々の接続層およびそのコンタクトの配置構造に応じて、オプトエレクトロニクス半導体ボディの個々のサブセグメントを、外部制御式に並列または直列に接続することができる。
接続は、集積回路を介して外部から形成することができる。集積回路は、個々のセグメント、あるいは直列に接続されているセグメントに適切な電圧および電流を供給する目的で、スイッチを動作させ、さらに、さまざまな駆動段を有する。この場合、直列に接続されているとき、セグメント全体で降下する電圧は相応に大きくなる一方で、セグメントを流れる電流は実質的に同じままであるように注意しなければならない。したがって、この点において、電圧駆動型の駆動段が要求される。さらには、異なる発光量を達成する目的で、個々のサブセグメントを流れる電流を変化させることができる。
図6は、半導体ボディのさらなる実施形態の断面図を示しており、コンタクトレベル601の上に配置されている構造化された積層体600を有する。
積層体600は、その第1の主面上に構造化部605が設けられており、積層体を貫いて切り取られている溝606および絶縁材料630によって、2つのサブセグメントに分割されている。したがって、各サブセグメントは、第1のn型ドープ副層610と、その下に配置されている第2のp型ドープ副層620とを有する積層体を備えている。異なる導電型にドープされている結果として、pn接合615が形成されており、pn接合615は、電磁放射を発生させて放出する活性層である。
積層体の下にはコンタクトレベル601が配置されており、コンタクトレベル601自体は複数の異なる配線レベルを有する。これらの配線レベルは、2つのサブセグメントにおける個々の副層610および620との接続を形成している。この場合、コンタクトパッドは、図示したように半導体積層体600の右側および左側の両方に配置されている。詳細には、第1のコンタクト661は、主面側の面の上に、積層体の第1の部分領域に隣接して形成されている。このコンタクトパッド661は、動作時に装置のp型層接続層(p-contact)を形成しており、第1の配線レベル660に導電接続されている。
配線レベル660は、積層体における第1のサブセグメント691のp型ドープ副層620との接続を形成している。この接続は、p型ドープ副層620の下に配置されている導電性ミラー層662を介して行われる。p型ドープ副層620の下のミラー層662は、第2のサブセグメント692における対応するミラー層662から、絶縁材料630によって導電的に絶縁されている。ミラー層662は、pn接合615において発生する光を、第1の主面の方向、したがって構造化部605の方に反射する。
半導体ボディの上面におけるさらなる導電性コンタクトパッド671は、第1のコンタクト661とは絶縁材料630を介して絶縁されており、第2の配線レベル670に接続されている。第2のコンタクト671は、配線レベル670と同じ材料から成ることができる。配線レベル670は、複数の開口640を介して第1のサブセグメント691におけるn型ドープ副層610との接続を形成している。これらの開口は、絶縁層630(第1の配線レベル660を第2の配線レベル670から絶縁している)と、配線レベル660と、ミラー層662と、p型ドープ副層620と、pn接合とを貫いて、第1のサブセグメント691における副層610の中まで延在している。これらの開口は導電性材料によって満たされており、外壁642は適切に絶縁されている。これによって、第2の配線レベルと、第1の配線レベル660、ミラー層、p型ドープ副層620のうちの少なくとも1つとの間の短絡が防止される。
さらには、第2の配線レベル670は、ミラー層662を介して、第2のサブセグメント692におけるp型ドープ副層620との接続を形成している。結果として、第1のサブセグメント691におけるn型ドープ副層610が、第2のサブセグメント692におけるp型ドープ副層620に電気的に接続されている。したがって、2つのサブセグメント691,692におけるpn接合615が直列回路を形成している。
第3のコンタクト651は、第2の部分領域692に隣接して設けられており、第3の配線レベル650および開口645を介して、第2のサブセグメント692におけるn型ドープ副層610との接続を形成している。この場合にも、開口645は、第2の配線レベル670と、ミラー層662と、p型ドープ副層620と、pn接合615とを貫いて、第2のサブセグメントにおけるn型ドープ副層610の中まで延在している。絶縁性の側壁642は、第3の配線レベル650と、第2の配線レベル670またはミラー層662との間の短絡を防止している。第3の配線レベル651は、絶縁層630’によってマウント基板680から絶縁されている。
この装置の動作時、第2の配線レベル670に接続されているコンタクト671は、切り換え可能なコンタクトの形である。すなわち、所望の動作モードに応じて、正または負のいずれかの電荷キャリアが供給される。したがって、コンタクト671は、第1のサブセグメントまたは第2のサブセグメントを動作させるのかに応じて、対応するpn接合が順バイアスまたは逆バイアスされるように切り換える。例えば、第1のサブセグメント691のみを動作させる場合、コンタクトパッド661がp型コンタクトとして使用され、切り換え可能なコンタクト671がn型コンタクトとして使用される。
第2のサブセグメント692のみを動作させるときには、第3のコンタクトパッド651がn型コンタクトとして機能し、切り換え可能なコンタクト671がp型コンタクトとして機能する。この動作モードにおいては、第1のサブセグメント691におけるpn接合615が逆バイアスされる。2つのサブセグメントを直列回路の形で動作させるときには、コンタクトパッド661がp型コンタクトとして、コンタクトパッド651がn型コンタクトとして使用される。この場合、切り換え可能なコンタクト671は接続されない。
図7A〜図7Iは、モノリシックな半導体ボディの、製造時のさまざまな段階における平面図を示している。以下では、特に、さまざまな配線レベルと、配線レベルの間に配置されている絶縁材料とを有するコンタクトレベルの製造工程について、これらの図を参照しながら説明する。
図7Aは、この実施形態の場合には4つのサブセグメント701〜704に分割されている半導体ボディ700の平面図を示している。以降の工程ステップ中に個々のサブセグメント701〜704それぞれにおける半導体積層体を互いに電気的に分離しておく目的で、各サブセグメントの間に溝が画成されている。さらには、n型ドープ副層のために設けられている開口701’が、各サブセグメントに画成されている。
次いで、図7Bに示したように、p型ドープ副層を、半導体ボディおよびサブセグメント701〜704に堆積させ、後からn型ドープ副層への開口となる領域に、切開部704’’を設ける。さらには、外側領域746を設け、この領域には後からコンタクトパッドが配置される。
第1のサブセグメント701と第4のサブセグメント704との間に、第1のサブセグメント701に隣接するさらなる副領域711’を設ける。同様にして、第2のサブセグメント702と第3のサブセグメント703との間の副領域713’と、サブセグメント704とサブセグメント703との間の副領域714’(サブセグメント704に隣接する)を設ける。
次いで、図7Cに示したように、サブセグメント701〜704それぞれにおいて、p型ドープ副層の上に配線レベルを堆積させる。この配線レベルは、p型ドープ層接続・補強層(p-contact reinforcement)として使用されると同時に、図示したように、後から形成される接続パッドのいくつかを対応するセグメントに結合する。
詳細には、この接続・補強層の外側領域は第1のコンタクトパネル741を形成しており、このコンタクトパネル741は、対応する配線レベルを介して第1の部分領域701のp型ドープ副層に接続されている。さらには、図から理解できるように、半導体ボディの部分領域701と部分領域704との間の隣接する副領域711’が、配線レベルによって覆われている。したがって、サブセグメント701の上の配線レベルは、セグメント701の領域においてはもはや長方形ではなく、第1のサブセグメント701と、追加の隣接する副領域711とを覆っている。
同様にして、追加の隣接する外側領域714’に重なる配線レベルを、第4のサブセグメント704の上に堆積させる。したがって、この領域に追加の副領域714が形成される。同様にして、サブセグメント703のp型ドープ副層の上に、配線レベルによって形成される副領域713を、さらに画成する。
さらには、最後のp型層接続・補強層である配線レベルを、サブセグメント702の上に配置する。この接続・補強層702’は、コンタクトパネル744に導電接続されており、したがって、コンタクトパネル744は、セグメント702のp型ドープ副層との接続を形成している。さらには、3つのさらなるコンタクト領域740,742,743を画成して金属層を設ける。個々のコンタクト領域740〜743の間に、絶縁中間領域を配置する。さらには、個々のセグメントにおけるp型コンタクトを補強する配線レベルそれぞれに、後から開口となる領域における切開部704aを設ける。
次いで、個々のセグメントの積層体および第1の配線レベルに、絶縁層を堆積させる。
図7Dは、次の工程ステップを示しており、このステップでは、開口の領域において絶縁材料に穴が生じる。この結果として生じる開口704bによって、各セグメントにおけるn型ドープ副層との接続を、後から形成することができる。さらには、コンタクト面740b,743bを形成する目的で、前に画成したコンタクト領域の上の副領域に開口を形成し、その下に位置している金属層を露出させる。同様に、絶縁材料をエッチングして狭い溝711b,714b,713bを形成し、その下に位置している副領域711,714,713を露出させる。
図7Eは、第2の配線レベルを形成した後の半導体ボディを示している。このステップは、積層体の上に金属層を堆積させ、次いで構造化することによって行うことができる。こうして、各サブセグメント701〜704に、対応する導電性層731,732,733,734が形成される。詳細には、第1のサブセグメント701における配線レベル731は、領域740aにも拡張されており、結果として、配線レベル731は、下に位置している領域740bにおけるコンタクト金属層に接触している。さらに、第4のサブセグメント704の上には、サブセグメント704の上の副領域724に配線レベル734を成長させ、この場合、下に位置している開口711b(前の図に示してある)と重なるように成長させ、したがって、溝711b内に露出しているp型層接続形成層との接続が形成される。
同様にして、第3のサブセグメント703の上にも、下に位置している溝714bの上の副領域724に配線レベル733を成長させる。同様に、サブセグメント702の上の配線レベル732は、副領域722において溝713bと重なっており、さらには、領域743aにおいて、下に位置しているコンタクト金属層743bに接触している。
したがって、n型層接続配線が画成され、同時に、対応するコンタクトパッドに拡張されている。言い換えれば、配線レベル732は、サブセグメント702におけるn型ドープ副層との接続を形成している一方で、それと同時に、溝713bを介してサブセグメント703におけるp型ドープ副層との接続を形成している。同様に、サブセグメント703における配線レベル733は、前の図に示した開口を通じてサブセグメント703におけるn型ドープ副層との接続を形成しており、さらに、溝714bを介してサブセグメント704におけるp型ドープ副層との接続を形成している。サブセグメント704における配線レベル734は、対応する開口を介してサブセグメント704におけるn型ドープ副層との接続を形成しており、溝711bを介してサブセグメント701におけるp型ドープ副層との接続を形成している。
図7Fにおいては、真ん中のコンタクトパッド742aおよび個別の第3の配線レベル743が画成されている。この目的のため、サブセグメント701〜704における(前の工程ステップで形成した)配線レベル731〜734の上に、絶縁層を成長させる。この絶縁層は、存在する段差を補正することも目的として、半導体ボディの表面全体に成長させることが好ましい。成長させた絶縁層における領域742aに真ん中のコンタクトパッドを画成し、対応する開口を領域743に画成する。次いで、これらの領域において絶縁材料を除去し、したがって、領域742aにおけるコンタクトパッド742の金属層(下に位置している)を露出させる。領域743において絶縁層を貫く開口を形成し、第3のセグメント703における下に位置している配線レベル733を露出させる。
図7Gに示したように、絶縁層の上のさらなる配線レベル753の一部分であるコンタクト領域742cは、開口743を介して第3のサブセグメント703における第2の配線レベル733との接続を形成している。この図に示したように、第3の配線レベル753は、領域上に金属層として堆積させる。成長工程におけるさまざまな配線層の結果として生じる段差を回避するときには、この形態は特に好ましい。あるいは、第3の配線レベル753を、単純な給電配線の形とすることもできる。
一様な裏面を形成し、存在する段差を補正する目的で、次いで、半導体ボディの積層体および第3の配線レベルを、領域上に絶縁層によって覆う。次いで、図7Hに示したように、存在している成長基板を、いわゆるレーザリフトオフ工程によって除去する。このステップはレーザを照射することによって行い、この工程では、前に形成された積層体から成長基板を除去する。次いで、積層体の裏面をマウント基板に貼り付け、その結果として、図7Gにおいて形成した配線レベルがマウント基板に隣接する。成長基板の除去には湿式化学処理を使用することもできる。
図7Hは、成長させた積層体の第1の主面の平面図を示しており、後からの動作時、電磁放射はこの第1の主面に放出される。さらなるステップにおいて、図7Aにおいて画成した中間領域を溝としてエッチングし、その結果として、半導体ボディ705の個々のサブセグメント701〜704が互いに電気的に分離される。したがって、溝の深さは、積層体における2つの副層(n型ドープ副層およびp型ドープ副層)と、活性層とを、少なくとも貫通している。これとは異なり、個々の配線トラックを備えたコンタクトレベルは溝によって切断されておらず、なぜなら、前の工程ステップにおいて形成された個々のセグメントの直列回路が途切れてしまうためである。
図7Iに示した最後の工程ステップにおいては、半導体ボディ705のコンタクトパッド740〜744を前面から露出させる。
図7Jは、個々のリソグラフィステップの全体図を概略的に示している。この図は、さまざまなコンタクトレベル、特に、真ん中のコンタクトパネル742のコンタクトレベル(サブセグメント703をコンタクトパネル742に接続している)を、明確に示している。セグメント703,704,701の対応する部分領域は、4つのセグメントすべてを備えた直列回路を提供し、したがって、電圧駆動型の発光半導体部品が実施されている。放出側とは反対側の面における配線によって、上面の光の遮りが防止され、発光量が最大化される。同時に、半導体ボディの個々のサブセグメントを、これらを選択的に駆動することによって動作させることができる。
本明細書に記載した実施形態は、2・2行列に限定されない。実際には、半導体ボディの任意の望ましい数の個々のサブセグメントを互いに組み合わせて、直列回路または並列回路を形成することができる。放出面とは反対側のコンタクトレベルにおける複数の異なる配線レベルによって、特定の用途に適切であるように個々のサブセグメントを接続することができる。セグメントを直列に結合できることによって、半導体ボディにおける個々のサブセグメントを流れる電流が減少し、したがって、単純なドライバモジュールを使用することができる。
したがって、望ましい配線に応じて、動作時に電磁放射を発生させるオプトエレクトロニクス半導体ボディの個々のサブセグメントを備えている行列として、さまざまな実施形態を作製することが可能である。この場合、個々のサブセグメントは、共通の積層体として形成することができる。形成した後、積層体を分離溝によってサブセグメントに分ける。主面とは反対側のコンタクトレベルに個々の配線レベルを堆積させることによって、個々のサブセグメントの任意の望ましい接続を達成することができる。
これに関連して、図4A〜図4Fは、提案する原理に基づくさらなる実施形態の概略図を示している。
図4Aは、図4Eに示した方向に沿ってのオプトエレクトロニクス半導体ボディの断面図を示している。接続は、縁部領域においてコンタクト要素40およびコンタクト要素411を通じて形成される。コンタクト要素40は開口446に導電接続されており、開口446は、半導体積層体20における副層21に接触している。異なる導電型にドープされている2つの副層21,23の間にpn接合22が形成されており、このpn接合において、動作時に注入される電荷キャリアが再結合して電磁放射が放出される。さらには、層23の上に横方向電流分散層462が配置されており、この層462は、半導体ボディの第2のサブセグメントにおけるコンタクト層411と同じ材料から成る。
第2の接続層460は、オプトエレクトロニクス半導体ボディの右側のサブセグメントにおける電流分散層462に接触しており、オプトエレクトロニクス半導体ボディの左側のサブセグメントにおける半導体積層体の層21’に、開口を通じて接触している。同様に、第3の接続層411が、半導体積層体20’における第2の層23’に接続されている。
図4Aの断面図および図4Eの平面図に示したように、オプトエレクトロニクス半導体ボディの左側のサブセグメントと右側のサブセグメントとの間に、分離溝が設けられている。したがって、サブセグメントは互いに電気的に分離されている。したがって、図4Cに示した等価回路においては、2つのダイオードを一組としてそれぞれ直列に接続されている。この場合におけるダイオード効果は、半導体積層体20および半導体積層体20’における図示したpn接合によるものである。
図4Bは、代替の修正形態を示しており、1つのpn接合ではなく複数のpn接合が設けられている。これらのpn接合は、図4Dに示した等価回路図から理解できるように、直列に接続された2つのダイオードのように機能する。
図4Bに示した断面図は、図4Fにおける軸線Iに沿った断面を示している。この例示的な実施形態においては、オプトエレクトロニクス半導体ボディは、それぞれが溝442によって分離状態に隔てられた4つのサブセグメントに分割されている。さまざまな接続層40,411,460,450は、それぞれ、さまざまなサブセグメントにおける半導体積層体およびその中に配置されているpn接合との接続を形成している。この場合、接続層40,411,450,460,470は、図4Dに示した等価回路図に説明されているように、これらの層によって4つのサブセグメントが接続されるように、設計されている。
したがって、提案する原理に基づいて、オプトエレクトロニクス半導体ボディにおける、4つのダイオード(それぞれが、直列に接続された2つのダイオードを有する)を備えている直列回路が提供される。結果として、この装置の動作時には、より高い動作電圧が要求される。エピタキシャル層において直列回路が省スペース的に組み合わされていることによって、低い電流レベルでの電圧駆動方式として電力がオプトエレクトロニクス半導体ボディに供給されるため、高価な駆動段および高電流源を不要とすることができる。さらには、この結果として、光を発生させる構成要素すべてを1つの半導体ボディに設けることができるため、吸収性のコンタクトが回避されることにより、表面領域が最適に利用され、したがって電流が節約される。さらには、チップの直列回路は、1つのみの上側コンタクトと1つの導電性マウントという形態で実施することもできる。

Claims (15)

  1. モノリシックなオプトエレクトロニクス半導体ボディであって、
    − 互いに電気的に分離されている少なくとも2つのサブセグメントに分割されており、第1の主面および第2の主面を有する半導体積層体であって、各部分領域における前記半導体積層体が、電磁放射を発生させるのに適している活性層を有する、前記半導体積層体と、
    − 第1のコンタクトパッド、第2のコンタクトパッド、および少なくとも1つの第3のコンタクトパッドと、
    − 前記第2の主面に隣接して配置されており、前記少なくとも2つのサブセグメントのうちの第1のサブセグメントと、前記第1のコンタクトパッドとに電気的に接触している、第1の配線レベルと、
    − 前記第2の主面に隣接して配置されており、前記少なくとも2つのサブセグメントのうちの第2のサブセグメントと、前記第2のコンタクトパッドとに電気的に接触している、第2の配線レベルと、
    − 前記第2の主面に隣接して配置されている第3の配線レベルであって、電磁放射を発生させるため、前記第1のサブセグメントと前記第2のサブセグメントとを互いに電気的に接続しており、前記第3のコンタクトパッドに電気的に接触している、前記第3の配線レベルと、
    を備えており、
    − 前記半導体積層体の前記第1の主面が、前記活性層において発生する電磁放射を放出するように意図されている、
    モノリシックなオプトエレクトロニクス半導体ボディ。
  2. 前記第1のサブセグメントが、前記活性層によって隔てられている第1の副層および第2の副層を備えており、
    前記少なくとも2つのサブセグメントのうちの前記第2のサブセグメントが、前記活性層によって隔てられている第1の副層および第2の副層を備えており、
    前記第3の配線レベルが、前記第1のサブセグメントの前記第1の副層と、前記第2のサブセグメントの前記第2の副層との接続を形成している、
    請求項1に記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  3. 前記サブセグメントの少なくとも1つが開口を有し、前記開口が、前記サブセグメントの前記活性層を貫いて延在しており、前記第1の主面に面している、前記サブセグメントの副層、に接触している、
    請求項2に記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  4. 前記第1、前記第2、および前記第3の配線レベルのうちの少なくとも1つの配線レベルと、前記第1、前記第2、および前記第3の配線レベルのうちの別の配線レベルとが、重なっている、
    請求項1から請求項3のいずれかに記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  5. 前記第1、前記第2、および前記第3のコンタクトパッドのうちの少なくとも1つのコンタクトパッドが、前記第1の主面とは反対側の前記半導体積層体の面、の上に配置されている、
    請求項1から請求項4のいずれかに記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  6. 前記少なくとも2つのサブセグメントから電気的に分離されている外側領域が、前記少なくとも2つのサブセグメントの少なくとも1つに隣接して配置されており、前記外側領域が、前記第1の主面に面している面の上に、前記第1、前記第2、および前記第3のコンタクトパッドのうちの少なくとも1つのコンタクトパッドを有する、
    請求項1から請求項5のいずれかに記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  7. 前記第1、前記第2、および前記第3の配線レベルのうちの少なくとも1つの配線レベルが、前記活性層において発生する電磁放射を前記第1の主面の方向に反射するミラー層、を備えている、
    請求項1から請求項6のいずれかに記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  8. 前記活性層において発生する電磁放射を前記第1の主面の方向に反射する目的で、前記積層体と、前記第1、前記第2、および前記第3の配線レベルのうちの少なくとも1つの配線レベルとの間に、ミラー層が配置されている、
    請求項1から請求項7のいずれかに記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  9. 前記ミラー層が、前記第1のサブセグメントもしくは少なくとも1つの前記第2のサブセグメントまたはその両方のセグメントの前記活性層からと、前記少なくとも1つの配線レベルとから、電気的に絶縁されている、
    請求項8に記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  10. 前記ミラー層が複数の開口を有し、前記少なくとも1つの配線レベルが前記開口を貫いて延在している、
    請求項8または請求項9に記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  11. 前記ミラー層が、前記半導体積層体の前記第2の主面の50%またはそれ以上を覆っている、
    請求項7または請求項10に記載のモノリシックなオプトエレクトロニクス半導体ボディ。
  12. モノリシックなオプトエレクトロニクス半導体ボディを製造する方法であって、
    − 成長基板上に半導体積層体をエピタキシャル成長させるステップであって、前記半導体積層体が、電磁放射を発生させるのに適している活性層を有する、前記ステップと、
    − 前記半導体積層体の第1のサブセグメントと、前記第1のサブセグメントから電気的に分離されている少なくとも1つの第2のサブセグメントと、を画成するステップであって、前記第1のサブセグメントおよび前記第2のセグメントが、第1の主面の方向に電磁放射を放出するように意図されている、前記ステップと、
    − 前記第1の主面とは反対側の前記半導体積層体の面、の上に第1の配線レベルを形成し、前記第1のサブセグメントの前記活性層との接続を形成するステップと、
    − 前記第1の主面とは反対側の前記半導体積層体の前記面、の上に第2の配線レベルを形成し、前記少なくとも1つの第2のサブセグメントの前記活性層との接続を形成するステップと、
    − 前記第1の主面とは反対側の前記半導体積層体の前記面、の上に少なくとも1つの第3の配線レベルを形成し、前記第1のサブセグメントの前記活性層と、前記少なくとも1つの第2のサブセグメントの前記活性層との接続を形成するステップであって、前記第3の配線レベルが、前記少なくとも2つのサブセグメントの前記活性層を互いに結合して直列回路を形成している、前記ステップと、
    − 前記第1の配線レベルに接続されている第1のコンタクトパッドを形成するステップと、
    − 前記第2の配線レベルに接続されている第2のコンタクトパッドを形成するステップと、
    − 前記少なくとも1つの第3の配線レベルに接続されている少なくとも1つの第3のコンタクトパッドを形成するステップと、
    を含んでいる、方法。
  13. エピタキシャル成長させる前記ステップが、
    − 前記第1の主面とは反対側の前記半導体積層体の面、にミラー層を堆積させるステップ、
    を含んでいる、請求項12に記載の方法。
  14. エピタキシャル成長させる前記ステップが、
    − 成長基板を形成するステップと、
    − 第1のドーパント型の第1の副層をエピタキシャル成長させるステップと、
    − 第2のドーパント型の第2の副層を、前記第1の副層と前記第2の副層との間に前記活性層が形成されるように、前記第1の副層の上にエピタキシャル成長させるステップと、
    を含んでいる、請求項12または請求項13に記載の方法。
  15. 前記第1、前記第2、および前記少なくとも1つの第3の配線レベルのうちの少なくとも1つの配線レベルを形成する前記ステップが、絶縁材料を堆積させ、次いで、堆積させた前記絶縁材料を構造化するステップ、を含んでいる、
    請求項12から請求項14のいずれかに記載の方法。
JP2010547951A 2008-02-29 2009-02-25 モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法 Active JP5992662B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008011848.6 2008-02-29
DE102008011848A DE102008011848A1 (de) 2008-02-29 2008-02-29 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008016525A DE102008016525A1 (de) 2008-03-31 2008-03-31 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008016525.5 2008-03-31
PCT/DE2009/000267 WO2009106063A1 (de) 2008-02-29 2009-02-25 Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen

Publications (3)

Publication Number Publication Date
JP2011513957A true JP2011513957A (ja) 2011-04-28
JP2011513957A5 JP2011513957A5 (ja) 2012-01-05
JP5992662B2 JP5992662B2 (ja) 2016-09-14

Family

ID=40802134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547951A Active JP5992662B2 (ja) 2008-02-29 2009-02-25 モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法

Country Status (7)

Country Link
US (1) US8643034B2 (ja)
EP (1) EP2245667B1 (ja)
JP (1) JP5992662B2 (ja)
KR (1) KR101571577B1 (ja)
CN (1) CN101960601B (ja)
TW (1) TWI400822B (ja)
WO (1) WO2009106063A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054967A (ja) * 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2014086572A (ja) * 2012-10-24 2014-05-12 Nichia Chem Ind Ltd 半導体発光素子
KR20140102812A (ko) * 2013-02-15 2014-08-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2014524665A (ja) * 2011-08-15 2014-09-22 マイクロン テクノロジー, インク. 高電圧固体変換器ならびに関連システムおよび方法
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2015533022A (ja) * 2012-09-20 2015-11-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
JP2018519665A (ja) * 2015-07-16 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス装置およびオプトエレクトロニクス装置の製造方法
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ
US11322541B2 (en) 2019-08-28 2022-05-03 Nichia Corporation Light-emitting device
US11699779B2 (en) 2020-04-28 2023-07-11 Nichia Corporation Light-emitting device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009106063A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101115570B1 (ko) 2010-06-14 2012-03-05 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN102386319B (zh) 2010-08-30 2015-10-14 晶元光电股份有限公司 发光元件
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
EP2442374B1 (en) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Light emitting device
US8476649B2 (en) * 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
TWI488331B (zh) 2011-03-23 2015-06-11 Epistar Corp 發光二極體陣列
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN102760745B (zh) * 2011-04-25 2016-04-20 晶元光电股份有限公司 发光二极管阵列
KR102021273B1 (ko) * 2011-05-27 2019-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 카바졸 화합물, 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
KR20130021300A (ko) * 2011-08-22 2013-03-05 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101830719B1 (ko) * 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
DE102011116232B4 (de) 2011-10-17 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101321002B1 (ko) * 2011-12-06 2013-10-29 안상정 반도체 발광소자
DE102012101160A1 (de) 2012-02-14 2013-08-14 Osram Opto Semiconductors Gmbh Lichtquellenmodul
DE102012101393A1 (de) 2012-02-21 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
US10388690B2 (en) * 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP6067400B2 (ja) * 2013-02-12 2017-01-25 株式会社東芝 半導体発光素子
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP6100598B2 (ja) 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102013212294A1 (de) * 2013-06-26 2014-12-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102098135B1 (ko) * 2013-07-12 2020-04-08 엘지이노텍 주식회사 발광소자
KR102163956B1 (ko) * 2014-04-07 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102163967B1 (ko) * 2014-04-16 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
US9935238B2 (en) * 2014-04-07 2018-04-03 Lg Innotek Co., Ltd. Light-emitting element and lighting system
KR102153125B1 (ko) * 2014-06-11 2020-09-07 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102212666B1 (ko) * 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR102299735B1 (ko) * 2015-04-13 2021-09-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 조명시스템
CN104795474B (zh) * 2015-04-20 2018-10-16 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法
DE102015112538B4 (de) 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
FR3048066B1 (fr) * 2016-02-24 2018-03-23 Valeo Vision Dispositif lumineux avec une source lumineuse a batonnets lumineux pour differentes fonctions photometriques
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102018119688B4 (de) * 2018-08-14 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
JP6909983B2 (ja) * 2018-11-29 2021-07-28 日亜化学工業株式会社 発光素子
TWI712180B (zh) 2019-10-22 2020-12-01 錼創顯示科技股份有限公司 微型發光二極體晶粒及微型發光二極體晶圓
CN110707191B (zh) * 2019-10-22 2021-11-16 錼创显示科技股份有限公司 微型发光二极管晶粒及微型发光二极管晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080050A (ja) * 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2006073815A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体発光装置
WO2007072873A1 (ja) * 2005-12-22 2007-06-28 Rohm Co., Ltd. 発光装置及び照明器具
JP2008047618A (ja) * 2006-08-11 2008-02-28 Canon Inc 発光素子アレイ及び画像形成装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
CN1964093B (zh) 1997-01-09 2012-06-27 日亚化学工业株式会社 氮化物半导体元器件
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
US5798691A (en) * 1997-03-20 1998-08-25 Tim Kao; Nien Tsu Accessory brake light system for automobile
EP0905797B1 (de) 1997-09-29 2010-02-10 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
US5952681A (en) 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4151284B2 (ja) 2001-03-05 2008-09-17 日亜化学工業株式会社 窒化物半導体発光素子及び発光装置並びにそれらの製造方法
US6635902B1 (en) 2002-05-24 2003-10-21 Para Light Electronics Co., Ltd. Serial connection structure of light emitting diode chip
TWI249148B (en) 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US6958494B2 (en) 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
TWI347022B (en) 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI254469B (en) 2004-04-14 2006-05-01 Osram Opto Semiconductors Gmbh Luminous diode chip
US20060113548A1 (en) 2004-11-29 2006-06-01 Ching-Chung Chen Light emitting diode
EP1825515B1 (en) 2004-12-06 2015-11-25 Koninklijke Philips N.V. Single chip led as compact color variable light source
DE112005002889B4 (de) 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
US7221044B2 (en) 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
TWI291246B (en) 2005-10-20 2007-12-11 Epistar Corp Light emitting device and method of forming the same
TWI331406B (en) 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
JP2007324581A (ja) 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
DE102006055884B4 (de) 2006-09-29 2023-03-16 Pictiva Displays International Limited Strahlungsemittierende Vorrichtung und Verfahren zu ihrer Herstellung
JP2010517273A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド フォールト・トレラント発光体、フォールト・トレラント発光体を含むシステムおよびフォールト・トレラント発光体を作製する方法
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
WO2009106063A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080050A (ja) * 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2006073815A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体発光装置
WO2007072873A1 (ja) * 2005-12-22 2007-06-28 Rohm Co., Ltd. 発光装置及び照明器具
JP2008047618A (ja) * 2006-08-11 2008-02-28 Canon Inc 発光素子アレイ及び画像形成装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054967A (ja) * 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2014078750A (ja) * 2009-12-31 2014-05-01 Seoul Viosys Co Ltd 発光素子及びその製造方法
JP2016021591A (ja) * 2009-12-31 2016-02-04 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 発光素子及びその製造方法
US9299742B2 (en) 2011-08-15 2016-03-29 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US11804586B2 (en) 2011-08-15 2023-10-31 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US11367822B2 (en) 2011-08-15 2022-06-21 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US10777721B2 (en) 2011-08-15 2020-09-15 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
JP2014524665A (ja) * 2011-08-15 2014-09-22 マイクロン テクノロジー, インク. 高電圧固体変換器ならびに関連システムおよび方法
US10381535B2 (en) 2011-08-15 2019-08-13 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US9711701B2 (en) 2011-08-15 2017-07-18 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
US9362335B2 (en) 2011-12-22 2016-06-07 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
US9748309B2 (en) 2011-12-22 2017-08-29 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
JP2018207114A (ja) * 2011-12-22 2018-12-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置、表示装置の製造方法、及びピクセルヘッドライト
US10461120B2 (en) 2011-12-22 2019-10-29 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
US9299897B2 (en) 2012-09-20 2016-03-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip having a plurality of active regions arranged alongside one another
JP2015533022A (ja) * 2012-09-20 2015-11-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
JP2014086572A (ja) * 2012-10-24 2014-05-12 Nichia Chem Ind Ltd 半導体発光素子
KR20140102812A (ko) * 2013-02-15 2014-08-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9356193B2 (en) 2013-02-15 2016-05-31 Lg Innotek Co., Ltd. Light emitting device
KR102065390B1 (ko) 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2014158020A (ja) * 2013-02-15 2014-08-28 Lg Innotek Co Ltd 発光素子
JP2018519665A (ja) * 2015-07-16 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス装置およびオプトエレクトロニクス装置の製造方法
US10854783B2 (en) 2015-07-16 2020-12-01 Osram Oled Gmbh Optoelectronic arrangement and method for producing an optoelectronic arrangement
US11527678B2 (en) 2015-07-16 2022-12-13 Osram Oled Gmbh Optoelectronic arrangement and method for producing an optoelectronic arrangement
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ
US11322541B2 (en) 2019-08-28 2022-05-03 Nichia Corporation Light-emitting device
US11699779B2 (en) 2020-04-28 2023-07-11 Nichia Corporation Light-emitting device
US12002917B2 (en) 2020-04-28 2024-06-04 Nichia Corporation Light-emitting device

Also Published As

Publication number Publication date
KR20100134581A (ko) 2010-12-23
KR101571577B1 (ko) 2015-11-24
EP2245667A1 (de) 2010-11-03
US20110101390A1 (en) 2011-05-05
TWI400822B (zh) 2013-07-01
CN101960601B (zh) 2013-02-20
EP2245667B1 (de) 2018-05-09
CN101960601A (zh) 2011-01-26
US8643034B2 (en) 2014-02-04
TW201001753A (en) 2010-01-01
JP5992662B2 (ja) 2016-09-14
WO2009106063A1 (de) 2009-09-03

Similar Documents

Publication Publication Date Title
JP5992662B2 (ja) モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法
KR101577846B1 (ko) 광전자 반도체 몸체 및 이의 제조 방법
JP5801359B2 (ja) オプトエレクトロニクス半導体ボディ
US6547249B2 (en) Monolithic series/parallel led arrays formed on highly resistive substrates
US6828596B2 (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
US6822991B2 (en) Light emitting devices including tunnel junctions
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
US7704771B2 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
US20090173961A1 (en) Led Semiconductor Body and Use of an Led Semiconductor body
KR20130045507A (ko) 발광 소자
KR20090043058A (ko) 발광 다이오드 패키지
US11784210B2 (en) Light-emitting device and manufacturing method thereof
US9559270B2 (en) Light-emitting device and method of producing the same
KR100644215B1 (ko) 발광소자와 그 제조방법
JP7392138B2 (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2010177446A (ja) 発光素子
KR101154509B1 (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250