JP7014973B2

JP7014973B2 - 発光装置

Info

Publication number: JP7014973B2
Application number: JP2019155859A
Authority: JP
Inventors: 弘明 ▲蔭▼山
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2019-08-28
Filing date: 2019-08-28
Publication date: 2022-02-02
Anticipated expiration: 2039-08-28
Also published as: US20210066387A1; JP2021034652A; US11322541B2

Description

本発明は、発光装置に関する。

例えば、特許文献１には、マルチチップパッケージにおいて、パッケージ内の配線層で複数のチップ間を電気的に接続した構造が開示されている。

特開２０１６－６２９４０号公報

本発明は、比較的簡単な配線構造で、複数の半導体積層体を個別に制御が可能な発光装置を提供することを目的とする。

本発明の一態様によれば、発光装置は、回路基板と、前記回路基板上に実装された発光素子と、を備える。前記発光素子は、前記回路基板上に設けられ、第１方向に沿う第１辺と、前記第１方向に沿う第２辺とを有する基板であって、前記第１辺から前記第２辺に向かう第２方向は前記第１方向と直交する、前記基板と、前記基板上に設けられ、それぞれが電気的に絶縁された第１半導体積層体および第２半導体積層体を含むｎ（ｎは２以上の自然数）個の半導体積層体であって、それぞれの前記半導体積層体は、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層とを有し、上面視において、前記第１半導体積層体は前記第１辺と前記第２半導体積層体との間に設けられ、前記第２半導体積層体は前記第１半導体積層体と前記第２辺との間に設けられたｎ個の前記半導体積層体と、前記第１半導体積層体の前記第１半導体層に接続された第１配線層と、前記第１半導体積層体の前記第２半導体層と、前記第２半導体積層体の前記第１半導体層とに接続された第２配線層と、前記第２半導体積層体の前記第２半導体層に接続された第３配線層とを少なくとも含む（ｎ＋１）個の配線層と、前記第１辺と前記第１半導体積層体との間に設けられた（ｎ＋１）個のパッド電極であって、前記第１配線層に接続された第１パッド電極と、前記第２配線層に接続された第２パッド電極と、前記第３配線層に接続された第３パッド電極とを含む（ｎ＋１）個の前記パッド電極と、を有する。

本発明によれば、比較的簡単な配線構造で、複数の半導体積層体を個別に制御が可能な発光装置を提供することができる。

本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。図１に示す発光装置における発光素子の模式平面図である。図２のIII-III線における模式断面図である。図２のIＶ-IＶ線における模式断面図である。図２のＶ-Ｖ線における模式断面図である。図２に示す発光素子における第１半導体積層体および第２半導体積層体の模式平面図である。図６に示す構成に反射膜を追加した模式平面図である。本発明の他の実施形態の発光装置における主な要素の配置関係を示す模式平面図である。本発明のさらに他の実施形態の発光装置における主な要素の配置関係を示す模式平面図である。図２に示す発光素子の要素の他の配置関係を表す模式平面図である。本発明のさらに他の実施形態の発光装置における主な要素の配置関係を示す模式断面図である。

以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。

図１は、本発明の一実施形態の発光装置１における主な要素の配置関係を示す模式平面図である。

発光装置１は、回路基板１００と、回路基板１００上に実装された発光素子２０とを有する。発光素子２０は、基板１０と、ｎ（ｎは２以上の自然数）個の半導体積層体と、（ｎ＋１）個の配線層と、（ｎ＋１）個のパッド電極とを有する。図１は、ｎが２である発光装置の例であり、発光素子２０は、２個の半導体積層体（第１半導体積層体２１および第２半導体積層体２２）と、３個の配線層（第１配線層４１、第２配線層４２、および第３配線層４３）と、３個のパッド電極（第１パッド電極５１、第２パッド電極５２、および第３パッド電極５３）とを有する。

発光素子２０の基板１０は、回路基板１００上に設けられている。第１半導体積層体２１、第２半導体積層体２２、第１配線層４１、第２配線層４２、第３配線層４３、第１パッド電極５１、第２パッド電極５２、および第３パッド電極５３は、基板１０上に設けられている。

基板１０は、第１方向Ｘに沿う第１辺１１と、第１方向Ｘに沿う第２辺１２とを有する。第１辺１１から第２辺１２に向かう第２方向Ｙは、第１方向Ｘと直交する。第１方向Ｘに沿う辺とは、第１方向Ｘに平行な部分を含む辺である。第２方向Ｙに沿う辺とは、第２方向Ｙに平行な部分を含む辺である。

第１半導体積層体２１と第２半導体積層体２２は、基板１０上で互いに分離し、電気的に絶縁されている。図１に示す上面視において、第１半導体積層体２１は、基板１０の第１辺１１と第２半導体積層体２２との間に設けられている。また、第２半導体積層体２２は、第１半導体積層体２１と基板１０の第２辺１２との間に設けられている。

次に、発光素子２０について説明する。
図２は、発光素子２０の模式平面図である。図３は、図２のIII-III線における模式断面図である。図４は、図２のIＶ-IＶ線における模式断面図である。図５は、図２のＶ-Ｖ線における模式断面図である。

以下の説明では、第１導電型をｎ型、第２導電型をｐ型として説明する。なお、第１導電型がｐ型、第２導電型がｎ型であってもよい。

図４および図５に示すように、第１半導体積層体２１は、ｎ型の第１半導体層２１ｎと、発光層２１ａと、ｐ型の第２半導体層２１ｐとを有する。発光層２１ａは、第３方向Ｚにおいて、第１半導体層２１ｎと第２半導体層２１ｐとの間に設けられている。第３方向Ｚは、第１方向Ｘおよび第２方向Ｙに直交する。

図３および図５に示すように、第２半導体積層体２２は、ｎ型の第１半導体層２２ｎと、発光層２２ａと、ｐ型の第２半導体層２２ｐとを有する。発光層２２ａは、第３方向Ｚにおいて、第１半導体層２２ｎと第２半導体層２２ｐとの間に設けられている。

図６は、第１半導体積層体２１および第２半導体積層体２２の模式平面図である。

第１半導体積層体２１の第１半導体層２１ｎは、複数の島状の導通部１５ａを有する。導通部１５ａには、発光層２１ａおよび第２半導体層２１ｐが設けられていない。図６に示す平面視において、導通部１５ａの周囲は、第２半導体層２１ｐにより囲われている。

第２半導体積層体２２の第１半導体層２２ｎは、複数の島状の導通部１５ｂを有する。導通部１５ｂには、発光層２２ａおよび第２半導体層２２ｐが設けられていない。図６に示す平面視において、導通部１５ｂの周囲は、第２半導体層２２ｐにより囲われている。

図７は、図６に示す構成に反射膜３３を追加した模式平面図である。

第１半導体積層体２１において、第２半導体層２１ｐの表面に、反射膜３３が設けられている。第２半導体積層体２２において、第２半導体層２２ｐの表面に、反射膜３３が設けられている。反射膜３３は、発光層２１ａおよび発光層２２ａが発する光に対する反射性を有し、例えばＡｇまたはＡｌを含む。また、反射膜３３は導電性を有する。反射膜３３は、導通部１５ａおよび導通部１５ｂが設けられた部分と重なる領域に複数の開口部を有し、導通部１５ａおよび導通部１５ｂは、反射膜３３から露出している。

図３および図５に示すように、第２半導体層２２ｐの表面および反射膜３３の表面に絶縁膜９１が設けられている。図４および図５に示すように、第２半導体層２１ｐの表面および反射膜３３に絶縁膜９１が設けられている。

図３に示すように、絶縁膜９１の表面、第２半導体層２２ｐの側面、発光層２２ａの側面、および導通部１５ｂの一部に、絶縁膜９２が設けられている。図４に示すように、絶縁膜９１の表面、第２半導体層２１ｐの側面、発光層２１ａの側面、および導通部１５ａの一部に、絶縁膜９２が設けられている。

図４に示すように、第１半導体積層体２１上（図４においては第１半導体積層体２１の下側の面）には、第１電極３１ａと第２電極３２ａが設けられている。第１電極３１ａは、絶縁膜９２から露出した第１半導体積層体２１の第１半導体層２１ｎの導通部１５ａに接続している。第２電極３２ａは、第２半導体層２１ｐ上に設けられ、絶縁膜９１、９２から露出した反射膜３３の一部に接続している。

第１電極３１ａは、導通部１５ａを介して、第１半導体積層体２１の第１半導体層２１ｎと電気的に接続されている。第２電極３２ａは、反射膜３３を介して、第１半導体積層体２１の第２半導体層２１ｐと電気的に接続されている。

図３に示すように、第２半導体積層体２２上（図３においては第２半導体積層体２２の下側の面）には、第１電極３１ｂと第２電極３２ｂが設けられている。第１電極３１ｂは、絶縁膜９２から露出した第２半導体積層体２２の第１半導体層２２ｎの導通部１５ｂに接続している。第２電極３２ｂは、第２半導体層２１ｐ上に設けられ、絶縁膜９１、９２から露出した反射膜３３の一部に接続している。

第１電極３１ｂは、導通部１５ｂを介して、第２半導体積層体２２の第１半導体層２２ｎと電気的に接続されている。第２電極３２ｂは、反射膜３３を介して、第２半導体積層体２２の第２半導体層２２ｐと電気的に接続されている。

第１電極３１ａ、第２電極３２ａ、第１電極３１ｂ、および第２電極３２ｂは、相互に分離し、電気的に絶縁されている。

図４に示すように、第３方向Ｚにおいて、基板１０と第１半導体積層体２１との間に、第１配線層４１、第２配線層４２、および第３配線層４３が設けられている。第１電極３１ａおよび第２電極３２ａの表面に絶縁膜９３が設けられ、その絶縁膜９３上（図４においては絶縁膜９３の下側の面）に第１配線層４１、第２配線層４２、および第３配線層４３が設けられている。

第１配線層４１は、絶縁膜９３から露出した第１電極３１ａに接続する第１接続部４１ｎを有する。第１配線層４１は、第２電極３２ａには接続されていない。第２配線層４２は、絶縁膜９３から露出した第２電極３２ａに接続する第２接続部４２ｐを有する。第２配線層４２は、第１電極３１ａには接続されていない。第３配線層４３は、第１電極３１ａおよび第２電極３２ａに接続されていない。

図３に示すように、第３方向Ｚにおいて、基板１０と第２半導体積層体２２との間に、第２配線層４２、および第３配線層４３が設けられている。第１電極３１ｂおよび第２電極３２ｂの表面に絶縁膜９３が設けられ、その絶縁膜９３上（図３においては絶縁膜９３の下側の面）に第２配線層４２および第３配線層４３が設けられている。

第２配線層４２は、絶縁膜９３から露出した第１電極３１ｂに接続する第３接続部４２ｎを有する。第２配線層４２は、第２電極３２ｂには接続されていない。第３配線層４３は、絶縁膜９３から露出した第２電極３２ｂに接続する第４接続部４３ｐを有する。第３配線層４３は、第１電極３１ｂには接続されていない。

第１配線層４１は、第１電極３１ａを介して第１半導体積層体２１の第１半導体層２１ｎと電気的に接続されている。第２配線層４２は、第２電極３２ａを介して第１半導体積層体２１の第２半導体層２１ｐと電気的に接続されるとともに、第１電極３１ｂを介して第２半導体積層体２２の第１半導体層２２ｎと電気的に接続されている。第３配線層４３は、第２電極３２ｂを介して第２半導体積層体２２の第２半導体層２２ｐと電気的に接続されている。

図２に示すように、第１配線層４１は第１パッド接続部４１ａを有し、第２配線層４２は第２パッド接続部４２ａを有し、第３配線層４３は第３パッド接続部４３ａを有する。第１パッド接続部４１ａ、第２パッド接続部４２ａ、および第３パッド接続部４３ａは、図２に示す上面視において、基板１０の第１辺１１と、第１半導体積層体２１との間に位置する。第１パッド接続部４１ａ、第２パッド接続部４２ａ、および第３パッド接続部４３ａは、第３方向Ｚにおいて、第１半導体積層体２１および第２半導体積層体２２に重ならない。

第１パッド接続部４１ａ上には第１パッド電極５１が設けられている。第２パッド接続部４２ａ上には第２パッド電極５２が設けられている。第３パッド接続部４３ａ上には第３パッド電極５３が設けられている。

図２に示すように、第２配線層４２の第１方向Ｘにおける幅は、第１半導体積層体２１に設けられている部分よりも第２半導体積層体２２に設けられている部分の方が広くなっている。第２配線層４２の一部は、第２方向Ｙにおいて、第１配線層４１が設けられた領域と隣り合っており、図３に示すように、その第２配線層４２の一部は第１電極３１ｂと電気的に接続されている。第２配線層４２を第２半導体積層体２２のより広い範囲に設け第１電極３１ｂとの導通部を設けることで、第２半導体積層体２２に対してより広い範囲に電流を拡散させ輝度ムラを低減することできる。

図３～５に示すように、第１配線層４１、第２配線層４２、および第３配線層４３の表面に絶縁膜９４が設けられている。この絶縁膜９４上の構造体が、接合層３４によって基板１０に接合されている。接合層３４は、例えば、Ａｕ－Ｓｎ、Ｃｕ－Ｓｎなどのはんだ材料やめっき法などにより形成した金属層である。

第１半導体積層体２１の第１半導体層２１ｎの上面１６ａ、および第２半導体積層体２２の第１半導体層２２ｎの上面１６ｂは凹凸形状を有し、それら上面１６ａ、１６ｂに絶縁膜９５が設けられている。絶縁膜９５の表面にも上面１６ａ、１６ｂに対応した凹凸形状が形成されている。絶縁膜９５は、第１半導体積層体２１の側面および第２半導体積層体２２の側面も覆っている。

図１に示すように、回路基板１００上には、第１給電端子６１、第２給電端子６２、および第３給電端子６３が設けられている。第１給電端子６１は、導電部材７１によって、第１パッド電極５１と電気的に接続されている。第２給電端子６２は、導電部材７１によって、第２パッド電極５２と電気的に接続されている。第３給電端子６３は、導電部材７１によって、第３パッド電極５３と電気的に接続されている。導電部材７１は、例えば金属ワイヤである。または、導電部材７１は、回路基板１００上に形成された導体パターンであってもよい。

回路基板１００上には、発光素子２０の他に制御素子２００が実装されている。制御素子２００は、発光素子２０の駆動を制御する。制御素子２００は、導電部材７２によって、第１給電端子６１、第２給電端子６２、および第３給電端子６３と電気的に接続されている。導電部材７２は、例えば金属ワイヤである。または、導電部材７２は、回路基板１００上に形成された導体パターンであってもよい。

第１半導体積層体２１と第２半導体積層体２２は、第１給電端子６１と第３給電端子６３との間で直列に接続されている。

第１給電端子６１、第２給電端子６２、および第３給電端子６３のうちの任意の２つの給電端子間に電位差を与え電流を供給することで、第１半導体積層体２１の発光層２１ａと第２半導体積層体２２の発光層２２ａのうちのいずれか一方または両方を発光させることができる。

第３給電端子６３に第１電位を、第１給電端子６１に第１電位より低い第２電位を与え、第２給電端子６２の電位をフローティングにする。このような制御により、電流が第３給電端子６３から、第３パッド電極５３、第３配線層４３、第２半導体積層体２２の発光層２２ａ、第２配線層４２、第１半導体積層体２１の発光層２１ａ、第１配線層４１、および第１パッド電極５１を通じて、第１給電端子６１へと流れる。これにより、第１半導体積層体２１の発光層２１ａと第２半導体積層体２２の発光層２２ａが同時に発光する。

発光層２１ａが発する光は主に第１半導体積層体２１の上面１６ａから外部に取り出される。発光層２２ａが発する光は主に第２半導体積層体２２の上面１６ｂから外部に取り出される。

第２給電端子６２に第１電位を、第１給電端子６１に第１電位より低い第２電位を与え、第３給電端子６３の電位をフローティングにする。このような制御により、電流が第２給電端子６２から、第２パッド電極５２、第２配線層４２、第１半導体積層体２１の発光層２１ａ、第１配線層４１、および第１パッド電極５１を通じて、第１給電端子６１へと流れる。これにより、第１半導体積層体２１の発光層２１ａが発光する。第２半導体積層体２２の発光層２２ａには電流が供給されず、第２半導体積層体２２の発光層２２ａは発光しない。

第３給電端子６３に第１電位を、第２給電端子６２に第１電位より低い第２電位を与え、第１給電端子６１の電位をフローティングにする。このような制御により、電流が第３給電端子６３から、第３パッド電極５３、第３配線層４３、第２半導体積層体２２の発光層２２ａ、第２配線層４２、および第２パッド電極５２を通じて、第２給電端子６２へと流れる。これにより、第２半導体積層体２２の発光層２２ａが発光する。第１半導体積層体２１の発光層２１ａには電流が供給されず、第１半導体積層体２１の発光層２１ａは発光しない。

本実施形態によれば、２つの半導体積層体２１、２２に対して、半導体積層体２１、２２の数よりも１つ多い３つの配線層４１、４２、４３を用いるという簡単な配線構造で、複数の半導体積層体２１、２２の個別発光や同時発光の制御が可能となる。例えば、それぞれの半導体積層体２１、２２ごとにアノード側とカソード側の一対の配線層を設ける場合に比較して配線構造を簡素化することができる。

第１半導体積層体２１と第２半導体積層体２２とは、これらを支持する同じ基板１０上に設けられた第２配線層４２を通じて電気的に接続されている。このような構造は、１つの発光素子２０内で第１半導体積層体２１と第２半導体積層体２２を近接させることができる。そのため、１つずつ個片化された２つの発光素子をそれぞれ回路基板１００に実装するよりも、回路基板１００上における発光素子２０の実装スペースを小さくでき小型化が可能である。

第１パッド電極５１、第２パッド電極５２、および第３パッド電極５３は、図１および図２に示す上面視において、基板１０の第１辺１１と第１半導体積層体２１との間に配置されている。このような構造は、例えば半導体積層体２１、２２を挟むように複数のパッド電極を配置した参考例に比べて、発光面積は参考例と同じでありながら、発光素子２０全体の平面サイズを参考例よりも縮小することができる。また、発光素子２０全体の平面サイズを同じとする場合には、パッド電極を配置するスペースを減らすことができるので参考例に比べて発光面積を拡大することができる。さらに、第１辺１１側にすべてのパッド電極を配置することで、複数の給電端子および制御素子２００を第１辺側に配置させることでき、回路基板１００上における部材の配置を簡素化できる。

図１に示すように、第１配線層４１、第２配線層４２、および第３配線層４３は第１方向Ｘに配列され、第１配線層４１と第３配線層４３との間に第２配線層４２が位置する。第１パッド電極５１、第２パッド電極５２、および第３パッド電極５３は第１方向Ｘに配列され、第１パッド電極５１と第３パッド電極５３との間に第２パッド電極５２が位置する。第１給電端子６１、第２給電端子６２、および第３給電端子６３は第１方向Ｘに配列され、第１給電端子６１と第３給電端子６３との間に第２給電端子６２が位置する。

このような配置関係により、第１半導体積層体２１と第２半導体積層体２２に対する配線構造をより簡素化しつつ個別制御を行うことができる。

図８は、複数の発光素子２０を有する発光装置２における主な要素の配置関係を示す模式平面図である。

複数の発光素子２０は、回路基板１００上に実装され、第１方向Ｘに沿って配列されている。それぞれの発光素子２０は、前述した図２～図７に示す構造を有する。それぞれの発光素子２０には、第１パッド電極５１、第２パッド電極５２、および第３パッド電極５３が設けられている。

回路基板１００上には、第１パッド電極５１と電気的に接続された給電端子６１、第２パッド電極５２と電気的に接続された給電端子６２、第３パッド電極５３と電気的に接続された給電端子６３、および第１パッド電極５１と第３パッド電極５３とに電気的に接続された給電端子６４が設けられている。また、回路基板１００上には制御素子２００が実装され、制御素子２００は導電部材７２を介して給電端子６１、６２、６３、６４と電気的に接続されている。

複数の給電端子６１、６２、６３、６４は第１方向Ｘに沿って配列され、一方の端（左端）には給電端子６１が配置され、他方の端（右端）には給電端子６３が配置されている。第１方向Ｘの一方の端（左端）に配置された発光素子２０の第１パッド電極５１は左端の給電端子６１と接続され、他方の端（右端）に配置された発光素子２０の第３パッド電極５３は右端の給電端子６３と接続されている。

それぞれの発光素子２０の第２パッド電極５２は、給電端子６２と接続されている。第１方向Ｘで隣り合う２つの発光素子２０のうちの一方の発光素子の第３パッド電極５３と、他方の発光素子の第１パッド電極５１とは同じ給電端子６４に接続されている。すなわち、第１方向Ｘで隣り合う２つの発光素子２０のうちの一方の発光素子の第２半導体積層体２２の第２半導体層２２ｐと、他方の発光素子の第１半導体積層体２１の第１半導体層２１ｎとが、一方の発光素子の第３配線層４３、給電端子６４、および他方の発光素子の第１配線層４１を介して電気的に接続されている。

第１方向Ｘで隣り合う２つの発光素子２０の間で給電端子６４を共通化することで、給電端子の数、給電端子と制御素子２００とを接続する導電部材７２の数、および制御素子２００の端子の数を低減できる。さらに、複数の発光素子２０が複数の配線層と複数の給電端子により直列に接続された状態となるため、制御素子２００による個別制御をより簡素化できる。

すべての発光素子２０のパッド電極５１、５２、５３を、それぞれの発光素子２０の基板１０の第１辺１１と第１半導体積層体２１との間に配置する。これにより、複数の発光素子２０の複数の半導体積層体２１、２２を互いに密集させて配置することができ、輝度ムラの少ない広い発光領域の形成が可能となる。

複数の発光素子２０の複数の半導体積層体２１、２２は、複数の配線層４１、４２、４３及び複数の給電端子６１、６２、６３、６４により直列接続されている。以下、図８を参照しながら、複数の給電端子６１、６２、６３、６４のうちの任意の２つの給電端子間に電位差を与えることで、各発光素子２０における半導体積層体２１、２２のうちの任意の半導体積層体の発光層を発光させる例を説明する。

図８において、右端に配置された給電端子６３に第１電位を、左端に配置された給電端子６１に第１電位より低い第２電位を与え、他の給電端子の電位をフローティングにすることで、複数の発光素子２０のすべての半導体積層体２１、２２の発光層２１ａ、２２ａに電流が供給され、複数の発光素子２０のすべての発光層２１ａ、２２ａを同時発光させることができる。

図８において、左端に配置された給電端子６１と、その給電端子６１の隣に配置された給電端子６２との間を導通させることで、左端の発光素子２０の第１半導体積層体２１の発光層２１ａを発光させることができる。

図８において、左端に配置された発光素子２０の第２パッド電極５２と接続された給電端子６２と、その給電端子６２の隣に配置された給電端子６４との間を導通させることで、左端の発光素子２０の第２半導体積層体２２の発光層２２ａを発光させることができる。

図８において、右端の給電端子６３と、その給電端子６３の隣に配置された給電端子６２との間を導通させることで、右端の発光素子２０の第２半導体積層体２２の発光層２２ａを発光させることができる。

図８において、右端に配置された発光素子２０の第２パッド電極５２と接続された給電端子６２と、その給電端子６２の隣に配置された給電端子６４との間を導通させることで、右端の発光素子２０の第１半導体積層体２１の発光層２１ａを発光させることができる。

図８において、両端の発光素子２０の間に配置された複数の発光素子２０については、各発光素子２０の第１パッド電極５１と接続された給電端子６４と、各発光素子２０の第２パッド電極５２と接続された給電端子６２との間を導通させる。これにより、各発光素子２０の第１半導体積層体２１の発光層２１ａを発光させることができる。また、各発光素子２０の第３パッド電極５３と接続された給電端子６４と、各発光素子２０の第２パッド電極５２と接続された給電端子６２との間を導通させる。これにより、各発光素子２０の第２半導体積層体２２の発光層２２ａを発光させることができる。

第１方向Ｘにおいて離れて配置された任意の２つの給電端子の間に電位差を与え電流を供給することで、それら２つの給電端子の間に直列接続された複数の半導体積層体２１、２２の発光層２１ａ、２２ａを発光させることができる。

図８において、例えば、左端に配置された給電端子６１と、左から２番目に位置する発光素子２０の第２パッド電極５２と接続された給電端子６２との間を導通させる。これにより、左端の発光素子２０の第１半導体積層体２１の発光層２１ａ、第２半導体積層体２２の発光層２２ａ、および左から２番目に位置する発光素子２０の第１半導体積層体２１の発光層２１ａを発光させることができる。

図８において、例えば、左から３番目に位置する発光素子２０の第２パッド電極５２と接続された給電端子６２と、左から５番目に位置する発光素子２０の第２パッド電極５２と接続された給電端子６２との間を導通させる。これにより、左から３番目に位置する発光素子２０の第２半導体積層体２２の発光層２２ａ、左から４番目に位置する発光素子２０の第１半導体積層体２１の発光層２１ａ、第２半導体積層体２２の発光層２２ａ、および左から５番目に位置する発光素子２０の第１半導体積層体２１の発光層２１ａを発光させることができる。

１つの発光素子２０に含まれる複数の半導体積層体の数は２つに限らず、３つ以上であってもよい。１つの発光素子２０に含まれる半導体積層体が３つ以上であっても、半導体積層体の数をｎとすると、１つの発光素子２０に含まれる配線層の数はｎ＋１となり、１つの発光素子２０に含まれるパッド電極の数はｎ＋１となる。

図９は、例えば、３つの半導体積層体２１、２２、２３、４つの配線層４１、４２、４３、４４、および４つのパッド電極５１、５２、５３、５４を含む発光素子を有する発光装置における主な要素の配置関係を示す模式平面図である。

図９に示す構成は、図１に示す構成に比べて、第３半導体積層体２３、第４配線層４４、第４パッド電極５４、および第４給電端子６４をさらに有する。

第３半導体積層体２３は、第１半導体積層体２１および第２半導体積層体２２と同様の構成を有し、ｎ型の第１半導体層と、ｐ型の第２半導体層と、第１半導体層と第２半導体層との間に設けられた発光層とを有する。

図９に示す上面視において、第３半導体積層体２３は、第２半導体積層体２２と、基板１０の第２辺１２との間に設けられている。第３半導体積層体２３は、第２半導体積層体２２に対して分離している。

図９に示す第３配線層４３は、第２半導体積層体２２の第２半導体層２２ｐに加えてさらに第３半導体積層体２３の第１半導体層に接続されている。第１配線層４１と同様に、第３配線層４３は、第３半導体積層体２３の第１半導体層の島状の導通部に接続する第１電極を介して、第３半導体積層体２３の第１半導体層に電気的に接続されている。

第４配線層４４は、第３半導体積層体２３の第２半導体層に接続されている。第４配線層４４は、図１に示す第３配線層４３と同様に、第２電極および反射膜３３を介して、第３半導体積層体２３の第２半導体層に電気的に接続されている。

第４配線層４４における、基板１０の第１辺１１と第１半導体積層体２１との間の部分に、第４パッド電極５４が設けられている。第４パッド電極５４は、導電部材７１を介して第４給電端子６４と電気的に接続されている。第４給電端子６４は、導電部材７２を介して制御素子２００と電気的に接続されている。

第１半導体積層体２１、第２半導体積層体２２、および第３半導体積層体２３は、第１給電端子６１と第４給電端子６４との間で直列に接続されている。

第１給電端子６１、第２給電端子６２、第３給電端子６３、および第４給電端子６４のうちの任意の２つの給電端子間に電位差を与え電流を供給することで、第１半導体積層体２１の発光層２１ａ、第２半導体積層体２２の発光層２２ａ、および第３半導体積層体２３の発光層のうちのいずれか１つ、または２つ、またはすべてを発光させることができる。

第４給電端子６４に第１電位を、第１給電端子６１に第１電位より低い第２電位を与え、第２給電端子６２の電位および第３給電端子６３の電位をフローティングにすることで、第１半導体積層体２１の発光層２１ａ、第２半導体積層体２２の発光層２２ａ、および第３半導体積層体２３の発光層が同時に発光する。

第２給電端子６２に第１電位を、第１給電端子６１に第１電位より低い第２電位を与え、第３給電端子６３および第４給電端子６４の電位をフローティングにすることで、第１半導体積層体２１の発光層２１ａが発光する。第２半導体積層体２２の発光層２２ａおよび第３半導体積層体２３の発光層は発光しない。

第３給電端子６３に第１電位を、第２給電端子６２に第１電位より低い第２電位を与え、第１給電端子６１および第４給電端子６４の電位をフローティングにすることで、第２半導体積層体２２の発光層２２ａが発光する。第１半導体積層体２１の発光層２１ａおよび第３半導体積層体２３の発光層は発光しない。

第４給電端子６４に第１電位を、第３給電端子６３に第１電位より低い第２電位を与え、第１給電端子６１および第２給電端子６２の電位をフローティングにすることで、第３半導体積層体２３の発光層が発光する。第１半導体積層体２１の発光層２１ａおよび第２半導体積層体２２の発光層２２ａは発光しない。

第３給電端子６３に第１電位を、第１給電端子６１に第１電位より低い第２電位を与え、第２給電端子６２および第４給電端子６４の電位をフローティングにすることで、第２半導体積層体２２の発光層２２ａおよび第１半導体積層体２１の発光層２１ａが発光する。第３半導体積層体２３の発光層は発光しない。

第４給電端子６４に第１電位を、第２給電端子６２に第１電位より低い第２電位を与え、第１給電端子６１および第３給電端子６３の電位をフローティングにすることで、第３半導体積層体２３の発光層および第２半導体積層体２２の発光層２２ａが発光する。第１半導体積層体２１の発光層２１ａは発光しない。

図１０は、図２に示す発光素子２０の要素の他の配置関係を表す模式平面図である。

第１配線層４１は、第２電極３２ａに接続する接続部４１ｐを有し、第２電極３２ａおよび反射膜３３を介して、第１半導体積層体２１の第２半導体層２１ｐと電気的に接続されている。

第２配線層４２は、第１電極３１ａに接続する接続部４２ｎを有し、第１電極３１ａおよび導通部１５ａを介して、第１半導体積層体２１の第１半導体層２１ｎと電気的に接続されている。また、第２配線層４２は、第２電極３２ｂに接続する接続部４２ｐを有し、第２電極３２ｂおよび反射膜３３を介して、第２半導体積層体２２の第２半導体層２２ｐと電気的に接続されている。

第３配線層４３は、第１電極３１ｂに接続する接続部４３ｎを有し、第１電極３１ｂおよび導通部１５ｂを介して、第２半導体積層体２２の第１半導体層２２ｎと電気的に接続されている。

図１０に示す構成において発光層２１ａ、２２ａに順方向電流を供給するために任意の２つの給電端子に与える電位の高低は、図２に示す構成とは逆になる。

図１１は、図５に示す発光素子２０の要素の他の配置関係を表す模式断面図である。

絶縁膜９４の表面に第３電極１３３が設けられている。第３電極１３３は接合層３４に接している。絶縁膜９４の一部に開口部が設けられ、第３電極１３３は、その開口部で第１半導体積層体２１に設けられた第２配線層４２、第２半導体積層体２２に設けられた第２配線層４２、および第２パッド電極５２の直下に位置する第２配線層４２と電気的に接続されている。第２配線層４２による導通経路と第３電極１３３による導通経路を設けることで順方向電圧を低減することができる。

以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

１…発光装置、２…発光装置、１０…基板、１１…第１辺、１２…第２辺、２０…発光素子、２１…第１半導体積層体、２１ｎ…第１半導体層、２１ｐ…第２半導体層、２１ａ…発光層、２２…第２半導体積層体、２２ｎ…第１半導体層、２２ｐ…第２半導体層、２２ａ…発光層、３１ａ…第１電極、３１ｂ…第１電極、３２ａ…第２電極、３２ｂ…第２電極、３３…反射膜、４１…第１配線層、４２…第２配線層、４３…第３配線層、５１…第１パッド電極、５２…第２パッド電極、５３…第３パッド電極、６１…第１給電端子、６２…第２給電端子、６３…第３給電端子、１００…回路基板、１３３…第３電極、２００…制御素子

Claims

回路基板と、前記回路基板上に実装された発光素子と、を備える発光装置であって、
前記発光素子は、
前記回路基板上に設けられ、第１方向に沿う第１辺と、前記第１方向に沿う第２辺とを有する基板であって、前記第１辺から前記第２辺に向かう第２方向は前記第１方向と直交する、前記基板と、
前記基板上に設けられ、それぞれが電気的に絶縁された第１半導体積層体および第２半導体積層体を含むｎ（ｎは２以上の自然数）個の半導体積層体であって、それぞれの前記半導体積層体は、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層とを有し、上面視において、前記第１半導体積層体は前記第１辺と前記第２半導体積層体との間に設けられ、前記第２半導体積層体は前記第１半導体積層体と前記第２辺との間に設けられたｎ個の前記半導体積層体と、
前記第１半導体積層体の前記第１半導体層に接続された第１配線層と、前記第１半導体積層体の前記第２半導体層と、前記第２半導体積層体の前記第１半導体層とに接続された第２配線層と、前記第２半導体積層体の前記第２半導体層に接続された第３配線層とを少なくとも含む（ｎ＋１）個の配線層と、
前記第１辺と前記第１半導体積層体との間に設けられた（ｎ＋１）個のパッド電極であって、前記第１配線層に接続された第１パッド電極と、前記第２配線層に接続された第２パッド電極と、前記第３配線層に接続された第３パッド電極とを含む（ｎ＋１）個の前記パッド電極と、
を有する発光装置。
前記回路基板は、前記第１パッド電極と接続された第１給電端子と、前記第２パッド電極と接続された第２給電端子と、前記第３パッド電極と接続された第３給電端子とを含む給電端子を有する請求項１記載の発光装置。
前記第１パッド電極、前記第２パッド電極、および前記第３パッド電極は前記第１方向に配列され、前記第１パッド電極と前記第３パッド電極との間に前記第２パッド電極が位置する請求項２記載の発光装置。
前記第１配線層、前記第２配線層、および前記第３配線層は前記第１方向に配列され、前記第１配線層と前記第３配線層との間に前記第２配線層が位置する請求項２または３に記載の発光装置。
複数の前記発光素子は前記第１方向に沿って配列され、
前記回路基板は、それぞれの前記発光素子のそれぞれの前記第１パッド電極、前記第２パッド電極、および前記第３パッド電極と接続された複数の給電端子を有し、
前記第１方向で隣り合う２つの前記発光素子のうちの一方の前記発光素子の前記第３パッド電極と、他方の発光素子の前記第１パッド電極とは同じ給電端子に接続されている請求項１記載の発光装置。
前記複数の発光素子の前記複数の半導体積層体は、前記複数の配線層及び前記複数の給電端子により直列接続されている請求項５記載の発光装置。
前記回路基板上に実装された制御素子をさらに備え、
前記第１給電端子、前記第２給電端子、および前記第３給電端子のそれぞれは前記制御素子と接続されている請求項２記載の発光装置。
前記回路基板上に実装された制御素子をさらに備え、
前記複数の給電端子のそれぞれは前記制御素子と接続されている請求項５記載の発光装置。
前記発光素子は、それぞれの前記半導体積層体上に設けられた、前記第１半導体層と接続された第１電極と、前記第２半導体層と接続された第２電極とを有し、
前記第１配線層は、前記第１半導体積層体の前記第１電極に接続され、
前記第２配線層は、前記第１半導体積層体の前記第１電極及び前記第２半導体積層体の前記第２電極に接続され、
前記第３配線層は、前記第２半導体積層体の前記第２電極に接続されている請求項１～８のいずれか１つに記載の発光装置。