JP2021019154A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2021019154A
JP2021019154A JP2019135499A JP2019135499A JP2021019154A JP 2021019154 A JP2021019154 A JP 2021019154A JP 2019135499 A JP2019135499 A JP 2019135499A JP 2019135499 A JP2019135499 A JP 2019135499A JP 2021019154 A JP2021019154 A JP 2021019154A
Authority
JP
Japan
Prior art keywords
pad electrode
conductive
light emitting
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019135499A
Other languages
English (en)
Other versions
JP7011185B2 (ja
Inventor
直人 古波
Naoto Furuha
直人 古波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2019135499A priority Critical patent/JP7011185B2/ja
Priority to US16/927,256 priority patent/US11374151B2/en
Publication of JP2021019154A publication Critical patent/JP2021019154A/ja
Application granted granted Critical
Publication of JP7011185B2 publication Critical patent/JP7011185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

【課題】直列接続して配置された複数の発光素子を有する発光装置における輝度分布のムラを抑制すること。【解決手段】第１半導体積層体の第２半導体層は第２導電層と接する複数の島状の導通部を有する。第１半導体積層体は、第１方向に沿う第１辺と、第１辺と第２半導体積層体との間に設けられ、第１方向に沿う第２辺と、第２方向に沿う第３辺と、第３辺と第２パッド電極との間に設けられ、第２方向に沿う第４辺とを有する。第１辺と第４辺とがなす第１角の周辺に位置する第１領域に設けられた導通部の密度は、第１辺と第３辺とがなす第２角の周辺に位置する第２領域、第２辺と第３辺とがなす第３角の周辺に位置する第３領域、および第２辺と第４辺とがなす第４角の周辺に位置する第４領域に設けられた導通部の密度よりも高い。【選択図】図１

Description

本発明は、発光装置に関する。
例えば特許文献１には、基板上に複数の半導体発光素子が直列接続して配置された半導体発光素子アレイが開示されている。このような半導体発光素子アレイにおいて隣り合う２つの発光素子のうちの一方の発光素子から他方の発光素子に電流が流れる場合、電極の配置などによっては電流密度が相対的に低くなる領域が生じやすく、これは輝度分布のムラにつながり得る。
特開２０１３−５５１８６号公報
本発明は、直列接続して配置された複数の発光素子を有する発光装置における輝度分布のムラを抑制することを目的とする。
本発明の一態様によれば、発光装置は、第１パッド電極と、前記第１パッド電極と離れて配置された第２パッド電極と、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有し、前記第１方向において前記第３パッド電極と前記第４パッド電極との間に設けられた第２半導体積層体と、前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、を備えている。前記第２半導体層は、前記第２導電層と接する複数の島状の導通部を有する。前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有する。前記導通部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域と、前記第１辺と前記第３辺とがなす第２角の周辺に位置する第２領域と、前記第２辺と前記第３辺とがなす第３角の周辺に位置する第３領域と、前記第２辺と前記第４辺とがなす第４角の周辺に位置する第４領域とにそれぞれ設けられている。前記第１領域に設けられた前記導通部の密度は、前記第２領域、前記第３領域、および前記第４領域に設けられた前記導通部の密度よりも高い。
また、本発明の他の一態様によれば、発光装置は、第１パッド電極と、前記第１パッド電極と離れて配置された第２パッド電極と、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有する第２半導体積層体と、前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、を備えている。前記第２半導体層は、前記第２導電層と接し、第１の直径を持つ複数の島状の第１導通部と、前記第２導電層と接し、前記第１の直径よりも大きい第２の直径を持つ複数の島状の第２導通部とを含む導通部を有する。前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有する。前記導通部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域と、前記第１辺と前記第３辺とがなす第２角の周辺に位置する第２領域と、前記第２辺と前記第３辺とがなす第３角の周辺に位置する第３領域と、前記第２辺と前記第４辺とがなす第４角の周辺に位置する第４領域とにそれぞれ設けられている。前記第１領域に設けられた前記第２導通部の密度は、前記第２領域、前記第３領域、および前記第４領域に設けられた前記第２導通部の密度よりも高い。
また、本発明のさらに他の一態様によれば、発光装置は、第１パッド電極と、前記第１パッド電極と離れて配置された第２パッド電極と、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有する第２半導体積層体と、前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、前記第１半導体層上に設けられた第１電極と、を備えている。前記第２半導体層は、前記第２導電層と接する複数の島状の導通部を有する。前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有する。前記第１電極は、前記第３辺の近傍から前記第４辺に向けて前記第１方向に沿って延び、前記第１導電層に接する複数の接続部を有する。前記複数の接続部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域に向けて延びる第１接続部と、前記第１接続部と前記第２辺との間に設けられ、前記第１接続部よりも前記第１方向の長さが短い第２接続部とを有する。
本発明によれば、直列接続して配置された複数の発光素子を有する発光装置における輝度分布のムラを抑制することができる。
本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 図１に示す発光装置の等価回路図である。 図１に示す発光装置における第１発光素子の模式平面図である。 図３のIＶ-IＶ線における模式断面図である。 第１発光素子における第１半導体積層体の模式平面図である。 図５のＶI-ＶI線における模式断面図である。 第１発光素子における主な要素の配置関係を示す模式平面図である。 第１発光素子における主な要素の配置関係を示す模式平面図である。 図１に示す発光装置における第２発光素子の模式平面図である。 図９のＸ-Ｘ線における模式断面図である。 図１に示す要素の配置関係の他の例を示す模式平面図である。 図１に示す要素の配置関係のさらに他の例を示す模式平面図である。 図１に示す要素の配置関係のさらに他の例を示す模式平面図である。 図１に示す要素の配置関係のさらに他の例を示す模式平面図である。 図１に示す要素の配置関係のさらに他の例を示す模式平面図である。 本発明の他の実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 図１６に示す発光装置の等価回路図である。 比較例の発光装置における電流の流れを説明するための模式平面図である。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。図２は、図１に示す発光装置の等価回路図である。
発光装置は、第１発光素子１と第２発光素子２とを有する。第１発光素子は、第１半導体積層体１０と、第１パッド電極１５と、第２パッド電極１６とを有する。第２発光素子２は、第２半導体積層体１１０と、第３パッド電極１８と、第４パッド電極１７とを有する。
図２に示すように、第１発光素子１は、第１パッド電極１５と、第２パッド電極１６、第４パッド電極１７とに接続されている。第２発光素子２は、第２パッド電極１６、第４パッド電極１７と第３パッド電極１８とに接続されている。第２パッド電極１６と第４パッド電極１７とは電気的に接続されており、第１発光素子１と第２発光素子２とは直列に接続されている。
図１に示すように、第１パッド電極１５と第２パッド電極１６とは互いに離れて配置されている。第１パッド電極１５から第２パッド電極１６に向かう方向を第１方向Ｙとする。第１半導体積層体１０は、第１方向Ｙにおいて、第１パッド電極１５と第２パッド電極１６との間に設けられている。
第３パッド電極１８は、第１方向Ｙに直交する第２方向Ｘにおいて、第１パッド電極１５に隣接する。第１パッド電極１５と第３パッド電極１８は、第２方向Ｘにおいて離れて配置されている。ここで、「直交」とは、特に他の言及がない限り、２つの方向における直線が９０°から±５°程度の範囲にある場合を含む。
第４パッド電極１７は、第１方向Ｙにおいて、第３パッド電極１８と離れて配置されている。第４パッド電極１７は、第２方向Ｘにおいて、第２パッド電極１６に隣接する。第２パッド電極１６と第４パッド電極１７とは、導電部材１９によって、電気的に接続されている。導電部材１９は、例えば金属ワイヤである。
第２半導体積層体１１０は、第１方向Ｙにおいて、第３パッド電極１８と第４パッド電極１７との間に設けられている。第１半導体積層体１０と第２半導体積層体１１０は、第２方向Ｘにおいて並んで配置されている。
第１半導体積層体１０の上面視形状は、例えば矩形状である。第１半導体積層体１０は、第１方向Ｙに沿う第１辺１１と、第１辺１１と第２半導体積層体１１０との間に設けられ、第１方向Ｙに沿う第２辺１２と、第２方向Ｘに沿う第３辺１３と、第３辺１３と第２パッド電極１６との間に設けられ、第２方向Ｘに沿う第４辺１４とを有する。第３辺１３は、第４辺１４と第１パッド電極１５との間に設けられている。
また、第１半導体積層体１０は、第１辺１１と第４辺１４とがなす第１角２１の周辺に位置する第１領域２５と、第１辺１１と第３辺１３とがなす第２角２２の周辺に位置する第２領域２６と、第２辺１２と第３辺１３とがなす第３角２３の周辺に位置する第３領域２７と、第２辺１２と第４辺１４とがなす第４角２４の周辺に位置する第４領域２８とを有する。
第２半導体積層体１１０の上面視形状は、例えば矩形状である。第２半導体積層体１１０は、第１方向Ｙに沿う第１辺１１１と、第１方向Ｙに沿う第２辺１１２と、第２方向Ｘに沿う第３辺１１３と、第２方向Ｘに沿う第４辺１１４とを有する。第３辺１１３は、第４辺１１４と第４パッド電極１７との間に設けられている。第４辺１１４は、第３辺１１３と第３パッド電極１８との間に設けられている。第１辺１１１は、第１半導体積層体１０の第２辺１２に隣接している。第１半導体積層体１０の第２辺１２と、第２半導体積層体１１０の第１辺１１１との間には、パッド電極は配置されていない。
図３は、第１発光素子１の模式平面図である。図４は、図３のIＶ-IＶ線における模式断面図である。
図４に示すように、第１発光素子１の第１半導体積層体１０は、基板２００の上に設けられている。基板２００には、例えば、シリコン基板を用いる。基板２００から第１半導体積層体１０に向かう方向を第３方向Ｚとする。第３方向Ｚは、第１方向Ｙおよび第２方向Ｘに直交する。
基板２００上には、第１導電層５０、第２導電層６０、第１パッド電極１５、および第２パッド電極１６が設けられている。第１導電層５０及び第２導電層６０には、例えば、Ａｌ、Ｔｉ、Ｐｔ、Ｎｉ及びＣｕよりなる群から選択された少なくとも１つを含む。第１導電層５０と第１半導体積層体１０との間、および第２導電層６０と第１半導体積層体１０との間には、絶縁層７２が部分的に設けられている。第１導電層５０と基板２００との間、および第２導電層６０と基板２００との間には、第１導電層５０および第２導電層６０の表面に形成された絶縁層７３が設けられている。
図５は、第１半導体積層体１０の模式平面図である。図６は、図５のＶI-ＶI線における模式断面図である。
以下の説明では、第１導電型をｐ型、第２導電型をｎ型として説明する。なお、第１導電型がｎ型、第２導電型がｐ型であってもよい。
第１半導体積層体１０は、ｐ型の第１半導体層１０ｐと、第１発光層１０ａと、ｎ型の第２半導体層１０ｎとを有する。第１発光層１０ａは、第３方向Ｚにおいて、第１半導体層１０ｐと第２半導体層１０ｎとの間に設けられている。図４に示すように、第１半導体層１０ｐは、第３方向Ｚにおいて、基板２００と第１発光層１０ａとの間に設けられている。第１半導体積層体１０には、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。
第２半導体層１０ｎは、複数の島状の導通部３１を有する。導通部３１には、第１半導体層１０ｐおよび第１発光層１０ａが設けられていない。導通部３１は、第２導電層６０と電気的に接続する部分である。
第１半導体積層体１０は、第１半導体層１０ｐ、第１発光層１０ａ、および第２半導体層１０ｎが積層された部分であるメサ部２０を有する。メサ部２０は、図５に示す平面視において導通部３１の周囲を囲んでいる。
メサ部２０の第１半導体層１０ｐの表面には、図４に示すように、第１電極４０が設けられている。第１電極４０は、第１半導体層１０ｐと電気的に接続している。第１電極４０は、例えば、Ａｇ及びＡｌよりなる群から選択された少なくとも１つを含む反射層を有する。第１電極４０は、反射層とＮｉ、Ｔｉ及びＰｔよりなる群から選択された少なくとも１つを含む金属層とを含む積層構造とすることもできる。第１電極４０は、例えば、ｐ形半導体層３０側から順にＡｇ、Ｎｉ、Ｔｉ、Ｐｔが積層された積層構造とすることができる。
第１半導体層１０ｐの表面の一部には、第１電極４０を覆うように、絶縁膜７１が設けられている。絶縁膜７１は第１電極４０上に開口部を有し、その開口部にて第１電極４０と第１導電層５０とが接続する。絶縁膜７１の開口部が設けられた領域に、第１電極４０と第１導電層５０とが接続する接続部４１が位置する。絶縁層７２が、メサ部２０の側面および絶縁膜７１を覆うように設けられている。絶縁膜７１、７２は、例えば、シリコン酸化膜やシリコン窒化膜である。
図７は、絶縁層７２と第１半導体積層体１０との配置関係を示す模式平面図である。
絶縁層７２は、第１方向Ｙにおいて、第１半導体積層体１０が位置する部分よりも延出して設けられている。絶縁層７２は、複数の第１開口７２ａと複数の第２開口７２ｂとを有する。第１開口７２ａには、第２半導体層１０ｎの導通部３１が位置する。第２開口７２ｂには、第１電極４０の接続部４１が位置する。絶縁層７２上には、第１導電層５０と第２導電層６０が設けられている。
図８は、基板２００上における第１導電層５０および第２導電層６０の配置関係を示す模式平面図である。
第１導電層５０は、第１部分５１と、第２部分５２とを有する。第１部分５１と第２部分５２とは、同じ材料（例えば金属材料）で一体に形成されている。
第１部分５１は、図４に示す絶縁層７２および絶縁膜７１の開口部を介して、第１電極４０の接続部４１に接続している。図７に示すように、第１方向Ｙに沿って延びる複数の接続部４１が、第２方向Ｘに並んで設けられている。図８に示すように、複数の接続部４１に対応して、複数の第１部分５１が設けられている。
第２部分５２は、第１方向Ｙにおいて、第１半導体積層体１０の外側に位置する。第１部分５１は、第２部分５２から、第１半導体積層体１０側に向かって第１方向Ｙに沿って延びている。複数の第１部分５１は、第２方向Ｘにおいて、互いに離間している。
第２導電層６０は、第１部分６１と、第２部分６２とを有する。第１部分６１と第２部分６２とは、同じ材料（例えば金属材料）で一体に形成されている。
図４に示すように、第１部分６１は、絶縁層７２の開口部を介して、第２半導体層１０ｎの導通部３１に接続している。第１部分６１は、複数の導通部３１とそれぞれ接続している。第２部分６２は、第１方向Ｙにおいて、第１半導体積層体１０の外側に位置する。
図８に示す平面視において、第１半導体積層体１０は、第１方向Ｙにおいて、第１導電層５０の第２部分５２と、第２導電層６０の第２部分６２との間に位置する。
図４に示すように、第１導電層５０の第２部分５２上には、第１パッド電極１５が設けられている。第２部分５２は第１パッド電極１５と電気的に接続している。第１パッド電極１５は、第１導電層５０の第２部分５２、第１部分５１、および第１電極４０を通じて、第１半導体層１０ｐと電気的に接続されている。第１パッド電極１５は、例えばＴｉ、Ｐｔ、およびＡｕよりなる群から選択された少なくとも１つを含む。第１パッド電極１５は、例えば、第１導電層５０側から順にＴｉ、Ｐｔ、Ａｕが積層された積層構造とすることができる。
第２導電層６０の第２部分６２上には、第２パッド電極１６が設けられている。第２部分６２は第２パッド電極１６と電気的に接続している。第２パッド電極１６は、第２導電層６０の第２部分６２および第１部分６１を通じて、第２半導体層１０ｎと電気的に接続されている。第２パッド電極１６は、上記下第１パッド電極１５と同様の材料を用いることができる。第２パッド電極１６は、例えば、前述した第１パッド電極１５と同様の金属材料を用いた構造とすることができる。
次に、第２発光素子２について説明する。
図９は、第２発光素子２の模式平面図である。図１０は、図９のＸ-Ｘ線における模式断面図である。
図１０に示すように、第２発光素子２の第２半導体積層体１１０は、基板２００の上に設けられている。第１発光素子１の第１半導体積層体１０と、第２発光素子２の第２半導体積層体１１０は、同じ基板２００の上に設けることができる。または、第１半導体積層体１０と第２半導体積層体１１０は、それぞれ別の基板の上に設けられてもよい。
第２発光素子２の基板２００上には、第３導電層１５０、第４導電層１６０、第３パッド電極１８、および第４パッド電極１７が設けられている。第３導電層１５０と第２半導体積層体１１０との間、および第４導電層１６０と第２半導体積層体１１０との間には、絶縁層１７２が部分的に設けられている。第３導電層１５０と基板２００との間、および第４導電層１６０と基板２００との間には、第３導電層１５０および第４導電層１６０の表面に形成された絶縁層１７３が設けられている。
第２半導体積層体１１０は、図５および図６に示す第１半導体積層体１０と同様に構成される。
図１０に示すように、第２半導体積層体１１０は、ｐ型の第３半導体層１１０ｐと、第２発光層１１０ａと、ｎ型の第４半導体層１１０ｎとを有する。第２発光層１１０ａは、第３方向Ｚにおいて、第３半導体層１１０ｐと第４半導体層１１０ｎとの間に設けられている。第３半導体層１１０ｐは、第３方向Ｚにおいて、基板２００と第２発光層１１０ａとの間に設けられている。
第４半導体層１１０ｎは、複数の島状の導通部１３１を有する。導通部１３１には、第３半導体層１１０ｐおよび第２発光層１１０ａが設けられていない。導通部１３１は、第４導電層１６０と電気的に接続する部分である。
第２半導体積層体１１０は、第３半導体層１１０ｐ、第２発光層１１０ａ、および第４半導体層１１０ｎが積層された部分であるメサ部１２０を有する。メサ部１２０は、第３方向Ｚに沿って見た平面視において、導通部１３１の周囲を囲んでいる。
メサ部１２０の第３半導体層１１０ｐの表面には、第２電極１４０が設けられている。第２電極１４０は、第３半導体層１１０ｐと電気的に接続している。
第３半導体層１１０ｐの表面の一部には、第２電極１４０を覆うように、絶縁膜１７１が設けられている。絶縁膜１７１は第２電極１４０上に開口部を有し、その開口部にて第２電極１４０と第３導電層１５０とが接続する。絶縁膜１７１の開口部が設けられた領域に、第２電極１４０と第３導電層１５０とが接続する接続部１４１が位置する。絶縁層１７２が、メサ部１２０の側面および絶縁膜１７１を覆うように設けられている。
絶縁層１７２と第２半導体積層体１１０との配置関係は、図７に示す絶縁層７２と第１半導体積層体１０との配置関係と同様である。
絶縁層１７２は、第１方向Ｙにおいて、第２半導体積層体１１０が位置する部分よりも延出して設けられている。絶縁層１７２は、複数の第１開口１７２ａと複数の第２開口１７２ｂとを有する。第１開口１７２ａには、第４半導体層１１０ｎの導通部１３１が位置する。第２開口１７２ｂには、第２電極１４０の接続部１４１が位置する。絶縁層１７２上には、第３導電層１５０と第４導電層１６０が設けられている。
第３導電層１５０と第４導電層１６０との配置関係は、図８に示す第１導電層５０と第２導電層６０との配置関係と同様である。
第３導電層１５０は、第１部分１５１と、第２部分１５２とを有する。第１部分１５１と第２部分１５２とは、同じ材料（例えば金属材料）で一体に形成されている。
第１部分１５１は、絶縁層１７２および絶縁膜１７１の開口部を介して、第２電極１４０の接続部１４１に接続している。図９に示すように、複数の接続部１４１に対応して、複数の第１部分１５１が設けられている。
第２部分１５２は、第１方向Ｙにおいて、第２半導体積層体１１０の外側に位置する。第１部分１５１は、第２部分１５２から、第２半導体積層体１１０側に向かって第１方向Ｙに沿って延びている。複数の第１部分１５１は、第２方向Ｘにおいて、互いに離間している。
第４導電層１６０は、第１部分１６１と、第２部分１６２とを有する。第１部分１６１と第２部分１６２とは、同じ材料（例えば金属材料）で一体に形成されている。
第１部分１６１は、絶縁層１７２の開口部を介して、第４半導体層１１０ｎの導通部１３１に接続している。第１部分１６１は、複数の導通部１３１とそれぞれ接続している。第２部分１６２は、第１方向Ｙにおいて、第２半導体積層体１１０の外側に位置する。
図９に示す平面視において、第２半導体積層体１１０は、第１方向Ｙにおいて、第３導電層１５０の第２部分１５２と、第４導電層１６０の第２部分１５２との間に位置する。
図１０に示すように、第３導電層１５０の第２部分１５２上には、第４パッド電極１７が設けられている。第２部分１５２は第４パッド電極１７と電気的に接続している。第４パッド電極１７は、第３導電層１５０の第２部分１５２、第１部分１５１、および第２電極１４０を通じて、第３半導体層１１０ｐと電気的に接続されている。
第４導電層１６０の第２部分１６２上には、第３パッド電極１８が設けられている。第２部分１６２は第３パッド電極１８と電気的に接続している。第３パッド電極１８は、第４導電層１６０の第２部分１６２および第１部分１６１を通じて、第４半導体層１１０ｎと電気的に接続されている。
図１に示すように、第１発光素子１の複数の接続部４１は、第１半導体積層体１０の第３辺１３の近傍から第４辺１４に向けて第１方向Ｙに沿って延び、第４辺１４よりも第３辺１３に近い領域に配置されている。
第２発光素子２の複数の接続部１４１は、第２半導体積層体１１０の第３辺１１３の近傍から第４辺１１４に向けて第１方向Ｙに沿って延び、第４辺１１４よりも第３辺１１３に近い領域に配置されている。第１半導体積層体１０における第３辺１３から第４辺１４に向かう方向と、第２半導体積層体１１０における第３辺１１３から第４辺１１４に向かう方向とは、互いに逆方向である。
図４に示す第１発光素子１の第１パッド電極１５から供給される電流は、第１導電層５０、第１電極４０、第１半導体層１０ｐ、第１発光層１０ａ、第２半導体層１０ｎ、および第２導電層６０を通じて、第２パッド電極１６に流れる。
図１に示すように、第１発光素子１の第２パッド電極１６は、導電部材１９によって、第２発光素子２の第４パッド電極１７と電気的に接続されている。したがって、電流は、導電部材１９を通じて、第２パッド電極１６から第４パッド電極１７に流れる。
第４パッド電極１７に供給された電流は、図１０に示す第２発光素子２の第３導電層１５０、第２電極１４０、第３半導体層１１０ｐ、第２発光層１１０ａ、第４半導体層１１０ｎ、および第４導電層１６０を通じて、第３パッド電極１８に流れる。
第１発光素子１においては、図４に示す第２半導体層１０ｎの上面９１が主発光面となる。第２発光素子２においては、図１０に示す第４半導体層１１０ｎの上面９２が主発光面となる。
図１に示す各要素の配置関係によれば、第１発光素子１と第２発光素子２とを直列接続させつつ並べて配置するにあたって、第１発光素子１の主発光面（発光領域）と、第２発光素子２の主発光面（発光領域）との間に電極パッドが配置されず、隣接する発光素子１、２の主発光面（発光領域）の間に生じる暗部領域を小さくすることができる。
図１８は、比較例の発光装置における電流の流れを説明するための模式平面図である。図１８において図１と同じ要素に同じ符号を付している。
図１８に示す第１半導体積層体１０、第２半導体積層体１１０、第１パッド電極１５、第２パッド電極１６、第３パッド電極１８、および第４パッド電極１７の配置関係は、図１と同じである。
図１８に示す各要素の配置関係において、第１パッド電極１５から、第１半導体積層体１０、第２パッド電極１６、第４パッド電極１７、および第２半導体積層体１１０を通じて、第３パッド電極１８に電流を流す場合、第１半導体積層体１０においては太線矢印で表す方向に電流が流れ易くなる。これは、第１パッド電極１５から第２パッド電極１６に流れる電流が第２半導体積層体１１０側に集中しやすいために生じる。
すなわち、前述した４つの領域２５、２６、２７、２８のうち、第１領域２５において他の領域２６、２７、２８よりも電流密度が低下しやすい。これは、第１領域２５における相対的な輝度の低下、すなわち第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラをまねく。
本実施形態によれば、図１に示すように、複数の導通部３１を、第１領域２５、第２領域２６、第３領域２７、および第４領域２８を含む主発光面の全領域に配置するとともに、第１領域２５に設けられた導通部３１の密度を、第２領域２６に設けられた導通部３１の密度、第３領域２７に設けられた導通部３１の密度、および第４領域２８に設けられた導通部３１の密度よりも高くしている。第１領域２５における導通部３１の密度を高くすることで、第１領域２５における相対的な電流密度の低下を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
図１１は、図１に示す要素の配置関係の他の例を示す模式平面図である。
この例によれば、第１半導体積層体１０の第２半導体層１０ｎは、前述した導通部（第１導通部）３１に加えて、複数の島状の第２導通部３２を有する。第１導通部３１および第２導通部３２は円形状に形成され、第２導通部３２の直径（第２の直径）の平均径は、第１導通部３１の直径（第１の直径）の平均径よりも大きい。第２導通部３２は、直径以外は第１導通部３１と同じ構成であり、図４に示す第２導電層６０の第１部分６１と接続している。
そして、第１領域２５に設けられた第２導通部３２の密度は、第２領域２６に設けられた第２導通部３２の密度、第３領域２７に設けられた第２導通部３２の密度、および第４領域２８に設けられた第２導通部３２の密度よりも高い。
第２領域２６、第３領域２７、および第４領域２８には、第１導通部３１のみが設けられ、第２導通部３２は設けられていない。すなわち、第２領域２６、第３領域２７、および第４領域２８における第２導通部３２の密度はゼロである。しかしながら、第２領域２６、第３領域２７、および第４領域２８の少なくともいずれか１つに、第１領域２５よりも低い密度で第２導通部３２を設けてもよい。
図１１に示す例では、第１領域２５に設けられた第２導通部３２の密度を、他の領域２６、２７、２８に設けられた第２導通部３２の密度よりも高くしている。これにより、前述したように、他の領域２６、２７、２８よりも電流密度が低くなる傾向にある第１領域２５周辺に電流を供給させやすくできる。その結果、第１領域２５における相対的な電流密度の低下を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
図１２は、図１に示す要素の配置関係のさらに他の例を示す模式平面図である。
この例によれば、第１電極４０は、第３辺１３の近傍から第４辺１４に向けて第１方向Ｙに沿って延びる複数の接続部４１、４２、４３、４４、４５、４６を有する。複数の接続部４１、４２、４３、４４、４５、４６は、前述した接続部４１と第１方向Ｙに沿って伸びる長さがそれぞれ異なっている以外は同様に構成され、図４に示す第１導電層５０の第１部分５１に接している。
第１接続部４１は、第２領域２６から第１領域２５に向けて延び、第１領域２５に達する。第２接続部４２は、第１接続部４１と第１半導体積層体１０の第２辺１２との間に設けられるとともに、第３領域２７から第４領域２８に向けて延びる。第２接続部４２の第１方向Ｙにおける長さは、第１接続部４１の第１方向Ｙにおける長さよりも短い。第１接続部４１における第３辺１３から遠い側の端部と、第４辺１４との最短距離は、第２接続部４２における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも短い。第２接続部４２は、第４領域２８に達していない。
第３接続部４３は、第２方向Ｘにおいて、第１接続部４１と第２接続部４２との間に設けられている。第３接続部４３の第１方向Ｙにおける長さは、第１接続部４１の第１方向Ｙにおける長さよりも短く、第２接続部４２の第１方向Ｙにおける長さよりも長い。第３接続部４３における第３辺１３から遠い側の端部と、第４辺１４との最短距離は、第１接続部４１における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも長く、第２接続部４２における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも短い。
第４接続部４４は、第２方向Ｘにおいて、第３接続部４３と第２接続部４２との間に設けられている。第４接続部４４の第１方向Ｙにおける長さは、第３接続部４３の第１方向Ｙの長さよりも短く、第２接続部４２の第１方向Ｙにおける長さよりも長い。第４接続部４４における第３辺１３から遠い側の端部と、第４辺１４との最短距離は、第３接続部４３における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも長く、第２接続部４２における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも短い。
第５接続部４５は、第２方向Ｘにおいて、第４接続部４４と第２接続部４２との間に設けられている。第５接続部４５の第１方向Ｙにおける長さは、第４接続部４４の第１方向Ｙの長さよりも短く、第２接続部４２の第１方向Ｙにおける長さよりも長い。第５接続部４５における第３辺１３から遠い側の端部と、第４辺１４との最短距離は、第４接続部４４における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも長く、第２接続部４２における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも短い。
第６接続部４６は、第２方向Ｘにおいて、第５接続部４５と第２接続部４２との間に設けられている。第６接続部４６の第１方向Ｙにおける長さは、第５接続部４５の第１方向Ｙの長さよりも短く、第２接続部４２の第１方向Ｙにおける長さよりも長い。第６接続部４６における第３辺１３から遠い側の端部と、第４辺１４との最短距離は、第５接続部４５における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも長く、第２接続部４２における第３辺１３から遠い側の端部と、第４辺１４との最短距離よりも短い。
複数の接続部４１、４２、４３、４４、４５、４６の数は６本に限らない。第３辺１３の近傍から第１領域２５に向けて延びる接続部４１の第１方向Ｙにおける長さが、その接続部４１と第２辺１２との間に位置する接続部の第１方向Ｙにおける長さよりも長ければよい。
複数の接続部４１、４２、４３、４４、４５、４６の第２方向Ｘにおける幅は互いに同じである。なお、「同じ」とは、例えばプロセス上生じる程度の違いは含むものとする。
接続部４１、４２、４３、４４、４５、４６は、第１電極４０と第１導電層５０とが接続され、第１パッド電極１５からの電流が供給される部分である。図１２に示す例では、第１領域２５に向けて延びる接続部４１の第１方向Ｙにおける長さを、他の接続部４２、４３、４４、４５、４６の第１方向Ｙにおける長さよりも長くしている。これにより、前述したように、他の領域２６、２７、２８よりも電流密度が低くなる傾向にある第１領域２５周辺に電流を供給させやすくできる。その結果、第１領域２５における相対的な電流密度の低下を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。また、本実施形態では、接続部４１、４２、４３、４４、４５、４６の第１方向Ｙにおける長さを第１領域２５から第４領域２８に向かって段階的に減少させている。これにより、第１半導体積層体１０の主発光面（発光領域）における電流密度の急な変化を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラをさらに抑制することができる。
図１３は、図１に示す要素の配置関係のさらに他の例を示す模式平面図である。
図１３は、図１に示す構成と、図１２に示す構成とを組み合わせた構成を有する。すなわち、第１領域２５に設けられた導通部３１の密度を、他の領域２６、２７、２８に設けられた導通部３１の密度よりも高くし、かつ第１領域２５に向けて延びる接続部４１の第１方向Ｙにおける長さを、他の接続部４２、４３、４４、４５、４６の第１方向Ｙにおける長さよりも長くしている。この例においても、前述したように、他の領域２６、２７、２８よりも電流密度が低くなる傾向にある第１領域２５における相対的な電流密度の低下を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
図１４は、図１に示す要素の配置関係のさらに他の例を示す模式平面図である。
図１４は、図１１に示す構成と、図１２に示す構成とを組み合わせた構成を有する。すなわち、第１領域２５に設けられた第２導通部３２の密度を、他の領域２６、２７、２８に設けられた第２導通部３２の密度よりも高くし、かつ第１領域２５に向けて延びる接続部４１の第１方向Ｙにおける長さを、他の接続部４２、４３、４４、４５、４６の第１方向Ｙにおける長さよりも長くしている。この例においても、前述したように、他の領域２６、２７、２８よりも電流密度が低くなる傾向にある第１領域２５における相対的な電流密度の低下を抑制し、第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
図１５は、図１に示す要素の配置関係のさらに他の例を示す模式平面図である。
この例では、第１発光素子１の第２パッド電極１６と、第２発光素子２の第４パッド電極１７とを一体に形成している。例えば、第２パッド電極１６と第４パッド電極１７とは一体の金属膜として形成される。このような構造とすることで、第２パッド電極１６と第４パッド電極１７とを導電部材により接続する工程を行う必要がないため、工程を簡略化することができる。
図１６は、本発明の他の実施形態の発光装置における主な要素の配置関係を示す模式平面図である。図１７は、図１６に示す発光装置の等価回路図である。
この発光装置は、図１に示す第１発光素子１と第２発光素子２に加えて、さらに第３発光素子３と第４発光素子４を有する。
第２発光素子２は、第１領域１２５と、第２領域１２６と、第３領域１２７と、第４領域１２８とを有する。第１領域１２５は、第２半導体積層体１１０の第１辺１１１と第４辺１１４とがなす第１角１２１の周辺に位置する。第２領域１２６は、第１辺１１１と第３辺１１３とがなす第２角１２２の周辺に位置する。第３領域１２７は、第２辺１１２と第３辺１１３とがなす第３角１２３の周辺に位置する。第４領域１２８は、第２辺１１２と第４辺１１４とがなす第４角１２４の周辺に位置する。
第３発光素子３は、第１発光素子１と同じ構成を有する。すなわち、第３発光素子３は、第１半導体積層体１０と、第１パッド電極１５と、第２パッド電極１６とを有する。
第４発光素子４は、第２発光素子２と同じ構成を有する。すなわち、第４発光素子４は、第２半導体積層体１１０と、第３パッド電極１８と、第４パッド電極１７とを有する。
第１発光素子１と同様、第３発光素子３の第１半導体積層体１０は、第１方向Ｙにおいて、第１パッド電極１５と第２パッド電極１６との間に設けられている。第２発光素子２と同様、第４発光素子４の第２半導体積層体１１０は、第１方向Ｙにおいて、第３パッド電極１８と第４パッド電極１７との間に設けられている。
第３発光素子３の第１パッド電極１５は、第２方向Ｘにおいて、第２発光素子２の第３パッド電極１８に隣接する。第２発光素子２の第３パッド電極１８と、第３発光素子３の第１パッド電極１５とは、導電部材１９によって、電気的に接続されている。
第３発光素子３の第２パッド電極１６は、第２方向Ｘにおいて、第２発光素子２の第４パッド電極１７に隣接する。第４発光素子４の第４パッド電極１７は、第２方向Ｘにおいて、第３発光素子３の第２パッド電極１６に隣接する。第３発光素子３の第２パッド電極１６と、第４発光素子４の第４パッド電極１７とは、導電部材１９によって、電気的に接続されている。
第４発光素子４の第３パッド電極１８は、第２方向Ｘにおいて、第３発光素子３の第１パッド電極１５に隣接する。
図１に示す発光装置の構成が、第２方向Ｘに隣接している。第１発光素子１、第２発光素子２、第３発光素子３、および第４発光素子４が第２方向Ｘに並んで配置されている。第１発光素子１の第１半導体積層体１０と、第３発光素子３の第１半導体積層体１０との間に、第２発光素子２の第２半導体積層体１１０が位置する。第２発光素子２の第２半導体積層体１１０と、第４発光素子４の第２半導体積層体１１０との間に、第３発光素子３の第１半導体積層体１０が位置する。
図１７に示すように、第１発光素子１、第２発光素子２、第３発光素子３、および第４発光素子４は、第１発光素子１の第１パッド電極１５と、第４発光素子４の第３パッド電極１８との間で直列に接続されている。
第１発光素子１の第１パッド電極１５に供給された電流は、第１発光素子１の第１半導体積層体１０、第１発光素子１の第２パッド電極１６、第２発光素子２の第４パッド電極１７、第２発光素子２の第２半導体積層体１１０、第２発光素子２の第３パッド電極１８、第３発光素子３の第１パッド電極１５、第３発光素子３の第１半導体積層体１０、第３発光素子３の第２パッド電極１６、第４発光素子４の第４パッド電極１７、および第４発光素子４の第２半導体積層体１１０を通じて、第４発光素子４の第３パッド電極１８に流れる。
図１６に示す各要素の配置関係によれば、第１発光素子１、第２発光素子２、第３発光素子３、および第４発光素子４を直列接続させつつ並べて配置するにあたって、各発光素子１、２、３、４の主発光面（発光領域）の間に電極パッドが配置されず、隣接する発光素子１、２、３、４の主発光面（発光領域）の間に生じる暗部領域を小さくすることができる。
第２発光素子２の第１辺１１１に隣接する第１発光素子１の第２パッド電極１６と、第２発光素子２の第２辺１１２に隣接する第３発光素子３の第１パッド電極１５は、第２発光素子２の第２半導体積層体１１０の２つの対角（第２角１２２と第４角１２４）に位置する。そのため、第２発光素子２の第２半導体積層体１１０においては、第２領域１２６から第４領域１２８に向かう方向に電流が流れやすい。
そのため、第２発光素子２の第１領域１２５において、第２領域１２６および第４領域１２８よりも電流密度が低下しやすい。そこで、第２発光素子２の第１領域１２５に設けられた導通部１３１の密度を、第２領域１２６に設けられた導通部１３１の密度、および第４領域１２８に設けられた導通部１３１の密度よりも高くすることで、第２発光素子２の第１領域１２５における相対的な電流密度の低下を抑制し、第２発光素子２の第２半導体積層体１１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
第２発光素子２の第２半導体積層体１１０において、第２領域１２６から第４領域１２８に向かう方向に電流が流れやすいため、第３領域１２７においても、第２領域１２６および第４領域１２８よりも電流密度が低下しやすい。そのため、第３領域１２７に設ける導通部１３１の密度を、第２領域１２６に設ける導通部１３１の密度、および第４領域１２８に設ける導通部１３１の密度よりも高くしてもよい。
第３発光素子３の第１辺１１に隣接する第２発光素子２の第３パッド電極１８と、第３発光素子３の第２辺１２に隣接する第４発光素子４の第４パッド電極１７は、第３発光素子３の第１半導体積層体１０の２つの対角（第２角２２と第４角２４）に位置する。そのため、第３発光素子３の第１半導体積層体１０においては、第２領域２６から第４領域２８に向かう方向に電流が流れやすい。
そのため、第３発光素子３の第１領域２５において、第２領域２６および第４領域２８よりも電流密度が低下しやすい。そこで、第３発光素子３の第１領域２５に設けられた導通部３１の密度を、第２領域２６に設けられた導通部３１の密度、および第４領域２８に設けられた導通部３１の密度よりも高くすることで、第３発光素子３の第１領域２５における相対的な電流密度の低下を抑制し、第３発光素子３の第１半導体積層体１０の主発光面（発光領域）における輝度分布のムラを抑制することができる。
第３発光素子３の第１半導体積層体１０において、第２領域２６から第４領域２８に向かう方向に電流が流れやすいため、第３領域２７においても、第２領域２６および第４領域２８よりも電流密度が低下しやすい。そのため、第３領域２７に設ける導通部３１の密度を、第２領域２６に設ける導通部３１の密度、および第４領域２８に設ける導通部３１の密度よりも高くしてもよい。
本実施形態によれば、第１発光素子１、第２発光素子２、および第３発光素子３における第１半導体積層体１０、第２半導体積層体１１０において、少なくとも第１領域２５、１２５の導通部３１、１３１の密度を、電流が流れやすい対角位置の周辺に位置する第２領域２６、１２６の導通部３１、１３１の密度および第４領域２８、１２８の導通部３１、１３１の密度よりも高くすることで、第１半導体積層体１０、第２半導体積層体１１０の主発光面（発光領域）における電流密度分布の均一化を図り、輝度分布のムラを抑制することができる。
なお、第１領域２５、１２５に対しては、図１６の構成に限らず、前述した図１１、図１２、図１３、または図１４の構成を適用してもよい。
第２方向Ｘに並べて配置され、直列接続される発光素子の数は、図１および図１６に示す数に限らず、３個、または５個以上であってもよい。いずれにしても、電流が流れにくい領域に対して、前述した構成を適用することで、電流密度分布の均一化を図り、輝度分布のムラを抑制することができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１…第１発光素子、２…第２発光素子、３…第３発光素子、４…第４発光素子、１０…第１半導体積層体、１０ｐ…第１半導体層、１０ａ…第１発光層、１０ｎ…第２半導体層、１１…第１辺、１２…第２辺、１３…第３辺、１４…第４辺、１５…第１パッド電極、１６…第２パッド電極、１７…第４パッド電極、１８…第３パッド電極、１９…導電部材、２１…第１角、２２…第２角、２３…第３角、２４…第４角、２５…第１領域、２６…第２領域、２７…第３領域、２８…第４領域、３１…導通部（第１導通部）、３２…第２導通部、４０…第１電極、４１…接続部（第１接続部）、４２…第２接続部、５０…第１導電層、６０…第２導電層、１１０…第２半導体積層体、１１０ｐ…第３半導体層、１１０ａ…第２発光層、１１０ｎ…第４半導体層、１１１…第１辺、１１２…第２辺、１１３…第３辺、１１４…第４辺、１３１…導通部、１４０…第２電極、１４１…接続部、１５０…第３導電層、１６０…第４導電層

Claims (6)

  1. 第１パッド電極と、
    前記第１パッド電極と離れて配置された第２パッド電極と、
    第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、
    前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、
    前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、
    前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有し、前記第１方向において前記第３パッド電極と前記第４パッド電極との間に設けられた第２半導体積層体と、
    前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、
    前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、
    前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、
    前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、
    前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、
    を備え、
    前記第２半導体層は、前記第２導電層と接する複数の島状の導通部を有し、
    前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有し、
    前記導通部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域と、前記第１辺と前記第３辺とがなす第２角の周辺に位置する第２領域と、前記第２辺と前記第３辺とがなす第３角の周辺に位置する第３領域と、前記第２辺と前記第４辺とがなす第４角の周辺に位置する第４領域とにそれぞれ設けられ、
    前記第１領域に設けられた前記導通部の密度は、前記第２領域、前記第３領域、および前記第４領域に設けられた前記導通部の密度よりも高い発光装置。
  2. 前記第１領域に設けられた複数の前記導通部の直径の平均径は、前記第２領域、前記第３領域、および前記第４領域に設けられた前記導通部の直径の平均径よりも大きい請求項１記載の発光装置。
  3. 前記第１半導体層上に設けられた第１電極をさらに備え、
    前記第１電極は、前記第３辺の近傍から前記第４辺に向けて前記第１方向に沿って延び、前記第１導電層に接する複数の接続部を有し、
    前記複数の接続部は、前記第１領域に向けて延びる第１接続部と、前記第１接続部と前記第２辺との間に設けられ、前記第１接続部よりも前記第１方向の長さが短い第２接続部とを有する請求項１または２に記載の発光装置。
  4. 前記第１接続部の前記第２方向における幅は、前記第２接続部の前記第２方向における幅と同じである請求項３記載の発光装置。
  5. 第１パッド電極と、
    前記第１パッド電極と離れて配置された第２パッド電極と、
    第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、
    前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、
    前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、
    前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有する第２半導体積層体と、
    前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、
    前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、
    前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、
    前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、
    前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、
    を備え、
    前記第２半導体層は、前記第２導電層と接し、第１の直径を持つ複数の島状の第１導通部と、前記第２導電層と接し、前記第１の直径よりも大きい第２の直径を持つ複数の島状の第２導通部とを含む導通部を有し、
    前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有し、
    前記導通部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域と、前記第１辺と前記第３辺とがなす第２角の周辺に位置する第２領域と、前記第２辺と前記第３辺とがなす第３角の周辺に位置する第３領域と、前記第２辺と前記第４辺とがなす第４角の周辺に位置する第４領域とにそれぞれ設けられ、
    前記第１領域に設けられた前記第２導通部の密度は、前記第２領域、前記第３領域、および前記第４領域に設けられた前記第２導通部の密度よりも高い発光装置。
  6. 第１パッド電極と、
    前記第１パッド電極と離れて配置された第２パッド電極と、
    第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層とを有し、前記第１パッド電極から前記第２パッド電極に向かう第１方向において前記第１パッド電極と前記第２パッド電極との間に設けられた第１半導体積層体と、
    前記第１方向に直交する第２方向において前記第１パッド電極に隣接する第３パッド電極と、
    前記第１方向において前記第３パッド電極と離れて配置され、前記第２方向において前記第２パッド電極に隣接する第４パッド電極と、
    前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層とを有する第２半導体積層体と、
    前記第１半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、
    前記第２半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、
    前記第３半導体層と前記第３パッド電極とを電気的に接続する第３導電層と、
    前記第４半導体層と前記第４パッド電極とを電気的に接続する第４導電層と、
    前記第２パッド電極と前記第４パッド電極と電気的に接続する導電部材と、
    前記第１半導体層上に設けられた第１電極と、
    を備え、
    前記第２半導体層は、前記第２導電層と接する複数の島状の導通部を有し、
    前記第１半導体積層体は、前記第１方向に沿う第１辺と、前記第１辺と前記第２半導体積層体との間に設けられ、前記第１方向に沿う第２辺と、前記第２方向に沿う第３辺と、前記第３辺と前記第２パッド電極との間に設けられ、前記第２方向に沿う第４辺と、を有し、
    前記第１電極は、前記第３辺の近傍から前記第４辺に向けて前記第１方向に沿って延び、前記第１導電層に接する複数の接続部を有し、
    前記複数の接続部は、前記第１辺と前記第４辺とがなす第１角の周辺に位置する第１領域に向けて延びる第１接続部と、前記第１接続部と前記第２辺との間に設けられ、前記第１接続部よりも前記第１方向の長さが短い第２接続部とを有する発光装置。
JP2019135499A 2019-07-23 2019-07-23 発光装置 Active JP7011185B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019135499A JP7011185B2 (ja) 2019-07-23 2019-07-23 発光装置
US16/927,256 US11374151B2 (en) 2019-07-23 2020-07-13 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019135499A JP7011185B2 (ja) 2019-07-23 2019-07-23 発光装置

Publications (2)

Publication Number Publication Date
JP2021019154A true JP2021019154A (ja) 2021-02-15
JP7011185B2 JP7011185B2 (ja) 2022-01-26

Family

ID=74189211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019135499A Active JP7011185B2 (ja) 2019-07-23 2019-07-23 発光装置

Country Status (2)

Country Link
US (1) US11374151B2 (ja)
JP (1) JP7011185B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156331A (ja) * 1999-11-30 2001-06-08 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2013055186A (ja) * 2011-09-02 2013-03-21 Stanley Electric Co Ltd 半導体発光素子アレイ及び車両用灯具
JP2015192099A (ja) * 2014-03-28 2015-11-02 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
US9412907B1 (en) * 2015-04-17 2016-08-09 Cree, Inc. Graded vias for LED chip P- and N- contacts
JP2017130617A (ja) * 2016-01-22 2017-07-27 スタンレー電気株式会社 半導体発光装置、照明装置、および、車両用照明装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
JP5151758B2 (ja) 2008-07-18 2013-02-27 豊田合成株式会社 発光素子
US10243121B2 (en) * 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US20130050653A1 (en) 2011-08-23 2013-02-28 Stanley Electric Co., Ltd. Led array capable of reducing uneven brightness distribution
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
JP6692155B2 (ja) 2015-12-15 2020-05-13 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156331A (ja) * 1999-11-30 2001-06-08 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2013055186A (ja) * 2011-09-02 2013-03-21 Stanley Electric Co Ltd 半導体発光素子アレイ及び車両用灯具
JP2015192099A (ja) * 2014-03-28 2015-11-02 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
US9412907B1 (en) * 2015-04-17 2016-08-09 Cree, Inc. Graded vias for LED chip P- and N- contacts
JP2017130617A (ja) * 2016-01-22 2017-07-27 スタンレー電気株式会社 半導体発光装置、照明装置、および、車両用照明装置

Also Published As

Publication number Publication date
JP7011185B2 (ja) 2022-01-26
US11374151B2 (en) 2022-06-28
US20210028330A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US10665756B2 (en) Optoelectronic device
CN111223973B (zh) 发光二极管阵列
US8466487B2 (en) Light emitting element with extended electrodes structure
KR101237538B1 (ko) 발광 디바이스
JP2017011202A (ja) 発光装置
JP5141086B2 (ja) 半導体発光素子
JP2008177402A (ja) フレキシブル基板及び半導体装置
US10847694B2 (en) Display substrate and display panel
CN107887422B (zh) 有机电致发光器件、显示器及移动通信设备
US9899585B2 (en) Light emitting device
US11658109B2 (en) Electronic module
US9136425B2 (en) Semiconductor light emitting element and light emitting device
KR20120014284A (ko) 전극 연장부를 갖는 발광 다이오드
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
JP7011185B2 (ja) 発光装置
US9153744B2 (en) Light emitting element
US9722393B2 (en) Laser diode chip and flip chip type laser diode package structure
KR20110083968A (ko) 전극패드들을 갖는 발광 다이오드
US9634202B2 (en) Light emitting device
JP6909983B2 (ja) 発光素子
US10008651B2 (en) Light emitting device and wiring board thereof
US20220102586A1 (en) Light-emitting element
JP7014973B2 (ja) 発光装置
CN112259573B (zh) 微型发光二极管显示器
JP2023113378A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7011185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150