WO2021192788A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021192788A1
WO2021192788A1 PCT/JP2021/006842 JP2021006842W WO2021192788A1 WO 2021192788 A1 WO2021192788 A1 WO 2021192788A1 JP 2021006842 W JP2021006842 W JP 2021006842W WO 2021192788 A1 WO2021192788 A1 WO 2021192788A1
Authority
WO
WIPO (PCT)
Prior art keywords
band
shaped portion
thickness direction
semiconductor device
region
Prior art date
Application number
PCT/JP2021/006842
Other languages
English (en)
French (fr)
Inventor
智一郎 外山
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2022509432A priority Critical patent/JPWO2021192788A1/ja
Priority to CN202180023324.5A priority patent/CN115315822A/zh
Priority to US17/911,359 priority patent/US20230098414A1/en
Publication of WO2021192788A1 publication Critical patent/WO2021192788A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • This disclosure relates to semiconductor devices.
  • Patent Document 1 discloses an example of a semiconductor device.
  • a semiconductor element LED chip
  • the semiconductor device includes two wires, and these wires are joined to the lead frame while being joined to two terminals (anode terminal and cathode terminal) provided on the semiconductor element.
  • the ball bonding portion is first bonded to the lead frame, and then the stitch bonding portion is bonded to either of the above two terminals.
  • the die bonding material is silver paste.
  • the anode terminal is provided on the lower surface of the semiconductor element and the cathode terminal is provided on the upper surface of the semiconductor element.
  • a phenomenon called ion migration occurs.
  • the silver particles contained in the silver paste are cationized (Ag + ) and attracted to the cathode terminal side.
  • silver is deposited on the cathode terminal, the wire bonded to the cathode terminal, the n-type semiconductor layer conductive to the cathode terminal, and the like.
  • such precipitation of silver causes a problem such as causing a short circuit in the current path of the semiconductor device.
  • one of the problems of the present disclosure is to provide a semiconductor device capable of suppressing ion migration from a bonding layer used for bonding a semiconductor element to wiring.
  • the semiconductor device provided by the first aspect of the present disclosure is conductive with a support member having a wiring including a die pad, a semiconductor element bonded to the die pad, the wiring and a wire bonded to the semiconductor element. Also provided with a bonding layer for bonding the die pad and the semiconductor element.
  • the die pad When viewed along the thickness direction of the semiconductor element, the die pad is connected to a first region included in the peripheral edge of the semiconductor element and the first region, and protrudes outward from the peripheral edge of the semiconductor element. Also includes a second region. Seen along the thickness direction, the wire is located away from the second region.
  • the bonding layer includes a portion located above the second region.
  • the bonding layer is made of a material containing metal particles and a synthetic resin.
  • the metal particles are silver.
  • the die pad includes a first band-shaped portion extending along a direction orthogonal to the thickness direction, and a second band-shaped portion and a third band-shaped portion extending along the width direction of the first band-shaped portion.
  • the first band-shaped portion has a first end and a second end that are separated from each other in the width direction.
  • the second band-shaped portion is connected to the first end of the first band-shaped portion, and the third band-shaped portion is connected to the second end of the first band-shaped portion.
  • Each of the first band-shaped portion, the second band-shaped portion, and the third band-shaped portion includes the first region and the second region, and is sandwiched between the second band-shaped portion and the third band-shaped portion.
  • the portion of the first band-shaped portion is the first region.
  • the semiconductor element has a rectangular shape having four corners when viewed along the thickness direction. When viewed along the thickness direction, each of the four corner portions overlaps with any of the first band-shaped portion, the second band-shaped portion, and the third band-shaped portion.
  • the wire when viewed along the thickness direction, overlaps the first strip, and when viewed along the thickness direction, the peripheral edge of the first strip intersects the wire.
  • the first extension line including the side and including the pad side intersects the second band-shaped portion, and the first band-shaped portion has a convex portion which is the second region located closest to the wire. Then, when viewed along the thickness direction, the peripheral edge of the convex portion includes a part of the pad side.
  • the peripheral edge of the semiconductor element when viewed along the thickness direction, includes a first edge that intersects the wire and a second edge that connects to the first edge and is located closest to the wire. ,including.
  • the convex portion when viewed along the thickness direction, is located on the side away from the second strip-shaped portion with respect to the second extension line including the second edge.
  • the pad side is parallel to the first edge.
  • the semiconductor element has a first conductive layer facing the first region and a second conductive layer located on the opposite side of the first conductive layer in the thickness direction.
  • the first conductive layer is bonded to the die pad via the bonding layer, and the wire is bonded to the second conductive layer.
  • the first conductive layer is made of a material containing a semiconductor.
  • the semiconductor element is an LED.
  • the semiconductor device further includes a translucent resin in contact with the support member.
  • the translucent resin covers the semiconductor element and the wire.
  • the support member has a base material having a main surface facing in the thickness direction, the wiring is arranged on the main surface, and the translucent resin is in contact with the main surface.
  • the base material has a bottom surface facing away from the main surface in the thickness direction, and an outer surface connected to the main surface and the bottom surface and orthogonal to the thickness direction. It has a facing side surface and a plurality of penetrating portions that are recessed from the side surface toward the inside of the base material and are connected to the main surface and the bottom surface.
  • the support member has a plurality of terminals arranged on the bottom surface and a plurality of side surface terminals individually arranged with respect to the plurality of through portions, and each of the plurality of side surface terminals has the wiring. And is connected to any of the plurality of terminals.
  • the semiconductor device further includes a resist layer arranged on the main surface and having electrical insulation.
  • the resist layer closes one end of each of the plurality of penetrating portions in the thickness direction.
  • At least a part of the resist layer is located between the support member and the translucent resin.
  • the semiconductor device provided by the second aspect of the present disclosure is conductive with a support member having a wiring including a die pad, a semiconductor element bonded to the die pad, the wiring and a wire bonded to the semiconductor element. Also provided with a bonding layer for bonding the die pad and the semiconductor element.
  • the die pad When viewed along the thickness direction of the semiconductor element, the die pad is connected to a first region included in the peripheral edge of the semiconductor element and the first region, and protrudes outward from the peripheral edge of the semiconductor element. Also includes a second region.
  • the die pad has a first band-shaped portion extending along a direction orthogonal to the thickness direction, and a second band-shaped portion and a third band-shaped portion extending along the width direction of the first band-shaped portion.
  • the first strip has a first end and a second end that are spaced apart from each other in the width direction.
  • the second band-shaped portion is connected to the first end of the first band-shaped portion
  • the third band-shaped portion is connected to the second end of the first band-shaped portion.
  • Each of the first band-shaped portion, the second band-shaped portion, and the third band-shaped portion includes the first region and the second region.
  • the portion of the first band-shaped portion sandwiched between the second band-shaped portion and the third band-shaped portion is the first region.
  • the wire overlaps the first strip.
  • the peripheral edge of the first band-shaped portion includes a pad side that intersects the wire, and the first extension line including the pad side intersects the second band-shaped portion. There is.
  • the peripheral edge of the semiconductor element when viewed along the thickness direction, includes a first edge that intersects the wire and a second edge that connects to the first edge and is located closest to the wire. ,including.
  • the first band-shaped portion is a first convex portion that is the second region and overlaps with the wire, and is connected to the second convex portion and is connected to the first convex portion. Includes a second convex portion.
  • the second extension line including the second edge forms a boundary between the first convex portion and the second convex portion, and when viewed along the thickness direction, the said The area of the first convex portion is smaller than the area of the second convex portion.
  • the semiconductor device According to the semiconductor device according to the present disclosure, it is possible to suppress ion migration from the bonding layer used for bonding the semiconductor element to the wiring.
  • FIG. 1 It is a top view of the semiconductor device which concerns on 1st Embodiment of this disclosure, and is transmitted through a translucent resin. It is a bottom view of the semiconductor device shown in FIG. It is a front view of the semiconductor device shown in FIG. It is sectional drawing which follows the IV-IV line of FIG. It is sectional drawing which follows the VV line of FIG. It is sectional drawing which follows the VI-VI line of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partial plan view enlarged view which shows the 1st modification of the semiconductor device which concerns on 1st Embodiment of this disclosure, and is transmitted through a translucent resin.
  • FIG. 5 is a partially enlarged plan view of the semiconductor device according to the second embodiment of the present disclosure, and is transparent to a translucent resin.
  • FIG. 11 is an enlarged partial cross-sectional view of the semiconductor device shown in FIG.
  • FIG. 5 is a partially enlarged plan view of the semiconductor device according to the third embodiment of the present disclosure, and is transparent to a translucent resin. It is a partial cross-sectional enlarged view of the semiconductor device shown in FIG.
  • the semiconductor device A10 includes a support member 1, a plurality of semiconductor elements 30, a bonding layer 39, a plurality of wires 40, a resist layer 50, and a translucent resin 60.
  • the semiconductor device A10 shown in these figures is a surface mount type semiconductor package in which each of the plurality of semiconductor elements 30 is an LED (Light Emitting Diode).
  • FIG. 1 transmits the translucent resin 60 for convenience of understanding.
  • each of the IV-IV line, the VV line, and the VI-VI line is indicated by a long-dotted chain line.
  • the thickness direction of each of the plurality of semiconductor elements 30 is referred to as "thickness direction z".
  • the direction orthogonal to the thickness direction z is called the "first direction x”.
  • the direction orthogonal to both the thickness direction z and the first direction x is referred to as a "second direction y".
  • the semiconductor device A10 has a rectangular shape when viewed along the thickness direction z.
  • the first direction x refers to the lateral direction of the semiconductor device A10 in FIG.
  • the second direction y points to the vertical direction of the semiconductor device A10 in FIG.
  • the support member 1 has a base material 10, wiring 20, a plurality of terminals 28, and a plurality of side surface terminals 29.
  • the base material 10 has electrical insulation.
  • the base material 10 is made of a material containing, for example, a glass epoxy resin.
  • the base material 10 has a main surface 11, a bottom surface 12, a side surface 13, and a plurality of penetrating portions 14.
  • the main surface 11 and the bottom surface 12 face opposite to each other in the thickness direction z. Of these, the main surface 11 faces the side where the plurality of semiconductor elements 30 are located in the thickness direction z.
  • the bottom surface 12 faces the wiring board when the semiconductor device A10 is mounted on the wiring board.
  • the side surface 13 is connected to the main surface 11 and the bottom surface 12 and faces outward in a direction orthogonal to the thickness direction z.
  • the side surface 13 includes a pair of regions facing outward in the first direction x and a pair of regions facing outward in the second direction y.
  • each of the plurality of penetrating portions 14 is recessed from the side surface 13 toward the inside of the base material 10 and is connected to the main surface 11 and the bottom surface 12.
  • each of the plurality of penetrating portions 14 is one of a pair of regions of the side surface 13 facing outward in the first direction x and a pair of side surfaces 13 facing outward in the second direction y. It is recessed from the boundary with any of the regions toward the inside of the base material 10.
  • each of the plurality of penetrating portions 14 is located at any of the four corners of the base material 10 when viewed along the thickness direction z.
  • Each of the plurality of penetrating portions 14 is fan-shaped when viewed along the thickness direction z.
  • the wiring 20 is arranged on the main surface 11 of the base material 10.
  • the wiring 20 forms a conductive path between the plurality of semiconductor elements 30 and the wiring substrate on which the semiconductor device A10 is mounted, together with the plurality of terminals 28 and the plurality of side terminals 29.
  • the wiring 20 is composed of a plurality of metal layers.
  • a copper (Cu) layer, a nickel (Ni) layer, and a gold (Au) layer are laminated in order from the main surface 11.
  • the wiring 20 is mainly formed by electrolytic plating.
  • the wiring 20 includes a plurality of pads 21 and a plurality of die pads 22.
  • each of the plurality of pads 21 is in contact with the peripheral edge of the main surface 11 that defines any of the plurality of penetration portions 14 of the base material 10.
  • the plurality of pads 21 include a first pad 211, a second pad 212, a third pad 213, and a fourth pad 214.
  • the first pad 211 and the second pad 212 are located adjacent to each other in the first direction x.
  • the third pad 213 and the fourth pad 214 are located adjacent to each other in the first direction x.
  • the plurality of die pads 22 include a first die pad 221 and a second die pad 222.
  • the first die pad 221 is connected to the first pad 211.
  • the second die pad 222 is located between the first pad 211 and the second pad 212 and the third pad 213 and the fourth pad 214 in the second direction y. Therefore, the first pad 211 and the second pad 212 are located on one side of the second die pad 222 with respect to the second die pad 222. In addition, the third pad 213 and the fourth pad 214 are located on the other side of the second die pad 222 in the second direction y. Of the plurality of die pads 22, the detailed configuration of the first die pad 221 will be described later.
  • the plurality of terminals 28 are arranged on the bottom surface 12 of the base material 10. Each of the plurality of terminals 28 is in contact with the peripheral edge of the bottom surface 12 that defines any of the penetrating portions 14 of the base material 10.
  • the semiconductor device A10 is mounted on the wiring board, the plurality of terminals 28 are joined to the wiring board via solder.
  • each of the plurality of terminals 28 is composed of a plurality of metal layers. The configuration of the plurality of metal layers is the same as the configuration of the plurality of metal layers forming the wiring 20.
  • the plurality of side terminal 29s are individually arranged with respect to the plurality of penetrating portions 14 of the base material 10.
  • Each of the plurality of side surface terminals 29 is formed along one region of the side surface 13 of the base material 10 that defines each of the plurality of penetration portions 14.
  • one end of the thickness direction z is connected to any of the plurality of pads 21.
  • the other end in the thickness direction z is connected to any of the plurality of terminals 28.
  • each of the plurality of terminals 28 is conducting to any of the plurality of pads 21.
  • each of the plurality of semiconductor elements 30 is bonded to one of the plurality of die pads 22 by die bonding using the bonding layer 39.
  • the plurality of semiconductor elements 30 include a first element 301 and two second elements 302.
  • the first element 301 is joined to the first die pad 221 of the plurality of die pads 22.
  • the first element 301 is an LED that emits red light.
  • the two second elements 302 are joined to the second die pad 222 of the plurality of die pads 22.
  • one of the second elements 302 is an LED that emits blue light.
  • the other second element 302 is an LED that emits green light.
  • the bonding layer 39 includes a first bonding layer 391 and a second bonding layer 392.
  • the first bonding layer 391 has conductivity.
  • the first bonding layer 391 is made of a material containing metal particles and a synthetic resin.
  • the metal particles are silver (Ag).
  • the synthetic resin is, for example, an epoxy resin.
  • the second bonding layer 392 has electrical insulation.
  • the second bonding layer 392 is made of, for example, a material containing polyimide.
  • the first bonding layer 391 joins the first die pad 221 and the first element 301.
  • the second bonding layer 392 joins the second die pad 222 and the two second elements 302.
  • the first element 301 has a first conductive layer 31, a second conductive layer 32, a p-type semiconductor layer 33, an n-type semiconductor layer 34, and an active layer 35.
  • the active layer 35 sandwiched between the p-type semiconductor layer 33 and the n-type semiconductor layer 34 in the thickness direction z is the light emitting region of the first element 301.
  • the first conductive layer 31 faces the first region 22A (details will be described later) of the first die pad 221.
  • the first conductive layer 31 is made of a material including a semiconductor material.
  • the semiconductor material is silicon (Si) containing a p-type dopant.
  • the first conductive layer 31 is the anode of the first element 301 and is in contact with the p-type semiconductor layer 33.
  • the first conductive layer 31 is bonded to the first die pad 221 via the first bonding layer 391.
  • the first conductive layer 31 of the first element 301 is conductive to the first pad 211 of the plurality of pads 21.
  • the second conductive layer 32 is located on the opposite side of the first conductive layer 31 in the thickness direction z.
  • the second conductive layer 32 is the cathode of the second element 302 and is in contact with the n-type semiconductor layer 34.
  • the second conductive layer 32 is made of, for example, a material containing gold.
  • Each of the p-type semiconductor layer 33 and the n-type semiconductor layer 34 is made of a material containing, for example, gallium arsenide (GaAs).
  • the active layer 35 is made of a material containing, for example, aluminum gallium arsenide (AlGaAs).
  • the structural type of the first element 301 is a bonded type.
  • each of these layers is formed by epitaxial growth on the gallium arsenide base material in the order of the p-type semiconductor layer 33, the active layer 35, and the n-type semiconductor layer 34.
  • the laminated p-type semiconductor layer 33, active layer 35, and n-type semiconductor layer 34 are integrally peeled off from the gallium arsenide substrate.
  • the p-type semiconductor layer 33, the active layer 35, and the n-type semiconductor layer 34, which are integrally laminated are bonded to a silicon substrate (silicon wafer) containing a p-type dopant.
  • the p-type semiconductor layer 33 is brought into contact with the silicon base material.
  • the silicon base material corresponds to the first conductive layer 31.
  • the second conductive layer 32 in contact with the n-type semiconductor layer 34 is formed.
  • the first element 301 is obtained by integrally disassembling the silicon base material, the p-type semiconductor layer 33, the active layer 35, and the n-type semiconductor layer 34.
  • each of the two second elements 302 has a first conductive layer 31 and a second conductive layer 32.
  • Each of the first conductive layer 31 and the second conductive layer 32 is provided on the upper surface of the second element 302.
  • Each of the first conductive layer 31 and the second conductive layer 32 is made of, for example, a material containing gold.
  • the first conductive layer 31 is the anode of the second element 302.
  • the second conductive layer 32 is the cathode of the second element 302.
  • the second conductive layer 32 is located between the second die pad 222 and the first conductive layer 31 in the thickness direction z.
  • each of the plurality of wires 40 is bonded to one of the plurality of pads 21, and the other end is bonded to any of the plurality of semiconductor elements 30.
  • Each of the plurality of wires 40 is made of, for example, gold.
  • Each of the plurality of wires 40 is formed by wire bonding.
  • Each of the plurality of wires 40 has a first joint 41 and a second joint 42.
  • the first joining portion 41 is one end of the wire 40 and is joined to any of a plurality of pads 21.
  • the first joint portion 41 is a so-called ball bonding portion, and is a formation start portion of the wire 40.
  • the second bonding portion 42 is the other end of the wire 40 and is bonded to any of the plurality of semiconductor elements 30.
  • the second joining portion 42 is a so-called stitch bonding portion, and is a forming end portion of the wire 40.
  • the distance between the main surface 11 of the base material 10 and the tops of each of the plurality of wires 40 can be made as small as possible, so that the dimension of the semiconductor device A10 in the thickness direction z can be reduced. be able to.
  • the plurality of wires 40 include two first wires 401 and three second wires 402.
  • the first joint portion 41 of the two first wires 401 is joined to the first pad 211 of the plurality of pads 21.
  • the second bonding portion 42 of the two first wires 401 is individually bonded to the first conductive layer 31 of the two second elements 302.
  • the first conductive layer 31 of each of the two second elements 302 is conductive to the first pad 211.
  • the first conductive layer 31 of the first element 301 is conductive to the first pad 211. Therefore, in the semiconductor device A10, the plurality of semiconductor elements 30 are connected in parallel to the first pad 211.
  • the first joint portion 41 of the three second wires 402 is individually joined to the second pad 212, the third pad 213, and the fourth pad 214 among the plurality of pads 21.
  • the second bonding portion 42 of the three second wires 402 is individually bonded to the second conductive layer 32 of the plurality of semiconductor elements 30.
  • the second conductive layer 32 of the first element 301 is electrically connected to the second pad 212.
  • the second conductive layer 32 of the second element 302 is electrically connected to the third pad 213.
  • the second conductive layer 32 of the other second element 302 is conductive to the fourth pad 214.
  • the resist layer 50 is arranged on the main surface 11 of the base material 10 as shown in FIGS. 1 and 4 to 6.
  • the resist layer 50 has an electrical insulating property.
  • the resist layer 50 is, for example, a solder resist film.
  • the resist layer 50 includes four regions. The four regions are arranged at the four corners of the main surface 11. Each of the four regions closes one end of any of the plurality of penetrations 14 of the substrate 10 in the thickness direction z. In addition, each of the four regions covers a part of any one of the plurality of pads 21. As shown in FIGS. 3 to 6, at least a part of the resist layer 50 is located between the support member 1 and the translucent resin 60.
  • the translucent resin 60 is in contact with the support member 1 as shown in FIGS. 3 to 6.
  • the translucent resin 60 covers the plurality of semiconductor elements 30, the plurality of wires 40, and a part of the plurality of pads 21.
  • the translucent resin 60 transmits light emitted from a plurality of semiconductor elements 30.
  • the translucent resin 60 is made of, for example, a material containing an epoxy resin containing silicone.
  • the first pad 211 the first element 301 in which the first conductive layer 31 is bonded to the first pad 211 by the first bonding layer 391, and the second conductive layer 32 of the semiconductor element 30.
  • the relationship with the second wire 402 joined to the above will be described.
  • the first pad 211 includes a first region 22A and a second region 22B.
  • the first region 22A is included in the peripheral edge of the first element 301 when viewed along the thickness direction z.
  • the second region 22B is connected to the first region 22A and protrudes outward from the peripheral edge of the first element 301.
  • the second wire 402 is located away from the second region 22B when viewed along the thickness direction z.
  • the first bonding layer 391 includes a portion located above the second region 22B.
  • the first pad 211 has a first band-shaped portion 231 and a second band-shaped portion 232 and a third band-shaped portion 233.
  • the first band-shaped portion 231 extends along a direction orthogonal to the thickness direction z.
  • the direction in which the first strip-shaped portion 231 extends is referred to as "the length direction of the first strip-shaped portion 231 (hereinafter referred to as" length direction L ")".
  • the direction along the width of the first strip-shaped portion 231 is referred to as "width direction B of the first strip-shaped portion 231 (hereinafter referred to as" width direction B ”)".
  • Each of the length direction L and the width direction B is orthogonal to the thickness direction z. Further, the width direction B is orthogonal to the length direction L.
  • One end of the first strip-shaped portion 231 in the length direction L is connected to the first pad 211 of the plurality of pads 21.
  • Each of the second strip 232 and the third strip 233 extends along the width direction B.
  • the second strip-shaped portion 232 is connected to one end of the first strip-shaped portion 231 in the width direction B.
  • the third strip-shaped portion 233 is connected to the other end of the first strip-shaped portion 231 in the width direction B.
  • the first pad 211 has an X shape when viewed along the thickness direction z.
  • Each of the first strip-shaped portion 231 and the second strip-shaped portion 232 and the third strip-shaped portion 233 includes the first region 22A and the second region 22B. As shown in FIG. 7, the portion of the first band-shaped portion 231 sandwiched between the second band-shaped portion 232 and the third band-shaped portion 233 is the first region 22A.
  • the first element 301 when viewed along the thickness direction z, has a rectangular shape having four corners. When viewed along the thickness direction z, each of the four corner portions overlaps with any of the first strip-shaped portion 231 and the second strip-shaped portion 232 and the third strip-shaped portion 233.
  • the second wire 402 overlaps the first band-shaped portion 231 when viewed along the thickness direction z.
  • the peripheral edge of the first region 22A of the first strip 231 includes the pad side 231A when viewed along the thickness direction z.
  • the pad side 231A intersects the second wire 402
  • the first extension line E1 including the pad side 231A shown in FIG. 7 intersects the second band-shaped portion 232. ..
  • the first band-shaped portion 231 has a convex portion 231B.
  • the convex portion 231B is a second region 22B located closest to the second wire 402.
  • the peripheral edge of the convex portion 231B includes a part of the pad side 231A.
  • the peripheral edge of the first element 301 includes the first edge 30A and the second edge 30B when viewed along the thickness direction z.
  • the first edge 30A intersects the second wire 402 when viewed along the thickness direction z.
  • the second edge 30B connects to the first edge 30A and is located closest to the second wire 402.
  • the first edge 30A is along the first direction x
  • the second edge 30B is along the second direction y.
  • the pad side 231A of the first strip 231 is parallel to the first edge 30A.
  • the second band-shaped portion 232 projects outward from the pad side 231A in the direction along the second edge 30B, that is, in the second direction y.
  • the convex portion 231B When viewed along the thickness direction z, the convex portion 231B is located on the side away from the second strip-shaped portion 232 with respect to the second extension line E2 including the second edge 30B shown in FIG. 7, and is shown in FIG. It protrudes from the first extension line E1 including the pad side 231A toward the side away from the wire 40.
  • the semiconductor device A11 and the semiconductor device A12 which are modifications of the semiconductor device A10, will be described.
  • the configuration of the first die pad 221 of the plurality of die pads 22 is different from the configuration of the semiconductor device A10 described above.
  • the peripheral edge of the first die pad 221 of the semiconductor device A11 has a substantially rectangular shape with a part cut out.
  • the peripheral edge of the first die pad 221 of the semiconductor device A12 has a substantially circular shape with a part cut out when viewed along the thickness direction z.
  • the second wire 402 intersects a partially cutaway region in each of these first die pads 221.
  • the semiconductor device A10 has conductivity and includes a bonding layer 39 (first bonding layer 391) for bonding the die pad 22 (first die pad 221) and the semiconductor element 30 (first element 301).
  • the die pad 22 (first die pad 221) included in the wiring 20 includes a first region 22A and a first region 22A included in the peripheral edge of the semiconductor element 30 (first element 301).
  • the second region 22B which is connected to the semiconductor element 30 and protrudes outward from the peripheral edge of the semiconductor element 30 is included.
  • the wire 40 (second wire 402) is located away from the second region 22B when viewed along the thickness direction z.
  • the portion of the bonding layer 39 located above the second region 22B is configured to be further away from the wire 40, so that it is possible to suppress the precipitation of metal particles on the wire 40 due to ion migration from the bonding layer 39. ..
  • the die pad 22 includes a first band-shaped portion 231 extending along a direction orthogonal to the thickness direction z, and a second band-shaped portion 232 and a third band-shaped portion 233 extending along the width direction B of the first band-shaped portion 231.
  • the second strip-shaped portion 232 is connected to one end of the first strip-shaped portion 231 in the width direction B.
  • the third strip-shaped portion 233 is connected to the other end of the first strip-shaped portion 231 in the width direction B.
  • the portion of the first band-shaped portion 231 sandwiched between the second band-shaped portion 232 and the third band-shaped portion 233 is the first region 22A.
  • the die pad 22 forms an X shape when viewed along the thickness direction z.
  • the center of the die pad 22 overlaps the semiconductor element 30.
  • each of the four corner portions of the semiconductor element 30 overlaps with any of the first band-shaped portion 231 and the second band-shaped portion 232 and the third band-shaped portion 233.
  • the semiconductor element 30 generates heat. The thermal stress caused by the heat is concentrated on the four corners. Therefore, by adopting this configuration, the bonding layer 39 adheres to the four corners, so that the heat is easily conducted from the four corners toward the die pad 22. Therefore, it is possible to reduce the thermal stress concentrated on the four corners.
  • the wire 40 overlaps the first band-shaped portion 231 when viewed along the thickness direction z.
  • the second strip-shaped portion 232 extends in a direction gradually away from the first strip-shaped portion 231 with respect to the wire 40.
  • the peripheral edge of the first strip 231 includes a pad side 231A that intersects the wire 40.
  • the first extension line E1 (see FIG. 7) including the pad side 231A intersects the second band-shaped portion 232.
  • the second band-shaped portion 232 projects outward from the pad side 231A in the direction (second direction y) along the second edge 30B of the semiconductor element 30.
  • the portion of the bonding layer 39 located on the second region 22B of the second strip-shaped portion 232 can be configured to be farther from the wire 40.
  • the first strip-shaped portion 231 has a convex portion 231B which is located closest to the wire 40 and is a second region 22B.
  • the convex portion 231B is located on the side away from the second strip-shaped portion 232 with respect to the second extension line E2 (see FIG. 7) including the second edge 30B of the semiconductor element 30.
  • the convex portion 231B is set at a position farther from the wire 40, so that the portion of the bonding layer 39 located closest to the wire 40 can be configured to be farther from the wire 40.
  • the convex portion 231B when viewed along the thickness direction z, does not project toward the side closer to the wire 40 than the first extension line E1 including the pad side 231A. As a result, the convex portion 231B is set at a position further away from the wire 40, and the portion of the bonding layer 39 located closest to the wire 40 can be further separated from the wire 40.
  • the support member 1 has a base material 10.
  • the base material 10 has a plurality of penetrating portions 14 that are recessed from the side surface 13 toward the inside of the base material 10 and are connected to the main surface 11 and the bottom surface 12.
  • the support member 1 further includes a plurality of terminals 28 arranged on the bottom surface 12 and a plurality of side surface terminals 29 individually arranged with respect to the plurality of penetrating portions 14.
  • Each of the plurality of side terminals 29 is conductive to the wiring 20 and is connected to any of the plurality of terminals 28.
  • the mounting strength of the semiconductor device A10 on the wiring board is improved.
  • the semiconductor device A10 further includes a translucent resin 60 that is in contact with the support member 1 and covers the semiconductor element 30 and the wire 40, and a resist layer 50 that is arranged on the main surface 11 of the base material 10 and has electrical insulation. ..
  • the resist layer 50 closes one end of each of the plurality of penetrating portions 14 of the base material 10 in the thickness direction z. Further, at least a part of the resist layer 50 is located between the support member 1 and the translucent resin 60. As a result, it is possible to prevent the translucent resin 60 in the fluid state from leaking to the plurality of penetrating portions 14 during the manufacture of the semiconductor device A10.
  • FIGS. 11 and 12 The semiconductor device A20 according to the second embodiment of the present disclosure will be described with reference to FIGS. 11 and 12.
  • the same or similar elements of the semiconductor device A10 described above are designated by the same reference numerals, and redundant description will be omitted.
  • FIG. 11 for convenience of understanding, the translucent resin 60 is transmitted.
  • the range shown in FIG. 11 is the same as the range shown in FIG.
  • the position and size of the cross section shown in FIG. 12 are the same as the position and size of the cross section shown in FIG.
  • the configuration of the first die pad 221 of the die pad 22 is different from the configuration of the semiconductor device A10 described above.
  • the pad side 231A of the first band-shaped portion 231 is separated from the first edge 30A of the first element 301 when viewed along the thickness direction z. Is located.
  • the pad side 231A is located closer to the third band-shaped portion 233 with respect to the first extension line E1 including the pad side 231A shown in FIG. Therefore, when viewed along the thickness direction z, the pad side 231A includes a section located inward from the peripheral edge of the first element 301.
  • the pad side 231A and the first edge 30A when viewed along the thickness direction z, and is sandwiched between the base material 10 and the first element 301 in the thickness direction z. Is a part of the translucent resin 60 (see FIG. 12). Further, when viewed along the thickness direction z, the area of the convex portion 231B of the first band-shaped portion 231 is smaller than the area of the semiconductor device A10 described above.
  • the semiconductor device A20 has conductivity and includes a bonding layer 39 (first bonding layer 391) for bonding the die pad 22 (first die pad 221) and the semiconductor element 30 (first element 301).
  • the die pad 22 (first die pad 221) included in the wiring 20 includes a first region 22A and a first region 22A included in the peripheral edge of the semiconductor element 30 (first element 301).
  • the second region 22B which is connected to the semiconductor element 30 and protrudes outward from the peripheral edge of the semiconductor element 30 is included.
  • the wire 40 (second wire 402) is located away from the second region 22B when viewed along the thickness direction z. Therefore, the semiconductor device A20 can also suppress ion migration from the bonding layer 39 used for bonding the semiconductor element 30 to the wiring 20.
  • FIG. 13 transmits the translucent resin 60 for convenience of understanding.
  • the range shown in FIG. 13 is the same as the range shown in FIG.
  • the position and size of the cross section shown in FIG. 14 are the same as the position and size of the cross section shown in FIG.
  • the configuration of the first die pad 221 of the die pad 22 is different from the configuration of the semiconductor device A10 described above.
  • the pad side 231A of the first band-shaped portion 231 is separated from the first edge 30A of the first element 301 when viewed along the thickness direction z. Is located.
  • the pad side 231A is located on the side away from the third band-shaped portion 233 with respect to the first extension line E1 including the pad side 231A shown in FIG.
  • the first band-shaped portion 231 extends the region protruding outward from the first edge 30A of the first element 301, that is, the second region 22B. Has (see FIGS. 13 and 14).
  • the region overlaps the second wire 402 when viewed along the thickness direction z.
  • “outside the first edge 30A” means more than the first edge 30A in the direction along the second extension line E2 including the second element 302 of the semiconductor element 30 shown in FIG. It means being outside.
  • the first die pad 221 of the semiconductor device A30 has a first convex portion 231C and a second convex portion 231D instead of the convex portion 231B.
  • the first convex portion 231C and the second convex portion 231D are the second region 22B.
  • the first convex portion 231C overlaps the second wire 402 when viewed along the thickness direction z.
  • the second convex portion 231D is connected to the first convex portion 231C.
  • the second extension line E2 including the second edge 30B of the first element 301 shown in FIG. 13 forms a boundary between the first convex portion 231C and the second convex portion 231D. ..
  • the peripheral edge of the first convex portion 231C and the peripheral edge of the second convex portion 231D are part of the pad side 231A when viewed along the thickness direction z. including.
  • the first extension line E1 including the pad side 231A shown in FIG. 13 intersects the second strip-shaped portion 232.
  • the protrusion amount P1 of the first convex portion 231C that protrudes outward from the first edge 30A of the first element 301 when viewed along the thickness direction z protrudes outward from the first edge 30A. It is smaller than the protruding amount P2 of the second band-shaped portion 232.
  • the die pad 22 (first die pad 221) of the semiconductor device A30 has a first band-shaped portion 231 and a second band-shaped portion 232 and a third band-shaped portion 233.
  • Each of the first strip 231 and the second strip 23 2 and the third strip 233 includes a first region 22A and a second region 22B.
  • the second strip-shaped portion 232 is connected to one end of the first strip-shaped portion 231 in the width direction B.
  • the third strip-shaped portion 233 is connected to the other end of the first strip-shaped portion 231 in the width direction B.
  • the portion of the first band-shaped portion 231 sandwiched between the second band-shaped portion 232 and the third band-shaped portion 233 is the first region 22A.
  • the die pad 22 has an X shape when viewed along the thickness direction z, and the center of the die pad 22 overlaps the semiconductor element 30 (first element 301).
  • the wire 40 (second wire 402) overlaps the first band-shaped portion 231 when viewed along the thickness direction z.
  • the peripheral edge of the first band-shaped portion 231 includes the pad side 231A intersecting the wire 40, and the first extension line E1 (see FIG. 13) including the pad side 231A is the second. It intersects the strip 232.
  • the length of the section of the wire 40 overlapping the second region 22B can be made as small as possible when viewed along the thickness direction z. Therefore, even when a part of the bonding layer 39 (first bonding layer 391) is located on the second region 22B, the volume of a part of the bonding layer 39 is relatively small. Therefore, it is possible to suppress the precipitation of metal particles on the wire 40 due to ion migration from the bonding layer 39.
  • the first strip-shaped portion 231 has a first convex portion 231C and a second convex portion 231D.
  • the first convex portion 231C and the second convex portion 231D are the second region 22B.
  • the first convex portion 231C overlaps the wire 40 when viewed along the thickness direction z.
  • the second convex portion 231D is connected to the second convex portion 231D.
  • the second extension line E2 including the second edge 30B of the semiconductor element 30 forms a boundary between the first convex portion 231C and the second convex portion 231D. ..
  • the area of the first convex portion 231C is smaller than the area of the second convex portion 231D when viewed along the thickness direction z.
  • the wiring 20 according to the present disclosure is mainly composed of a plurality of metal layers formed by electrolytic plating.
  • the wiring 20 may be formed from, for example, a lead frame.
  • the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the present disclosure can be freely redesigned.

Abstract

半導体装置は、ダイパッドを含む配線を有する支持部材と、前記ダイパッドに接合された半導体素子と、前記配線および前記半導体素子に接合されたワイヤと、導電性を有するとともに、前記ダイパッドと前記半導体素子とを接合する接合層と、を備える。前記半導体素子の厚さ方向に沿って視て、前記ダイパッドは、前記半導体素子の周縁に包含される第１領域と、前記第１領域につながり、かつ前記半導体素子の前記周縁から外方にはみ出した第２領域と、を含む。前記厚さ方向に沿って視て、前記ワイヤは、前記第２領域から離れて位置している。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、半導体装置の一例が開示されている。当該半導体装置においては、導電性のダイボンディング材により半導体素子（ＬＥＤチップ）がリードフレームに接合されている。さらに、当該半導体装置は、２本のワイヤを備えており、これらワイヤが、リードフレームに接合される一方、半導体素子に設けられた２つの端子（アノード端子、カソード端子）に接合されている。各ワイヤは、まずボールボンディング部がリードフレームに接合され、その後、スティッチボンディング部が上記２つの端子のいずれかに接合される。
　上記従来の半導体装置においては、ダイボンディング材は銀ペーストである。仮に、上記２つの端子のうち、アノード端子が半導体素子の下面に、カソード端子が半導体素子の上面に設けられているとする。この半導体装置を水分が存在している環境下で使用すると、イオンマイグレーションと称される現象が発生する。具体的には、上記２つの端子間に電圧を印加すると、銀ペーストに含まれる銀粒子が陽イオン化（Ａｇ+）されて、カソード端子側に引きつけられる。その結果、カソード端子や、当該カソード端子に接合されたワイヤ、および当該カソード端子に導通するｎ型半導体層等に銀が析出する。しかしながら、このような銀の析出は、半導体装置の電流経路において短絡を発生させるなど不具合の要因となる。
特開２０１２－２３４９５５号公報
　本開示は上述の事情に鑑み、半導体素子を配線に接合するために用いられる接合層からのイオンマイグレーションを抑制しうる半導体装置を提供することをその一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、ダイパッドを含む配線を有する支持部材と、前記ダイパッドに接合された半導体素子と、前記配線および前記半導体素子に接合されたワイヤと、導電性を有するとともに、前記ダイパッドと前記半導体素子とを接合する接合層と、を備える。前記半導体素子の厚さ方向に沿って視て、前記ダイパッドは、前記半導体素子の周縁に包含される第１領域と、前記第１領域につながり、かつ前記半導体素子の前記周縁から外方にはみ出した第２領域と、を含む。前記厚さ方向に沿って視て、前記ワイヤは、前記第２領域から離れて位置している。
　好ましくは、前記接合層は、前記第２領域の上に位置する部分を含む。
　好ましくは、前記接合層は、金属粒子および合成樹脂を含む材料からなる。
　好ましくは、前記金属粒子は、銀である。
　好ましくは、前記ダイパッドは、前記厚さ方向に対して直交する方向に沿って延びる第１帯状部と、前記第１帯状部の幅方向に沿って延びる第２帯状部および第３帯状部と、を有する。前記第１帯状部は、前記幅方向に互いに離間する第１端および第２端を有している。前記第２帯状部は、前記第１帯状部の前記第１端につながり、前記第３帯状部は、前記第１帯状部の前記第２端につながる。前記第１帯状部、前記第２帯状部および前記第３帯状部の各々は、前記第１領域および前記第２領域を含み、前記第２帯状部と前記第３帯状部とに挟まれた前記第１帯状部の部分は、前記第１領域である。
　好ましくは、前記厚さ方向に沿って視て、前記半導体素子は、４つの角部を有する矩形状である。前記厚さ方向に沿って視て、前記４つの角部の各々は、前記第１帯状部、前記第２帯状部および前記第３帯状部のいずれかに重なっている。
　好ましくは、前記厚さ方向に沿って視て、前記ワイヤは、前記第１帯状部に重なり、前記厚さ方向に沿って視て、前記第１帯状部の周縁は、前記ワイヤと交差するパッド辺を含むとともに、前記パッド辺を含む第１延長線は、前記第２帯状部と交差し、前記第１帯状部は、前記ワイヤから最も近くに位置する前記第２領域である凸部を有し、前記厚さ方向に沿って視て、前記凸部の周縁は、前記パッド辺の一部を含む。
　好ましくは、前記厚さ方向に沿って視て、前記半導体素子の周縁は、前記ワイヤと交差する第１縁と、前記第１縁につながり、かつ前記ワイヤから最も近くに位置する第２縁と、を含む。前記厚さ方向に沿って視て、前記凸部は、前記第２縁を含む第２延長線に対して前記第２帯状部から遠ざかる側に位置する。
　好ましくは、前記パッド辺は、前記第１縁に対して平行である。
　好ましくは、前記半導体素子は、前記第１領域に対向する第１導電層と、前記厚さ方向において前記第１導電層とは反対側に位置する第２導電層と、を有する。前記第１導電層は、前記接合層を介して前記ダイパッドに接合され、前記ワイヤは、前記第２導電層に接合されている。
　好ましくは、前記第１導電層は、半導体を含む材料からなる。
　好ましくは、前記半導体素子は、ＬＥＤである。
　好ましくは、前記半導体装置は、前記支持部材に接する透光樹脂をさらに備える。前記透光樹脂は、前記半導体素子および前記ワイヤを覆っている。
　好ましくは、前記支持部材は、前記厚さ方向を向く主面を有する基材を有し、前記配線が前記主面に配置されているとともに、前記透光樹脂が前記主面に接している。
　好ましくは、前記基材は、前記厚さ方向において前記主面とは反 対側を向く底面と、前記主面および前記底面につながり、かつ前記厚さ方向に対して直交する方向の外方を向く側面と、前記側面から前記基材の内方に向けて凹み、かつ前記主面および前記底面につながる複数の貫通部と、を有する。前記支持部材は、前記底面に配置された複数の端子と、前記複数の貫通部に対して個別に配置された複数の側面端子と、を有し、前記複数の側面端子の各々は、前記配線に導通するとともに、前記複数の端子のいずれかにつながっている。
　好ましくは、前記半導体装置は、前記主面に配置され、かつ電気絶縁性を有するレジスト層をさらに備える。前記レジスト層は、前記複数の貫通部の各々の前記厚さ方向の一方の端を塞いでいる。
　好ましくは、前記レジスト層の少なくとも一部は、前記支持部材と前記透光樹脂との間に位置する。
　本開示の第２の側面によって提供される半導体装置は、ダイパッドを含む配線を有する支持部材と、前記ダイパッドに接合された半導体素子と、前記配線および前記半導体素子に接合されたワイヤと、導電性を有するとともに、前記ダイパッドと前記半導体素子とを接合する接合層と、を備える。前記半導体素子の厚さ方向に沿って視て、前記ダイパッドは、前記半導体素子の周縁に包含される第１領域と、前記第１領域につながり、かつ前記半導体素子の当該周縁から外方にはみ出した第２領域と、を含む。前記ダイパッドは、前記厚さ方向に対して直交する方向に沿って延びる第１帯状部と、前記第１帯状部の幅方向に沿って延びる第２帯状部および第３帯状部と、を有する。前記第１帯状部は、前記幅方向に互いに離間する第１端および第２端を有する。前記第２帯状部は、前記第１帯状部の前記第１端につながり、前記第３帯状部は、前記第１帯状部の前記第２端につながる。前記第１帯状部、前記第２帯状部および前記第３帯状部の各々は、前記第１領域および前記第２領域を含む。前記第２帯状部と前記第３帯状部とに挟まれた前記第１帯状部の部分は、前記第１領域である。前記厚さ方向に沿って視て、前記ワイヤは、前記第１帯状部に重なる。前記厚さ方向に沿って視て、前記第１帯状部の周縁は、前記ワイヤと交差するパッド辺を含むとともに、前記パッド辺を含む第１延長線は、前記第２帯状部と交差している。
　好ましくは、前記厚さ方向に沿って視て、前記半導体素子の周縁は、前記ワイヤと交差する第１縁と、前記第１縁につながり、かつ前記ワイヤから最も近くに位置する第２縁と、を含む。前記厚さ方向に沿って視て、前記第１帯状部は、前記第２領域であり、かつ前記ワイヤに重なる第１凸部と、前記第２領域であり、かつ前記第１凸部につながる第２凸部と、を含む。前記厚さ方向に沿って視て、前記第２縁を含む第２延長線は、前記第１凸部と前記第２凸部との境界をなし、前記厚さ方向に沿って視て、前記第１凸部の面積は、前記第２凸部の面積よりも小である。
　本開示にかかる半導体装置によれば、半導体素子を配線に接合するために用いられる接合層からのイオンマイグレーションを抑制することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の平面図であり、透光樹脂を透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図１のＩＶ－ＩＶ線に沿う断面図である。 図１のＶ－Ｖ線に沿う断面図である。 図１のＶＩ－ＶＩ線に沿う断面図である。 図１の部分拡大図である。 図４の部分拡大図である。 本開示の第１実施形態にかかる半導体装置の第１変形例を示す部分平面拡大図であり、透光樹脂を透過している。 本開示の第１実施形態にかかる半導体装置の第２変形例を示す部分平面拡大図であり、透光樹脂を透過している。 本開示の第２実施形態にかかる半導体装置の部分拡大平面図であり、透光樹脂を透過している。 図１１に示す半導体装置の部分断面拡大図である。 本開示の第３実施形態にかかる半導体装置の部分拡大平面図であり、透光樹脂を透過している。 図１３に示す半導体装置の部分断面拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図８に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持部材１、複数の半導体素子３０、接合層３９、複数のワイヤ４０、レジスト層５０および透光樹脂６０を備える。これらの図が示す半導体装置Ａ１０は、複数の半導体素子３０の各々がＬＥＤ（Light Emitting Diode）であり、かつ表面実装型の半導体パッケージである。ここで、図１は、理解の便宜上、透光樹脂６０を透過している。図１において、ＩＶ－ＩＶ線、Ｖ－Ｖ線、およびＶＩ－ＶＩ線の各々を一点鎖線で示している。
　半導体装置Ａ１０の説明においては、複数の半導体素子３０の各々の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、図１において半導体装置Ａ１０の横方向を指す。第２方向ｙは、図１において半導体装置Ａ１０の縦方向を指す。
　支持部材１には、図１、図４および図５に示すように、複数の半導体素子３０が搭載されている。図１および図２に示すように、支持部材１は、基材１０、配線２０、複数の端子２８、および複数の側面端子２９を有する。
　図１、図２、および図４～図６に示すように、基材１０には、配線２０、複数の端子２８、および複数の側面端子２９が配置されている。基材１０は、電気絶縁性を有する。基材１０は、たとえばガラスエポキシ樹脂を含む材料からなる。基材１０は、主面１１、底面１２、側面１３、および複数の貫通部１４を有する。主面１１および底面１２は、厚さ方向ｚにおいて互いに反対側を向く。これらのうち、主面１１は、厚さ方向ｚにおいて複数の半導体素子３０が位置する側を向く。底面１２は、半導体装置Ａ１０を配線基板に実装した際、当該配線基板に対向する。側面１３は、主面１１および底面１２につながり、かつ厚さ方向ｚに対して直交する方向の外方を向く。半導体装置Ａ１０においては、側面１３は、第１方向ｘの外方を向く一対の領域と、第２方向ｙの外方を向く一対の領域とを含む。
　図１～図５に示すように、複数の貫通部１４の各々は、側面１３から基材１０の内方に向けて凹み、かつ主面１１および底面１２につながっている。半導体装置Ａ１０においては、複数の貫通部１４の各々は、側面１３のうち第１方向ｘの外方を向く一対の領域のいずれかと、側面１３のうち第２方向ｙの外方を向く一対の領域のいずれかとの境界から基材１０の内方に向けて凹んでいる。これにより、厚さ方向ｚに沿って視て、複数の貫通部１４の各々は、基材１０の四隅のいずれかに位置する。複数の貫通部１４の各々は、厚さ方向ｚに沿って視て扇形状である。
　図１、および図４～図６に示すように、配線２０は、基材１０の主面１１に配置されている。半導体装置Ａ１０においては、配線２０は、複数の端子２８、および複数の側面端子２９とともに、複数の半導体素子３０と、半導体装置Ａ１０が実装される配線基板との導電経路をなしている。半導体装置Ａ１０においては、配線２０は、複数の金属層からなる。当該複数の金属層の一例として、主面１１から近い順に、銅（Ｃｕ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層が積層されたものが挙げられる。配線２０は、主に電解めっきにより形成される。半導体装置Ａ１０においては、配線２０は、複数のパッド２１、および複数のダイパッド２２を含む。
　図１に示すように、複数のパッド２１の各々の一端は、基材１０の複数の貫通部１４のいずれかを規定する主面１１の周縁に接している。複数のパッド２１は、第１パッド２１１、第２パッド２１２、第３パッド２１３および第４パッド２１４を含む。第１パッド２１１および第２パッド２１２は、第１方向ｘにおいて互いに隣り合って位置する。第３パッド２１３および第４パッド２１４は、第１方向ｘにおいて互いに隣り合って位置する。一方、複数のダイパッド２２は、第１ダイパッド２２１および第２ダイパッド２２２を含む。第１ダイパッド２２１は、第１パッド２１１につながっている。第２ダイパッド２２２は、第２方向ｙにおいて、第１パッド２１１および第２パッド２１２と、第３パッド２１３および第４パッド２１４との間に位置する。このため、第１パッド２１１および第２パッド２１２は、第２ダイパッド２２２に対して第２方向ｙの一方側に位置する。あわせて、第３パッド２１３および第４パッド２１４は、第２ダイパッド２２２に対して第２方向ｙの他方側に位置する。複数のダイパッド２２のうち、第１ダイパッド２２１の詳細な構成は、後述する。
　図２、および図４～図６に示すように、複数の端子２８は、基材１０の底面１２に配置されている。複数の端子２８の各々は、基材１０の貫通部１４のいずれかを規定する底面１２の周縁に接している。半導体装置Ａ１０を配線基板に実装する際、複数の端子２８は、ハンダを介して当該配線基板に接合される。半導体装置Ａ１０においては、複数の端子２８の各々は、複数の金属層からなる。当該複数の金属層の構成は、配線２０をなす複数の金属層の構成と同一である。
　図１、図２、および図４～図６に示すように、複数の側面端子２９は、基材１０の複数の貫通部１４に対して個別に配置されている。複数の側面端子２９の各々は、複数の貫通部１４の各々を規定する基材１０の側面１３の一領域に沿って形成されている。複数の側面端子２９の各々において、厚さ方向ｚの一方の端は、複数のパッド２１のいずれかにつながっている。あわせて、厚さ方向ｚの他方の端は、複数の端子２８のいずれかにつながっている。これにより、複数の端子２８の各々は、複数のパッド２１のいずれかに導通している。
　複数の半導体素子３０の各々は、図４～図６に示すように、接合層３９を用いたダイボンディングにより複数のダイパッド２２のいずれかに接合されている。図１に示すように、半導体装置Ａ１０においては、複数の半導体素子３０は、第１素子３０１と、２つの第 ２素子３０２とを含む。第１素子３０１は、複数のダイパッド２２のうち第１ダイパッド２２１に接合されている。第１素子３０１は、赤色光を発するＬＥＤである。２つの第２素子３０２は、複数のダイパッド２２のうち第２ダイパッド２２２に接合されている。２つの第２素子３０２のうち、一方の当該第２素子３０２は、青色光を発するＬＥＤである。あわせて、他方の当該第２素子３０２は、緑色光を発するＬＥＤである。
　図４および図５に示すように、半導体装置Ａ１０においては、接合層３９は、第１接合層３９１および第２接合層３９２を含む。第１接合層３９１は、導電性を有する。第１接合層３９１は、金属粒子および合成樹脂を含む材料からなる。当該金属粒子は、銀（Ａｇ）である。当該合成樹脂は、たとえばエポキシ樹脂である。第２接合層３９２は、電気絶縁性を有する。第２接合層３９２は、たとえばポリイミドを含む材料からなる。第１接合層３９１は、第１ダイパッド２２１と第１素子３０１とを接合している。第２接合層３９２は、第２ダイパッド２２２と、２つの第２素子３０２とを接合している。
　図８に示すように、第１素子３０１は、第１導電層３１、第２導電層３２、ｐ型半導体層３３、ｎ型半導体層３４および活性層３５を有する。これらのうち、厚さ方向ｚにおいてｐ型半導体層３３とｎ型半導体層３４とに挟まれた活性層３５が、第１素子３０１の発光領域である。第１導電層３１は、第１ダイパッド２２１の第１領域２２Ａ（詳細は後述）に対向している。第１導電層３１は、半導体材料を含む材料からなる。当該半導体材料は、ｐ型ドーパントが含有されたケイ素（Ｓｉ）である。第１導電層３１は、第１素子３０１のアノードであり、かつｐ型半導体層３３に接している。第１導電層３１は、第１接合層３９１を介して第１ダイパッド２２１に接合されている。これにより、第１素子３０１の第１導電層３１は、複数のパッド２１のうち第１パッド２１１に導通している。第２導電層３２は、厚さ方向ｚにおいて第１導電層３１とは反対側に位置する。第２導電層３２は、第２素子３０２のカソードであり、ｎ型半導体層３４に接している。第２導電層３２は、たとえば金を含む材料からなる。ｐ型半導体層３３およびｎ型半導体層３４の各々は、たとえばヒ化ガリウム（ＧａＡｓ）を含む材料からなる。活性層３５は、たとえばアルミニウムガリウムヒ素（ＡｌＧａＡｓ）を含む材料からなる。
　第１素子３０１の構造形式は、貼り合わせ型である。第１素子３０１の製造にあたっては、まず、ヒ化ガリウム基材に対してｐ型半導体層３３、活性層３５、ｎ型半導体層３４の順にこれらの各層をエピタキシャル成長により形成する。次いで、ヒ化ガリウム基材から、積層されたｐ型半導体層３３、活性層３５およびｎ型半導体層３４を一体的に剥がす。次いで、一体となって積層されたｐ型半導体層３３、活性層３５およびｎ型半導体層３４を、ｐ型ドーパントが含有されたケイ素基材（シリコンウエハ）に貼り合わせる。この際、ｐ型半導体層３３が当該ケイ素基材に接するようにする。当該ケイ素基材が、第１導電層３１に相当する。次いで、ｎ型半導体層３４に接する第２導電層３２を形成する。最後に、当該ケイ素基材、ｐ型半導体層３３、活性層３５およびｎ型半導体層３４を一体的に個片化させることにより、第１素子３０１が得られる。
　図１および図５に示すように、２つの第２素子３０２の各々は、第１導電層３１および第２導電層３２を有する。第１導電層３１および第２導電層３２の各々は、当該第２素子３０２の上面に設けられている。第１導電層３１および第２導電層３２の各々は、たとえば金を含む材料からなる。第１導電層３１は、当該第２素子３０２のアノードである。第２導電層３２は、当該第２素子３０２のカソードである。２つの第２素子３０２の各々において、第２導電層３２は、厚さ方向ｚにおいて第２ダイパッド２２２と第１導電層３１との間に位置する。
　複数のワイヤ４０の各々は、図１に示すように、その一端が複数のパッド２１のいずれかに接合され、かつその他端が複数の半導体素子３０のいずれかに接合されている。複数 のワイヤ４０の各々は、たとえば金からなる。複数のワイヤ４０の各々は、ワイヤボンディングにより形成される。複数のワイヤ４０の各々は、第１接合部４１および第２接合部４２を有する。第１接合部４１は、当該ワイヤ４０の一端であり、かつ複数のパッド２１のいずれかに接合されている。第１接合部４１は、いわゆるボールボンディング部であり、当該ワイヤ４０の形成開始部である。第２接合部４２は、当該ワイヤ４０の他端であり、かつ複数の半導体素子３０のいずれかに接合されている。第２接合部４２は、いわゆるスティッチボンディング部であり、当該ワイヤ４０の形成終了部である。本構成により、基材１０の主面１１と、複数のワイヤ４０の各々の頂部との間の距離を極力小とすることができるため、半導体装置Ａ１０の厚さ方向ｚの寸法の縮小を図ることができる。半導体装置Ａ１０においては、複数のワイヤ４０は、２本の第１ワイヤ４０１、および３本の第２ワイヤ４０２を含む。
　図１に示すように、２本の第１ワイヤ４０１の第１接合部４１は、複数のパッド２１のうち第１パッド２１１に接合されている。あわせて、２本の第１ワイヤ４０１の第２接合部４２は、２つの第２素子３０２の第１導電層３１に対して個別に接合されている。これにより、２つの第２素子３０２の各々の第１導電層３１は、第１パッド２１１に導通している。先述のとおり、第１素子３０１の第１導電層３１は、第１パッド２１１に導通している。したがって、半導体装置Ａ１０においては、複数の半導体素子３０は、第１パッド２１１に対して並列接続されている。
　図１に示すように、３本の第２ワイヤ４０２の第１接合部４１は、複数のパッド２１のうち第２パッド２１２、第３パッド２１３および第４パッド２１４に対して個別に接合されている。３本の第２ワイヤ４０２の第２接合部４２は、複数の半導体素子３０の第２導電層３２に対して個別に接合されている。これにより、第１素子３０１の第２導電層３２は、第２パッド２１２に導通している。２つの第２素子３０２のうち、一方の当該第２素子３０２の第２導電層３２は、第３パッド２１３に導通している。あわせて、他方の第２素子３０２の第２導電層３２は、第４パッド２１４に導通している。
　レジスト層５０は、図１、および図４～図６に示すように、基材１０の主面１１に配置されている。レジスト層５０は、レジスト層５０は、電気絶縁性を有する。レジスト層５０は、たとえばソルダーレジストフィルムである。半導体装置Ａ１０においては、レジスト層５０は、４つの領域を含む。当該４つの領域は、主面１１の四隅に配置されている。当該４つの領域の各々は、基材１０の複数の貫通部１４のいずれかの厚さ方向ｚの一方の端を塞いでいる。あわせて、当該４つの領域の各々は、複数のパッド２１のいずれかの一部を覆っている。図３～図６に示すように、レジスト層５０の少なくとも一部は、支持部材１と透光樹脂６０との間に位置する。
　透光樹脂６０は、図３～図６に示すように、支持部材１に接している。透光樹脂６０は、複数の半導体素子３０、および複数のワイヤ４０と、複数のパッド２１の一部とを覆っている。透光樹脂６０は、複数の半導体素子３０から発する光を透過する。透光樹脂６０は、たとえば、シリコーンが含有されたエポキシ樹脂を含む材料からなる。
　次に、複数のダイパッド２２のうち第１パッド２１１と、第１導電層３１が第１接合層３９１により第１パッド２１１に接合された第１素子３０１と、半導体素子３０の第２導電層３２に接合された第２ワイヤ４０２との関係について説明する。
　図７に示すように、第１パッド２１１は、第１領域２２Ａおよび第２領域２２Ｂを含む。厚さ方向ｚに沿って視て、第１領域２２Ａは、第１素子３０１の周縁に包含されている。厚さ方向ｚに沿って視て、第２領域２２Ｂは、第１領域２２Ａにつながり、かつ第１素子３０１の周縁から外方にはみ出している。厚さ方向ｚに沿って視て、第２ワイヤ４０２ は、第２領域２２Ｂから離れて位置する。半導体装置Ａ１０においては、第１接合層３９１は、第２領域２２Ｂの上に位置する部分を含む。
　図７に示すように、第１パッド２１１は、第１帯状部２３１、第２帯状部２３２および第３帯状部２３３を有する。第１帯状部２３１は、厚さ方向ｚに対して直交する方向に沿って延びている。ここで、以下の第１パッド２１１の説明においては、第１帯状部２３１が延びる方向を「第１帯状部２３１の長さ方向（以下「長さ方向Ｌ」という。）」と呼ぶ。第１帯状部２３１の幅に沿った方向を「第１帯状部２３１の幅方向Ｂ（以下「幅方向Ｂ」という。）」と呼ぶ。長さ方向Ｌおよび幅方向Ｂの各々は、厚さ方向ｚに対して直交している。さらに、幅方向Ｂは、長さ方向Ｌに対して直交している。第１帯状部２３１の長さ方向Ｌの一端が、複数のパッド２１のうち第１パッド２１１につながっている。第２帯状部２３２および第３帯状部２３３の各々は、幅方向Ｂに沿って延びている。第２帯状部２３２は、第１帯状部２３１の幅方向Ｂの一端につながっている。第３帯状部２３３は、第１帯状部２３１の幅方向Ｂの他端につながっている。これにより、厚さ方向ｚに沿って視て、第１パッド２１１は、Ｘ字状をなしている。
　第１帯状部２３１、第２帯状部２３２および第３帯状部２３３の各々は、第１領域２２Ａおよび第２領域２２Ｂを含む。図７に示すように、第２帯状部２３２と第３帯状部２３３とに挟まれた第１帯状部２３１の部分は、第１領域２２Ａである。
　図７に示すように、厚さ方向ｚに沿って視て、第１素子３０１は、４つの角部を有する矩形状である。厚さ方向ｚに沿って視て、当該４つの角部の各々は、第１帯状部２３１、第２帯状部２３２および第３帯状部２３３のいずれかに重なっている。
　図７に示すように、厚さ方向ｚに沿って視て、第２ワイヤ４０２は、第１帯状部２３１に重なっている。厚さ方向ｚに沿って視て、第１帯状部２３１の第１領域２２Ａの周縁は、パッド辺２３１Ａを含む。厚さ方向ｚに沿って視て、パッド辺２３１Ａは、第２ワイヤ４０２と交差するとともに、図７に示すパッド辺２３１Ａを含む第１延長線Ｅ１は、第２帯状部２３２と交差している。さらに、第１帯状部２３１は、凸部２３１Ｂを有する。凸部２３１Ｂは、第２ワイヤ４０２から最も近くに位置する第２領域２２Ｂである。厚さ方向ｚに沿って視て、凸部２３１Ｂの周縁は、パッド辺２３１Ａの一部を含む。
　図７に示すように、厚さ方向ｚに沿って視て、第１素子３０１の周縁は、第１縁３０Ａおよび第２縁３０Ｂを含む。厚さ方向ｚに沿って視て、第１縁３０Ａは、第２ワイヤ４０２と交差している。第２縁３０Ｂは、第１縁３０Ａにつながり、かつ第２ワイヤ４０２から最も近くに位置する。半導体装置Ａ１０においては、第１縁３０Ａは、第１方向ｘに沿っており、かつ第２縁３０Ｂは、第２方向ｙに沿っている。第１帯状部２３１のパッド辺２３１Ａは、第１縁３０Ａに対して平行である。厚さ方向ｚに沿って視て、第２縁３０Ｂに沿った方向、すなわち第２方向ｙにおいて、第２帯状部２３２がパッド辺２３１Ａよりも外方に突出している。厚さ方向ｚに沿って視て、凸部２３１Ｂは、図７に示す第２縁３０Ｂを含む第２延長線Ｅ２に対して第２帯状部２３２から遠ざかる側に位置するとともに、図７に示すパッド辺２３１Ａを含む第１延長線Ｅ１よりもワイヤ４０から遠ざかる側に突出している。
　次に、半導体装置Ａ１０の変形例である半導体装置Ａ１１および半導体装置Ａ１２について説明する。半導体装置Ａ１１および半導体装置Ａ１２は、複数のダイパッド２２のうち第１ダイパッド２２１の構成が、先述した半導体装置Ａ１０の当該構成と異なる。
　図９に示すように、厚さ方向ｚに沿って視て、半導体装置Ａ１１の第１ダイパッド２２１の周縁は、一部を切り欠いた略矩形状となっている。また、図１０に示すように、厚さ 方向ｚに沿って視て、半導体装置Ａ１２の第１ダイパッド２２１の周縁は、一部を切り欠いた略円形状となっている。厚さ方向ｚに沿って視て、これらの第１ダイパッド２２１の各々において一部を切り欠いた領域に、第２ワイヤ４０２が交差している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、導電性を有するとともに、ダイパッド２２（第１ダイパッド２２１）と半導体素子３０（第１素子３０１）とを接合する接合層３９（第１接合層３９１）を備える。厚さ方向ｚに沿って視て、配線２０に含まれるダイパッド２２（第１ダイパッド２２１）は、半導体素子３０（第１素子３０１）の周縁に包含される第１領域２２Ａと、第１領域２２Ａにつながり、かつ半導体素子３０の当該周縁から外方にはみ出した第２領域２２Ｂとを含む。厚さ方向ｚに沿って視て、ワイヤ４０（第２ワイヤ４０２）は、第２領域２２Ｂから離れて位置する。これにより、第２領域２２Ｂの上に位置する接合層３９の部分がワイヤ４０からより遠ざけられた構成となるため、接合層３９からのイオンマイグレーションによりワイヤ４０に金属粒子が析出することを抑制できる。
　ダイパッド２２は、厚さ方向ｚに対して直交する方向に沿って延びる第１帯状部２３１と、第１帯状部２３１の幅方向Ｂに沿って延びる第２帯状部２３２および第３帯状部２３３を有する。第２帯状部２３２は、第１帯状部２３１の幅方向Ｂの一端につながっている。第３帯状部２３３は、第１帯状部２３１の幅方向Ｂの他端につながっている。第２帯状部２３２と第３帯状部２３３とに挟まれた第１帯状部２３１の部分は、第１領域２２Ａである。これにより、ダイパッド２２は、厚さ方向ｚに沿って視てＸ字状をなす。あわせて、厚さ方向ｚに沿って視て、ダイパッド２２の中心が半導体素子３０に重なる構成となる。
　さらに、厚さ方向に沿って視て、半導体素子３０の４つの角部の各々は、第１帯状部２３１、第２帯状部２３２および第３帯状部２３３のいずれかに重なっている。これにより、ダイパッド２２に対する半導体素子３０の接合面積の過度な縮小が回避されるため、ダイパッド２２に対する半導体素子３０の接合強度と、ダイパッド２２から半導体素子３０に流れる電流とを確保することができる。また、半導体装置Ａ１０の使用時に、半導体素子３０は、熱を発生する。当該熱に起因した熱応力は、当該４つの角部に集中する。そこで、本構成をとることにより、当該４つの角部に接合層３９が付着するため、当該４つの角部からダイパッド２２に向けて当該熱が伝導しやすくなる。したがって、当該４つの角部に集中する熱応力の低減を図ることができる。
　厚さ方向ｚに沿って視て、ワイヤ４０は、第１帯状部２３１に重なっている。これにより、第２帯状部２３２は、第１帯状部２３１からワイヤ４０に対して徐々に遠ざかる方向に延びている。厚さ方向ｚに沿って視て、第１帯状部２３１の周縁は、ワイヤ４０と交差するパッド辺２３１Ａを含む。パッド辺２３１Ａを含む第１延長線Ｅ１（図７参照）は、第２帯状部２３２と交差している。厚さ方向ｚに沿って視て、半導体素子３０の第２縁３０Ｂに沿った方向（第２方向ｙ）において、第２帯状部２３２がパッド辺２３１Ａよりも外方に突出している。これにより、第２帯状部２３２の第２領域２２Ｂの上に位置する接合層３９の部分を、ワイヤ４０からより遠ざけた構成とすることができる。
　第１帯状部２３１は、ワイヤ４０から最も近くに位置し、かつ第２領域２２Ｂである凸部２３１Ｂを有する。厚さ方向ｚに沿って視て、凸部２３１Ｂは、半導体素子３０の第２縁３０Ｂを含む第２延長線Ｅ２（図７参照）に対して第２帯状部２３２から遠ざかる側に位置する。これにより、ワイヤ４０からより離れた位置に凸部２３１Ｂが設定されるため 、ワイヤ４０から最も近くに位置する接合層３９の部分を、ワイヤ４０からより遠ざけた構成とすることができる。さらに、厚さ方向ｚに沿って視て、凸部２３１Ｂは、パッド辺２３１Ａを含む第１延長線Ｅ１よりもワイヤ４０に近づく側に突出していない。これにより、ワイヤ４０からさらに離れた位置に凸部２３１Ｂが設定されることとなり、ワイヤ４０から最も近くに位置する接合層３９の部分を、ワイヤ４０からさらに遠ざけた構成とすることができる。
　支持部材１は、基材１０を有する。基材１０は、側面１３から基材１０の内方に向けて凹み、かつ主面１１および底面１２につながる複数の貫通部１４を有する。支持部材１は、底面１２に配置された複数の端子２８と、複数の貫通部１４に対して個別に配置された複数の側面端子２９とをさらに有する。複数の側面端子２９の各々は、配線２０に導通するとともに、複数の端子２８のいずれかにつながっている。これにより、半導体装置Ａ１０を配線基板に実装する際、複数の端子２８に加えて複数の側面端子２９にもハンダが付着する。これにより、当該配線基板に対する半導体装置Ａ１０の実装強度が向上する。あわせて、複数の側面端子２９に付着したハンダの形状を目視することにより、当該配線基板に実装された半導体装置Ａ１０の実装状態を容易に確認することができる。
　半導体装置Ａ１０は、支持部材１に接し、かつ半導体素子３０およびワイヤ４０を覆う透光樹脂６０と、基材１０の主面１１に配置され、かつ電気絶縁性を有するレジスト層５０とをさらに備える。レジスト層５０は、基材１０の複数の貫通部１４の各々の厚さ方向ｚの一方の端を塞いでいる。さらに、レジスト層５０の少なくとも一部は、支持部材１と透光樹脂６０との間に位置する。これにより、半導体装置Ａ１０の製造時に、流動状態の透光樹脂６０が複数の貫通部１４に漏れ出すことを防止できる。
　さらに、図９に示す半導体装置Ａ１１や、図１０に示す半導体装置Ａ１２のような変形例であっても、半導体装置Ａ１０の場合と同様な作用効果を奏する。
　図１１および図１２に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１１は、理解の便宜上、透光樹脂６０を透過している。図１１が示す範囲は、図７が示す範囲と同一である。図１２が示す断面の位置および大きさは、図８が示す断面の位置および大きさと同一である。
　半導体装置Ａ２０においては、ダイパッド２２の第１ダイパッド２２１の構成が、先述した半導体装置Ａ１０の構成と異なる。
　図１１に示すように、半導体装置Ａ２０の第１ダイパッド２２１においては、厚さ方向ｚに沿って視て、第１帯状部２３１のパッド辺２３１Ａが、第１素子３０１の第１縁３０Ａから離れて位置する。厚さ方向ｚに沿って視て、図１１に示すパッド辺２３１Ａを含む第１延長線Ｅ１に対して、パッド辺２３１Ａは、第３帯状部２３３に近づく側に位置する。このため、厚さ方向ｚに沿って視て、パッド辺２３１Ａは、第１素子３０１の周縁よりも内方に位置する区間を含む。これにより、厚さ方向ｚに沿って視てパッド辺２３１Ａと第１縁３０Ａとの間に挟まれ、かつ厚さ方向ｚにおいて基材１０と第１素子３０１との間に挟まれた領域には、透光樹脂６０の一部が入り込んでいる（図１２参照）。さらに、厚さ方向ｚに沿って視て、第１帯状部２３１の凸部２３１Ｂの面積は、先述した半導体装置Ａ１０の当該面積よりも小である。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、導電性を有するとともに、ダイパッド２２（第１ダイパッド２２１）と半導体素子３０（第１素子３０１）とを接合する接合層３９（第１接合層３９１）を備える。厚さ方向ｚに沿って視て、配線２０に含まれるダイパッド２２（第１ダイパッド２２１）は、半導体素子３０（第１素子３０１）の周縁に包含される第１領域２２Ａと、第１領域２２Ａにつながり、かつ半導体素子３０の当該周縁から外方にはみ出した第２領域２２Ｂとを含む。厚さ方向ｚに沿って視て、ワイヤ４０（第２ワイヤ４０２）は、第２領域２２Ｂから離れて位置する。したがって、半導体装置Ａ２０によっても、半導体素子３０を配線２０に接合するために用いられる接合層３９からのイオンマイグレーションを抑制することが可能となる。
　図１３および図１４に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１３は、理解の便宜上、透光樹脂６０を透過している。図１３が示す範囲は、図７が示す範囲と同一である。図１４が示す断面の位置および大きさは、図８が示す断面の位置および大きさと同一である。
　半導体装置Ａ３０においては、ダイパッド２２の第１ダイパッド２２１の構成が、先述した半導体装置Ａ１０の構成と異なる。
　図１３に示すように、半導体装置Ａ３０の第１ダイパッド２２１においては、厚さ方向ｚに沿って視て、第１帯状部２３１のパッド辺２３１Ａが、第１素子３０１の第１縁３０Ａから離れて位置する。厚さ方向ｚに沿って視て、図１３に示すパッド辺２３１Ａを含む第１延長線Ｅ１に対して、パッド辺２３１Ａは、第３帯状部２３３から遠ざかる側に位置する。これにより、半導体装置Ａ３０においては、厚さ方向ｚに沿って視て、第１帯状部２３１は、第１素子３０１の第１縁３０Ａよりも外方に突出した領域、すなわち第２領域２２Ｂを有する（図１３および図１４参照）。厚さ方向ｚに沿って視て、当該領域は、第２ワイヤ４０２に重なっている。半導体装置Ａ３０の説明において「第１縁３０Ａよりも外方」とは、図１３に示す半導体素子３０の第２素子３０２を含む第２延長線Ｅ２に沿った方向において、第１縁３０Ａよりも外方であることを意味する。
　図１３に示すように、半導体装置Ａ３０の第１ダイパッド２２１は、先述した半導体装置Ａ１０の第１ダイパッド２２１と異なり、凸部２３１Ｂに替えて第１凸部２３１Ｃおよび第２凸部２３１Ｄを有する。第１凸部２３１Ｃおよび第２凸部２３１Ｄは、第２領域２２Ｂである。厚さ方向ｚに沿って視て、第１凸部２３１Ｃは、第２ワイヤ４０２に重なっている。第２凸部２３１Ｄは、第１凸部２３１Ｃにつながっている。厚さ方向ｚに沿って視て、図１３に示す第１素子３０１の第２縁３０Ｂを含む第２延長線Ｅ２は、第１凸部２３１Ｃと第２凸部２３１Ｄとの境界をなしている。
　図１３に示すように、厚さ方向ｚに沿って視て、第１帯状部２３１においては、第１凸部２３１Ｃの周縁、および第２凸部２３１Ｄの周縁は、それぞれパッド辺２３１Ａの一部を含む。厚さ方向ｚに沿って視て、図１３に示すパッド辺２３１Ａを含む第１延長線Ｅ１は、第２帯状部２３２と交差している。これにより、厚さ方向ｚに沿って視て、第１素子３０１の第１縁３０Ａよりも外方に突出した第１凸部２３１Ｃの突出量Ｐ１は、第１縁３０Ａよりも外方に突出した第２帯状部２３２の突出量Ｐ２よりも小である。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０のダイパッド２２（第１ダイパッド２２１）は、第１帯状部２３１、第２帯状部２３２および第３帯状部２３３を有する。第１帯状部２３１、第２帯状部２３ ２および第３帯状部２３３の各々は、第１領域２２Ａおよび第２領域２２Ｂを含む。第２帯状部２３２は、第１帯状部２３１の幅方向Ｂの一端につながっている。第３帯状部２３３は、第１帯状部２３１の幅方向Ｂの他端につながっている。第２帯状部２３２と第３帯状部２３３とに挟まれた第１帯状部２３１の部分は、第１領域２２Ａである。これにより、厚さ方向ｚに沿って視て、ダイパッド２２は、Ｘ字状をなすとともに、ダイパッド２２の中央は、半導体素子３０（第１素子３０１）に重なっている。
　上述の構成において、厚さ方向ｚに沿って視て、ワイヤ４０（第２ワイヤ４０２）は、第１帯状部２３１に重なっている。厚さ方向ｚに沿って視て、第１帯状部２３１の周縁は、ワイヤ４０と交差するパッド辺２３１Ａを含むとともに、パッド辺２３１Ａを含む第１延長線Ｅ１（図１３参照）は、第２帯状部２３２と交差している。これにより、厚さ方向ｚに沿って視て、第２領域２２Ｂに重なるワイヤ４０の区間の長さをできるだけ小とすることができる。このため、接合層３９（第１接合層３９１）の一部が当該第２領域２２Ｂの上に位置する場合であっても、当該接合層３９の一部の体積が比較的僅かなものとなるため、接合層３９からのイオンマイグレーションによりワイヤ４０に金属粒子が析出することを抑制できる。
　半導体装置Ａ３０においては、第１帯状部２３１は、第１凸部２３１Ｃおよび第２凸部２３１Ｄを有する。第１凸部２３１Ｃおよび第２凸部２３１Ｄは、第２領域２２Ｂである。厚さ方向ｚに沿って視て、第１凸部２３１Ｃは、ワイヤ４０に重なっている。第２凸部２３１Ｄは、第２凸部２３１Ｄにつながっている。厚さ方向ｚに沿って視て、半導体素子３０の第２縁３０Ｂを含む第２延長線Ｅ２（図１３参照）は、第１凸部２３１Ｃと第２凸部２３１Ｄとの境界をなしている。厚さ方向ｚに沿って視て、第１凸部２３１Ｃの面積は、第２凸部２３１Ｄの面積よりも小である。これにより、第１凸部２３１Ｃおよび第２凸部２３１Ｄの上に接合層３９の一部が位置する場合であっても、当該接合層３９の一部の体積の大半を第２凸部２３１Ｄの上に位置させることができる。このため、第１凸部２３１Ｃの上に位置する当該接合層３９の体積は、ごく僅かなものとなる。したがって、接合層３９からのイオンマイグレーションを、より効果的に抑制することができる。
　本開示にかかる配線２０は、主に電解めっきにより形成された複数の金属層からなる。この他に、配線２０は、たとえばリードフレームから形成されたものでもよい。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　　Ａ１０，Ａ１１，Ａ１２，Ａ２０，Ａ３０：半導体装置
　　１：支持部材
　　１０：基材
　　１１：主面
　　１２：底面
　　１３：側面
　　１４：貫通部
　　２０：配線
　　２１：パッド
　　２１１：第１パッド
　　２１２：第２パッド
　　２１３：第３パッド
　　２１４：第４パッド
　　２２：ダイパッド
　　２２１：第１ダイパッド
　　２２２：第２ダイパッド
　　２２Ａ：第１領域
　　２２Ｂ：第２領域
　　２３１：第１帯状部
　　２３１Ａ：パッド辺
　　２３１Ｂ：凸部
　　２３１Ｃ：第１凸部
　　２３１Ｄ：第２凸部
　　２３２：第２帯状部
　　２３３：第３帯状部
　　２８：端子
　　２９：側面端子
　　３０：半導体素子
　　３０１：第１素子
　　３０２：第２素子
　　３０Ａ：第１縁
　　３０Ｂ：第２縁
　　３１：第１導電層
　　３２：第２導電層
　　３３：ｐ型半導体層
　　３４：ｎ型半導体層
　　３５：活性層
　　３９：接合層
　　３９１：第１接合層
　　３９２：第２接合層
　　４０：ワイヤ
　　４０１：第１ワイヤ
　　４０２：第２ワイヤ
　　４１：第１接合部
　　４２：第２接合部
　　５０：レジスト層
　　６０：透光樹脂
　　Ｅ１：第１延長線
　　Ｅ２：第２延長線
　　Ｐ１，Ｐ２：突出量
　　ｚ：厚さ方向
　　ｘ：第１方向
　　ｙ：第２方向
　　Ｌ：長さ方向
　　Ｂ：幅方向

Claims (19)

  1. 　ダイパッドを含む配線を有する支持部材と、
    　前記ダイパッドに接合された半導体素子と、
    　前記配線および前記半導体素子に接合されたワイヤと、
    　導電性を有するとともに、前記ダイパッドと前記半導体素子とを接合する接合層と、を備え、
    　前記半導体素子の厚さ方向に沿って視て、前記ダイパッドは、前記半導体素子の周縁に包含される第１領域と、前記第１領域につながり、かつ前記半導体素子の前記周縁から外方にはみ出した第２領域と、を含み、
    　前記厚さ方向に沿って視て、前記ワイヤは、前記第２領域から離れて位置している、半導体装置。
  2. 　前記接合層は、前記第２領域の上に位置する部分を含む、請求項１に記載の半導体装置。
  3. 　前記接合層は、金属粒子および合成樹脂を含む材料からなる、請求項１または２に記載の半導体装置。
  4. 　前記金属粒子は、銀である、請求項３に記載の半導体装置。
  5. 　前記ダイパッドは、前記厚さ方向に対して直交する方向に沿って延びる第１帯状部と、前記第１帯状部の幅方向に沿って延びる第２帯状部および第３帯状部と、を有し、前記第１帯状部は、前記幅方向に互いに離間する第１端および第２端を有し、
    　前記第２帯状部は、前記第１帯状部の前記第１端につながり、
    　前記第３帯状部は、前記第１帯状部の前記第２端につながり、
    　前記第１帯状部、前記第２帯状部および前記第３帯状部の各々は、前記第１領域および前記第２領域を含み、
    　前記第２帯状部と前記第３帯状部とに挟まれた前記第１帯状部の部分は、前記第１領域である、請求項３または４に記載の半導体装置。
  6. 　前記厚さ方向に沿って視て、前記半導体素子は、４つの角部を有する矩形状であり、
    　前記厚さ方向に沿って視て、前記４つの角部の各々は、前記第１帯状部、前記第２帯状部および前記第３帯状部のいずれかに重なっている、請求項５に記載の半導体装置。
  7. 　前記厚さ方向に沿って視て、前記ワイヤは、前記第１帯状部に重なり、
    　前記厚さ方向に沿って視て、前記第１帯状部の周縁は、前記ワイヤと交差するパッド辺を含むとともに、前記パッド辺を含む第１延長線は、前記第２帯状部と交差し、
    　前記第１帯状部は、前記ワイヤから最も近くに位置する前記第２領域である凸部を有し、
    　前記厚さ方向に沿って視て、前記凸部の周縁は、前記パッド辺の一部を含む、請求項６に記載の半導体装置。
  8. 　前記厚さ方向に沿って視て、前記半導体素子の周縁は、前記ワイヤと交差する第１縁と、前記第１縁につながり、かつ前記ワイヤから最も近くに位置する第２縁と、を含み、
    　前記厚さ方向に沿って視て、前記凸部は、前記第２縁を含む第２延長線に対して前記第２帯状部から遠ざかる側に位置する、請求項７に記載の半導体装置。
  9. 　前記パッド辺は、前記第１縁に対して平行である、請求項８に記載の半導体装置。
  10. 　前記半導体素子は、前記第１領域に対向する第１導電層と、前記厚さ方向において前記第１導電層とは反対側に位置する第２導電層と、を有し、
    　前記第１導電層は、前記接合層を介して前記ダイパッドに接合され、
    　前記ワイヤは、前記第２導電層に接合されている、請求項３ないし９のいずれかに記載の半導体装置。
  11. 　前記第１導電層は、半導体を含む材料からなる、請求項１０に記載の半導体装置。
  12. 　前記半導体素子は、ＬＥＤである、請求項１０または１１に記載の半導体装置。
  13. 　前記支持部材に接する透光樹脂をさらに備え、
    　前記透光樹脂は、前記半導体素子および前記ワイヤを覆っている、請求項１２に記載の半導体装置。
  14. 　前記支持部材は、前記厚さ方向を向く主面を有する基材を有し、
    　前記配線が前記主面に配置されているとともに、前記透光樹脂が前記主面に接している、請求項１３に記載の半導体装置。
  15. 　前記基材は、前記厚さ方向において前記主面とは反対側を向く底面と、前記主面および前記底面につながり、かつ前記厚さ方向に対して直交する方向の外方を向く側面と、前記側面から前記基材の内方に向けて凹み、かつ前記主面および前記底面につながる複数の貫通部と、を有し、
    　前記支持部材は、前記底面に配置された複数の端子と、前記複数の貫通部に対して個別に配置された複数の側面端子と、を有し、
    　前記複数の側面端子の各々は、前記配線に導通するとともに、前記複数の端子のいずれかにつながっている、請求項１４に記載の半導体装置。
  16. 　前記主面に配置され、かつ電気絶縁性を有するレジスト層をさらに備え、
    　前記レジスト層は、前記複数の貫通部の各々の前記厚さ方向の一方の端を塞いでいる、請求項１５に記載の半導体装置。
  17. 　前記レジスト層の少なくとも一部は、前記支持部材と前記透光樹脂との間に位置する、請求項１６に記載の半導体装置。
  18. 　ダイパッドを含む配線を有する支持部材と、
    　前記ダイパッドに接合された半導体素子と、
    　前記配線および前記半導体素子に接合されたワイヤと、
    　導電性を有するとともに、前記ダイパッドと前記半導体素子とを接合する接合層と、を備え、
    　前記半導体素子の厚さ方向に沿って視て、前記ダイパッドは、前記半導体素子の周縁に包含される第１領域と、前記第１領域につながり、かつ前記半導体素子の当該周縁から外方にはみ出した第２領域と、を含み、
    　前記ダイパッドは、前記厚さ方向に対して直交する方向に沿って延びる第１帯状部と、前記第１帯状部の幅方向に沿って延びる第２帯状部および第３帯状部と、を有し、前記第１帯状部は、前記幅方向に互いに離間する第１端および第２端を有し、
    　前記第２帯状部は、前記第１帯状部の前記第１端につながり、
    　前記第３帯状部は、前記第１帯状部の前記第２端につながり、
    　前記第１帯状部、前記第２帯状部および前記第３帯状部の各々は、前記第１領域および前記第２領域を含み、
    　前記第２帯状部と前記第３帯状部とに挟まれた前記第１帯状部の部分は、前記第１領域であり、
    　前記厚さ方向に沿って視て、前記ワイヤは、前記第１帯状部に重なり、
    　前記厚さ方向に沿って視て、前記第１帯状部の周縁は、前記ワイヤと交差するパッド辺を含むとともに、前記パッド辺を含む第１延長線は、前記第２帯状部と交差している、半導体装置。
  19. 　前記厚さ方向に沿って視て、前記半導体素子の周縁は、前記ワイヤと交差する第１縁と、前記第１縁につながり、かつ前記ワイヤから最も近くに位置する第２縁と、を含み、
    　前記厚さ方向に沿って視て、前記第１帯状部は、前記第２領域であり、かつ前記ワイヤに重なる第１凸部と、前記第２領域であり、かつ前記第１凸部につながる第２凸部と、を含み、
    　前記厚さ方向に沿って視て、前記第２縁を含む第２延長線は、前記第１凸部と前記第２凸部との境界をなし、
    　前記厚さ方向に沿って視て、前記第１凸部の面積は、前記第２凸部の面積よりも小である、請求項１８に記載の半導体装置。
PCT/JP2021/006842 2020-03-23 2021-02-24 半導体装置 WO2021192788A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022509432A JPWO2021192788A1 (ja) 2020-03-23 2021-02-24
CN202180023324.5A CN115315822A (zh) 2020-03-23 2021-02-24 半导体器件
US17/911,359 US20230098414A1 (en) 2020-03-23 2021-02-24 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-050705 2020-03-23
JP2020050705 2020-03-23

Publications (1)

Publication Number Publication Date
WO2021192788A1 true WO2021192788A1 (ja) 2021-09-30

Family

ID=77891179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/006842 WO2021192788A1 (ja) 2020-03-23 2021-02-24 半導体装置

Country Status (4)

Country Link
US (1) US20230098414A1 (ja)
JP (1) JPWO2021192788A1 (ja)
CN (1) CN115315822A (ja)
WO (1) WO2021192788A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162330A (ja) * 1995-12-11 1997-06-20 Hitachi Ltd 半導体集積回路装置
JP2004079742A (ja) * 2002-08-16 2004-03-11 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005197360A (ja) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008118071A (ja) * 2006-11-08 2008-05-22 Nichia Chem Ind Ltd 実装用部品、および半導体装置
JP2018107207A (ja) * 2016-12-22 2018-07-05 ローム株式会社 Ｌｅｄパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162330A (ja) * 1995-12-11 1997-06-20 Hitachi Ltd 半導体集積回路装置
JP2004079742A (ja) * 2002-08-16 2004-03-11 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005197360A (ja) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008118071A (ja) * 2006-11-08 2008-05-22 Nichia Chem Ind Ltd 実装用部品、および半導体装置
JP2018107207A (ja) * 2016-12-22 2018-07-05 ローム株式会社 Ｌｅｄパッケージ

Also Published As

Publication number Publication date
JPWO2021192788A1 (ja) 2021-09-30
US20230098414A1 (en) 2023-03-30
CN115315822A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
US11777068B2 (en) Semiconductor light emitting device and method for manufacturing the same
US10439116B2 (en) LED module
US8089092B2 (en) Semiconductor light emitting device
JP6892261B2 (ja) Ｌｅｄパッケージ
US11362012B2 (en) Semiconductor device
US9543477B2 (en) Semiconductor light-emitting device
US8148745B2 (en) Semiconductor light emitting module and method for manufacturing the same
JP2012243890A (ja) 半導体装置およびその製造方法
JP6318004B2 (ja) Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
JP2000133845A (ja) 半導体発光素子
US10964870B2 (en) LED package
US10727385B2 (en) Light emitting device, light emitting element and method for manufacturing the light emitting element
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
US20180151544A1 (en) Led module
US10991864B2 (en) LED package and LED display device
JP4120493B2 (ja) 発光ダイオードおよび発光装置
WO2021192788A1 (ja) 半導体装置
WO2021215472A1 (ja) 半導体装置
TWI469292B (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
JP7022510B2 (ja) 半導体発光装置および半導体発光装置の製造方法
US20240030107A1 (en) Semiconductor device and mounting structure thereof
JP2008041922A (ja) 発光装置
JP2023170110A (ja) 半導体発光装置
KR20230111840A (ko) Led 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21776225

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022509432

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21776225

Country of ref document: EP

Kind code of ref document: A1