JP2004079742A - 半導体チップを使用した半導体装置 - Google Patents
半導体チップを使用した半導体装置 Download PDFInfo
- Publication number
- JP2004079742A JP2004079742A JP2002237349A JP2002237349A JP2004079742A JP 2004079742 A JP2004079742 A JP 2004079742A JP 2002237349 A JP2002237349 A JP 2002237349A JP 2002237349 A JP2002237349 A JP 2002237349A JP 2004079742 A JP2004079742 A JP 2004079742A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- pad portion
- die
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
【課題】正方形又は略正方形にした半導体チップ７と、この半導体チップが加熱溶融性のダイボンディング剤１０にてダイボンディングされるダイパッド部３を一体的に連接して成る一方の電極端子４と、前記半導体チップ７における電極に電気的に接続される他方の電極端子５とから成る半導体装置において、前記半導体チップ７をダイボンディングする位置決め及び方向決めを正確にして、接続ミスを低減し、且つ、小型・軽量化を図る。
【解決手段】前記ダイパッド部３を、平面視で前記半導体チップ７における対角寸法に近似する直径の円形にし、このダイパッド部３と一方の電極端子４との間に、これらを一体的に連接する細幅の連接部６を設ける。
【選択図】 図２
【解決手段】前記ダイパッド部３を、平面視で前記半導体チップ７における対角寸法に近似する直径の円形にし、このダイパッド部３と一方の電極端子４との間に、これらを一体的に連接する細幅の連接部６を設ける。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを使用した半導体装置のうち、前記半導体チップを、一方の電極端子に一体的に連接したダイパッド部にダイボンディングして、この半導体チップに他方の電極端子を電気的に接続して成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、この種の半導体装置において、その半導体チップを、一方の電極端子に一端的に連接したダイパッド部に対してダイボンディングするに際しては、半田ペースト等の加熱溶融性のダイボンディング剤を使用し、このダイボンディング剤の適宜量を、前記ダイパッド部の表面に塗着し、このダイボンディング剤の上に、半導体チップを載せ、この状態で、前記ダイボンディング剤を、加熱にて一旦溶融したのち凝固するという方法を採用している。
【０００３】
この場合において、従来は、前記ダイパッド部を、これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの、その大きさを、前記半導体チップより遥かに大きくしていることにより、以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち、前記半導体チップのダイパッド部へのダイボンディングに際しては、平面視において、この半導体チップをダイパッド部における中心又は略中心にダイボンディングすることが必要であるが、前記ダイパッド部の表面に塗着したダイボンディング剤を加熱にて溶融したとき、半導体チップはこの溶融したダイボンディング剤に浮かんだ状態になる一方、溶融したダイボンディング剤は、前記ダイパッド部の表面を四方に大きく広がることにより、この溶融したダイボンディング剤の四方への広がりに伴って、これに浮かんだ状態になっている半導体チップは、前記ダイパッド部の表面に沿って中心からずれるように移動し、このように中心からずれ移動した位置において、前記溶融ダイボンディング剤の凝固にてダイパッド部に対して固定されることになるし、また、ダイパッド部に対して半導体チップが、ダイパッド部の中心からずれた部位に供給された場合には、この中心からずれた状態は修正されることなく、中心からずれたままの位置においてダイパッド部に対して固定されることになる。
【０００５】
これに加えて、前記半導体チップのダイパッド部へのダイボンディングに際して、前記半導体チップは、平面視において、当該半導体チップにおける各コーナが常に略一定の方向を向くようにコーナの方向を揃えてダイボンディングすることが必要であるが、前記溶融したダイボンディング剤に浮かんだ状態に載っている半導体チップは、平面視において任意の方向に自由に回転することになるから、そのコーナの方向に一定に揃えることができずに、コーナの方向がずれた姿勢のままでダイパッド部に対して固定されることになる。
【０００６】
このような半導体チップにおける中心からの位置ずれ及びコーナの方向ずれのために、当該半導体チップと他方の電極端子との間を、金属線によるワイヤボンディング等にて電気的に接続する場合に、半導体チップにおける所定の電極部に接続することができないとか、金属線の途中が半導体チップに対して接触したりする等の接続ミスが発生するおそれが大きいばかりか、こ半導体チップの部分を合成樹脂のモールド部にてパッケージする場合には、このモールド部における大きさを、前記した両方のずれを見込んで大きくしなければならず、半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
特に、前記半導体装置が、前記半導体チップとして発光ダイオードチップを使用したＬＥＤである場合には、前記したような発光ダイオードチップにおける中心からの位置ずれ及びコーナの方向ずれのために、光源の位置が変位するとともに、発光ダイオードチップからの光の指向性が変化するから、光の指向性のバラ付きが大きいという問題があった。
【０００８】
本発明は、これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は、
「正方形又は略正方形にした半導体チップと、この半導体チップが加熱溶融性のダイボンディング剤にてダイボンディングされるダイパッド部を一体的に連接して成る一方の電極端子と、前記半導体チップにおける電極に電気的に接続される他方の電極端子とから成り、
前記ダイパッド部は、平面視で前記半導体チップにおける対角寸法に近似する直径の円形にされ、
このダイパッド部と一方の電極端子との間に、これらを一体的に連接する細幅の連接部が設けられている。」
ことを特徴としている。
【００１０】
本発明の請求項２は、
「前記請求項１の記載において、前記一方の電極端子及び他方の電極端子が、その間にダイパッド部が位置するように、平面視において略一直線状に並べて配設され、前記細幅の連接部が、平面視において前記ダイパッド部における外周のうち前記両電極端子の並び列に対して４５度ずれた部位に設けられている。」
ことを特徴としている。
【００１１】
本発明の請求項３は、
「前記請求項１又は２の記載において、前記半導体チップが発光ダイオードチップである。」
ことを特徴としている。
【００１２】
本発明の請求項４は、
「前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、絶縁基板の表面に形成した金属膜である。」
ことを特徴としている。
【００１３】
本発明の請求項５は、
「前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、金属板である。」
ことを特徴としている。
【００１４】
【発明の作用・効果】
一方の電極端子におけるダイパッド部の表面に、加熱溶融性のダイボンディング剤を塗着したのちこれに半導体チップを載せ、この状態で、全体を、前記ダイボンディング剤の融点よりも高い温度に加熱する。
【００１５】
この加熱にて前記ダイボンディング剤は溶融することにより、前記半導体チップは、この溶融したダイボンディング剤に浮かんだ状態になる一方、溶融したダイボンディング剤は、前記ダイパッド部における表面の全体にわたって合金化しながら広がると共に、前記半導体チップの底面及び四つの各側面の全体にわたっても合金化しながら広がり、前記ダイパッド部における外周縁と、前記半導体チップにおける四つの各側面との間には、前記溶融したダイボンディング剤における表面張力が働くことになる。
【００１６】
この場合において、半導体チップが正方形又は略正方形であるのに対して、前記ダイパッド部は、前記半導体チップにおける対角寸法に近似した直径の円形であることにより、前記溶融したダイボンディング剤に浮かんだ状態になっている半導体チップには、その四つの各側面に対する表面張力が互いに等しくなる位置まで移動するというセルフアライメント現象が発生するから、前記半導体チップは、前記ダイパッド部の中心からずれた部位に供給されていても、その四つの各側面に対する表面張力のセルフアライメント現象により、ダイパッド部における中心又は略中心に位置するように自動的に修正されることになる。
【００１７】
これに加えて、前記溶融したダイボンディング剤の一部は、前記ダイパッド部を一方の電極端子に繋ぐ細幅の連接部の方向にも広がって、溶融した半田ペーストの外周には、当該外周のうち前記細幅の連接部の個所に外向への膨み部が部分的にでき、この細幅の連接部の方向に広がった膨み部と前記半導体チップの側面との間にも溶融したダイボンディング剤による表面張力が働くことにより、前記溶融したダイボンディング剤に浮かんだ状態になっている半導体チップは、その各側面に対する表面張力が互いに等しくなろうとするセルフアライメント現象にて、当該半導体チップにおける四つのコーナのうち一つのコーナが前記細幅の連接部の方向に向くように自動的に修正されることになる。
【００１８】
すなわち、前記半導体チップは、ダイパッド部における中心又は略中心に位置するように自動的に修正されると同時に、その一つのコーナが前記細幅の連接部の方向に向くように自動的に修正されることになる。
【００１９】
そして、前記溶融したダイボンディング剤を冷却にて凝固することにより、半導体チップを、一方の電極端子に連接するダイパッド部における中心又は略中心の位置に、当該半導体チップにおける一つのコーナがダイパッド部に繋がる細幅の連接部の方向に向かうようにコーナの方向を常に同じ方向に揃えてダイボンディングすることができるから、前記半導体チップにおけるダイパッド部の中心からの位置ずれ及びコーナの方向ずれを小さくできる。
【００２０】
従って、本発明によると、半導体チップと他方の電極端子との間を、金属線によるワイヤボンディング等にて電気的に接続する場合に、接続ミスが発生するおそれを確実に低減できるばかりか、こ半導体チップの部分を合成樹脂のモールド部にてパッケージする場合には、このモールド部を前記両方のずれが小さい分だけ小さくできて、半導体装置の小型・軽量を図ることができる。
【００２１】
特に、前記半導体チップが、請求項３に記載したように、発光ダイオードチップである場合、光源位置の変位及び光の指向性の変化を小さくでき、光の指向性のバラ付きを小さくできる。
【００２２】
また、請求項２に記載したように構成することにより、半導体チップを、当該半導体チップにおける四つの各側面のうち互いに平行な二つの側面が両電極端子の並び列と平行又は略平行になり、他の二つの側面が両電極端子の並び列と直角又は略直角になるようにしてダイボンディングすることができ、この半導体装置における幅寸法及び長さ寸法を、前記四つの側面が両電極端子の並び列と傾斜している場合よりも小さくできるから、半導体装置をより小型・軽量化できる利点がある。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、チップ型ＬＥＤに適用した場合の図面について説明する。
【００２４】
図１〜図７は、第１の実施の形態を示す。
【００２５】
この図において、符号１は、チップ型ＬＥＤを示し、このチップ型ＬＥＤ１は、チップ型にした絶縁基板２を備え、この絶縁基板２には、その上面に直径Ｄの円形した金属膜によるダイパッド部３が形成されているとともに、その両端部に同じく金属膜による一方の電極端子４と、他方の電極端子５とが形成され、更に、この絶縁基板２の上面には、同じく金属膜による細幅の連接部６が、当該連接部６にて前記一方の電極端子４と前記ダイパッド部３とを連接するように形成されている。
【００２６】
また、前記チップ型ＬＥＤ１は、前記ダイパッド部３の上面にダイボンディングした発光ダイオードチップ７と、この発光ダイオードチップ７の上面における電極と前記他方の電極端子５との間をワイヤボンディングした金属線８と、前記絶縁基板２における上面のうち前記発光ダイオードチップ７、細幅の連接部６及び金属線８の部分をパッケージする透明合成樹脂製のモールド部９とを備えており、前記発光ダイオードチップ７は、平面視において、一辺の長さをＡにした正方形又は略正方形である。
【００２７】
なお、前記両電極端子４，５は、絶縁基板２の上面から端面及び下面にわたるように延びている。
【００２８】
そして、前記絶縁基板２の上面におけるダイパッド部３の上面に、前記発光ダイオードチップ７をダイボンディングにするに際しては、前記ダイパッド部３における直径Ｄを、前記正方形又は略正方形の発光ダイオードチップ７における対角寸法Ｗに近似した寸法にする。
【００２９】
次いで、前記ダイパッド部３の上面に、図３及び図４に示すように、半田ペースト１０の適宜量を塗着し、この半田ペースト１０の上に、前記発光ダイオードチップ７を供給・載置する。
【００３０】
なお、この発光ダイオードチップ７の供給に際しては、只単に半田ペースト１０の上に載せるだけで良く、ダイパッド部３の中心に正しく位置することを、発光ダイオードチップ７におけるコーナの方向を一定の方向に正しく揃えることを必要としない。
【００３１】
次いで、全体を、前記半田の溶融点よりも高い温度に加熱することにより、前記半田ペースト１０を一旦溶融したのち、常温に冷却して凝固する。
【００３２】
前記半田ペースト１０の加熱・溶融により、前記発光ダイオードチップ７は、この溶融した半田ペースト１０に浮かんだ状態になる一方、溶融した半田ペースト１０は、前記ダイパッド部３における表面の全体にわたって合金化しながら広がると共に、前記発光ダイオードチップ７の底面及び四つの各側面の全体にわたっても合金化しながら広がり、前記ダイパッド部３における外周縁と、前記発光ダイオードチップ７における四つの各側面との間には、前記溶融した半田ペースト１０における表面張力が働くことになる。
【００３３】
この場合において、発光ダイオードチップ７が正方形又は略正方形であるのに対して、前記ダイパッド部３は、前記半導体チップにおける対角寸法Ｗに近似した直径Ｄの円形であることにより、前記溶融した半田ペースト１０に浮かんだ状態になっている発光ダイオードチップ７には、その四つの各側面に対する表面張力が互いに等しくなる位置まで移動するというセルフアライメント現象が発生するから、前記発光ダイオードチップ７は、前記ダイパッド部３の中心からずれた部位に供給されていても、その四つの各側面に対する表面張力のセルフアライメント現象により、ダイパッド部３における中心又は略中心に位置するように自動的に修正されることになる。
【００３４】
これに加えて、前記溶融した半田ペースト１０の一部は、図５、図６及び図７に示すように、前記ダイパッド部３を一方の電極端子４に繋ぐ細幅の連接部６の方向にも広がって、この溶融した半田ペースト１０の外周には、当該外周のうち前記細幅の連接部６の個所に外向への膨み部１０′が部分的にでき、この細幅の連接部６の方向に広がった膨み部１０′と前記発光ダイオードチップ７の側面との間にも溶融した半田ペースト１０による表面張力が働くことにより、前記溶融した半田ペースト１０に浮かんだ状態になっている発光ダイオードチップ７は、その各側面に対する表面張力が互いに等しくなろうとするセルフアライメント現象にて、当該発光ダイオードチップ７における四つのコーナのうち一つのコーナが前記細幅の連接部６の方向に向くように自動的に修正されることになる。
【００３５】
すなわち、前記発光ダイオードチップ７は、図５、図６及び図７に示すように、ダイパッド部３における中心又は略中心に位置するように自動的に修正されると同時に、その一つのコーナが前記細幅の連接部６の方向に向くように自動的に修正されることになる。
【００３６】
そして、前記溶融した半田ペースト１０を冷却にて凝固することにより、前記発光ダイオードチップ７を、一方の電極端子４に連接するダイパッド部３における中心又は略中心の位置に、当該発光ダイオードチップ７における一つのコーナがダイパッド部３に繋がる細幅の連接部の方向に向かうようにコーナの方向を常に同じ方向に揃えてダイボンディングすることができる。
【００３７】
ところで、本発明者の実験によると、前記ダイパッド部３における直径Ｄは、前記発光ダイオードチップ７における対角寸法Ｗの０．６倍（下限値）〜１．５倍（上限値）にした場合に、溶融した半田ペーストの表面張力によるセルフアライメント現象を確実に得ることができるのであり、特に、好ましいのは、０．８倍（下限値）〜１．２倍（上限値）であった。従って、本発明の特許請求の範囲において「半導体チップにおける対角寸法に近似する直径」とは、これらの範囲のことを意味する。
【００３８】
次に、図８は、本発明における第２の実施の形態を示す。
【００３９】
この第２の実施の形態におけるチップ型ＬＥＤ１ａは、チップ型絶縁基板２ａの上面におけるダイパッド部３ａを、平面視において、前記絶縁基板２ａの両端における電極端子４ａ，５ａを結ぶ中心線１１ａ上の部位に配設し、換言すると、前記一方の電極端子４ａ及び他方の電極端子５ａを、その間にダイパッド部３ａを位置するように、平面視において略一直線状に並べて配設する一方、前記ダイパッド部３ａと前記一方の電極端子４ａとの間を繋ぐ細幅の連接部６ａを、平面視において、前記ダイパッド部３ａにおける外周のうち前記両電極端子４ａ，５ａを結ぶ中心線１１ａ、つまり、前記両電極端子４ａ，５ａの並び列に対してθ＝４５度ずれた部位に設け、前記ダイパッド部３の上面に発光ダイオードチップ７ａを前記と同様に半田ペーストにてダイボンディングし、この発光ダイオードチップ７ａの上面における電極と前記他方の電極端子５ａとの間を金属線８ａにてワイヤボンディングし、更に、前記絶縁基板２ａにおける上面のうち前記発光ダイオードチップ７ａ、細幅の連接部６ａ及び金属線８ａの部分を透明合成樹脂製のモールド部９ａにてパッケージしたものである。
【００４０】
この構成によると、ダイパッド部３ａの上面に半田ペーストを塗着し、これに発光ダイオードチップ７ａを載せたのち、前記半田ペーストを加熱・溶融することにより、この溶融した半田ペーストの表面張力によるセルフアライメント現象にて、前記発光ダイオードチップ７ａを、ダイパッド部３ａにおける中心又は略中心に位置するように自動的に修正できると同時に、その一つのコーナが前記細幅の連接部６ａの方向に向くように自動的に修正でき、その状態で、固定できることにより、前記発光ダイオードチップ７ａを、図８の平面視において、その四つの各側面のうち互いに平行な二つの側面が両電極端子４ａ，５ａを結ぶ中心線１１ａ、つまり、両電極端子４ａ，５ａの並び列と平行又は略平行になる一方、四つの側面のうち他の二つの側面が両電極端子４ａ，５ａを結ぶ中心線１１ａと直角又は略直角になるようにしてダイボンディングすることができるから、このチップ型ＬＥＤ１ａにおける幅寸法Ｓ及び長さ寸法Ｌを、前記四つの側面が両電極端子４ａ，５ａの並び列と前記した図２に示すように傾斜している場合よりも小さくできる。
【００４１】
次に、図９及び図１０は、本発明における第３の実施の形態を示す。
【００４２】
この第３の実施の形態によるチップ型ＬＥＤ１ｂは、一対の両電極端子及びダイパッド部を、絶縁基板に形成した金属膜にすることに代えて、前記絶縁基板を使用することなく、金属板製にした場合である。
【００４３】
すなわち、細幅の連接部６ｂを介して円形のダイパッド部３ｂを一体的に連接して成る一方の電極端子４ｂと、他方の電極端子５ｂとの両方を、金属板製にして、前記ダイパッド部３ｂの上面に発光ダイオードチップ７ｂを、前記と同様に、半田ペースト１０ｂにてダイボンディングし、この発光ダイオードチップ７ｂの上面における電極と前記他方の電極端子５ｂとの間を金属線８ｂにてワイヤボンディングし、更に、前記発光ダイオードチップ７ｂ、細幅の連接部６ｂ及び金属線８ｂの部分を透明合成樹脂製のモールド部９ｂにてパッケージしたものである。
【００４４】
この構成によると、絶縁基板を使用しないチップ型ＬＥＤ１ｂにすることができる。
【００４５】
この第３の実施の形態においては、これに前記第２の実施の形態を適用することができることは勿論であるが、発光ダイオードチップ７ｂと他方の電極端子５ｂとの間を金属線８ｂにてワイヤボンディングすることに代えて、図１１に示す第４の実施の形態によるチップ型ＬＥＤ１ｃのように、一方の電極端子４ｃに繋がるダイパッド部３ｃに半田ペースト１０ｃにてダイボンディングした発光ダイオードチップ７ｃにおける電極に対して、他方の電極端子５ｃから一体的に延長した部分５ｃ′を接合したのちモールド部９ｃにてパッケージすることにより、金属線によるワイヤボンディングを省略したものに構成することができる。
【００４６】
なお、前記各実施の形態は、目的とする半導体装置が、発光ダイオードチップを使用したチップ型ＬＥＤの場合であったが、本発明は、これに限らず、このチップ型ＬＥＤと略同が構成のダイオードは勿論こと、例えば、トランジスター等のように、一つの半導体チップに対して二つ以上の他方の電極端子を接続して成る他の半導体装置にも適用できることはいうまでもない。
【図面の簡単な説明】
【図１】第１の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態によるチップ型ＬＥＤの分解斜視図である。
【図４】図３のＩＶ−ＩＶ視断面図である。
【図５】図２の要部拡大図である。
【図６】図５のＶＩ−ＶＩ視断面図である。
【図７】図５のＶＩＩ −ＶＩＩ 視断面図である。
【図８】第２の実施の形態によるチップ型ＬＥＤを示す平面図である。
【図９】第３の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【図１０】図９の平面図である。
【図１１】第４の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ チップ型ＬＥＤ
２，２ａ 絶縁基板
３，３ａ，３ｂ，３ｃ ダイパッド部
４，４ａ，４ｂ，４ｃ 一方の電極端子
５，５ａ，５ｂ，５ｃ 他方の電極端子
６，６ａ，６ｂ，６ｃ 連接部
７．７ａ，７ｂ，７ｃ 発光ダイオードチップ
８，８ａ 金属線
９，９ａ，９ｂ，９ｃ モールド部
１０，１０ａ，１０ｂ，１０ｃ 半田ペースト
【発明の属する技術分野】
本発明は、半導体チップを使用した半導体装置のうち、前記半導体チップを、一方の電極端子に一体的に連接したダイパッド部にダイボンディングして、この半導体チップに他方の電極端子を電気的に接続して成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、この種の半導体装置において、その半導体チップを、一方の電極端子に一端的に連接したダイパッド部に対してダイボンディングするに際しては、半田ペースト等の加熱溶融性のダイボンディング剤を使用し、このダイボンディング剤の適宜量を、前記ダイパッド部の表面に塗着し、このダイボンディング剤の上に、半導体チップを載せ、この状態で、前記ダイボンディング剤を、加熱にて一旦溶融したのち凝固するという方法を採用している。
【０００３】
この場合において、従来は、前記ダイパッド部を、これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの、その大きさを、前記半導体チップより遥かに大きくしていることにより、以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち、前記半導体チップのダイパッド部へのダイボンディングに際しては、平面視において、この半導体チップをダイパッド部における中心又は略中心にダイボンディングすることが必要であるが、前記ダイパッド部の表面に塗着したダイボンディング剤を加熱にて溶融したとき、半導体チップはこの溶融したダイボンディング剤に浮かんだ状態になる一方、溶融したダイボンディング剤は、前記ダイパッド部の表面を四方に大きく広がることにより、この溶融したダイボンディング剤の四方への広がりに伴って、これに浮かんだ状態になっている半導体チップは、前記ダイパッド部の表面に沿って中心からずれるように移動し、このように中心からずれ移動した位置において、前記溶融ダイボンディング剤の凝固にてダイパッド部に対して固定されることになるし、また、ダイパッド部に対して半導体チップが、ダイパッド部の中心からずれた部位に供給された場合には、この中心からずれた状態は修正されることなく、中心からずれたままの位置においてダイパッド部に対して固定されることになる。
【０００５】
これに加えて、前記半導体チップのダイパッド部へのダイボンディングに際して、前記半導体チップは、平面視において、当該半導体チップにおける各コーナが常に略一定の方向を向くようにコーナの方向を揃えてダイボンディングすることが必要であるが、前記溶融したダイボンディング剤に浮かんだ状態に載っている半導体チップは、平面視において任意の方向に自由に回転することになるから、そのコーナの方向に一定に揃えることができずに、コーナの方向がずれた姿勢のままでダイパッド部に対して固定されることになる。
【０００６】
このような半導体チップにおける中心からの位置ずれ及びコーナの方向ずれのために、当該半導体チップと他方の電極端子との間を、金属線によるワイヤボンディング等にて電気的に接続する場合に、半導体チップにおける所定の電極部に接続することができないとか、金属線の途中が半導体チップに対して接触したりする等の接続ミスが発生するおそれが大きいばかりか、こ半導体チップの部分を合成樹脂のモールド部にてパッケージする場合には、このモールド部における大きさを、前記した両方のずれを見込んで大きくしなければならず、半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
特に、前記半導体装置が、前記半導体チップとして発光ダイオードチップを使用したＬＥＤである場合には、前記したような発光ダイオードチップにおける中心からの位置ずれ及びコーナの方向ずれのために、光源の位置が変位するとともに、発光ダイオードチップからの光の指向性が変化するから、光の指向性のバラ付きが大きいという問題があった。
【０００８】
本発明は、これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は、
「正方形又は略正方形にした半導体チップと、この半導体チップが加熱溶融性のダイボンディング剤にてダイボンディングされるダイパッド部を一体的に連接して成る一方の電極端子と、前記半導体チップにおける電極に電気的に接続される他方の電極端子とから成り、
前記ダイパッド部は、平面視で前記半導体チップにおける対角寸法に近似する直径の円形にされ、
このダイパッド部と一方の電極端子との間に、これらを一体的に連接する細幅の連接部が設けられている。」
ことを特徴としている。
【００１０】
本発明の請求項２は、
「前記請求項１の記載において、前記一方の電極端子及び他方の電極端子が、その間にダイパッド部が位置するように、平面視において略一直線状に並べて配設され、前記細幅の連接部が、平面視において前記ダイパッド部における外周のうち前記両電極端子の並び列に対して４５度ずれた部位に設けられている。」
ことを特徴としている。
【００１１】
本発明の請求項３は、
「前記請求項１又は２の記載において、前記半導体チップが発光ダイオードチップである。」
ことを特徴としている。
【００１２】
本発明の請求項４は、
「前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、絶縁基板の表面に形成した金属膜である。」
ことを特徴としている。
【００１３】
本発明の請求項５は、
「前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、金属板である。」
ことを特徴としている。
【００１４】
【発明の作用・効果】
一方の電極端子におけるダイパッド部の表面に、加熱溶融性のダイボンディング剤を塗着したのちこれに半導体チップを載せ、この状態で、全体を、前記ダイボンディング剤の融点よりも高い温度に加熱する。
【００１５】
この加熱にて前記ダイボンディング剤は溶融することにより、前記半導体チップは、この溶融したダイボンディング剤に浮かんだ状態になる一方、溶融したダイボンディング剤は、前記ダイパッド部における表面の全体にわたって合金化しながら広がると共に、前記半導体チップの底面及び四つの各側面の全体にわたっても合金化しながら広がり、前記ダイパッド部における外周縁と、前記半導体チップにおける四つの各側面との間には、前記溶融したダイボンディング剤における表面張力が働くことになる。
【００１６】
この場合において、半導体チップが正方形又は略正方形であるのに対して、前記ダイパッド部は、前記半導体チップにおける対角寸法に近似した直径の円形であることにより、前記溶融したダイボンディング剤に浮かんだ状態になっている半導体チップには、その四つの各側面に対する表面張力が互いに等しくなる位置まで移動するというセルフアライメント現象が発生するから、前記半導体チップは、前記ダイパッド部の中心からずれた部位に供給されていても、その四つの各側面に対する表面張力のセルフアライメント現象により、ダイパッド部における中心又は略中心に位置するように自動的に修正されることになる。
【００１７】
これに加えて、前記溶融したダイボンディング剤の一部は、前記ダイパッド部を一方の電極端子に繋ぐ細幅の連接部の方向にも広がって、溶融した半田ペーストの外周には、当該外周のうち前記細幅の連接部の個所に外向への膨み部が部分的にでき、この細幅の連接部の方向に広がった膨み部と前記半導体チップの側面との間にも溶融したダイボンディング剤による表面張力が働くことにより、前記溶融したダイボンディング剤に浮かんだ状態になっている半導体チップは、その各側面に対する表面張力が互いに等しくなろうとするセルフアライメント現象にて、当該半導体チップにおける四つのコーナのうち一つのコーナが前記細幅の連接部の方向に向くように自動的に修正されることになる。
【００１８】
すなわち、前記半導体チップは、ダイパッド部における中心又は略中心に位置するように自動的に修正されると同時に、その一つのコーナが前記細幅の連接部の方向に向くように自動的に修正されることになる。
【００１９】
そして、前記溶融したダイボンディング剤を冷却にて凝固することにより、半導体チップを、一方の電極端子に連接するダイパッド部における中心又は略中心の位置に、当該半導体チップにおける一つのコーナがダイパッド部に繋がる細幅の連接部の方向に向かうようにコーナの方向を常に同じ方向に揃えてダイボンディングすることができるから、前記半導体チップにおけるダイパッド部の中心からの位置ずれ及びコーナの方向ずれを小さくできる。
【００２０】
従って、本発明によると、半導体チップと他方の電極端子との間を、金属線によるワイヤボンディング等にて電気的に接続する場合に、接続ミスが発生するおそれを確実に低減できるばかりか、こ半導体チップの部分を合成樹脂のモールド部にてパッケージする場合には、このモールド部を前記両方のずれが小さい分だけ小さくできて、半導体装置の小型・軽量を図ることができる。
【００２１】
特に、前記半導体チップが、請求項３に記載したように、発光ダイオードチップである場合、光源位置の変位及び光の指向性の変化を小さくでき、光の指向性のバラ付きを小さくできる。
【００２２】
また、請求項２に記載したように構成することにより、半導体チップを、当該半導体チップにおける四つの各側面のうち互いに平行な二つの側面が両電極端子の並び列と平行又は略平行になり、他の二つの側面が両電極端子の並び列と直角又は略直角になるようにしてダイボンディングすることができ、この半導体装置における幅寸法及び長さ寸法を、前記四つの側面が両電極端子の並び列と傾斜している場合よりも小さくできるから、半導体装置をより小型・軽量化できる利点がある。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、チップ型ＬＥＤに適用した場合の図面について説明する。
【００２４】
図１〜図７は、第１の実施の形態を示す。
【００２５】
この図において、符号１は、チップ型ＬＥＤを示し、このチップ型ＬＥＤ１は、チップ型にした絶縁基板２を備え、この絶縁基板２には、その上面に直径Ｄの円形した金属膜によるダイパッド部３が形成されているとともに、その両端部に同じく金属膜による一方の電極端子４と、他方の電極端子５とが形成され、更に、この絶縁基板２の上面には、同じく金属膜による細幅の連接部６が、当該連接部６にて前記一方の電極端子４と前記ダイパッド部３とを連接するように形成されている。
【００２６】
また、前記チップ型ＬＥＤ１は、前記ダイパッド部３の上面にダイボンディングした発光ダイオードチップ７と、この発光ダイオードチップ７の上面における電極と前記他方の電極端子５との間をワイヤボンディングした金属線８と、前記絶縁基板２における上面のうち前記発光ダイオードチップ７、細幅の連接部６及び金属線８の部分をパッケージする透明合成樹脂製のモールド部９とを備えており、前記発光ダイオードチップ７は、平面視において、一辺の長さをＡにした正方形又は略正方形である。
【００２７】
なお、前記両電極端子４，５は、絶縁基板２の上面から端面及び下面にわたるように延びている。
【００２８】
そして、前記絶縁基板２の上面におけるダイパッド部３の上面に、前記発光ダイオードチップ７をダイボンディングにするに際しては、前記ダイパッド部３における直径Ｄを、前記正方形又は略正方形の発光ダイオードチップ７における対角寸法Ｗに近似した寸法にする。
【００２９】
次いで、前記ダイパッド部３の上面に、図３及び図４に示すように、半田ペースト１０の適宜量を塗着し、この半田ペースト１０の上に、前記発光ダイオードチップ７を供給・載置する。
【００３０】
なお、この発光ダイオードチップ７の供給に際しては、只単に半田ペースト１０の上に載せるだけで良く、ダイパッド部３の中心に正しく位置することを、発光ダイオードチップ７におけるコーナの方向を一定の方向に正しく揃えることを必要としない。
【００３１】
次いで、全体を、前記半田の溶融点よりも高い温度に加熱することにより、前記半田ペースト１０を一旦溶融したのち、常温に冷却して凝固する。
【００３２】
前記半田ペースト１０の加熱・溶融により、前記発光ダイオードチップ７は、この溶融した半田ペースト１０に浮かんだ状態になる一方、溶融した半田ペースト１０は、前記ダイパッド部３における表面の全体にわたって合金化しながら広がると共に、前記発光ダイオードチップ７の底面及び四つの各側面の全体にわたっても合金化しながら広がり、前記ダイパッド部３における外周縁と、前記発光ダイオードチップ７における四つの各側面との間には、前記溶融した半田ペースト１０における表面張力が働くことになる。
【００３３】
この場合において、発光ダイオードチップ７が正方形又は略正方形であるのに対して、前記ダイパッド部３は、前記半導体チップにおける対角寸法Ｗに近似した直径Ｄの円形であることにより、前記溶融した半田ペースト１０に浮かんだ状態になっている発光ダイオードチップ７には、その四つの各側面に対する表面張力が互いに等しくなる位置まで移動するというセルフアライメント現象が発生するから、前記発光ダイオードチップ７は、前記ダイパッド部３の中心からずれた部位に供給されていても、その四つの各側面に対する表面張力のセルフアライメント現象により、ダイパッド部３における中心又は略中心に位置するように自動的に修正されることになる。
【００３４】
これに加えて、前記溶融した半田ペースト１０の一部は、図５、図６及び図７に示すように、前記ダイパッド部３を一方の電極端子４に繋ぐ細幅の連接部６の方向にも広がって、この溶融した半田ペースト１０の外周には、当該外周のうち前記細幅の連接部６の個所に外向への膨み部１０′が部分的にでき、この細幅の連接部６の方向に広がった膨み部１０′と前記発光ダイオードチップ７の側面との間にも溶融した半田ペースト１０による表面張力が働くことにより、前記溶融した半田ペースト１０に浮かんだ状態になっている発光ダイオードチップ７は、その各側面に対する表面張力が互いに等しくなろうとするセルフアライメント現象にて、当該発光ダイオードチップ７における四つのコーナのうち一つのコーナが前記細幅の連接部６の方向に向くように自動的に修正されることになる。
【００３５】
すなわち、前記発光ダイオードチップ７は、図５、図６及び図７に示すように、ダイパッド部３における中心又は略中心に位置するように自動的に修正されると同時に、その一つのコーナが前記細幅の連接部６の方向に向くように自動的に修正されることになる。
【００３６】
そして、前記溶融した半田ペースト１０を冷却にて凝固することにより、前記発光ダイオードチップ７を、一方の電極端子４に連接するダイパッド部３における中心又は略中心の位置に、当該発光ダイオードチップ７における一つのコーナがダイパッド部３に繋がる細幅の連接部の方向に向かうようにコーナの方向を常に同じ方向に揃えてダイボンディングすることができる。
【００３７】
ところで、本発明者の実験によると、前記ダイパッド部３における直径Ｄは、前記発光ダイオードチップ７における対角寸法Ｗの０．６倍（下限値）〜１．５倍（上限値）にした場合に、溶融した半田ペーストの表面張力によるセルフアライメント現象を確実に得ることができるのであり、特に、好ましいのは、０．８倍（下限値）〜１．２倍（上限値）であった。従って、本発明の特許請求の範囲において「半導体チップにおける対角寸法に近似する直径」とは、これらの範囲のことを意味する。
【００３８】
次に、図８は、本発明における第２の実施の形態を示す。
【００３９】
この第２の実施の形態におけるチップ型ＬＥＤ１ａは、チップ型絶縁基板２ａの上面におけるダイパッド部３ａを、平面視において、前記絶縁基板２ａの両端における電極端子４ａ，５ａを結ぶ中心線１１ａ上の部位に配設し、換言すると、前記一方の電極端子４ａ及び他方の電極端子５ａを、その間にダイパッド部３ａを位置するように、平面視において略一直線状に並べて配設する一方、前記ダイパッド部３ａと前記一方の電極端子４ａとの間を繋ぐ細幅の連接部６ａを、平面視において、前記ダイパッド部３ａにおける外周のうち前記両電極端子４ａ，５ａを結ぶ中心線１１ａ、つまり、前記両電極端子４ａ，５ａの並び列に対してθ＝４５度ずれた部位に設け、前記ダイパッド部３の上面に発光ダイオードチップ７ａを前記と同様に半田ペーストにてダイボンディングし、この発光ダイオードチップ７ａの上面における電極と前記他方の電極端子５ａとの間を金属線８ａにてワイヤボンディングし、更に、前記絶縁基板２ａにおける上面のうち前記発光ダイオードチップ７ａ、細幅の連接部６ａ及び金属線８ａの部分を透明合成樹脂製のモールド部９ａにてパッケージしたものである。
【００４０】
この構成によると、ダイパッド部３ａの上面に半田ペーストを塗着し、これに発光ダイオードチップ７ａを載せたのち、前記半田ペーストを加熱・溶融することにより、この溶融した半田ペーストの表面張力によるセルフアライメント現象にて、前記発光ダイオードチップ７ａを、ダイパッド部３ａにおける中心又は略中心に位置するように自動的に修正できると同時に、その一つのコーナが前記細幅の連接部６ａの方向に向くように自動的に修正でき、その状態で、固定できることにより、前記発光ダイオードチップ７ａを、図８の平面視において、その四つの各側面のうち互いに平行な二つの側面が両電極端子４ａ，５ａを結ぶ中心線１１ａ、つまり、両電極端子４ａ，５ａの並び列と平行又は略平行になる一方、四つの側面のうち他の二つの側面が両電極端子４ａ，５ａを結ぶ中心線１１ａと直角又は略直角になるようにしてダイボンディングすることができるから、このチップ型ＬＥＤ１ａにおける幅寸法Ｓ及び長さ寸法Ｌを、前記四つの側面が両電極端子４ａ，５ａの並び列と前記した図２に示すように傾斜している場合よりも小さくできる。
【００４１】
次に、図９及び図１０は、本発明における第３の実施の形態を示す。
【００４２】
この第３の実施の形態によるチップ型ＬＥＤ１ｂは、一対の両電極端子及びダイパッド部を、絶縁基板に形成した金属膜にすることに代えて、前記絶縁基板を使用することなく、金属板製にした場合である。
【００４３】
すなわち、細幅の連接部６ｂを介して円形のダイパッド部３ｂを一体的に連接して成る一方の電極端子４ｂと、他方の電極端子５ｂとの両方を、金属板製にして、前記ダイパッド部３ｂの上面に発光ダイオードチップ７ｂを、前記と同様に、半田ペースト１０ｂにてダイボンディングし、この発光ダイオードチップ７ｂの上面における電極と前記他方の電極端子５ｂとの間を金属線８ｂにてワイヤボンディングし、更に、前記発光ダイオードチップ７ｂ、細幅の連接部６ｂ及び金属線８ｂの部分を透明合成樹脂製のモールド部９ｂにてパッケージしたものである。
【００４４】
この構成によると、絶縁基板を使用しないチップ型ＬＥＤ１ｂにすることができる。
【００４５】
この第３の実施の形態においては、これに前記第２の実施の形態を適用することができることは勿論であるが、発光ダイオードチップ７ｂと他方の電極端子５ｂとの間を金属線８ｂにてワイヤボンディングすることに代えて、図１１に示す第４の実施の形態によるチップ型ＬＥＤ１ｃのように、一方の電極端子４ｃに繋がるダイパッド部３ｃに半田ペースト１０ｃにてダイボンディングした発光ダイオードチップ７ｃにおける電極に対して、他方の電極端子５ｃから一体的に延長した部分５ｃ′を接合したのちモールド部９ｃにてパッケージすることにより、金属線によるワイヤボンディングを省略したものに構成することができる。
【００４６】
なお、前記各実施の形態は、目的とする半導体装置が、発光ダイオードチップを使用したチップ型ＬＥＤの場合であったが、本発明は、これに限らず、このチップ型ＬＥＤと略同が構成のダイオードは勿論こと、例えば、トランジスター等のように、一つの半導体チップに対して二つ以上の他方の電極端子を接続して成る他の半導体装置にも適用できることはいうまでもない。
【図面の簡単な説明】
【図１】第１の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態によるチップ型ＬＥＤの分解斜視図である。
【図４】図３のＩＶ−ＩＶ視断面図である。
【図５】図２の要部拡大図である。
【図６】図５のＶＩ−ＶＩ視断面図である。
【図７】図５のＶＩＩ −ＶＩＩ 視断面図である。
【図８】第２の実施の形態によるチップ型ＬＥＤを示す平面図である。
【図９】第３の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【図１０】図９の平面図である。
【図１１】第４の実施の形態によるチップ型ＬＥＤの縦断正面図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ チップ型ＬＥＤ
２，２ａ 絶縁基板
３，３ａ，３ｂ，３ｃ ダイパッド部
４，４ａ，４ｂ，４ｃ 一方の電極端子
５，５ａ，５ｂ，５ｃ 他方の電極端子
６，６ａ，６ｂ，６ｃ 連接部
７．７ａ，７ｂ，７ｃ 発光ダイオードチップ
８，８ａ 金属線
９，９ａ，９ｂ，９ｃ モールド部
１０，１０ａ，１０ｂ，１０ｃ 半田ペースト
Claims (5)
- 正方形又は略正方形にした半導体チップと、この半導体チップが加熱溶融性のダイボンディング剤にてダイボンディングされるダイパッド部を一体的に連接して成る一方の電極端子と、前記半導体チップにおける電極に電気的に接続される他方の電極端子とから成り、
前記ダイパッド部は、平面視で前記半導体チップにおける対角寸法に近似する直径の円形にされ、
このダイパッド部と一方の電極端子との間に、これらを一体的に連接する細幅の連接部が設けられていることを特徴とする半導体チップを使用した半導体装置。 - 前記請求項１の記載において、前記一方の電極端子及び他方の電極端子が、その間にダイパッド部が位置するように、平面視において略一直線状に並べて配設され、前記細幅の連接部が、平面視において前記ダイパッド部における外周のうち前記両電極端子の並び列に対して４５度ずれた部位に設けられていることを特徴とする特徴とする半導体チップを使用した半導体装置。
- 前記請求項１又は２の記載において、前記半導体チップが発光ダイオードチップであることを特徴とする半導体チップを使用した半導体装置。
- 前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、絶縁基板の表面に形成した金属膜であることを特徴とする半導体チップを使用した半導体装置。
- 前記請求項１〜３のいずれかの記載において、前記ダイパッド部に連接する一方の電極端子及び前記他方の電極端子が、金属板であることを特徴とする半導体チップを使用した半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237349A JP3913138B2 (ja) | 2002-08-16 | 2002-08-16 | 半導体チップを使用した半導体装置 |
| CNB038008084A CN100524703C (zh) | 2002-03-08 | 2003-02-24 | 使用半导体芯片的半导体装置 |
| PCT/JP2003/001994 WO2003077312A1 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using semiconductor chip |
| KR1020037016753A KR100951626B1 (ko) | 2002-03-08 | 2003-02-24 | 반도체 칩을 사용한 반도체 장치 |
| AU2003211644A AU2003211644A1 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using semiconductor chip |
| US10/506,826 US7242033B2 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using LED chip |
| DE10392365T DE10392365T5 (de) | 2002-03-08 | 2003-02-24 | Halbleitervorrichtung mit einem Halbleiterchip |
| TW92104514A TWI258193B (en) | 2002-03-08 | 2003-03-04 | Semiconductor device using semiconductor chip |
| US11/810,724 US20070246731A1 (en) | 2002-03-08 | 2007-06-07 | Semiconductor device using semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237349A JP3913138B2 (ja) | 2002-08-16 | 2002-08-16 | 半導体チップを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079742A true JP2004079742A (ja) | 2004-03-11 |
| JP3913138B2 JP3913138B2 (ja) | 2007-05-09 |
Family
ID=32021131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237349A Expired - Fee Related JP3913138B2 (ja) | 2002-03-08 | 2002-08-16 | 半導体チップを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913138B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059482A (ja) * | 2005-08-22 | 2007-03-08 | Matsushita Electric Works Ltd | 発光装置の製造方法 |
| JP2015185661A (ja) * | 2014-03-24 | 2015-10-22 | スタンレー電気株式会社 | 半導体装置 |
| JP2018060932A (ja) * | 2016-10-06 | 2018-04-12 | ローム株式会社 | Ｌｅｄパッケージ |
| WO2021192788A1 (ja) * | 2020-03-23 | 2021-09-30 | ローム株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321634A (ja) * | 1995-05-26 | 1996-12-03 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
| JP2001358367A (ja) * | 2000-06-13 | 2001-12-26 | Rohm Co Ltd | チップ型発光素子 |
-
2002
- 2002-08-16 JP JP2002237349A patent/JP3913138B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321634A (ja) * | 1995-05-26 | 1996-12-03 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
| JP2001358367A (ja) * | 2000-06-13 | 2001-12-26 | Rohm Co Ltd | チップ型発光素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059482A (ja) * | 2005-08-22 | 2007-03-08 | Matsushita Electric Works Ltd | 発光装置の製造方法 |
| JP2015185661A (ja) * | 2014-03-24 | 2015-10-22 | スタンレー電気株式会社 | 半導体装置 |
| JP2018060932A (ja) * | 2016-10-06 | 2018-04-12 | ローム株式会社 | Ｌｅｄパッケージ |
| WO2021192788A1 (ja) * | 2020-03-23 | 2021-09-30 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913138B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3924481B2 (ja) | 半導体チップを使用した半導体装置 | |
| US7242033B2 (en) | Semiconductor device using LED chip | |
| JP3877642B2 (ja) | 半導体チップを使用した半導体装置 | |
| TWI782468B (zh) | 具有夾具對準刻痕的半導體封裝和相關方法 | |
| KR100508682B1 (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| TW202333395A (zh) | 發光裝置 | |
| JP3913090B2 (ja) | 発光ダイオードランプ | |
| JP2000164768A (ja) | 半導体装置の製造方法 | |
| US10546988B2 (en) | Light emitting device and solder bond structure | |
| JP3913138B2 (ja) | 半導体チップを使用した半導体装置 | |
| JP2000156434A (ja) | 半導体装置 | |
| JPH1050928A (ja) | 半導体装置およびその製造方法 | |
| JP7473376B2 (ja) | 半導体装置 | |
| TWI362730B (en) | Plastic semiconductor packages having improved metal land-locking features | |
| US20230245994A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| JP4321742B2 (ja) | 半導体チップを使用した半導体装置 | |
| JPH11111737A (ja) | 半導体装置 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP6268739B2 (ja) | 発光装置及びその製造方法 | |
| TW202416815A (zh) | 顯示面板 | |
| KR0169239B1 (ko) | 레이저 다이오드의 접합구조 및 접합방법 | |
| JP2003174143A (ja) | 半導体装置およびその半導体装置を用いた積層型半導体装置 | |
| JPH0817865A (ja) | 半導体装置 | |
| JP2002246203A (ja) | チップ抵抗器 | |
| JPH07106496A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3913138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |