JPH08321634A - 表面実装型発光ダイオード - Google Patents

表面実装型発光ダイオード

Info

Publication number
JPH08321634A
JPH08321634A JP7152230A JP15223095A JPH08321634A JP H08321634 A JPH08321634 A JP H08321634A JP 7152230 A JP7152230 A JP 7152230A JP 15223095 A JP15223095 A JP 15223095A JP H08321634 A JPH08321634 A JP H08321634A
Authority
JP
Japan
Prior art keywords
substrate
sides
emitting diode
light emitting
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7152230A
Other languages
English (en)
Inventor
Yoshiko Taguchi
佳子 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP7152230A priority Critical patent/JPH08321634A/ja
Priority to CN96102727A priority patent/CN1078388C/zh
Publication of JPH08321634A publication Critical patent/JPH08321634A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 従来の表面実装型発光ダイオードの構成で
は、基板とモールド部との間に導電パターンの部分での
剥離を生じ易く、この剥離部分から湿度などが侵入して
寿命を損なう問題点を生じていた。 【構成】 本発明により、モールド部６の基板２と接合
する辺の、端子部３ａが設けられた基板２の辺に平行す
る平行辺６ａは両端部で少なくとも０．１mmが直接に基
板２と接合し残部が導電パターン３と接合するものとさ
れ、基板２の端子部３ａが設けられた辺と直交する直交
辺６ｂは全てが直接に基板２と接合するものとされてい
る表面実装型発光ダイオード１としたことで、基板２と
モールド部６との剥離に対する耐性は機械的にも熱的に
も向上するものとなり、剥離部分からの湿度などの侵入
防止の性能を向上させて劣化を防止し課題を解決する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は発光ダイオードの構成に
関するものであり、詳細にはプリント回路基板に取付孔
を設けることなく表面への実装を可能とした表面実装型
発光ダイオードの構成に係るものである。
【０００２】
【従来の技術】従来のこの種の表面実装型発光ダイオー
ド９０の構成の例を示すものが図５および図６であり、
例えばガラスエポキシプリント回路基板を利用して形成
された基板９１上には導電パターン９２が設けられるも
のであり、この導電パターン９２は基板９１の対峙する
二辺に設けられる端子部９２ａと、一方の端子部９２ａ
に接続して設けられるパット部９２ｂと、他の一方の端
子部９２ａに接続して設けられる配線部９２ｃとで構成
されている。
【０００３】そして、前記導電パターン９２は、通常に
は金メッキが施され、前記マウント部９２ｂにはＬＥＤ
チップ９３がマウントされ、更に金ワイヤ９４で配線部
９２ｃとの配線が行われた後に、前記ＬＥＤチップ９３
と金ワイヤ９４とを透明エポキシ樹脂で略直方体状に覆
うモールド部９５が形成されて表面実装型発光ダイオー
ド９０が完成する。
【０００４】尚、実際の生産に当たっては、図７に示す
ように生産性を向上させるために前記基板９１を並列に
連結された状態で作成しておき、前記ＬＥＤチップ９３
のマウントおよび金ワイヤ９４による配線を行った後
に、上記モールド部９５を畝状に形成し、その後にダイ
サー８０により個々に切り離すことで生産が行われてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
た従来の構成の表面実装型発光ダイオード９０において
は、前記基板９１とモールド部９５との間に往々に剥離
を生じ、この剥離した部分から湿度或いは異物が侵入し
て表面実装型発光ダイオード９０の寿命を損なう問題点
を生じるものとなっている。
【０００６】ここで、前記した剥離の発生の要因につい
て考察してみると、前記端子部９２ａなど金メッキが行
われた銅箔とモールド部９５を構成するエポキシ樹脂と
の接着性が比較的に弱いために、例えば点灯による発熱
を生じた場合に、導電パターン９２とモールド部９５と
に熱膨張係数の相違による寸法差を生じ、このときの応
力で剥離を生じるものとなる。
【０００７】また、上記したようにダイサーにより個々
に切り離しを行う際に、このダイシング面に前記導電パ
ターン９２が露出する構成とされていると、切断時に生
じる応力によっても、導電パターン９２とモールド部９
５とに剥離を生じるものとなり、この場合には表面実装
型ＬＥＤ発光ダイオード９０の形成時点で既に剥離を生
じているものとなり、これらの点の解決が課題とされる
ものとなっている。
【０００８】本発明は前記した従来の課題を解決するた
めの具体的な手段として、対峙する二辺に導電パターン
による一対の端子部が設けられ上面中央部には前記端子
部と夫々が接続するマウント部と配線部とが形成された
基板にＬＥＤチップをマウントしワイヤで配線を行った
後に前記ＬＥＤチップとワイヤとが略直方体状としたモ
ールド部で覆われて成る表面実装型発光ダイオードにお
いて、前記モールド部の前記基板と接合する辺の前記基
板の前記端子部が設けられた辺と平行する二辺は両端部
で少なくとも０．１mmが直接に基板と接合し残部が前記
導電パターンと接合するものとされ、前記基板の前記端
子部が設けられた辺と直交する二辺は全てが直接に基板
と接合するものとされていることを特徴とする表面実装
型発光ダイオードを提供することで課題を解決するもの
である。
【０００９】
【実施例】つぎに、本発明を図に示す一実施例に基づい
て詳細に説明する。図１および図２に符号１で示すもの
は本発明に係る表面実装型発光ダイオード（以下に発光
ダイオード１と略称する）であり、この発光ダイオード
１は、端子部３ａ、マウント部３ｂ、配線部３ｃで成る
導電パターン３が形成された基板２にＬＥＤチップ４が
マウントされ、更に金ワイヤ５で配線が行われた後にモ
ールド部６が形成される構成である点は従来例のものと
同様である。
【００１０】また、生産に当たっては、生産性を向上さ
せるために前記基板２を並列に連結された状態で作成し
ておき、前記ＬＥＤチップ４のマウントおよび金ワイヤ
５による配線を行った後に、これらの全てを覆うように
前記モールド部６を畝状に形成し、その後にダイサーに
より個々に切り離す（従来例の図７を参照されたい）こ
とで生産が行われている点も同様である。
【００１１】従って、上記したダイサーによる切り離し
が行われた後には前記基板２上に、一方の対峙する二辺
の長さを前記基板２の幅と同一とし、他の一方の対峙す
る二辺の長さを設計で定められた所定値とする略直方体
状のモールド部６が設けられた目的の形状とした発光ダ
イオード１が得られるものとなるのである。
【００１２】ここで、本発明では前記モールド部６と基
板２との剥離は専らに、前記基板２に導電パターン３が
敷設されている部分で生じていることに着目し、この導
電パターン３の形状を適性化することで前記した剥離の
発生を防止するものであり、上記した形状の適性化は前
記モールド部６の基板２に接している各辺に対して行わ
れる。
【００１３】先ず、前記モールド部６の、基板２に端子
部３ａが設けられた辺と平行する二つの辺６ａ（以下、
平行辺６ａと称する）は、その両端部Ｅの少なくとも
０．１mmが直接に基板２に接合するものとされ、導電パ
ターン３と接続するのは前記平行辺６ａの中央寄りの残
部とされている。
【００１４】即ち、前記端子部３ａは平行辺６ａに達す
る前に、両側に基板２が少なくとも０．１mmは露出する
ように幅を狭められた状態でマウント部３ｂ若しくは配
線部３ｃが形成され、従って、前記マウント部３ｂにＬ
ＥＤチップ４のマウントなどを行った後にモールド部６
を形成すると、該モールド部６の平行辺６ａは両端部Ｅ
の部分では直接に基板２と接合するものとなる。
【００１５】また、前記モールド部６の、基板２に端子
部３ａが設けられた辺と直交する二つの辺６ｂ（以下、
直交辺６ｂと称する）は、その全てが直接に基板２と接
続するものとされ、即ち、この直交辺６ｂには導電パタ
ーン３が露出することがないものとされている。
【００１６】ここで、上記の構成とするのは後にも説明
する実験の結果から、前記モールド部６の平行辺６ａと
直交辺６ｂとが基板２に直接に接合する長さが長い程に
剥離に対する耐性が増し、特に上記平行辺６ａと直交辺
６ｂとのコーナー部分が基板２に直接に接合すること
が、上記した剥離に対する耐性の増加に有効であること
が判明したからである。
【００１７】このように構成した本発明の発光ダイオー
ド１では、モールド部６の直交辺６ｂに直交する力を加
えて、基板２との剥離に至る強度を測定すると略２．２
Kgとなり、従来例のもの（従来例の図５および図６を参
照）の略１．５Kgに対して５０％以上の向上が認めら
れ、これにより、ダイシング時などに生じる剥離の防止
に有効となる。
【００１８】図３は、上記の構成とした本発明の発光ダ
イオード１の熱サイクル試験の結果を従来例（図５およ
び図６を参照）との比較で示すものであり、図中に符号
Ｔで示す曲線は本発明に係る発光ダイオード１の剥離の
発生頻度曲線であり、図中に符号Ｃで示す曲線は従来例
のものの剥離の発生頻度曲線である。
【００１９】尚、このときには、例えば回路基板に発光
ダイオード１を取付けるときの熱的条件である、前加熱
（１５０℃、２分）と、本加熱（２４０℃、５秒）との
組合せを１サイクルとして５サイクルを印加し、各サイ
クルの終了時毎に剥離の発生状況を観察している。
【００２０】上記の結果では、従来例のものは発生頻度
曲線Ｃで示すように最初の１サイクルで１０％強のもの
に剥離を生じ、以下、２サイクルでは６０％強、３サイ
クルでは８２％、４サイクルでは９０％弱と剥離の発生
の度合いが進行し、５サイクルでは９５％とほぼ全ての
ものに剥離を生じる状態となる。
【００２１】これに対して、本発明の構成では３サイク
ル迄は剥離の発生は全くに認められず、４サイクルに至
りようやくに１１％のものに剥離の発生が認められ、５
サイクルでも２５％のものに剥離の発生が認められるに
過ぎない。従って、従来例の構成のものに比較して、回
路基板などに組付けるときの剥離の発生の度合いは格段
に低減されたものとなっている。
【００２２】ここで、特に有効なのは前記のように剥離
の発生の度合いが低減すると共に、３サイクル迄は剥離
を発生しないものと成ったことであり、例えば回路基板
の組立を行う際に、前記発光ダイオード１を含み複数種
類の回路部品を取付けるために複数サイクルの加熱がこ
の回路基板に対し行われる可能性がある。
【００２３】このときに、前記発光ダイオード１の回路
基板への取付順位を適宜なものとし、この発光ダイオー
ド１に対する加熱サイクルが３回以下となるようにすれ
ば、基板２とモールド部６とに剥離を生じることはな
く、よって、剥離部分から湿度、異物などが侵入してＬ
ＥＤチップ４に劣化を生じる事態を完全に防止できるも
のとなる。
【００２４】図４に示すものは本発明の別な実施例であ
り、前の実施例では端子部３ａにマウント部３ｂおよび
配線部３ｃを直接に接続するものとしていたが、この実
施例では端子部３ａとマウント部３ｂ、および、端子部
３ａと配線部３ｃの間に一層に幅を狭くした渡線部３ｄ
を設け、この渡線部３ｄで前記モールド部６の平行辺６
ａと交差するようにしたものである。尚、この実施例に
おいても直交辺６ｂ側においては、導電パターン３とは
交差しないものとされている点は、前の実施例と同様で
ある。
【００２５】このようにすることで、前記平行辺６ａは
一層に基板２と直接に接続する長さの割合を増すものと
なり、剥離の発生の度合いを一層に低減させるものとな
ることが、発明者の実験の結果から確認されている。ま
た、仮に剥離を生じたときにも、剥離は幅の狭い渡線部
３ｄの部分で生じるので湿度、異物の侵入は低減され、
ＬＥＤチップ４に生じる劣化は低減されるものとなる。
【００２６】
【発明の効果】以上に説明したように本発明により、モ
ールド部の基板と接合する辺の前記基板の端子部が設け
られた辺と平行する二辺は両端部で少なくとも０．１mm
が直接に基板と接合し残部が導電パターンと接合するも
のとされ、前記基板の前記端子部が設けられた辺と直交
する二辺は全てが直接に基板と接合するものとされてい
る表面実装型発光ダイオードとしたことで、基板とモー
ルド部との剥離に対する耐性は機械的にも熱的にも向上
するものとなり、剥離部分からの湿度、異物の侵入の防
止性能を向上させて劣化を防止し、表面実装型発光ダイ
オードの信頼性の向上に極めて優れた効果を奏するもの
である。
【００２７】また、端子部と配線部とは端子部との接続
を幅を一層に狭められた渡線部を介して行うものとさ
れ、前記モールド部の前記端子部が設けられた辺と平行
する二辺は前記渡線部と交差しているものとされている
表面実装型発光ダイオードとしたことで、一層に剥離に
対する耐性を向上させ、上記の作用を一層に確実なもの
とする効果を奏するものである。
【図面の簡単な説明】
【図１】 本発明に係る表面実装型発光ダイオードの一
実施例を示す斜視図である。
【図２】 同じ実施例の導電パターンの敷設の状態を示
す説明図である。
【図３】 同じ実施例の加熱試験の結果を従来例の加熱
試験の結果との比較で示すグラフである。
【図４】 同じく本発明に係る表面実装型発光ダイオー
ドの別の実施例の導電パターンの敷設の状態を示す説明
図である。
【図５】 従来例を示す斜視図である。
【図６】 従来例の導電パターンの敷設の状態を示す説
明図である。
【図７】 この種の表面実装型発光ダイオードの製造工
程の一例を示す説明図である。
【符号の説明】
１……表面実装型発光ダイオード ２……基板 ３……導電パターン ３ａ……端子部 ３ｂ……マウント部 ３ｃ……配線部 ３ｄ……渡線部 ４……ＬＥＤチップ ５……金ワイヤ ６……モールド部 ６ａ……平行辺 ６ｂ……直交辺

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 対峙する二辺に導電パターンによる一対
    の端子部が設けられ上面中央部には前記端子部と夫々が
    接続するマウント部と配線部とが形成された基板にＬＥ
    Ｄチップをマウントしワイヤで配線を行った後に前記Ｌ
    ＥＤチップとワイヤとが略直方体状としたモールド部で
    覆われて成る表面実装型発光ダイオードにおいて、前記
    モールド部の前記基板と接合する辺の前記基板の前記端
    子部が設けられた辺と平行する二辺は両端部で少なくと
    も０．１mmが直接に基板と接合し残部が前記導電パター
    ンと接合するものとされ、前記基板の前記端子部が設け
    られた辺と直交する二辺は全てが直接に基板と接合する
    ものとされていることを特徴とする表面実装型発光ダイ
    オード。
  2. 【請求項２】 前記端子部と前記配線部とは前記端子部
    との接続を幅を一層に狭められた渡線部を介して行うも
    のとされ、前記モールド部の前記端子部が設けられた辺
    と平行する二辺は前記渡線部と交差しているものとされ
    ていることを特徴とする請求項１記載の表面実装型発光
    ダイオード。
JP7152230A 1995-05-26 1995-05-26 表面実装型発光ダイオード Pending JPH08321634A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7152230A JPH08321634A (ja) 1995-05-26 1995-05-26 表面実装型発光ダイオード
CN96102727A CN1078388C (zh) 1995-05-26 1996-03-15 表面安装型发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7152230A JPH08321634A (ja) 1995-05-26 1995-05-26 表面実装型発光ダイオード

Publications (1)

Publication Number Publication Date
JPH08321634A true JPH08321634A (ja) 1996-12-03

Family

ID=15535940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7152230A Pending JPH08321634A (ja) 1995-05-26 1995-05-26 表面実装型発光ダイオード

Country Status (2)

Country Link
JP (1) JPH08321634A (ja)
CN (1) CN1078388C (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117225A (ja) * 1997-06-23 1999-01-22 Nichia Chem Ind Ltd 光電装置
JPH11163409A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 発光装置
JP2001168393A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd チップ型半導体発光装置
JP2003179271A (ja) * 2000-03-17 2003-06-27 Matsushita Electric Ind Co Ltd 半導体発光装置，その製造方法及び面発光装置
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2004079742A (ja) * 2002-08-16 2004-03-11 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2004266246A (ja) * 2003-02-12 2004-09-24 Toyoda Gosei Co Ltd 発光装置
JP2009026981A (ja) * 2007-07-20 2009-02-05 Stanley Electric Co Ltd 発光装置
JP2018010949A (ja) * 2016-07-13 2018-01-18 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
JP2019054248A (ja) * 2018-09-19 2019-04-04 日亜化学工業株式会社 発光装置
JP2020074488A (ja) * 2011-02-16 2020-05-14 ローム株式会社 発光装置
US10825381B2 (en) 2018-08-01 2020-11-03 Nec Display Solutions, Ltd. Display system and method for controlling display system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US229638A (en) * 1880-07-06 Fruit-jar
JP4068543B2 (ja) * 2003-10-14 2008-03-26 Ｔｄｋ株式会社 ノイズ吸収装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117225A (ja) * 1997-06-23 1999-01-22 Nichia Chem Ind Ltd 光電装置
JPH11163409A (ja) * 1997-12-01 1999-06-18 Matsushita Electron Corp 発光装置
JP2001168393A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd チップ型半導体発光装置
JP2003179271A (ja) * 2000-03-17 2003-06-27 Matsushita Electric Ind Co Ltd 半導体発光装置，その製造方法及び面発光装置
US7242033B2 (en) 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
KR100951626B1 (ko) * 2002-03-08 2010-04-09 로무 가부시키가이샤 반도체 칩을 사용한 반도체 장치
JP2004079742A (ja) * 2002-08-16 2004-03-11 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2004266246A (ja) * 2003-02-12 2004-09-24 Toyoda Gosei Co Ltd 発光装置
JP2009026981A (ja) * 2007-07-20 2009-02-05 Stanley Electric Co Ltd 発光装置
JP2020074488A (ja) * 2011-02-16 2020-05-14 ローム株式会社 発光装置
JP2018010949A (ja) * 2016-07-13 2018-01-18 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
US10825381B2 (en) 2018-08-01 2020-11-03 Nec Display Solutions, Ltd. Display system and method for controlling display system
JP2019054248A (ja) * 2018-09-19 2019-04-04 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
CN1078388C (zh) 2002-01-23
CN1137176A (zh) 1996-12-04

Similar Documents

Publication Publication Date Title
JP4065051B2 (ja) 表面実装ｌｅｄとその製造方法
JPH08321634A (ja) 表面実装型発光ダイオード
JP3146452B2 (ja) 面実装型ｌｅｄ素子及びその製造方法
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
JPH01310598A (ja) 電子回路用ハウジング
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
JP4023698B2 (ja) 下面電極付き側面使用電子部品の製造方法
JPH0936432A (ja) 横発光型ｌｅｄおよびその製造方法
JPS60262476A (ja) 発光素子
JP2000196153A (ja) チップ電子部品およびその製造方法
JP3139613B2 (ja) 表面実装型半導体発光装置及びその製造方法
JPH03181191A (ja) 配線基板
JP2960882B2 (ja) 表面実装型ｌｅｄ素子及びその製造方法
JPH06291230A (ja) 複合半導体装置の製造方法
JP2002280479A (ja) 表面実装型の半導体装置
JP2004128084A (ja) フレーク型サーミスタ及びその製造方法
JPH02232986A (ja) 基板及びその製造法
JP2001024143A (ja) 複合半導体装置
JPH08273798A (ja) Ｓｍｔコネクタ用コンタクトの製造方法
JP2576531B2 (ja) ハイブリッドｉｃ
JPH08288647A (ja) プリント配線板の製造方法及びプリント配線板
JP3819787B2 (ja) 混成集積回路装置およびその製造方法
KR20030095435A (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
JP3354308B2 (ja) 大電流回路基板およびその製造方法
JP3360543B2 (ja) 接続構体