JPH1117225A - 光電装置 - Google Patents

光電装置

Info

Publication number
JPH1117225A
JPH1117225A JP16623997A JP16623997A JPH1117225A JP H1117225 A JPH1117225 A JP H1117225A JP 16623997 A JP16623997 A JP 16623997A JP 16623997 A JP16623997 A JP 16623997A JP H1117225 A JPH1117225 A JP H1117225A
Authority
JP
Japan
Prior art keywords
optical semiconductor
electrodes
substrate
semiconductor element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16623997A
Other languages
English (en)
Other versions
JP3900595B2 (ja
Inventor
Hiroaki Tamemoto
広昭 為本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP16623997A priority Critical patent/JP3900595B2/ja
Publication of JPH1117225A publication Critical patent/JPH1117225A/ja
Application granted granted Critical
Publication of JP3900595B2 publication Critical patent/JP3900595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、フォトインタラプタ、LEDディス
プレイ、イメージスキャナー等に利用される発光素子や
受光素子を有する光電装置に係わり、特に、使用環境に
よらず安定した光電特性を有する光電装置に関する。 【解決手段】本発明は、基板表面に設けられた一対の電
極上に導電性部材を介してそれぞれ電気的に接続された
同一平面上に正極及び負極を有するプレーナー構造型の
光半導体素子と、この光半導体素子の少なくとも一部を
封止するモールド部材と、を有する光電装置である。特
に、本発明は、一対の外部電極の電極面積は、互いに対
向する電極間に近づくにつれ小さくなるものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フォトインタラプタ、
LEDディスプレイ、イメージスキャナー等に利用され
る発光素子や受光素子を有する光電装置に係わり、特
に、製造条件や使用環境によらず安定した光電特性を有
する光電装置に関するものである。
【0002】
【従来技術】今日、LSIなどのシリコンテクノロジー
等の発展により、多量の情報を処理し利用することが可
能となった。これに伴い、種々の情報を検知或いは表示
可能な光電装置に対する社会の要求がますます高まりを
見せている。
【0003】具体的には、光半導体素子としてLEDチ
ップ、LD(以下、レーザーダイオードとも呼ぶ)など
の発光素子や光センサー、太陽電池などの受光素子が挙
げられる。光半導体素子は、素子自体を水分や塵芥など
から保護する或いは実装しやすくする等の観点から基板
上に配置させモールド樹脂で被覆される。このような構
成の光電装置は、LEDディスプレイ、光ディスクやF
A(ファクトリー・オートメーション)など種々の分野
で利用され始めている。利用分野が広がるにつれ野外な
ど種々の環境下で使用され始めている。
【0004】光電装置に利用される光半導体素子として
は、半導体を介して一対の電極が設けられた構造のもの
と、光半導体素子の同一平面側に正極及び負極に相当す
る電極が設けられた構造(以下、プレーナー構造とも呼
ぶ。)のものとが挙げられる。
【0005】半導体を介して電極が設けられた光半導体
素子を利用した光電装置は、図6の如く、一方をAgペ
ースを用いて基板上の一方の外部電極と電気的に接続さ
せる。また、光半導体素子の他方の電極を一対に形成さ
れた他方の外部電極に金線などを利用してワイヤーボン
ディングすることにより電気的に接続させる。外部電極
と電気的に接続された光半導体素子は、エポキシ樹脂な
どによりモールドすることで種々の環境下で使用可能な
光電装置が形成される。基板に設けられた外部電極に電
力を供給する或いは、受け取ることにより光半導体素子
を発光させたり発電などすることができる。このような
光電装置は、比較的簡単に形成できる反面、外力により
ワイヤーが損傷しやすい、小型化がしにくい。さらに
は、ワイヤーが光の妨げになるという問題を有する。
【0006】一方、プレーナー構造の光半導体素子を利
用した光電装置は、図5の如き、基板に設けられた一対
の外部電極と、同一平面側に設けられた光半導体素子の
各電極をAgペーストを用いて接続する。基板上に形成
された外部電極と電気的に接続された光半導体素子は、
エポキシ樹脂などによりモールドすることにより光電装
置が形成される。この光電装置は、ワイヤーによる不都
合がない特徴を持つ。
【0007】
【発明が解決しようとする課題】しかしながら、半導体
素子を介して電極が形成された光半導体素子を利用した
光電装置に比べてプレーナー構造の光半導体素子を利用
した光電装置は、モールド部材形成後に接触抵抗が増え
る、光半導体素子が駆動しない傾向が強い。また、温湿
度サイクルの激しい使用環境下では発光輝度などの低下
や不点灯になる確率が高い傾向にある。同様に、外部環
境下から保護するモールド部材である透光性樹脂を厚く
するにつれ、逆に発光輝度の低下や不点灯になる確率が
高い傾向にある。より優れた光電特性が求められる今日
においては上記構成の光電装置では十分ではなく、更な
る特性向上が求められる。
【0008】
【課題を解決するための手段】本発明は、基板に設けら
れた一対の電極上に導電性部材を介してそれぞれ電気的
に接続された同一平面上に正極及び負極を有するプレー
ナー構造型の光半導体素子と、この光半導体素子を封止
するモールド部材と、を有する光電装置である。特に、
本発明は、一対の外部電極の電極面積は、互いに対向す
る電極間に近づくにつれ小さくなるものである。
【0009】本発明の請求項2に記載の光電装置は、光
半導体素子の電極と対向する基板表面に設けられた外部
電極の面積が、光半導体素子の電極面積よりもそれぞれ
小さいものである。
【0010】本発明の請求項3に記載の光電装置は、外
部電極の表面高さが、基板表面より高いものである。
【0011】本発明の請求項4に記載の光電装置は、光
半導体素子が、サファイア基板上に形成された窒化物系
化合物半導体であるものである。
【0012】
【作用】本発明は、同一平面側に電極を有する光半導体
素子を導電性部材を用いて基板上の外部電極に電気的に
接続させる場合、光半導体素子、基板及び対向する外部
電極の空間にモールド部材が流れ込みやすい形状とする
ことにより、密着性を向上させうるものである。さら
に、余分な導電性部材の流れ込みによる電極間のショー
トを防止しつつ更なる密着性を向上させ得る。
【0013】
【発明の実施の形態】本発明者は、種々の実験の結果、
同一平面側に電極を有する光半導体素子を利用した光電
装置における光電特性が、基板に設けられた特定の電極
形状により大きく変わることを見いだし、これに基づい
て本発明を成すに至った。
【0014】本発明による特性向上の理由は定かではな
いが、光半導体素子に設けられた同一平面側にある電極
間と基板に設けられた外部電極と、の空間に流れ込むモ
ールド部材と密着性に大きな関係があると考えられる。
【0015】即ち、モールド部材は、光半導体素子を保
護すると共に固定させる働きもする。しかしながら、モ
ールド部材は、硬化時や温度変化が生じるとモールド部
材の略中心方向に収縮する応力がかかる。通常、光半導
体素子上にモールド部材が形成されるためモールド部材
が収縮する中心は、光半導体素子上にある。そのため光
半導体素子側から見ると図3の如く、基板から光半導体
素子を引き剥がされる方向に力が掛かる。
【0016】同一平面側に設けられた外部電極間は、通
常小型化するにつれ数百μm以下と極めて狭い。また、
一対の電極間の隙間からモールド部材を入れなければな
らないので、モールド部材が入り込みにくい。そのため
光半導体素子の電極間にモールド部材がない或いは少な
くなる箇所ができやすい。モールド部材が入り込まない
場所は、空孔となり光半導体素子と外部電極を接着させ
る力が弱くなる。そのため、光半導体素子と基板との接
着が強固に行われていないと熱硬化時や温度変化の激し
い環境下においては、導電性部材の剥離、クラックや光
半導体素子自体が損傷し、不良が生じやすい傾向にある
と考えられる。以下、図2に本発明の具体的構成例を示
す。
【0017】光半導体素子としてサファイア基板上に形
成させた窒化物半導体を利用した。窒化物半導体は、N
型半導体及びP型半導体を順に形成させP型半導体の一
部をエッチングすることにより窒化ガリウム系化合物半
導体のPN各半導体表面を露出してある。半導体露出面
にスパッタリング法を用いて各電極を形成させてある。
こうして同一平面側に電極を有する光半導体素子である
LEDチップを形成する。
【0018】一方、外部電極として銅板を折り曲げ加工
する。インサート成形により銅板を外部電極とするパッ
ケージを形成させた。ここで銅板は、実装されるLED
チップの電極間の距離に合わせてある。また、対向する
基板の電極は、近づくにつれ面積が小さくなるように互
いに凸状(三角形状)に形成させてある。基板の外部電
極にそれぞれAgペーストを塗布した後、LEDチップ
の各電極を位置合わせしてダイボンディングさせた。A
gペーストを硬化後LEDチップの周囲にモールド部材
を注入することにより本発明の光電装置を構成させた。
基板外部に設けられた外部電極に電力を供給することに
よりLEDチップを発光させることができる。また、温
湿度サイクルが比較的厳しい環境下においても優れた光
電特性を有する発光装置とすることができる。以下、本
発明の各構成について詳述する。
【0019】(外部電極101、111、121)外部
電極101は、少なくとも基板上に設けられプレーナー
構造型の光半導体素子に形成された各電極113と導電
性部材201により接続できるものである。外部電極1
01は、基板上に設けられた導電性パターンにより形成
させても良いし、リードフレームを加工させて形成させ
ても良い。外部電極101は光半導体素子の電極と接続
されることから電気伝導性及び密着性に優れたものであ
ることが望まれる。また、本発明に用いられる外部電極
101は、基板と光半導体素子の空間にモールド部材が
入りやすい構造とさせ密着性を向上させるものである。
具体的な構造としては、図1に示す如く、先端が互いに
凸状の一対の電極形状であり、三角状が挙げられる。こ
の他、モールド部材が入りやすい構造としては、円状、
楕円状、多角形形状さらには、立体的に多角形な形状な
ど種々の形状が挙げられる。
【0020】特に、光半導体素子の電極113は、それ
自体が極めて小さく光電特性、電気伝導性及び密着性を
考慮しなければならず設計の自由度が少ない。これに対
して外部電極101は、基板上に設けられた銅箔などの
導電性パターンをエッチングにより形成する、或いは所
望の形状に予め形成させたリードフレームをインサート
成形などにより形成させる。そのため光半導体素子10
3の光特性などに関係なく設計自由度を広くすることが
できる。また、比較的大面積に簡単に形成させることが
できる。
【0021】さらに、外部電極101は、一体となった
基板平面102と同一平面上に形成させることができる
し、基板平面102よりも高くさせることもできる。外
部電極101を基板平面102よりも高くさると外部電
極以外の可とう性導電樹脂部材201の厚みが厚くな
る。そのため光半導体素子103の自己発熱或いは周囲
よりの加熱時に熱などにより歪みが生じても吸収可能な
歪み量が多く導通接触を安定化させることができる。ま
た、先端が凸状になっていることからモールド部材20
2が流入しやすくなる。
【0022】このような外部電極101の具体的材料と
しては、銅、アルミニウムやこれらに金、銀、白金など
をメッキさせたものが好適に挙げられる。
【0023】(基板102)基板102は、光半導体素
子103を支持すると共に光半導体素子103の電極と
電気的に接続可能な外部電極101、111、121を
有するものである。また、基板102上に固定させた光
半導体素子103の少なくとも一部を透光性モールド部
材202で被覆し接着するものである。基板102は、
平面上のみの構成としても良いし、光半導体素子が収納
可能なパッケージと一体化させ側壁112などを有する
ものでも良い。
【0024】具体的には、パッケージ内部に開口部を有
し開口部の底面に光半導体素子103を搭載させる形態
とすることもできる。このような側壁112を利用する
こと光利用効率を向上させることもできる。何れにして
も、光半導体素子103が支持可能な平面を有するもの
である。したがって、これらと基板102とは、密着性
がよいことが望まれる。さらに、可視光域に分光特性を
有する光半導体素子103を収容し利用させるためには
遮光性の反射部材などとして機能させるために着色して
いることが好ましい。また、光半導体素子103と外部
との電気的に遮断させるために絶縁性を有することが望
まれる。
【0025】基板102は光半導体素子103などから
の熱の影響をうけた場合、モールド部材202との密着
性を考慮して熱膨張率の小さい物が好ましい。基板10
2表面は、エンボス加工させて接着面積を増やしたり、
プラズマ処理してモールド部材202や導電性部材20
1との密着性を向上させることもできる。
【0026】基板102に利用される材料として、具体
的には、ポリカーボネート樹脂、ポリフェニレンサルフ
ァイド(PPS)、液晶ポリマー(LCP)、ABS樹
脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、P
BT樹脂等の樹脂やAlN、BN、Al23などよりな
るセラミックなどが好適に用いることができる。
【0027】(光半導体素子103)光半導体素子10
3としては、光を電気に変える受光素子或いは電気を光
に変える発光素子が用いられる。受光素子は、液相成長
法を利用して形成させたGe、Si、InAs、CdS
等の単結晶半導体を用いたもの、プラズマ、熱、光など
のエネルギーによる各種CVD法を利用して形成させた
Si、SiC、SiGe等の微結晶、非晶質半導体の非
単結晶半導体を利用した光センサー、太陽電池などが好
適に挙げられる。半導体の構造としては、ショットキー
接合、MIS接合、PN接合やPIN接合を有したホモ
構造、ヘテロ構造のものが挙げられる。半導体の材料や
その混晶度によって受光素子の受光波長を種々選択でき
る。ガラス、耐熱性樹脂や金属基体上に上記構成の半導
体を所望の大きさに形成し電気的接続をとることによっ
て受光素子が形成できる。受光素子の電極としてはスパ
ッタリングや真空蒸着により形成させたAl、Ag、A
u等の各種金属、SnO2、ZnOなどの金属酸化物や
+の半導体などを利用することができる。
【0028】一方、発光素子としては液相成長法やMO
CVD法等により基体上にZnS、ZnSe、SiC、
GaP、GaAs、GaAlAs、GaAlP、AlI
nGaP、GaN、InN、AlN、InGaN、Ga
AlN、AlInGaN等の半導体を発光層として形成
させたLED、LD等が用いられる。半導体の構造とし
ては、MIS接合やPN接合を有したホモ構造、ヘテロ
構造あるいはダブルへテロ構成のものが挙げられる。半
導体層の材料やその混晶度によって発光波長を紫外光か
ら赤外光まで種々選択することができる。さらに、量子
効果を持たせるため発光層を単一井戸構造、多重井戸構
造とさせても良い。
【0029】形成された半導体は、選択的に形成させる
か、或いは形成させた後にエッチングさせることにより
同一平面側に正極及び負極に相当する電極を形成させた
プレーナー構造の光半導体素子とすることができる。
【0030】(導電性部材201、301、302)導
電性部材201としては、光半導体素子103の各電極
113と外部電極101とを電気的に接続させると共に
固定可能なものである。導電性部材201は、外部電極
101、光半導体素子の電極113材料によって種々選
択させることができるが、各種半田や、金、銀、白金、
銅やカーボンなどの導電性部材をエポキシ樹脂、アクリ
ル樹脂、イミド樹脂などの樹脂中に含有させた導電性ペ
ーストなどを好適に利用することができる。
【0031】(モールド部材202)モールド部材20
2は、各光半導体素子103やその電気的接続のための
導電性部材201等を外力や水分などから保護するため
に設けられる。モールド部材202の材料として具体的
には、エポキシ樹脂、ユリア樹脂、シリコン樹脂、フッ
素樹脂、ポリカーボネート樹脂などなどの耐候性に優れ
た樹脂が好適に用いられる。モールド部材202は、基
板102及び導電性部材201と光半導体素子の電極1
13を被覆させるため光半導体素子103全体を被覆す
ることもできるし、少なくとも一部を被覆させることも
できる。
【0032】光半導体素子103が発光する波長や受光
する波長に合わせてフィルター効果として働く着色剤や
光半導体素子103から発光する光の少なくとも一部或
いは、外部からの波長を変換する蛍光物質を含有させる
こともできる。さらに、所望に応じて拡散剤を混合して
も良い。以下本願発明の具体的実施例について詳述する
がこれのみに限られるものではない。
【0033】
【実施例】
(実施例1)プレーナー構造を有する光半導体素子とし
てサファイア基板上に窒化ガリウム系半導体を発光層と
して利用したLEDチップを利用した。LEDチップ
は、サファイア基板上にMOCVD法を用いてN型Ga
N及びノンドープのInGaN及びP型GaAlNを積
層させてある。なお、サファイア基板上には、バッファ
層としてGaNが形成され、ノンドープの発光層となる
InGaNは、量子効果が生ずる程度の薄膜とさせてあ
る。形成されたP型半導体の一部を部分的にエッチング
させN型半導体表面を露出させる。正極及び負極の電極
と接触する面を除いて絶縁層を形成させるためにマスク
を形成させる。フォトマスクを利用して、正負両電極を
大きく形成できるように絶縁層であるSiO2をスパッ
タリング法により形成させる。PNの各半導体露出表面
及び絶縁層上に長方形の電極をスパッタリング法により
形成させる。
【0034】一方、基板上に形成された外部電極とし
て、銅箔の打ち抜きによるリードフレームを外部電極と
して利用する。光半導体素子の電極と接続されるリード
フレームの先端は、光半導体素子の電極幅に合わせて細
くし半円形状を成している。このため光半導体素子の電
極に投影された外部電極の面積が、光半導体素子の電極
面積よりもそれぞれ小さくなっている。リードフレーム
の先端を互いに約100μm程度にまで近接配置させ白
色顔料を含有させたLCDによりインサート成形させ
る。このように形成された基板は、表面側の底辺に一対
のリードフレームが露出している。リードフレーム間
は、互いに向き合った先端が凸状の半円形状である。ま
た、底面の周囲には、光半導体素子からの光を反射させ
たり、光半導体素子への光を集光させたりする側壁が一
体に形成されている。基板表面であるパッケージ底面の
リードフレームは、ポリカーボネート樹脂表面より約1
0μm高く形成させてある。
【0035】パッケージ底面のリードフレーム上にエポ
キシ樹脂中にAgが含有された銀ペーストを一対のリー
ドフレーム先端にそれぞれ塗布した。その後、Agペー
ストが塗布されたリードフレームとLEDチップの電極
とを合わせてダイボンディングさせた。ダイボンディン
グ後、Agペーストを120℃20分で硬化させ電気的
接続と仮固定を行った。この状態で外部電極に電力を供
給させLEDチップが発光可能なものを300個形成さ
せた。
【0036】次に、パッケージの開口部内に透光性モー
ルド部材として働くエポキシ樹脂を注入させた。モール
ド部材であるエポキシ樹脂を150℃2時間で硬化させ
ることにより表面実装型LEDを構成させた。形成させ
た光電装置に電力を供給させ、光度計により各光電装置
をそれぞれ調べた。モールド部材形成前後においても全
ての光電装置が発光可能であった。光度は、モールド部
材によりLEDチップとの屈折率差が緩和されたと考え
られる50%の上昇を示した。さらに、温湿度サイクル
試験として−5度5分80度10分を100サイクル繰
り返した後、同様にして形成された光電装置の発光特性
を調べたが変化がなかった。
【0037】(比較例1)対向する外部電極先端が互い
に平面であり、外部電極表面と基板表面とが略平面であ
る以外は、実施例1と同様にして形成させた。モールド
部材形成前に発光可能であった表面実装型LEDである
発光ダイオードは、実施例1と同様の発光特性を示し
た。モールド部材形成後の同じ発光ダイオードを調べた
ところ実施例1に比べて発光輝度の低下している或いは
未発光の発光ダイオードが21%もあった。
【0038】(実施例2)発光素子であるLEDチップ
の代わりに、受光素子を利用した。また、リードフレー
ムの先端を半円形から三角形状とした以外は実施例1と
同様にして形成させた。受光素子は、MOCVD法を利
用してサファイア基板上にN型窒化ガリウム半導体を形
成させたものを利用した。N型窒化ガリウム半導体上に
は、プレーナー構造の光センサーとすべく一対のAu電
極を真空蒸着法により形成させてある。温湿度サイクル
試験前後において、流れる電流にほとんど差がなかっ
た。
【0039】(比較例1)光半導体素子として、実施例
2と同様の受光素子を利用した。また、対向する外部電
極先端が互いに平面であり、外部電極表面と基板表面と
が略平面である以外は、実施例2と同様にして光電装置
を形成させた。実施例1と同様にして温湿度サイクル試
験を行った。温湿度サイクル試験後、実施例2に比べて
内部抵抗の増えたものが約15%もあった。
【0040】
【効果】本発明の構成とすることにより、光電特性の安
定した光電装置とすることができる。特に、基板上に電
気的に接続させたプレーナー構造の光半導体素子をモー
ルド部材で被覆した光電装置の形成時及び使用環境に係
わらず安定した光電特性を示すことができる。なお、光
半導体素子は極めて小さくその電極を種々の形状に形成
させるのは設計の自由度が低下する。他方、本発明の如
く基板に設けられた外部電極を所望の形状とすることに
より設計の自由度を向上させることもできる。
【0041】本発明の請求項2記載の構成とすることに
より、余分な導電性部材があったとしても、一対の外部
電極間で短絡することなく形成させることができる。即
ち、導電性部材を多くして密着性を向上させることもで
きるが、プレーナー構造型の光電装置においては、電極
間が極めて短いため導電性部材を多くすると短絡を生じ
る危険性がある。本発明は、基板上に塗布される導電性
部材の量を基板上の大きさにある程度依存することを利
用することにより短絡することなく密着性を向上させる
ことができる。
【0042】本発明の請求項3記載の構成とすることに
より、外部電極からはみ出た余分な導電性部材を利用し
て、より密着性を向上させることができる。また、基板
表面と電極の間に形成された導電性部材の厚みを部分的
に厚くすることができるため電気伝導と密着性とを機能
分離させることができる。そのため、光半導体素子の電
極と外部電極間は、導電性部材の厚みを薄くし電気伝導
性を落とすことなく、熱収縮による吸収可能な歪み量を
多くすることができる。
【0043】本発明の請求項4記載の構成とすることに
より、半導体素子自体にかかる力を抑制することができ
るため本発明の効果を顕著にすることができる。
【図面の簡単な説明】
【図1】本発明の光電装置を示した模式的平面図であ
る。
【図2】本発明の光電装置を示した図1におけるA−A
断面図である。
【図3】本発明の光電装置の作用を説明する図1におけ
るB−B断面図である。
【図4】本発明と比較のために示したプレーナー構造の
光半導体素子を利用した光電装置の平面図である。
【図5】本発明と比較のために示した光電装置である図
4におけるA−A断面図である。
【図6】本発明と比較のために示した半導体を介して一
対の電極を持った光半導体素子を利用した光電装置の断
面図である。
【符号の説明】
101・・・光半導体素子の電極に投影される外部電極 111・・・先端部と連続した外部電極 121・・・外部と電気的に接続可能な外部電極 102・・・パッケージ底面となる基板 112・・・パッケージを構成する側壁 103・・・プレーナー構造を有する光半導体素子 113・・・光半導体素子に形成された一対の電極 201・・・導電性部材 202・・・モールド部材 203・・・光半導体素子の電極間と、基板に設けられ
た外部電極との空間 301・・・外部電極上の導電性部材 302・・・外部電極からはみ出した導電性部材 401・・・外部電極 421・・・外部と電気的に接続可能な外部電極 402・・・パッケージ底面となる基板 412・・・パッケージを構成する側壁 403・・・プレーナー構造を有する光半導体素子 413・・・光半導体素子に形成された一対の電極 501・・・導電性部材 502・・・モールド部材 503・・・光半導体素子の電極間と、基板に設けられ
た外部電極との空間 601・・・導電性ワイヤー 603・・・半導体を介して設けられた電極を持つ光半
導体素子 613・・・光半導体素子に形成された電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板に設けられた一対の外部電極上に導電
    性部材を介してそれぞれ電気的に接続された同一平面上
    に正極及び負極を有する光半導体素子と、該光半導体素
    子を封止するモールド部材と、を有する光電装置であっ
    て、 前記一対の外部電極の面積は、互いに対向する電極間に
    近づくにつれ小さくなることを特徴とする光電装置。
  2. 【請求項2】前記光半導体素子の電極に投影された外部
    電極の面積が、前記光半導体素子の電極面積よりもそれ
    ぞれ小さい請求項1記載の光電装置。
  3. 【請求項3】前記外部電極の表面高さは、基板の表面よ
    り高い請求項1記載の光電装置。
  4. 【請求項4】前記光半導体素子は、サファイア基板上に
    形成された窒化物系化合物半導体である請求項1記載の
    光電装置。
JP16623997A 1997-06-23 1997-06-23 光電装置 Expired - Fee Related JP3900595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16623997A JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16623997A JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Publications (2)

Publication Number Publication Date
JPH1117225A true JPH1117225A (ja) 1999-01-22
JP3900595B2 JP3900595B2 (ja) 2007-04-04

Family

ID=15827696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16623997A Expired - Fee Related JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Country Status (1)

Country Link
JP (1) JP3900595B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196644A (ja) * 2000-01-11 2001-07-19 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP2010118543A (ja) * 2008-11-13 2010-05-27 Nichia Corp 発光装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120562A (ja) * 1992-10-01 1994-04-28 Nichia Chem Ind Ltd 青色発光デバイス
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JPH08330637A (ja) * 1995-06-02 1996-12-13 Stanley Electric Co Ltd 表面実装型発光ダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120562A (ja) * 1992-10-01 1994-04-28 Nichia Chem Ind Ltd 青色発光デバイス
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JPH08330637A (ja) * 1995-06-02 1996-12-13 Stanley Electric Co Ltd 表面実装型発光ダイオード

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196644A (ja) * 2000-01-11 2001-07-19 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP2010118543A (ja) * 2008-11-13 2010-05-27 Nichia Corp 発光装置およびその製造方法
US8450764B2 (en) 2008-11-13 2013-05-28 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
US8614109B2 (en) 2008-11-13 2013-12-24 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
US8735934B2 (en) 2008-11-13 2014-05-27 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same

Also Published As

Publication number Publication date
JP3900595B2 (ja) 2007-04-04

Similar Documents

Publication Publication Date Title
JP5068472B2 (ja) 発光装置の製造方法
US20020163001A1 (en) Surface mount light emitting device package and fabrication method
US8546838B2 (en) Light emitting device package and method for manufacturing the same
US7875897B2 (en) Light emitting device
KR100985452B1 (ko) 발광 장치
EP2924743B1 (en) Light emitting device package
JP4013077B2 (ja) 発光装置およびその製造方法
US9991429B2 (en) Light emitting device package
US20060049423A1 (en) Light-emitting device
CN102388469B (zh) 紧密光电构件封装物的制造
TW200926445A (en) Fabricating method of photoelectric device and packaging structure thereof
JPH10151794A (ja) 発光装置及びその形成方法
JPH11251644A (ja) 半導体発光装置
US9508906B2 (en) Light emitting device package
KR101891620B1 (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
US20100213479A1 (en) Light emitting diode package structure
KR20130131814A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
JP3900595B2 (ja) 光電装置
JP3141373B2 (ja) 光電装置
JPH09307145A (ja) 光半導体装置
JP4765507B2 (ja) 発光装置
JP2007088093A (ja) 発光装置
KR20180052265A (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR101946831B1 (ko) 발광 소자 패키지
KR102024296B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees