CN115315822A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN115315822A
CN115315822A CN202180023324.5A CN202180023324A CN115315822A CN 115315822 A CN115315822 A CN 115315822A CN 202180023324 A CN202180023324 A CN 202180023324A CN 115315822 A CN115315822 A CN 115315822A
Authority
CN
China
Prior art keywords
band
thickness direction
semiconductor device
shaped portion
viewed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180023324.5A
Other languages
English (en)
Inventor
外山智一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115315822A publication Critical patent/CN115315822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

半导体器件包括：支承部件，其具有包含裸片焊盘的配线；与所述裸片焊盘接合的半导体元件；与所述配线和所述半导体元件接合的导线；和具有导电性并且将所述裸片焊盘与所述半导体元件接合的接合层。沿所述半导体元件的厚度方向看，所述裸片焊盘具有：包含于所述半导体元件的周缘内的第1区域；和与所述第1区域相连且从所述半导体元件的所述周缘向外方伸出的第2区域。沿所述厚度方向看，所述导线位于离开所述第2区域的位置。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
在专利文献1中，公开有半导体器件的一个例子。在该半导体器件中，半导体元件(LED芯片)通过导电性的裸片键合材而与引线框架接合。进一步，该半导体器件包括2个导线，这些导线在与引线框架接合的同时，与设置在半导体元件的2个端子(阳极端子，阴极端子)接合。各导线中，首先是球形键合部与引线框架接合，之后，针脚式键合部与上述2个端子的任一个端子接合。
在上述现有的半导体器件中，裸片键合材为银浆。假设上述2个端子中，阳极端子设置在半导体元件的下表面，阴极端子设置在半导体元件的上表面。当在存在水分的环境下使用该半导体器件时，产生被称为离子迁移的现象。具体而言，当向上述2个端子间施加电压时，银浆中包含的银颗粒被阳离子化(Ag+)，被吸引向阴极端子侧。其结果是，在阴极端子、与该阴极端子接合的导线和与该阴极端子导通的n型半导体层等析出银。但是，这样的银的析出，成为在半导体器件的电流路径发生短路等不良状况的重要原因。
现有技术文献
专利文献
专利文献1：日本特开2012-234955号公报。
发明内容
发明所要解决的问题
本发明是鉴于上述的情况而完成的，其目的之一在于，提供能够抑制为了将半导体元件与配线接合而使用的接合层中的离子迁移的半导体器件。
用于解决问题的技术手段
本发明的第一方面提供的半导体器件包括：支承部件，其具有包含裸片焊盘的配线；与所述裸片焊盘接合的半导体元件；与所述配线和所述半导体元件接合的导线；和具有导电性并且将所述裸片焊盘与所述半导体元件接合的接合层。沿所述半导体元件的厚度方向看，所述裸片焊盘具有：包含于所述半导体元件的周缘内的第1区域；和与所述第1区域相连且从所述半导体元件的所述周缘向外方伸出的第2区域。沿所述厚度方向看，所述导线位于离开所述第2区域的位置。
优选所述接合层包含位于所述第2区域之上的部分。
优选所述接合层由含有金属颗粒和合成树脂的材料构成。
优选所述金属颗粒为银。
优选所述裸片焊盘具有沿与所述厚度方向正交的方向延伸的第1带状部，以及沿所述第1带状部的宽度方向延伸的第2带状部和第3带状部，所述第1带状部具有在所述宽度方向上相互隔开间隔的第1端和第2端。所述第2带状部与所述第1带状部的所述第1端相连，所述第3带状部与所述第1带状部的所述第2端相连。所述第1带状部、所述第2带状部和所述第3带状部分别包含所述第1区域和所述第2区域，被所述第2带状部和所述第3带状部夹着的所述第1带状部的部分是所述第1区域。
优选沿所述厚度方向看，所述半导体元件为具有4个角部的矩形。沿所述厚度方向看，所述4个角部分别与所述第1带状部、所述第2带状部和所述第3带状部的任一者重叠。
优选沿所述厚度方向看，所述导线与所述第1带状部重叠，沿所述厚度方向看，所述第1带状部的周缘包含与所述导线交叉的焊盘边，并且包含所述焊盘边的第1延长线与所述第2带状部交叉，所述第1带状部具有作为离所述导线最近的所述第2区域的凸部，沿所述厚度方向看，所述凸部的周缘包含所述焊盘边的一部分。
优选沿所述厚度方向看，所述半导体元件的周缘包含与所述导线交叉的第1边缘和与所述第1边缘相连且位于离所述导线最近的位置的第2边缘。沿所述厚度方向看，所述凸部相对于包含所述第2边缘的第2延长线位于远离所述第2带状部的一侧。
优选所述焊盘边与所述第1边缘平行。
优选所述半导体元件具有与所述第1区域相对的第1导电层和位于所述厚度方向上与所述第1导电层相反侧的第2导电层。所述第1导电层经由所述接合层与所述裸片焊盘接合，所述导线与所述第2导电层接合。
优选所述第1导电层由含有半导体的材料构成。
优选所述半导体元件为LED。
优选所述半导体器件还包括与所述支承部件接触的透光树脂。所述透光树脂覆盖所述半导体元件和所述导线。
优选所述支承部件包含具有朝向所述厚度方向的主面的基材，所述配线配置在所述主面，并且所述透光树脂与所述主面接触。
优选所述基材具有：朝向所述厚度方向上的与所述主面相反侧的底面；与所述主面和所述底面相连，且朝向与所述厚度方向正交的方向的外方的侧面；和从所述侧面向所述基材的内方凹陷且与所述主面和所述底面相连的多个贯通部。所述支承部件具有配置在所述底面的多个端子和对于所述多个贯通部分别地配置的多个侧面端子，所述多个侧面端子的每一个侧面端子与所述配线导通，并且与所述多个端子的任一者相连。
优选所述半导体器件还包括配置在所述主面且具有电绝缘性的抗蚀剂层。所述抗蚀剂层封闭所述多个贯通部各自的所述厚度方向的一端。
优选所述抗蚀剂层的至少一部分位于所述支承部件与所述透光树脂之间。
本发明的第二方面提供的半导体器件包括：支承部件，其具有包含裸片焊盘的配线；与所述裸片焊盘接合的半导体元件；与所述配线和所述半导体元件接合的导线；和具有导电性并且将所述裸片焊盘与所述半导体元件接合的接合层。沿所述半导体元件的厚度方向看，所述裸片焊盘具有：包含于所述半导体元件的周缘内的第1区域；和与所述第1区域相连且从所述半导体元件的该周缘向外方伸出的第2区域。所述裸片焊盘具有沿与所述厚度方向正交的方向延伸的第1带状部，以及沿所述第1带状部的宽度方向延伸的第2带状部和第3带状部。所述第1带状部具有在所述宽度方向上相互隔开间隔的第1端和第2端。所述第2带状部与所述第1带状部的所述第1端相连，所述第3带状部与所述第1带状部的所述第2端相连。所述第1带状部、所述第2带状部和所述第3带状部分别包含所述第1区域和所述第2区域。被所述第2带状部和所述第3带状部夹着的所述第1带状部的部分是所述第1区域。沿所述厚度方向看，所述导线与所述第1带状部重叠。沿所述厚度方向看，所述第1带状部的周缘包含与所述导线交叉的焊盘边，并且包含所述焊盘边的第1延长线与所述第2带状部交叉。
优选沿所述厚度方向看，所述半导体元件的周缘包含与所述导线交叉的第1边缘和与所述第1边缘相连且位于离所述导线最近的位置的第2边缘。沿所述厚度方向看，所述第1带状部包含第1凸部和第2凸部，所述第1凸部为所述第2区域且与所述导线重叠，所述第2凸部为所述第2区域且与所述第1凸部相连。沿所述厚度方向看，包含所述第2边缘的第2延长线构成所述第1凸部与所述第2凸部的边界，沿所述厚度方向看，所述第1凸部的面积小于所述第2凸部的面积。
发明的效果
根据本发明的半导体器件，能够抑制为了将半导体元件与配线接合而使用的接合层中的离子迁移。
本发明的其它特征和优点通过以下基于附图进行的详细说明而更加明了。
附图说明
图1是本发明的第1实施方式的半导体器件的俯视图，透视了透光树脂。
图2是图1所示的半导体器件的底面图。
图3是图1所示的半导体器件的正面图。
图4是沿图1的IV-IV线的截面图。
图5是沿图1的V-V线的截面图。
图6是沿图1的VI-VI线的截面图。
图7是图1的部分放大图。
图8是图4的部分放大图。
图9是表示本发明的第1实施方式的半导体器件的第1变形例的部分平面放大图，透视了透光树脂。
图10是表示本发明的第1实施方式的半导体器件的第2变形例的部分平面放大图，透视了透光树脂。
图11是本发明的第2实施方式的半导体器件的部分放大俯视图，透视了透光树脂。
图12是图11所示的半导体器件的部分截面放大图。
图13是本发明的第3实施方式的半导体器件的部分放大俯视图，透视了透光树脂。
图14是图13所示的半导体器件的部分截面放大图。
具体实施方式
基于附图说明用以实施本发明的方式。
基于图1～图8，说明本发明的第1实施方式的半导体器件A10。半导体器件A10包括支承部件1、多个半导体元件30、接合层39、多个导线40、抗蚀剂层50和透光树脂60。这些图所示的半导体器件A10是多个半导体元件30分别为LED(Light Emitting Diode：发光二极管)且表面安装型的半导体封装件。此处，为了便于理解，图1中透视了透光树脂60。在图1中，将IV-IV线、V-V线和VI-VI线各线以点划线表示。
在半导体器件A10的说明中，将多个半导体元件30各自的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第1方向x”。将与厚度方向z和第1方向x双方正交的方向称为“第2方向y”。如图1所示，半导体器件A10沿厚度方向z看为矩形。第1方向x在图1中指半导体器件A10的横方向。第2方向y在图1中指半导体器件A10的纵方向。
如图1、图4和图5所示，在支承部件1搭载有多个半导体元件30。如图1和图2所示，支承部件1具有基材10、配线20、多个端子28和多个侧面端子29。
如图1、图2和图4～图6所示，在基材10配置有配线20、多个端子28和多个侧面端子29。基材10具有电绝缘性。基材10例如由含有玻璃环氧树脂的材料构成。基材10具有主面11、底面12、侧面13和多个贯通部14。主面11和底面12在厚度方向z上彼此朝向相反侧。这之中，主面11在厚度方向z上朝向多个半导体元件30所处一侧。底面12在将半导体器件A10安装于配线基板时，与该配线基板相对。侧面13与主面11和底面12相连，且朝向与厚度方向z正交的方向的外方。在半导体器件A10中，侧面13包含朝向第1方向x的外方的一对区域和朝向第2方向y的外方的一对区域。
如图1～图5所示，多个贯通部14各自从侧面13向基材10的内方凹陷，且与主面11和底面12相连。在半导体器件A10中，多个贯通部14各自从侧面13中朝向第1方向x的外方的一对区域中的任一个区域与侧面13中朝向第2方向y的外方的一对区域中的任一个区域的边界向基材10的内方凹陷。由此，沿厚度方向z看，多个贯通部14各自位于基材10的四个角的任一个角。多个贯通部14各自沿厚度方向z看为扇形。
如图1和图4～图6所示，配线20配置在基材10的主面11。在半导体器件A10中，配线20与多个端子28和多个侧面端子29一起，构成多个半导体元件30与安装半导体器件A10的配线基板的导电路径。在半导体器件A10中，配线20由多个金属层构成。作为该多个金属层的一个例子，能够列举按离主面11近的顺序依次层叠有铜(Cu)层、镍(Ni)层、金(Au)层的结构。配线20主要通过电镀形成。在半导体器件A10中，配线20包含多个焊盘21和多个裸片焊盘22。
如图1所示，多个焊盘21各自的一端与对基材10的多个贯通部14的任一者进行界定的主面11的周缘接触。多个焊盘21包含第1焊盘211、第2焊盘212、第3焊盘213和第4焊盘214。第1焊盘211和第2焊盘212在第1方向x上彼此相邻地设置。第3焊盘213和第4焊盘214在第1方向x上彼此相邻地设置。另一方面，多个裸片焊盘22包含第1裸片焊盘221和第2裸片焊盘222。第1裸片焊盘221与第1焊盘211相连。第2裸片焊盘222在第2方向y上，位于第1焊盘211和第2焊盘212与第3焊盘213和第4焊盘214之间。因此，第1焊盘211和第2焊盘212相对于第2裸片焊盘222位于第2方向y的一侧。同时，第3焊盘213和第4焊盘214相对于第2裸片焊盘222位于第2方向y的另一侧。多个裸片焊盘22中，第1裸片焊盘221的详细结构后述。
如图2和图4～图6所示，多个端子28配置在基材10的底面12。多个端子28各自与界定基材10的任一个贯通部14的底面12的周缘接触。在将半导体器件A10安装于配线基板时，多个端子28经焊料与该配线基板接合。在半导体器件A10中，多个端子28各自由多个金属层构成。该多个金属层的结构与构成配线20的多个金属层的结构相同。
如图1、图2和图4～图6所示，多个侧面端子29相对于基材10的多个贯通部14分别地配置。多个侧面端子29各自沿界定多个贯通部14各者的基材10的侧面13的一个区域形成。在多个侧面端子29，各自厚度方向z的一端与多个焊盘21的任一者相连。同时，厚度方向z的另一端与多个端子28的任一者相连。由此，多个端子28各自与多个焊盘21的任一者导通。
如图4～图6所示，多个半导体元件30各自通过使用接合层39的裸片键合而与多个裸片焊盘22的任一者接合。如图1所示，在半导体器件A10中，多个半导体元件30包含第1元件301和2个第2元件302。第1元件301与多个裸片焊盘22中的第1裸片焊盘221接合。第1元件301是发出红色光的LED。2个第2元件302与多个裸片焊盘22中的第2裸片焊盘222接合。2个第2元件302中的一个该第2元件302是发出蓝色光的LED。同时，另一个该第2元件302是发出绿色光的LED。
如图4和图5所示，在半导体器件A10中，接合层39包含第1接合层391和第2接合层392。第1接合层391具有导电性。第1接合层391由含金属颗粒和合成树脂的材料构成。该金属颗粒为银(Ag)。该合成树脂例如为环氧树脂。第2接合层392具有电绝缘性。第2接合层392例如由含聚酰亚胺的材料构成。第1接合层391将第1裸片焊盘221与第1元件301接合。第2接合层392将第2裸片焊盘222与2个第2元件302接合。
如图8所示，第1元件301具有第1导电层31、第2导电层32、p型半导体层33、n型半导体层34和活性层35。这之中，在厚度方向z上被p型半导体层33和n型半导体层34夹持的活性层35是第1元件301的发光区域。第1导电层31与第1裸片焊盘221的第1区域22A(详细情况后述)相对。第1导电层31由含半导体材料的材料构成。该半导体材料是含有p型掺杂剂的硅(Si)。第1导电层31是第1元件301的阳极，且与p型半导体层33相接。第1导电层31通过第1接合层391而与第1裸片焊盘221接合。由此，第1元件301的第1导电层31与多个焊盘21中的第1焊盘211导通。第2导电层32位于厚度方向z上与第1导电层31相反侧。第2导电层32是第2元件302的阴极，与n型半导体层34相接。第2导电层32例如由含金的材料构成。p型半导体层33和n型半导体层34各自例如由含砷化镓(GaAs)的材料构成。活性层35例如由含铝镓砷(AlGaAs)的材料构成。
第1元件301的结构形式为贴合型。在制造第1元件301时，首先，对砷化镓基材，按p型半导体层33、活性层35、n型半导体层34的顺序通过外延生长形成这些各个层。接着，从砷化镓基材，一体地剥除层叠的p型半导体层33、活性层35和n型半导体层34。接着，将成为一体地层叠的p型半导体层33、活性层35和n型半导体层34，与含有p型掺杂剂的硅基材(硅晶片)贴合。此时，使得p型半导体层33与该硅基材相接。该硅基材相当于第1导电层31。接着，形成与n型半导体层34相接的第2导电层32。最后，使该硅基材、p型半导体层33、活性层35和n型半导体层34一体地单片化，由此获得第1元件301。
如图1和图5所示，2个第2元件302各自具有第1导电层31和第2导电层32。第1导电层31和第2导电层32各自设置在该第2元件302的上表面。第1导电层31和第2导电层32各自例如由含金的材料构成。第1导电层31是该第2元件302的阳极。第2导电层32是该第2元件302的阴极。在2个第2元件302，各自的第2导电层32位于厚度方向z上的第2裸片焊盘222与第1导电层31之间。
多个导线40各自如图1所示那样，其一端与多个焊盘21的任一者接合，且其另一端与多个半导体元件30的任一者接合。多个导线40各自例如由金构成。多个导线40各自通过导线键合形成。多个导线40各自具有第1键合部41和第2键合部42。第1键合部41是该导线40的一端，且与多个焊盘21的任一者接合。第1键合部41是所谓的球形键合部，是该导线40的形成开始部。第2键合部42是该导线40的另一端，且与多个半导体元件30的任一者接合。第2键合部42是所谓的针脚式键合部，是该导线40的形成结束部。根据本结构，能够尽量缩小基材10的主面11与多个导线40各自的顶部之间的距离，因此能够实现半导体器件A10的厚度方向z的尺寸的缩小。在半导体器件A10上，多个导线40包含2个第1导线401和3个第2导线402。
如图1所示，2个第1导线401的第1键合部41与多个焊盘21中的第1焊盘211接合。同时，2个第1导线401的第2键合部42相对于2个第2元件302的第1导电层31分别地接合。由此，2个第2元件302各自的第1导电层31与第1焊盘211导通。如上所述，第1元件301的第1导电层31与第1焊盘211导通。因此，在半导体器件A10中，多个半导体元件30相对于第1焊盘211并联。
如图1所示，3个第2导线402的第1键合部41相对于多个焊盘21中的第2焊盘212、第3焊盘213和第4焊盘214分别地接合。3个第2导线402的第2键合部42相对于多个半导体元件30的第2导电层32分别地接合。由此，第1元件301的第2导电层32与第2焊盘212导通。2个第2元件302中，一个该第2元件302的第2导电层32与第3焊盘213导通。同时，另一个第2元件302的第2导电层32与第4焊盘214导通。
如图1和图4～图6所示，抗蚀剂层50配置在基材10的主面11。抗蚀剂层50具有电绝缘性。抗蚀剂层50例如是阻焊膜。在半导体器件A10中，抗蚀剂层50包含4个区域。该4个区域配置在主面11的四个角。该4个区域各自封闭基材10的多个贯通部14的任一者的厚度方向z的一端。并且，该4个区域各自覆盖多个焊盘21的任一者的一部分。如图3～图6所示，抗蚀剂层50的至少一部分位于支承部件1与透光树脂60之间。
如图3～图6所示，透光树脂60与支承部件1相接。透光树脂60覆盖多个半导体元件30以及多个导线40和多个焊盘21的一部分。透光树脂60透过从多个半导体元件30发出的光。透光树脂60例如由包含含有硅酮的环氧树脂的材料构成。
接着，对多个裸片焊盘22中的第1焊盘211、第1导电层31通过第1接合层391与第1焊盘211接合的第1元件301、与半导体元件30的第2导电层32接合的第2导线402的关系进行说明。
如图7所示，第1焊盘211包含第1区域22A和第2区域22B。沿厚度方向z看，第1区域22A包含于第1元件301的周缘。沿厚度方向z看，第2区域22B与第1区域22A相连，且从第1元件301的周缘向外方伸出。沿厚度方向z，第2导线402位于离开第2区域22B的位置。在半导体器件A10中，第1接合层391包含位于第2区域22B上的部分。
如图7所示，第1焊盘211具有第1带状部231、第2带状部232和第3带状部233。第1带状部231沿与厚度方向z正交的方向延伸。此处，在以下的第1焊盘211的说明中，将第1带状部231延伸的方向称为“第1带状部231的长度方向(以下称为“长度方向L”。)”。将沿着第1带状部231的宽度的方向称为“第1带状部231的宽度方向B(以下称为“宽度方向B”。)”。长度方向L和宽度方向B分别与厚度方向z正交。进一步，宽度方向B与长度方向L正交。第1带状部231的长度方向L的一端与多个焊盘21中的第1焊盘211相连。第2带状部232和第3带状部233各自沿宽度方向B延伸。第2带状部232与第1带状部231的宽度方向B的一端相连。第3带状部233与第1带状部231的宽度方向B的另一端相连。由此，沿厚度方向z，第1焊盘211呈X字形。
第1带状部231、第2带状部232和第3带状部233各自包含第1区域22A和第2区域22B。如图7所示，被第2带状部232和第3带状部233夹着的第1带状部231的部分是第1区域22A。
如图7所示，沿厚度方向z，第1元件301是具有4个角部的矩形。沿厚度方向z看，该4个角部各自与第1带状部231、第2带状部232和第3带状部233的任一者重叠。
如图7所示，沿厚度方向z看，第2导线402与第1带状部231重叠。沿厚度方向z看，第1带状部231的第1区域22A的周缘包含焊盘边231A。沿厚度方向z看，焊盘边231A与第2导线402交叉，并且图7所示的包含焊盘边231A的第1延长线E1与第2带状部232交叉。进一步，第1带状部231具有凸部231B。凸部231B是离第2导线402最近的第2区域22B。沿厚度方向z看，凸部231B的周缘包含焊盘边231A的一部分。
如图7所示，沿厚度方向z看，第1元件301的周缘包含第1边缘30A和第2边缘30B。沿厚度方向z看，第1边缘30A与第2导线402交叉。第2边缘30B与第1边缘30A相连，且位于离第2导线402最近的位置。在半导体器件A10中，第1边缘30A沿着第1方向x，且第2边缘30B沿着第2方向y。第1带状部231的焊盘边231A与第1边缘30A平行。沿厚度方向z看，在沿着第2边缘30B的方向即第2方向y上，第2带状部232突出到比焊盘边231A靠外方的位置。沿厚度方向z看，凸部231B相对于图7所示的包含第2边缘30B的第2延长线E2，位于远离第2带状部232的一侧，并且突出到图7所示的包含焊盘边231A的第1延长线E1的远离导线40的一侧。
接着，说明作为半导体器件A10的变形例的半导体器件A11和半导体器件A12。在半导体器件A11和半导体器件A12中，多个裸片焊盘22中的第1裸片焊盘221的结构与上述的半导体器件A10的该结构不同。
如图9所示，沿厚度方向z看，半导体器件A11的第1裸片焊盘221的周缘成为切除了一部分的大致矩形形状。此外，如图10所示，沿厚度方向z看，半导体器件A12的第1裸片焊盘221的周缘成为切除了一部分的大致圆形形状。沿厚度方向z看，这些第1裸片焊盘221各自之中的切除了一部分的区域，与第2导线402交叉。
接着，说明半导体器件A10的作用效果。
半导体器件A10包括具有导电性并且将裸片焊盘22(第1裸片焊盘221)与半导体元件30(第1元件301)接合的接合层39(第1接合层391)。沿厚度方向z看，配线20中包含的裸片焊盘22(第1裸片焊盘221)具有包含于半导体元件30(第1元件301)的周缘内的第1区域22A和与第1区域22A相连且从半导体元件30的该周缘向外方伸出的第2区域22B。沿厚度方向z看，导线40(第2导线402)位于离开第2区域22B的位置。由此，成为位于第2区域22B之上的接合层39的部分更加远离导线40的结构，因此能够抑制由于来自接合层39的离子迁移而引起的金属颗粒向导线40的析出。
裸片焊盘22具有沿与厚度方向z正交的方向延伸的第1带状部231，以及沿第1带状部231的宽度方向B延伸的第2带状部232和第3带状部233。第2带状部232与第1带状部231的宽度方向B的一端相连。第3带状部233与第1带状部231的宽度方向B的另一端相连。被第2带状部232和第3带状部233夹着的第1带状部231的部分是第1区域22A。由此，裸片焊盘22沿厚度方向z看成为X字形。同时，沿厚度方向z看，裸片焊盘22的中心与半导体元件30重叠。
进一步，沿厚度方向看，半导体元件30的4个角部各自与第1带状部231、第2带状部232和第3带状部233的任一者重叠。由此能够避免半导体元件30相对于裸片焊盘22的接合面积的过度地缩小，因此能够确保半导体元件30相对于裸片焊盘22的接合强度和从裸片焊盘22流向半导体元件30的电流。此外，在使用半导体器件A10时，半导体元件30产生热。起因于该热的热应力集中于该4个角部。因此，通过采用本结构，由于在该4个角部附着接合层39，所以容易从该4个角部向裸片焊盘22传导该热。因此，能够实现集中于该4个角部的热应力的降低。
沿厚度方向z看，导线40与第1带状部231重叠。由此，第2带状部232从第1带状部231起在与导线40逐渐远离的方向上延伸。沿厚度方向z看，第1带状部231的周缘包含与导线40交叉的焊盘边231A。包含焊盘边231A的第1延长线E1(参照图7)与第2带状部232交叉。沿厚度方向z看，在沿着半导体元件30的第2边缘30B的方向(第2方向y)上，第2带状部232突出到比焊盘边231A靠外方的位置。由此，能够形成令位于第2带状部232的第2区域22B之上的接合层39的部分更加远离导线40的结构。
第1带状部231具有位于离导线40最近的位置且作为第2区域22B的凸部231B。沿厚度方向z看，凸部231B相对于包含半导体元件30的第2边缘30B的第2延长线E2(参照图7)位于远离第2带状部232的一侧。由此，在离导线40更远的位置设定凸部231B，所以能够形成令位于离导线40最近的位置的接合层39的部分更加远离导线40的结构。进一步，沿厚度方向z看，凸部231B没有向与包含焊盘边231A的第1延长线E1相比靠近导线40的一侧突出。由此，在离导线40更远的位置设定凸部231B，能够形成令位于离导线40最近的位置的接合层39的部分更加远离导线40的结构。
支承部件1具有基材10。基材10具有从侧面13向基材10的内方凹陷且与主面11和底面12相连的多个贯通部14。支承部件1还具有配置在底面12的多个端子28和相对于多个贯通部14分别地配置的多个侧面端子29。多个侧面端子29各自与配线20导通，并且与多个端子28的任一者相连。由此，在将半导体器件A10安装在配线基板时，不仅在多个端子28而且在多个侧面端子29也附着焊料。由此提高半导体器件A10对该配线基板的安装强度。并且，能够通过目视确认附着在多个侧面端子29的焊料的形状，容易地确认安装在该配线基板上的半导体器件A10的安装状态。
半导体器件A10还包括：与支承部件1接触且覆盖半导体元件30和导线40的透光树脂60；以及配置在基材10的主面11且具有电绝缘性的抗蚀剂层50。抗蚀剂层50封闭基材10的多个贯通部14各自的厚度方向z的一端。此外，抗蚀剂层50的至少一部分位于支承部件1与透光树脂60之间。由此，在制造半导体器件A10时，能够防止流动状态的透光树脂60向多个贯通部14漏出。
此外，图9所示的半导体器件A11和图10所示的半导体器件A12那样的变形例，也能够获得与半导体器件A10同样的作用效果。
基于图11和图12，说明本发明的第2实施方式的半导体器件A20。在这些图中，对于与上述的半导体器件A10的相同或类似的要素标注相同的附图标记，并省略重复的说明。为了便于理解，图11中透视了透光树脂60。图11所示的范围与图7所示的范围相同。图12所示的截面的位置和大小与图8所示的截面的位置和大小相同。
在半导体器件A20中，裸片焊盘22的第1裸片焊盘221的结构与上述的半导体器件A10的结构不同。
如图11所示，在半导体器件A20的第1裸片焊盘221中，沿厚度方向z看，第1带状部231的焊盘边231A位于离开第1元件301的第1边缘30A的位置。沿厚度方向z看，相对于包含图11所示的焊盘边231A的第1延长线E1，焊盘边231A位于靠近第3带状部233的一侧。因此，沿厚度方向z看，焊盘边231A包含相比第1元件301的周缘位于内方的区间。由此，透光树脂60的一部分进入到沿厚度方向z看被夹在焊盘边231A与第1边缘30A之间且在厚度方向z上被夹在基材10与第1元件301之间的区域(参照图12)。进而，沿厚度方向z看，第1带状部231的凸部231B的面积比上述的半导体器件A10的该面积小。
接着，说明半导体器件A20的作用效果。
半导体器件A20包括具有导电性并且将裸片焊盘22(第1裸片焊盘221)与半导体元件30(第1元件301)接合的接合层39(第1接合层391)。沿厚度方向z看，配线20中包含的裸片焊盘22(第1裸片焊盘221)具有包含于半导体元件30(第1元件301)的周缘内的第1区域22A和与第1区域22A相连且从半导体元件30的该周缘向外方伸出的第2区域22B。沿厚度方向z看，导线40(第2导线402)位于离开第2区域22B的位置。因此，根据半导体器件A20，能够抑制为了将半导体元件30与配线20接合而使用的接合层39中的离子迁移。
基于图13和图14，说明本发明的第3实施方式的半导体器件A30。在这些图中，对于与上述的半导体器件A10相同或类似的要素标注相同的附图标记，省略重复的说明。为了便于理解，图13中透视了透光树脂60。图13所示的范围与图7所示的范围相同。图14所示的截面的位置和大小与图8所示的截面的位置和大小相同。
在半导体器件A30中，裸片焊盘22的第1裸片焊盘221的结构与上述的半导体器件A10的结构不同。
如图13所示，在半导体器件A30的第1裸片焊盘221，沿厚度方向z看，第1带状部231的焊盘边231A位于离开第1元件301的第1边缘30A的位置。沿厚度方向z看，相对于图13所示的包含焊盘边231A的第1延长线E1，焊盘边231A位于远离第3带状部233的一侧。由此，在半导体器件A30中，沿厚度方向z看，第1带状部231具有向比第1元件301的第1边缘30A靠外方突出的区域，即第2区域22B(参照图13和图14)。沿厚度方向z看，该区域与第2导线402重叠。在半导体器件A30的说明中“比第1边缘30A靠外方”是指，在沿着图13所示的包含半导体元件30的第2元件302的第2延长线E2的方向上，与第1边缘30A相比的外方。
如图13所示，半导体器件A30的第1裸片焊盘221与上述的半导体器件A10的第1裸片焊盘221不同，取代凸部231B具有第1凸部231C和第2凸部231D。第1凸部231C和第2凸部231D是第2区域22B。沿厚度方向z看，第1凸部231C与第2导线402重叠。第2凸部231D与第1凸部231C相连。沿厚度方向z看，图13所示的包含第1元件301的第2边缘30B的第2延长线E2构成第1凸部231C与第2凸部231D的边界。
如图13所示，沿厚度方向z看，在第1带状部231，第1凸部231C的周缘和第2凸部231D的周缘分别包含焊盘边231A的一部分。沿厚度方向z看，图13所示的包含焊盘边231A的第1延长线E1与第2带状部232交叉。由此，沿厚度方向z看，向比第1元件301的第1边缘30A靠外方突出的第1凸部231C的突出量P1，小于向比第1边缘30A靠外方突出的第2带状部232的突出量P2。
接着，说明半导体器件A30的作用效果。
半导体器件A30的裸片焊盘22(第1裸片焊盘221)具有第1带状部231、第2带状部232和第3带状部233。第1带状部231、第2带状部232和第3带状部233各自包含第1区域22A和第2区域22B。第2带状部232与第1带状部231的宽度方向B的一端相连。第3带状部233与第1带状部231的宽度方向B的另一端相连。被第2带状部232和第3带状部233夹着的第1带状部231的部分为第1区域22A。由此，沿厚度方向z看，裸片焊盘22为X字形，并且裸片焊盘22的中央与半导体元件30(第1元件301)重叠。
在上述的结构中，沿厚度方向z看，导线40(第2导线402)与第1带状部231重叠。沿厚度方向z看，第1带状部231的周缘包含与导线40交叉的焊盘边231A，并且包含焊盘边231A的第1延长线E1(参照图13)与第2带状部232交叉。由此，沿厚度方向z看，能够使与第2区域22B重叠的导线40的区间的长度尽量小。因此，即使在接合层39(第1接合层391)的一部分位于该第2区域22B之上的情况下，该接合层39的一部分的体积也比较小，因此能够抑制由于来自接合层39的离子迁移而引起的金属颗粒析出到导线40上。
在半导体器件A30中，第1带状部231具有第1凸部231C和第2凸部231D。第1凸部231C和第2凸部231D是第2区域22B。沿厚度方向z看，第1凸部231C与导线40重叠。第2凸部231D与第2凸部231D相连。沿厚度方向z看，包含半导体元件30的第2边缘30B的第2延长线E2(参照图13)构成第1凸部231C与第2凸部231D的边界。沿厚度方向z看，第1凸部231C的面积比第2凸部231D的面积小。由此，即使在接合层39的一部分位于第1凸部231C和第2凸部231D上的情况下，也能够使该接合层39的一部分的体积的大半位于第2凸部231D上。因此，位于第1凸部231C之上的该接合层39的体积非常小。因此，能够更有效地抑制来自接合层39的离子迁移。
本发明的配线20由主要通过电镀形成的多个金属层构成。此外，配线20例如也可以是从引线框架形成的配线。
本发明并不限定于上述的实施方式。本发明的各部的具体结构能够自由地进行各种设计变更。
附图标记的说明
A10、A11、A12、A20、A30：半导体器件
1：支承部件
10：基材
11：主面
12：底面
13：侧面
14：贯通部
20：配线
21：焊盘
211：第1焊盘
212：第2焊盘
213：第3焊盘
214：第4焊盘
22：裸片焊盘
221：第1裸片焊盘
222：第2裸片焊盘
22A：第1区域
22B：第2区域
231：第1带状部
231A：焊盘边
231B：凸部
231C：第1凸部
231D：第2凸部
232：第2带状部
233：第3带状部
28：端子
29：侧面端子
30：半导体元件
301：第1元件
302：第2元件
30A：第1边缘
30B：第2边缘
31：第1导电层
32：第2导电层
33：p型半导体层
34：n型半导体层
35：活性层
39：接合层
391：第1接合层
392：第2接合层
40：导线
401：第1导线
402：第2导线
41：第1键合部
42：第2键合部
50：抗蚀剂层
60：透光树脂
E1：第1延长线
E2：第2延长线
P1、P2：突出量
z：厚度方向
x：第1方向
y：第2方向
L：长度方向
B：宽度方向。

Claims (19)

1.一种半导体器件，其特征在于，包括：
支承部件，其具有包含裸片焊盘的配线；
与所述裸片焊盘接合的半导体元件；
与所述配线和所述半导体元件接合的导线；和
具有导电性并且将所述裸片焊盘与所述半导体元件接合的接合层，
沿所述半导体元件的厚度方向看，所述裸片焊盘具有：包含于所述半导体元件的周缘内的第1区域；和与所述第1区域相连且从所述半导体元件的所述周缘向外方伸出的第2区域，
沿所述厚度方向看，所述导线位于离开所述第2区域的位置。
2.如权利要求1所述的半导体器件，其特征在于：
所述接合层包含位于所述第2区域之上的部分。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述接合层由含有金属颗粒和合成树脂的材料构成。
4.如权利要求3所述的半导体器件，其特征在于：
所述金属颗粒为银。
5.如权利要求3或4所述的半导体器件，其特征在于：
所述裸片焊盘具有沿与所述厚度方向正交的方向延伸的第1带状部，以及沿所述第1带状部的宽度方向延伸的第2带状部和第3带状部，所述第1带状部具有在所述宽度方向上相互隔开间隔的第1端和第2端，
所述第2带状部与所述第1带状部的所述第1端相连，
所述第3带状部与所述第1带状部的所述第2端相连，
所述第1带状部、所述第2带状部和所述第3带状部分别包含所述第1区域和所述第2区域，
被所述第2带状部和所述第3带状部夹着的所述第1带状部的部分是所述第1区域。
6.如权利要求5所述的半导体器件，其特征在于：
沿所述厚度方向看，所述半导体元件为具有4个角部的矩形，
沿所述厚度方向看，所述4个角部分别与所述第1带状部、所述第2带状部和所述第3带状部的任一者重叠。
7.如权利要求6所述的半导体器件，其特征在于：
沿所述厚度方向看，所述导线与所述第1带状部重叠，
沿所述厚度方向看，所述第1带状部的周缘包含与所述导线交叉的焊盘边，并且包含所述焊盘边的第1延长线与所述第2带状部交叉，
所述第1带状部具有凸部，该凸部是位于离所述导线最近的位置的所述第2区域，
沿所述厚度方向看，所述凸部的周缘包含所述焊盘边的一部分。
8.如权利要求7所述的半导体器件，其特征在于：
沿所述厚度方向看，所述半导体元件的周缘包含与所述导线交叉的第1边缘和与所述第1边缘相连且位于离所述导线最近的位置的第2边缘，
沿所述厚度方向看，所述凸部相对于包含所述第2边缘的第2延长线位于远离所述第2带状部的一侧。
9.如权利要求8所述的半导体器件，其特征在于：
所述焊盘边与所述第1边缘平行。
10.如权利要求3～9中的任一项所述的半导体器件，其特征在于：
所述半导体元件具有与所述第1区域相对的第1导电层和位于所述厚度方向上与所述第1导电层相反侧的第2导电层，
所述第1导电层经由所述接合层与所述裸片焊盘接合，
所述导线与所述第2导电层接合。
11.如权利要求10所述的半导体器件，其特征在于：
所述第1导电层由含有半导体的材料构成。
12.如权利要求10或11所述的半导体器件，其特征在于：
所述半导体元件为LED。
13.如权利要求12所述的半导体器件，其特征在于：
还包括与所述支承部件接触的透光树脂，
所述透光树脂覆盖所述半导体元件和所述导线。
14.如权利要求13所述的半导体器件，其特征在于：
所述支承部件包含具有朝向所述厚度方向的主面的基材，
所述配线配置在所述主面，并且所述透光树脂与所述主面接触。
15.如权利要求14所述的半导体器件，其特征在于：
所述基材具有：朝向所述厚度方向上的与所述主面相反侧的底面；与所述主面和所述底面相连，且朝向与所述厚度方向正交的方向的外方的侧面；和从所述侧面向所述基材的内方凹陷且与所述主面和所述底面相连的多个贯通部，
所述支承部件具有配置在所述底面的多个端子和对于所述多个贯通部分别地配置的多个侧面端子，
所述多个侧面端子的每一个侧面端子与所述配线导通，并且与所述多个端子的任一者相连。
16.如权利要求15所述的半导体器件，其特征在于：
还包括配置在所述主面且具有电绝缘性的抗蚀剂层，
所述抗蚀剂层封闭所述多个贯通部各自的所述厚度方向的一端。
17.如权利要求16所述的半导体器件，其特征在于：
所述抗蚀剂层的至少一部分位于所述支承部件与所述透光树脂之间。
18.一种半导体器件，其特征在于，包括：
支承部件，其具有包含裸片焊盘的配线；
与所述裸片焊盘接合的半导体元件；
与所述配线和所述半导体元件接合的导线；和
具有导电性并且将所述裸片焊盘与所述半导体元件接合的接合层，
沿所述半导体元件的厚度方向看，所述裸片焊盘具有：包含于所述半导体元件的周缘内的第1区域；和与所述第1区域相连且从所述半导体元件的该周缘向外方伸出的第2区域，
所述裸片焊盘具有沿与所述厚度方向正交的方向延伸的第1带状部，以及沿所述第1带状部的宽度方向延伸的第2带状部和第3带状部，所述第1带状部具有在所述宽度方向上相互隔开间隔的第1端和第2端，
所述第2带状部与所述第1带状部的所述第1端相连，
所述第3带状部与所述第1带状部的所述第2端相连，
所述第1带状部、所述第2带状部和所述第3带状部分别包含所述第1区域和所述第2区域，
被所述第2带状部和所述第3带状部夹着的所述第1带状部的部分是所述第1区域，
沿所述厚度方向看，所述导线与所述第1带状部重叠，
沿所述厚度方向看，所述第1带状部的周缘包含与所述导线交叉的焊盘边，并且包含所述焊盘边的第1延长线与所述第2带状部交叉。
19.如权利要求18所述的半导体器件，其特征在于：
沿所述厚度方向看，所述半导体元件的周缘包含与所述导线交叉的第1边缘和与所述第1边缘相连且位于离所述导线最近的位置的第2边缘，
沿所述厚度方向看，所述第1带状部包含第1凸部和第2凸部，所述第1凸部为所述第2区域且与所述导线重叠，所述第2凸部为所述第2区域且与所述第1凸部相连，
沿所述厚度方向看，包含所述第2边缘的第2延长线构成所述第1凸部与所述第2凸部的边界，
沿所述厚度方向看，所述第1凸部的面积小于所述第2凸部的面积。
CN202180023324.5A 2020-03-23 2021-02-24 半导体器件 Pending CN115315822A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-050705 2020-03-23
JP2020050705 2020-03-23
PCT/JP2021/006842 WO2021192788A1 (ja) 2020-03-23 2021-02-24 半導体装置

Publications (1)

Publication Number Publication Date
CN115315822A true CN115315822A (zh) 2022-11-08

Family

ID=77891179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180023324.5A Pending CN115315822A (zh) 2020-03-23 2021-02-24 半导体器件

Country Status (4)

Country Link
US (1) US20230098414A1 (zh)
JP (1) JP7534385B2 (zh)
CN (1) CN115315822A (zh)
WO (1) WO2021192788A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3682468B2 (ja) * 1995-12-11 2005-08-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3913138B2 (ja) * 2002-08-16 2007-05-09 ローム株式会社 半導体チップを使用した半導体装置
JP2005197360A (ja) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4940900B2 (ja) * 2006-11-08 2012-05-30 日亜化学工業株式会社 実装用部品、および半導体装置
US8421093B2 (en) 2007-07-13 2013-04-16 Rohm Co., Ltd. LED module and LED dot matrix display
JP6892261B2 (ja) * 2016-12-22 2021-06-23 ローム株式会社 Ｌｅｄパッケージ

Also Published As

Publication number Publication date
US20230098414A1 (en) 2023-03-30
JP7534385B2 (ja) 2024-08-14
JPWO2021192788A1 (zh) 2021-09-30
WO2021192788A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US8089092B2 (en) Semiconductor light emitting device
JP3871820B2 (ja) 半導体発光素子
JP7520177B2 (ja) 半導体装置
US8148745B2 (en) Semiconductor light emitting module and method for manufacturing the same
JP2018107207A (ja) Ｌｅｄパッケージ
US10090229B2 (en) Semiconductor device and method for manufacturing the same
US10964870B2 (en) LED package
US10727385B2 (en) Light emitting device, light emitting element and method for manufacturing the light emitting element
JP7137955B2 (ja) 半導体装置
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
JP3839178B2 (ja) 半導体装置
JP4120493B2 (ja) 発光ダイオードおよび発光装置
CN115315822A (zh) 半导体器件
WO2021215472A1 (ja) 半導体装置
TWI469292B (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
CN113496976B (zh) 半导体装置
CN114520203A (zh) 用于半导体器件封装的接触夹
JPH10150227A (ja) チップ型発光素子
US12087675B2 (en) Semiconductor device and mounting structure thereof
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
US20230187596A1 (en) Semiconductor light emitting device
US20240363808A1 (en) Optoelectronic semiconductor component and production method
EP3955289A1 (en) Four terminal transistor package
CN118629987A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination