CN114582911A - 一种光电集成器件及制备方法 - Google Patents

一种光电集成器件及制备方法 Download PDF

Info

Publication number
CN114582911A
CN114582911A CN202210098675.9A CN202210098675A CN114582911A CN 114582911 A CN114582911 A CN 114582911A CN 202210098675 A CN202210098675 A CN 202210098675A CN 114582911 A CN114582911 A CN 114582911A
Authority
CN
China
Prior art keywords
layer
gan
diode
quantum well
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210098675.9A
Other languages
English (en)
Inventor
严嘉彬
石帆
杨凌云
吴洁
戴叶玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN202210098675.9A priority Critical patent/CN114582911A/zh
Publication of CN114582911A publication Critical patent/CN114582911A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种光电集成器件及其制作方法，包括：多个有序排列的基本单元，所述基本单元包括多量子阱MicroLED和垂直结构GaN MOSFET；所述蓝宝石衬底的顶层设有键合介质层，所述蓝宝石衬底的底层为器件的出光面；所述多量子阱Micro LED设于键合介质层的顶层；所述垂直结构GaN MOSFET设于多量子阱Micro LED的上方，所述垂直结构GaN MOSFET的漏区与所述多量子阱Micro LED的N区通过共享二极管N‑GaN结构层串联；本发明的发光器件与驱动电子器件制作在同一块芯片上，不仅可利用现有的GaN工艺平台实现批量化制造，降低生产成本，还具备体积小、速度快、可靠性高的显著优势；GaN MOSFET采用新颖的垂直结构设计，可极大地缩短驱动晶体管的沟道长度，对提升集成器件的性能和集成度具有重要意义。

Description

一种光电集成器件及制备方法
技术领域
本发明涉及一种光电集成器件及制备方法，属于集成光电子技术领域。
背景技术
III-V族半导体GaN及其合金的能带间隙覆盖了从红外到可见光的光谱范围，在固态照明、显示、高密度存储以及水下通信等领域已经取得巨大的成功。同时，GaN基晶体管技术近年来亦受到业界的重视，发展迅速，在大功率和高频器件等方面显示出诱人的应用前景。目前GaN在光电技术与电子技术上的研究彼此独立，而在实际应用中光电技术又与电子技术密不可分、相互依赖，例如GaN发光二极管（LED）必须通过电子晶体管电路进行驱动，现有的电子晶体管电路都是基于硅基平台单独制作并通过片外封装的形式与光电组件进行电学连接。
将GaN光电器件和电子器件集成到同一平台上，构成所谓的光电单片集成电路，同传统的片外封装互连相比，具有体积小、重量轻、成本低、速度快、寄生少、功能多以及可靠性高等显著优势。
发明内容
本发明的目的在于提供一种光电集成器件及制备方法，以解决现有的电子晶体管电路都是基于硅基平台单独制作体积大的缺陷。
一种光电集成器件，包括：
多个有序排列的基本单元，所述基本单元包括多量子阱Micro LED 和垂直结构GaN MOSFET ；
蓝宝石衬底，所述蓝宝石衬底的顶层设有键合介质层，所述蓝宝石衬底的底层为器件的出光面；
所述多量子阱Micro LED 设于键合介质层的顶层；所述垂直结构GaN MOSFET 设于多量子阱Micro LED 的上方，所述垂直结构GaN MOSFET 的漏区与所述多量子阱MicroLED 的N区通过共享二极管N-GaN结构层串联。
进一步地，所述多量子阱Micro LED 的有源区域自下而上依次包括二极管P-GaN结构层、二极管多量子阱结构层和二极管N-GaN结构层，所述基本单元四周设有二极管正极，并与二极管P-GaN结构层直接接触，所述二极管正极呈现网格状分布。
进一步地，所述垂直结构GaN MOSFET 自下而上依次包括二极管N-GaN结构层、晶体管P-GaN沟道层、晶体管源区N-GaN结构层和晶体管源极金属层；
其中，二极管N-GaN结构层、晶体管P-GaN沟道层和晶体管源区N-GaN结构层的侧壁上覆盖有晶体管栅极金属层，在所述晶体管栅极金属层的外侧设有隔离有栅极介质层。
进一步地，所述晶体管P-GaN沟道层和晶体管源区N-GaN结构层的侧壁倾角小于度。
一种采用上述光电集成器件的制备方法，所述方法包括：
第一步，在集成芯片外延片背面的蓝宝石上涂覆一层光刻胶并光刻，在出光面形成图形化的结构；
第二步，在集成芯片外延片上涂覆一层光刻胶，利用光刻胶回流方法形成侧壁倾角，光刻后暴露出平台上需要刻蚀的区域，刻蚀到二极管N-GaN结构层停止，形成晶体管栅极的侧壁；
第三步，再涂覆一层光刻胶并光刻，暴露出需要刻蚀的区域，刻蚀到二极管P-GaN结构层停止，形成发光平台区域；
第四步，在氮气中对刻蚀后的集成芯片外延片进行退火，去除晶体管P-GaN沟道层中的氢元素并激活P-GaN；
第五步，对集成芯片外延片生长一层栅极介质层，并在光刻后刻蚀成形；
第六步，采用剥离法分别形成二极管正极、晶体管栅极金属层和金属管源极金属层；
第七步，利用隔离介质作为不同互连金属层间的电学隔离层，生长若干互连金属层，分别将不同基本单元的同种类型电极连接成统一的整体，形成整个光电集成器件。
进一步地，所述集成芯片外延片生长一层栅极介质层利用压力化学气相沉积法或原子层沉积。
进一步地，所述退火的条件为：在700摄氏度的温度下退火30分钟。
进一步地，所述集成芯片外延片的制备方法包括：
第一步，选择多量子阱LED外延片为LED晶圆，所述多量子阱LED外延片的外延材料自下而上依次为第一蓝宝石、缓冲层、非有意掺杂GaN层、N-GaN层、多量子阱和P-GaN层，其中在P-GaN层设置第二蓝宝石为转移衬底；
第二步，在第二蓝宝石或者P-GaN层的上方生长一层透明的键合介质层，在压力、温度和气体环境中，实现LED晶圆和转移衬底的键合；
第三步，去除键合片的第一蓝宝石，再去除键合片的缓冲层和非有意掺杂GaN层，暴露出N-GaN层；
第四步，在N-GaN层的上方依次外延一层P-GaN外延层和一层N-GaN外延层，得到集成芯片外延片。
进一步地，所述键合介质层位于LED晶圆和转移衬底之间。
与现有技术相比，本发明所达到的有益效果：
本发明的发光器件能够与驱动电子器件制作在同一块芯片上，不仅可利用现有的GaN工艺平台实现批量化制造，降低生产成本，还具备体积小、速度快、可靠性高的显著优势；
GaN MOSFET采用新颖的垂直结构设计，可极大地缩短驱动晶体管的沟道长度，对提升集成器件的性能和集成度具有重要意义；
GaN MOSFET的漏区与Micro LED的N区共享同一块N型掺杂区域，省去了金属互连线，使得器件间电学互连的可靠性更高，寄生效应更小，并且节约了集成芯片的面积。
附图说明
图1是本发明光电集成器件的外延片制备过程示意图；
图2是本发明光电集成器件的结构俯视图；
图3是本发明光电集成器件的A-A’向剖面图；
图4是本发明光电集成器件的等效电路图；
图中：1、第一蓝宝石；2、缓冲层；3、非有意掺杂GaN层；4、N-GaN层；5、多量子阱；6、P-GaN层；7、第二蓝宝石；8、键合介质层；9、P-GaN外延层；10、N-GaN外延层；11、基本单元；12、蓝宝石衬底；13、Micro LED；14、垂直结构GaN MOSFET；15、二极管P-GaN结构层；16、二极管多量子阱结构层；17、二极管N-GaN结构层；18、二极管正极；19、晶体管P-GaN沟道层；20、晶体管源区N-GaN结构层；21、晶体管源极金属层；22、栅极介质层；23、晶体管栅极金属层。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
参见图1-4，本发明提出一种光电集成器件，包括：
多个有序排列的基本单元11，所述基本单元11包括多量子阱Micro LED 13和垂直结构GaN MOSFET 14；
蓝宝石衬底12，所述蓝宝石衬底12的顶层设有键合介质层8，所述蓝宝石衬底12的底层为器件的出光面；蓝宝石的底面采用图形化结构减小入射光线的反射，从而提高出光效率；
所述多量子阱Micro LED 13设于键合介质层8的顶层；所述垂直结构GaN MOSFET14设于多量子阱Micro LED 13的上方，所述垂直结构GaN MOSFET 14的漏区与所述多量子阱Micro LED 13的N区通过共享二极管N-GaN结构层17串联。
在本技术方案中，所述多量子阱Micro LED 13的有源区域自下而上依次包括二极管P-GaN结构层15、二极管多量子阱结构层16和二极管N-GaN结构层17，所述基本单元11四周设有二极管正极18，并与二极管P-GaN结构层15直接接触，所述二极管正极18呈现网格状分布，其中二极管正极18位于基本单元11的四周，与下方的二极管P-GaN结构层15直接接触，接触类型为欧姆接触，整个光电集成器件的二极管正极18呈现网格状分布，有利于改善LED工作时的电流分布；不同基本单元11的晶体管栅极金属层23通过互连金属层进行电学连接，电学上连接成统一的整体；不同基本单元11的晶体管源极金属层21通过另一互连金属层进行电学连接，电学上连接成统一的整体；晶体管栅极金属层23、晶体管源极金属层21和二极管正极18之间不存在电学连接，不同互连金属层之间通过隔离介质进行电学隔离。
如图3所示，所述垂直结构GaN MOSFET 14自下而上依次包括二极管N-GaN结构层17、晶体管P-GaN沟道层19、晶体管源区N-GaN结构层20和晶体管源极金属层21；
其中，二极管N-GaN结构层17、晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20的侧壁上覆盖有晶体管栅极金属层23，在所述晶体管栅极金属层23的外侧设有隔离有栅极介质层22。
进一步地，所述晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20的侧壁倾角小于90度，晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20的侧壁倾角小于90度，利于栅极介质层22和晶体管源极金属层23的台阶覆盖。
一种采用上述光电集成器件的制备方法，所述方法包括：
第一步，在集成芯片外延片背面的第二蓝宝石7上涂覆一层光刻胶并光刻，暴露出需要刻蚀的区域，采用电感耦合等离子体（ICP）干法刻蚀，在出光面形成图形化的结构；
第二步，在集成芯片外延片上涂覆一层光刻胶，利用光刻胶回流技术形成一定的侧壁倾角，光刻后暴露出平台上需要刻蚀的区域，接着进行ICP干法刻蚀，刻蚀到二极管N-GaN结构层17停止，形成晶体管栅极的侧壁；
第三步，涂覆一层光刻胶并光刻，暴露出需要刻蚀的区域，接着进行ICP干法刻蚀，刻蚀到二极管P-GaN结构层15停止，形成发光平台区域；
第四步，在氮气氛围中以700摄氏度的温度退火30分钟，去除晶体管P-GaN沟道层19中的氢元素并激活P-GaN；
第五步，低压力化学气相沉积法（LPCVD）或原子层沉积（ALD）生长一层高质量的栅极介质层22，并在光刻后刻蚀成形；
第六步，采用剥离法分别形成二极管正极18、晶体管栅极金属层23和金属管源极金属层21；
第七步，利用隔离介质作为不同互连金属层间的电学隔离层，生长若干互连金属层分别将不同基本单元11的同种类型电极连接成统一的整体，形成整个光电集成器件的正极、负极和栅极。
多量子阱GaN MOSFET 13的工作原理如下：当多量子阱GaN MOSFET 13的晶体管栅极金属层23上没有施加一定的正向偏置电压时，晶体管栅极金属层23所覆盖的晶体管P-GaN沟道层19处于关断状态；当多量子阱GaN MOSFET 13的晶体管栅极金属层23上施加一定的正向偏置电压时，晶体管栅极金属层23所覆盖的晶体管P-GaN沟道层19中的载流子反型，沟道变为导通状态，多量子阱GaN MOSFET 13开启。
多量子阱Micro LED 13的工作原理如下：当LED两端施加一定的正向偏置电压时，即二极管P-GaN结构层15的电压高于二极管N-GaN结构层17，空穴由二极管P-GaN结构层15注入到二极管多量子阱结构层16，电子由二极管N-GaN结构层17注入到二极管多量子阱结构层16，利用多量子阱的对载流子的限制作用，大部分电子和空穴被限制在二极管多量子阱结构层16中发生辐射复合，进而实现发光。
二极管多量子阱结构层可选用InGaN/GaN或者AlGaN/GaN多量子阱结构，通过改变In或者Al的比例可以调控发光波长。
光电集成器件的工作方式如下：在二极管正极18上施加一定的正电压，晶体管源极金属层21接地或者施加一定的负电压，通过改变晶体管栅极金属层23上的偏压，可以实现垂直结构多量子阱GaN MOSFET 13源漏电流的调控，进而实现多量子阱Micro LED 13发光强度的调控。
通过在晶体管栅极金属层23上加载输入信号，可以将输入电压信号转换为调制后的输出光信号，可用于可见光通信或者发光强度的脉冲宽度调制。
在本实施例中，所述集成芯片外延片生长一层栅极介质层22利用压力化学气相沉积法或原子层沉积。
在本实施中，所述退火的条件为：在700摄氏度的温度下退火30分钟。
如图1所示，所述集成芯片外延片的制备方法包括：
光电集成器件的集成芯片外延片通过键合、激光剥离、外延层减薄以及外延生长等过程制作而成；第一步，选择常见的蓝宝石衬底GaN基多量子阱LED外延片为LED晶圆，第二蓝宝石7为转移衬底，其中蓝宝石衬底GaN基多量子阱LED外延片的外延材料自下而上依次为第一蓝宝石1、缓冲层2、非有意掺杂GaN层3、N-GaN层4、多量子阱5和P-GaN层6；
第二步，在第二蓝宝石7或者P-GaN层6的上方生长一层透明的键合介质层8，在适当的压力、温度和气体环境中实现LED晶圆和转移衬底的键合，键合介质层8位于LED晶圆和转移衬底之间；
第三步，利用激光剥离技术去除键合片的第一蓝宝石1，再利用化学机械抛光或者反应离子刻蚀等减薄技术去除键合片的缓冲层2和非有意掺杂GaN层3，暴露出N-GaN层4；
第四步，在N-GaN层4的上方依次外延一层P-GaN外延层9和一层N-GaN外延层10，分别用作晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20。
不同基本单元11的键合介质层8和二极管P-GaN结构层15为统一的整体，二极管P-GaN结构层15以上的外延层通过隔离槽刻蚀形成平台结构，并实现物理结构的分离。
区分是否为该结构的标准如下：
本发明的一种基于多量子阱Micro LED 和垂直结构GaN MOSFET 的光电集成器件，由多个有序排列的基本单元11构成，基本单元11包含一个Micro LED 13和一个垂直结构GaN MOSFET 14；不同基本单元11的蓝宝石衬底12、键合介质层8和P-GaN结构层15连成一体；键合介质层8上方二极管P-GaN结构层15、二极管多量子阱结构层16和二极管N-GaN结构层17构成了多量子阱Micro LED 13的有源层，二极管正极18位于发光平台的四周，与下方的二极管P-GaN结构层15直接接触；二极管N-GaN结构层17的上方依次为晶体管P-GaN沟道层19、晶体管源区N-GaN结构层20和晶体管源极金属层21，晶体管栅极金属层23覆盖于二极管N-GaN结构层17、晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20的侧壁上，与二极管N-GaN结构层17、晶体管P-GaN沟道层19和晶体管源区N-GaN结构层20之间隔离有栅极介质层22，栅极侧壁倾角小于90度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种光电集成器件，其特征在于，包括：
多个有序排列的基本单元，所述基本单元包括多量子阱MicroLED 和垂直结构GaNMOSFET ；
蓝宝石衬底，所述蓝宝石衬底的顶层设有键合介质层，所述蓝宝石衬底的底层为器件的出光面；
所述多量子阱Micro LED 设于键合介质层的顶层；所述垂直结构GaN MOSFET 设于多量子阱Micro LED 的上方，所述垂直结构GaN MOSFET 的漏区与所述多量子阱Micro LED的N区通过共享二极管N-GaN结构层串联。
2. 根据权利要求1所述的光电集成器件，其特征在于，所述多量子阱Micro LED 的有源区域自下而上依次包括二极管P-GaN结构层、二极管多量子阱结构层和二极管N-GaN结构层，所述基本单元四周设有二极管正极，并与二极管P-GaN结构层直接接触，所述二极管正极呈现网格状分布。
3. 根据权利要求1所述的光电集成器件，其特征在于，所述垂直结构GaN MOSFET 自下而上依次包括二极管N-GaN结构层、晶体管P-GaN沟道层、晶体管源区N-GaN结构层和晶体管源极金属层；
其中，二极管N-GaN结构层、晶体管P-GaN沟道层和晶体管源区N-GaN结构层的侧壁上覆盖有晶体管栅极金属层，在所述晶体管栅极金属层的外侧设有隔离有栅极介质层。
4.根据权利要求3所述的光电集成器件，其特征在于，所述晶体管P-GaN沟道层和晶体管源区N-GaN结构层的侧壁倾角小于90度。
5.一种采用权利要求1-4任一项所述的光电集成器件的制备方法，其特征在于，所述方法包括：
第一步，在集成芯片外延片背面的蓝宝石上涂覆一层光刻胶并光刻，在出光面形成图形化的结构；
第二步，在集成芯片外延片上涂覆一层光刻胶，利用光刻胶回流方法形成侧壁倾角，光刻后暴露出平台上需要刻蚀的区域，刻蚀到二极管N-GaN结构层停止，形成晶体管栅极的侧壁；
第三步，再涂覆一层光刻胶并光刻，暴露出需要刻蚀的区域，刻蚀到二极管P-GaN结构层停止，形成发光平台区域；
第四步，在氮气中对刻蚀后的集成芯片外延片进行退火，去除晶体管P-GaN沟道层中的氢元素并激活P-GaN；
第五步，对集成芯片外延片生长一层栅极介质层，并在光刻后刻蚀成形；
第六步，采用剥离法分别形成二极管正极、晶体管栅极金属层和金属管源极金属层；
第七步，利用隔离介质作为不同互连金属层间的电学隔离层，生长若干互连金属层，分别将不同基本单元的同种类型电极连接成统一的整体，形成整个光电集成器件。
6.根据权利要求1所述的一种光电集成器件的制备方法，其特征在于，所述集成芯片外延片生长一层栅极介质层利用压力化学气相沉积法或原子层沉积。
7.根据权利要求1所述的一种光电集成器件的制备方法，其特征在于，所述退火的条件为：在700摄氏度的温度下退火30分钟。
8.根据权利要求1所述的一种光电集成器件的制备方法，其特征在于，所述集成芯片外延片的制备方法包括：
第一步，选择多量子阱LED外延片为LED晶圆，所述多量子阱LED外延片的外延材料自下而上依次为第一蓝宝石、缓冲层、非有意掺杂GaN层、N-GaN层、多量子阱和P-GaN层，其中在P-GaN层设置第二蓝宝石为转移衬底；
第二步，在第二蓝宝石或者P-GaN层的上方生长一层透明的键合介质层，在压力、温度和气体环境中，实现LED晶圆和转移衬底的键合；
第三步，去除键合片的第一蓝宝石，再去除键合片的缓冲层和非有意掺杂GaN层，暴露出N-GaN层；
第四步，在N-GaN层的上方依次外延一层P-GaN外延层和一层N-GaN外延层，得到集成芯片外延片。
9.根据权利要求1所述的一种光电集成器件的制备方法，其特征在于，所述键合介质层位于LED晶圆和转移衬底之间。
CN202210098675.9A 2022-01-27 2022-01-27 一种光电集成器件及制备方法 Pending CN114582911A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210098675.9A CN114582911A (zh) 2022-01-27 2022-01-27 一种光电集成器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210098675.9A CN114582911A (zh) 2022-01-27 2022-01-27 一种光电集成器件及制备方法

Publications (1)

Publication Number Publication Date
CN114582911A true CN114582911A (zh) 2022-06-03

Family

ID=81772815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210098675.9A Pending CN114582911A (zh) 2022-01-27 2022-01-27 一种光电集成器件及制备方法

Country Status (1)

Country Link
CN (1) CN114582911A (zh)

Similar Documents

Publication Publication Date Title
US8735185B2 (en) Light emitting device and fabrication method thereof
US8664026B2 (en) Method for fabricating semiconductor lighting chip
CN101969089B (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
US8723188B2 (en) Light emitting diode and method for preparing the same
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
CN103094444B (zh) 半导体发光二极管结构
CN101728462A (zh) 多波长发光二极管及其制造方法
CN103000778A (zh) 发光二极管结构及其制造方法
CN113193085A (zh) 一种具有pin隧穿结的微结构发光二极管及其制造方法
US20090173965A1 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
CN112510130A (zh) 一种倒装结构蓝光Mico-LED芯片设计制造方法
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
CN101840969A (zh) 一种具有提升光取出率的半导体光电元件及其制造方法
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
CN215955302U (zh) 基于光电隔离的Micro-LED器件
CN103779450A (zh) 增大led发光功率的集成方法
CN110600582A (zh) 一种制备同质集成光通信芯片的方法
CN114582911A (zh) 一种光电集成器件及制备方法
KR20080089860A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
CN210092086U (zh) 一种半导体发光器件
KR20070001486A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
CN215731752U (zh) 一种具有pin隧穿结的微结构发光二极管
CN110416249B (zh) 一种半导体发光器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination