CN110349988A - 发光二极管显示装置 - Google Patents

发光二极管显示装置 Download PDF

Info

Publication number
CN110349988A
CN110349988A CN201910052800.0A CN201910052800A CN110349988A CN 110349988 A CN110349988 A CN 110349988A CN 201910052800 A CN201910052800 A CN 201910052800A CN 110349988 A CN110349988 A CN 110349988A
Authority
CN
China
Prior art keywords
convex block
electrode
pad
light
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910052800.0A
Other languages
English (en)
Other versions
CN110349988B (zh
Inventor
司空坦
金容一
成汉珪
延智慧
李忠善
黄智焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110349988A publication Critical patent/CN110349988A/zh
Application granted granted Critical
Publication of CN110349988B publication Critical patent/CN110349988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

提供了一种发光二极管显示装置。所述发光二极管显示装置包括：显示板，包括多个单元像素；驱动电路板，包括与所述多个单元像素对应的多个驱动电路区域；以及多个凸块，置于所述多个单元像素与所述多个驱动电路区域之间。所述多个单元像素包括包含第一P电极的第一单元像素。所述多个驱动电路区域包括与第一单元像素对应的第一驱动电路区域，第一驱动电路区域包括连接到第一驱动晶体管的第一焊盘，所述多个凸块包括第一凸块，第一凸块包括与第一焊盘接触的第一焊料和在第一焊料上并与第一P电极接触的第一填料，第一焊料包括锡和银中的至少一种，并且第一填料包括铜或镍。

Description

发光二极管显示装置
本申请要求于2018年4月3日在韩国知识产权局提交的第10-2018-0038440号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用其全部包含于此。
技术领域
本公开涉及一种发光二极管显示装置，更具体地，涉及一种形成在基底上的发光二极管显示装置。
背景技术
近来，显示装置已经被小型化并在性能方面得到改善。结果，包括发光二极管的像素之间的距离变窄。在包括发光二极管的像素之间的距离窄的情况下，在发光二极管与用于结合驱动电路的凸块之间会存在高的短路的可能性。此外，在包括发光二极管的像素之间的距离窄的情况下，会使用于填充发光二极管与驱动电路之间的间隙的诸如NCF(非导电膜)的材料的流动性减小。
另一方面，发光二极管芯片可以包括含有发光二极管和驱动电路的一个像素。当单独切割发光二极管芯片来制造显示装置时，会增加显示装置的制造工艺所需的时间。
发明内容
公开的实施例的一方面提供了一种发光二极管显示装置，所述发光二极管显示装置能够通过降低用于使包括发光二极管的显示板和包括驱动晶体管的驱动电路板结合的凸块的短路的可能性来改善显示装置的良率。
公开的实施例的另一方面提供了一种发光二极管显示装置，所述发光二极管显示装置能够通过多个凸块的布置来增大非导电材料的流动性而改善显示装置的良率。
公开的实施例的又一方面提供了一种发光二极管显示装置，所述发光二极管显示装置能够通过使其上设置有发光二极管的显示板和包括驱动晶体管的驱动电路板整体地结合来减少显示装置的制造工艺所需的时间。
公开的实施例的方面不限于上面提到的方面，并且本领域技术人员通过下面的描述能够清楚地理解未提及的另外的方面。
根据一些实施例，公开涉及一种发光二极管显示装置，所述发光二极管显示装置包括：显示板，包括多个单元像素；驱动电路板，包括多个驱动电路区域，所述多个驱动电路区域中的每个驱动电路区域与所述多个单元像素中的相应的一个单元像素对应；以及多个凸块，所述多个凸块中的每个凸块置于所述多个单元像素中的每个单元像素与所述多个驱动电路区域中的对应的一个驱动电路区域之间以使显示板和驱动电路板连接，其中，所述多个单元像素包括包含第一P电极的第一单元像素，其中，所述多个驱动电路区域包括与第一单元像素对应的第一驱动电路区域，第一驱动电路区域包括连接到第一驱动晶体管的第一焊盘，其中，所述多个凸块包括第一凸块，第一凸块包括与第一焊盘直接接触的第一焊料和设置在第一焊料上并与第一P电极直接接触的第一填料，其中，第一焊料包括锡和银中的至少一种，其中，第一填料包括铜和镍中的一种。
根据一些实施例，公开涉及一种发光二极管显示装置，所述发光二极管显示装置包括：显示板，包括在第一方向上彼此间隔开的第一发光二极管像素和第二发光二极管像素；第一发光二极管层和第二发光二极管层，分别包括在第一发光二极管像素和第二发光二极管像素中；第一P电极和第二P电极，分别设置在第一发光二极管层和第二发光二极管层上；第一凸块，与第一P电极接触；以及第二凸块，与第二P电极接触，其中，第一凸块和第二凸块沿与第一方向交叉的第二方向彼此间隔开。
根据一些实施例，公开涉及一种发光二极管显示装置，所述发光二极管显示装置包括：驱动电路板，包括第一焊盘、第二焊盘、第三焊盘和第四焊盘；第一凸块、第二凸块、第三凸块和第四凸块，分别设置在第一焊盘、第二焊盘、第三焊盘和第四焊盘上；第一发光二极管层，包括与第一凸块接触的第一P电极和与第二凸块接触的第一N电极；以及第二发光二极管层，包括与第三凸块接触的第二P电极和与第四凸块接触的第二N电极，其中，第一焊盘和第三焊盘分别连接到包括在驱动电路板中的第一驱动晶体管和第二驱动晶体管，其中，第二焊盘和第四焊盘中的每者连接到接地电压，其中，第二凸块和第四凸块彼此间隔开所沿的第一方向与第一凸块和第三凸块彼此间隔开所沿的第二方向交叉，其中，第一凸块包括与第一焊盘直接接触的第一焊料和设置在第一焊料上的第一填料，第一填料与第一P电极直接接触，其中，第一焊料包括锡和银中的至少一种，其中，第一填料包括铜和镍中的一种。
附图说明
通过参照附图对本公开的示例性实施例的详细描述，本公开的上述和其它方面和特征将变得更清楚，在附图中：
图1是示出了根据一些实施例的发光二极管显示装置的图；
图2是示出了图1的显示板的部分区域的图；
图3和图4分别是图2的区域K的放大图；
图5是示出了图1的驱动电路板的部分区域的图；
图6是示出了图1的显示板和驱动电路板中的每个的一部分的图；
图7是沿图6的线X1-X1'、X2-X2'和X3-X3'截取的剖视图；
图8是示出了图1的显示板的部分区域的图；
图9和图10分别是图8的区域J的放大图；
图11是示出了图1的驱动电路板的部分区域的图；
图12是示出了图1的显示板和驱动电路板中的每个的一部分的图；以及
图13是沿图12的线X4-X4'、X5-X5'和X6-X6'截取的剖视图。
具体实施方式
下面将参照图1至图7描述根据一些示例实施例的发光二极管显示装置。
图1是示出了根据一些示例实施例的发光二极管显示装置的图。
参照图1，根据一些示例实施例的发光二极管显示装置可以包括显示板10和驱动电路板20。
显示板10可以包括多个单元像素。显示板10的多个单元像素中的每个可以沿第一方向D1和与第一方向D1垂直的第一'方向D1'对齐而彼此间隔开。第一'方向D1'可以是与第一方向D1交叉且与第一方向D1位于同一水平面上的方向。在附图中，虽然第一方向D1被示出为与第一'方向D1'彼此交叉，但本公开不限于此。例如，第一方向D1和第一'方向D1'可以相对于彼此具有任意角度。
显示板10的多个单元像素可以包括沿第一方向D1对齐的第一单元像素11、第二单元像素12和第三单元像素13。第一单元像素11、第二单元像素12和第三单元像素13可以是例如显示板10的彼此间隔开的区域。显示板10还可以包括附加单元像素，附加单元像素可以沿第一方向D1和第一'方向D1'对齐并且可以沿第一方向和第一'方向D1'彼此间隔开且与第一单元像素11、第二单元像素12和第三单元像素13间隔开。在一些实施例中，显示板10可以是印刷电路板。
驱动电路板20可以包括多个驱动电路区域。多个驱动电路区域中的每个可以沿第一方向和第一'方向D1'对齐而彼此间隔开。
驱动电路板20的多个驱动电路区域中的每个可以与显示板10的多个单元像素中的相应的一个单元像素对应。例如，驱动电路板20的多个驱动电路区域可以包括沿第一方向D1对齐的第一驱动电路区域21、第二驱动电路区域22和第三驱动电路区域23。
第一驱动电路区域21可以对应于第一单元像素11。第二驱动电路区域22可以对应于第二单元像素12。第三驱动电路区域23可以对应于第三单元像素13。例如，显示板10和驱动电路板20可以彼此连接(例如，通过稍后将要描述的多个凸块而结合)。当显示板10和驱动电路板20通过多个凸块而彼此连接时，第一单元像素11可以位于第一驱动电路区域21上，第二单元像素12可以位于第二驱动电路区域22上，并且第三单元像素13可以位于第三驱动电路区域23上。例如，第一单元像素11可以在第一驱动电路区域21上方与其对齐，第二单元像素12可以在第二驱动电路区域22上方与其对齐，并且第三单元像素13可以在第三驱动电路区域23上方与其对齐。
在一些实施例中，第一驱动电路区域21、第二驱动电路区域22和第三驱动电路区域23中的每个可以从驱动电路板20外部的源(例如，图像处理器等)接收像素数据，并且可以将该像素数据提供到对应的第一单元像素11、第二单元像素12或第三单元像素13以使得第一单元像素11、第二单元像素12或第三单元像素13发射与所接收的像素数据对应的光。可以单独地驱动第一单元像素11、第二单元像素12和第三单元像素13中的每个。
图2是示出了图1的显示板10的部分区域的图，并且可以是用于解释根据一些示例实施例的第一单元像素11和第二单元像素12的平面图。
参照图1和图2，第一单元像素11、第二单元像素12和第三单元像素13中的每个可以包括至少一个发光二极管像素。
例如，第一单元像素11可以包括第一发光二极管像素11a、第二发光二极管像素11b和第三发光二极管像素11c。第二单元像素12可以包括例如第四发光二极管像素12a、第五发光二极管像素12b和第六发光二极管像素12c。第三单元像素13可以包括例如与第一单元像素11中包括的构成元件相同的构成元件。可以单独驱动每个发光二极管像素(例如，第一发光二极管像素11a、第二发光二极管像素11b、第三发光二极管像素11c、第四发光二极管像素12a、第五发光二极管像素12b、第六发光二极管像素12c等)，以提供与所接收的像素数据对应的强度来发射与对应的单元像素(例如，第一单位像素11、第二单位像素12等)的像素数据对应的颜色的光。可以通过例如遍及单位像素中的各个发光二极管像素施加不同的驱动电压来单独驱动发光二极管像素，所述驱动电压不引起单元像素中的其它发光二极管像素操作。
第一发光二极管像素11a、第二发光二极管像素11b和第三发光二极管像素11c可以沿第一方向D1布置。第一发光二极管像素11a、第二发光二极管像素11b和第三发光二极管像素11c可以在第一方向D1和第一'方向D1'二者上彼此间隔开。
每个发光二极管像素可以包括P电极和N电极。P电极可以是(例如，掺杂有p型杂质的)p型电极，N电极可以是(例如，掺杂有n型杂质的)n型电极。例如，第一发光二极管像素11a、第二发光二极管像素11b、第三发光二极管像素11c和第四发光二极管像素12a可以分别包括第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P。此外，第一发光二极管像素11a、第二发光二极管像素11b、第三发光二极管像素11c和第四发光二极管像素12a可以分别包括第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N。
这里，如结合图7进一步讨论的，P电极可以是发光二极管层(例如，图7的第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3)的连接到驱动电路板20的驱动晶体管(例如，图7的第一驱动晶体管TR1、第二驱动晶体管TR2和第三驱动晶体管TR3)的电极。此外，N电极可以是发光二极管层(例如，图7的第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3)的连接到接地电压(例如，图7的接地电压G)的电极。
第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P中的每个可以与第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N中的每个间隔开。例如，第一P电极101P可以在第一'方向D1'上与第一N电极101N间隔开，第二P电极102P可以在第一'方向D1'上与第二N电极102N间隔开，第三P电极103P可以在第一'方向D1'上与第三N电极103N间隔开，并且第四P电极104P可以在第一'方向D1'上与第四N电极104N间隔开。
第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P中的每个可以被设置为例如沿第一方向D1彼此间隔开。第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P中的每个可以例如沿在第一方向D1上延伸的行设置。第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N中的每个可以被设置为沿例如第一方向D1彼此间隔开。第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N中的每个可以例如沿在第一方向D1上延伸的行设置。
在一些示例实施例中，第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P中的每个可以设置在第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N中的对应的一个N电极的一侧上。
多个凸块可以附着到显示板10。例如，多个凸块可以置于显示板10与驱动电路板20之间。例如，多个凸块可以置于显示板10的多个单元像素中的每个单元像素与驱动电路板20的多个驱动电路区域中的对应的一个驱动电路区域之间。
多个凸块可以包括第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115、第六凸块116、第七凸块117和第八凸块118。第一凸块111、第三凸块113、第五凸块115和第七凸块117可以分别附着到第一P电极101P、第二P电极102P、第三P电极103P和第四P电极104P。第二凸块112、第四凸块114、第六凸块116和第八凸块118可以分别附着到第一N电极101N、第二N电极102N、第三N电极103N和第四N电极104N。
第一单元像素11和第二单元像素12中的每个中包括的多个凸块的布置可以彼此不同。此外，第一单元像素11和第三单元像素13中的每个中包括的多个凸块的布置可以相同。可以例如使用第一单元像素11和第二单元像素12作为基本单元来重复第一单元像素11和第二单元像素12中的每个中包括的多个凸块的布置。
在一些实施例中，第一单元像素11、第二单元像素12和第三单元像素13中的每个可以形成为单独的芯片。在其它实施例中，第一单元像素11、第二单元像素12和第三单元像素13可以形为单个芯片，并且多个这样的芯片可以形成显示板10。
图3和图4分别是图2的区域K的放大图。
参照图3和图4，第一凸块111和第三凸块113可以沿第二方向D2彼此间隔开。第二方向D2可以是与第一方向D1交叉的方向。例如，第二方向D2和第一方向D1可以是以任意角度彼此交叉而不垂直的方向。例如，在彼此相邻的第一发光二极管像素11a和第二发光二极管像素11b中，与第一P电极101P相邻的第一凸块111和与第二P电极102P相邻的第三凸块113可以不例如沿第一方向D1并排布置。
第三凸块113和第五凸块115可以沿第三方向D3彼此间隔开。第三方向D3可以是与第一方向D1和第二方向D2交叉的方向。例如，第三方向D3可以是与第一方向D1和第二方向D2以任意角度交叉而不垂直的方向。例如，在彼此相邻的第二发光二极管像素11b和第三发光二极管像素11c中，与第二P电极102P相邻的第三凸块113和与第三P电极103P相邻的第五凸块115可以不例如沿第一方向D1并排对齐。
第五凸块115和第七凸块117可以沿第四方向D4彼此间隔开。第四方向D4可以是与第一方向D1、第二方向D2和第三方向D3交叉的方向。例如，第四方向D4可以是与第一方向D1、第二方向D2和第三方向D3中的每者以任意角度交叉而不垂直的方向。例如，在彼此相邻的第三发光二极管像素11c和第四发光二极管像素12a中，与第三P电极103P相邻的第五凸块115和与第四P电极104P相邻的第七凸块117可以不沿第一方向D1并排布置。
在一些示例实施例中，第一凸块111和第五凸块115可以沿第一方向D1彼此间隔开。此外，第二凸块112、第四凸块114和第六凸块116可以沿第一方向D1彼此间隔开。此外，第三凸块113和第七凸块117可以沿第一方向D1彼此间隔开。
在第一发光二极管像素11a中第一凸块111和第二凸块112在第一'方向D1'上彼此间隔开的第一距离S1可以大于在第二发光二极管像素11b中第三凸块113和第四凸块114在第一'方向D1'上彼此间隔开的第二距离S2。在第三发光二极管像素11c中第五凸块115和第六凸块116在第一'方向D1'上彼此间隔开的第三距离S3可以大于第二距离S2和第四距离S4。第四距离S4可以是在第四发光二极管像素12a中第七凸块117和第八凸块118在第一'方向D1'上彼此间隔开的距离。
在一些示例实施例中，第一距离S1和第三距离S3可以相同，第二距离S2和第四距离S4可以相同。
在根据一些示例实施例的发光二极管显示装置中，由于附着到彼此相邻的发光二极管像素的P电极的凸块没有成排对齐(即，交错布置)，所以降低了用于使包括发光二极管的显示板与包括驱动晶体管的驱动电路板结合的凸块的短路的可能性，从而能够改善显示装置的良率。例如，由于第一凸块111和第三凸块113在第二方向D2上彼此间隔开，第三凸块113和第五凸块115在第三方向D3上彼此间隔开，所以能够降低第一凸块111、第三凸块113以及第五凸块115之间的短路的可能性。
图5是示出了图1的驱动电路板20的部分区域的图，并且可以是示出了根据一些示例实施例的第一驱动电路区域21和第二驱动电路区域22的平面图。图6是示出了图1的显示板10和驱动电路板20中的每个的一部分的图。
参照图1、图5和图6，第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216可以设置在第一驱动电路区域21中。第七焊盘217和第八焊盘218可以设置在第二驱动电路区域22中。如图5中所示，额外的焊盘可以设置在第二驱动电路区域22和第三驱动电路区域23中。
第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216中的每个可以位于驱动电路板20上，以与第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115和第六凸块116中的相应的一个凸块对应。
第一凸块111可以置于第一P电极101P与第一焊盘211之间。第二凸块112可以置于第一N电极101N与第二焊盘212之间。第三凸块113可以置于第二P电极102P与第三焊盘213之间。第四凸块114可以置于第二N电极102N与第四焊盘214之间。第五凸块115可以置于第三P电极103P与第五焊盘215之间。第六凸块116可以置于第三N电极103N与第六焊盘216之间。
第一P电极101P、第二P电极102P和第三P电极103P可以分别通过第一凸块111、第三凸块113和第五凸块115分别连接到第一焊盘211、第三焊盘213和第五焊盘215。第一N电极101N、第二N电极102N和第三N电极103N可以分别通过第二凸块112、第四凸块114和第六凸块116分别连接到第二焊盘212、第四焊盘214和第六焊盘216。
在根据一些示例实施例的发光二极管显示装置中，通过使用凸块将驱动电路板和包括多个单元像素的显示板整体地结合，而不对每个单元像素和驱动电路板的每个驱动电路区域进行切割，能够减少显示装置的制造工艺所需的时间。
在附图中，第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216中的每个被示出为形成为具有与对应的第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115和第六凸块116的尺寸基本相同的尺寸，但实施例不限于此。例如，第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216中的每个可以被形成为具有与对应的第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115和第六凸块116的尺寸不同的尺寸。例如，第一焊盘211和第五焊盘215中的每个可以被形成为在第二焊盘212和第六焊盘216沿其设置的方向上延伸，同时与第二焊盘212和第六焊盘216中的每个间隔开。此外，例如，第三焊盘213可以被形成为在与第四焊盘214沿其设置的方向相反的方向上进一步延伸，同时与第四焊盘214间隔开。
图7是沿图6的线X1-X1'、X2-X2'和X3-X3'截取的剖视图。图7可以是在利用多个凸块使显示板10和驱动电路板20结合之后沿线X1-X1'、X2-X2'和X3-X3'截取的剖视图。
参照图6和图7，第一发光二极管像素11a可以包括第一发光二极管层120_1和第一颜色转换层151。第二发光二极管像素11b可以包括第二发光二极管层120_2和第二颜色转换层152。第三发光二极管像素11c可以包括第三发光二极管层120_3和第三颜色转换层153。
第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3均可以包括下层121、上层122和基体层123。上层122可以置于下层121与基体层123之间，并防止下层121与基体层123之间的接触。
在附图中，第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3被示出为包括下层121、上层122和基体层123，但实施例不限于此。例如，可以省略第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3的下层121和上层122中的任一个，并且第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3还可以包括其它层。
下层121可以包括至少一个凹槽。下层121的所述至少一个凹槽可以容纳多个凸块中的每个凸块的至少一部分。下层121的所述至少一个凹槽可以穿过下层121延伸，并且可以使P电极和/或N电极的表面暴露。
例如，第一发光二极管像素11a的下层121的第一凹槽R1可以使第一P电极101P暴露。此外，第一发光二极管像素11a的下层121的第二凹槽R2可以使第一N电极101N暴露。
在一些示例实施例中，下层121可以是反射层或绝缘层。在一些示例实施例中，下层121可以是包括不同材料层的多层。当下层121是多层时，下层121可以是至少一个反射层和至少一个绝缘层的组合。
上层122可以包括P电极和N电极。在一些示例实施例中，P电极和N电极可以从上层122的底表面延伸到上层122的顶表面。例如，第一发光二极管像素11a的上层122可以包括第一P电极101P和第一N电极101N，第二发光二极管像素11b的上层122可以包括第二P电极102P和第二N电极102N，第三发光二极管像素11c的上层122可以包括第三P电极103P和第三N电极103N。第一P电极101P和第一N电极101N可以设置在上层122中。例如，上层122可以是绝缘层。
基体层123可以设置在上层122上。基体层123可以设置在P电极与颜色转换层之间以及N电极与颜色转换层之间。例如，基体层123可以设置在第一P电极101P与第一颜色转换层151之间以及第一N电极101N与第一颜色转换层151之间。此外，基体层123可以设置在第二P电极102P与第二颜色转换层152之间以及第二N电极102N与第二颜色转换层152之间。而且基体层123可以设置在第三P电极103P与第三颜色转换层153之间以及第三N电极103N与第三颜色转换层153之间。基体层123可以包括例如基体基底。基体基底可以是例如蓝宝石玻璃，但公开不限于此。
在附图中，基体层123被示出为单层，但实施例不限于此。例如，当然，基体层123可以是其中堆叠有各种层的多层。
基体层123可以包括例如氮化物基半导体材料。基体层123可以包括例如GaN、AlGaN、InGaN、AlInGaN以及它们的组合中的至少一种。
例如，相对于驱动电路板20的第一驱动电路区域21的上表面，第一P电极101P的下表面可以被定位为比第一N电极101N的下表面低，第二P电极102P的下表面可以被定位为比第二N电极102N的下表面低，并且第三P电极103P的下表面可以被定位为比第三N电极103N的下表面低。然而，实施例不限于此。例如，相对于驱动电路板20的第一驱动电路区域21的上表面，第一P电极101P的下表面可以与第一N电极101N的下表面定位在同一水平处或者可以被定位为比第一N电极101N的下表面低，第二P电极102P的下表面可以与第二N电极102N的下表面定位在同一水平处或者可以被定位为比第二N电极102N的下表面低，并且第三P电极103P的下表面可以与第三N电极103N的下表面定位在同一水平处或者可以被定位为比第三N电极103N的下表面低。
此外，在图7的示例中，相对于驱动电路板20的第一驱动电路区域21的上表面，第一P电极101P的下表面可以与第二P电极102P的下表面和第三P电极103P的下表面定位在同一水平处，并且第一N电极101N的下表面可以与第二N电极102N的下表面和第三N电极103N的下表面位于同一水平处。
第一凸块111可以置于第一发光二极管层120_1与驱动电路板20的第一驱动电路区域21之间。具体地，第一凸块111可以置于第一P电极101P与设置在驱动电路板20的第一驱动电路区域21中的第一焊盘211之间。第一凸块111可以设置在第一焊盘211上。例如，第一凸块111可以与第一焊盘211的顶表面和第一P电极101P的底表面接触。
第二凸块112可以置于第一发光二极管层120_1与驱动电路板20的第一驱动电路区域21之间。具体地，第二凸块112可以置于第一N电极101N与设置在驱动电路板20的第一驱动电路区域21中的第二焊盘212之间。第二凸块112可以设置在第二焊盘212上。例如，第二凸块112可以与第二焊盘212的顶表面和第一N电极101N的底表面接触。第一凸块111可以包括第一焊料111a和第一填料111b。第二凸块112可以包括第二焊料112a和第二填料112b。
第一焊料111a和第二焊料112a可以分别设置在第一焊盘211和第二焊盘212上。例如，第一焊料111a和第二焊料112a中的每个可以与第一焊盘211和第二焊盘212中的对应的一个焊盘直接接触。
第一焊料111a和第二焊料112a可以包括例如锡和银中的至少一种。
第一填料111b和第二填料112b可以分别设置在第一焊料111a和第二焊料112a上。第一填料111b的至少一部分插入到第一凹槽R1中，并可以与第一P电极101P直接接触。第二填料112b的至少一部分插入到第二凹槽R2中，并可以与第一N电极101N直接接触。
第一填料111b和第二填料112b可以包括例如铜或镍。
相对于驱动电路板20的第一驱动电路区域21的上表面，第一焊料111a与第一填料111b之间的边界111i可以不与第二焊料112a与第二填料112b之间的边界112i定位在同一水平面处。然而，公开不限于此。例如，相对于驱动电路板20的第一驱动电路区域21的上表面，第一焊料111a与第一填料111b之间的边界111i可以与第二焊料112a与第二填料112b之间的边界112i定位在同一水平面处。
在图7中，虽然第一焊料111a与第一填料111b之间的边界111i和第二焊料112a与第二填料112b之间的边界112i被示为具有特定形状，但公开不限于此。例如，根据发光二极管显示装置的制造工艺，第一焊料111a与第一填料111b之间的边界111i和第二焊料112a与第二填料112b之间的边界112i可以具有与示出的形状不同的形状。
第三凸块113可以置于第二发光二极管层120_2与驱动电路板20的第一驱动电路区域21之间。具体地，第三凸块113可以置于第二P电极102P与设置在驱动电路板20的第一驱动电路区域21中的第三焊盘213之间。第三凸块113可以设置在第三焊盘213上。例如，第三凸块113可以与第三焊盘213的上表面和第二P电极102P的下表面接触。第三凸块113的至少一部分可以插入到下层121中，并且例如可以与第二P电极102P接触。
第四凸块114可以置于第二发光二极管层120_2与驱动电路板20的第一驱动电路区域21之间。具体地，第四凸块114可以置于第二N电极102N与设置在驱动电路板20的第一驱动电路区域21中的第四焊盘214之间。第四凸块114可以设置在第四焊盘214上。例如，第四凸块114可以与第四焊盘214的顶表面和第二N电极102N的底表面接触。第四凸块114的至少一部分可以例如插入到下层121中，并且可以与第二N电极102N接触。
第五凸块115可以置于第三发光二极管层120_3与驱动电路板20的第一驱动电路区域21之间。具体地，第五凸块115可以置于第三P电极103P与设置在驱动电路板20的第一驱动电路区域21中的第五焊盘215之间。第五凸块115可以设置在第五焊盘215上。例如，第五凸块115可以与第五焊盘215的顶表面和第三P电极103P的底表面接触。第五凸块115的至少一部分可以例如插入到下层121中，并且可以与第三P电极103P接触。
第六凸块116可以置于第三发光二极管层120_3与驱动电路板20的第一驱动电路区域21之间。具体地，第六凸块116可以设置在第三N电极103N与设置在驱动电路板20的第一驱动电路区域21中的第六焊盘216之间。第六凸块116可以设置在第六焊盘216上。例如，第六凸块116可以与第六焊盘216的顶表面和第三N电极103N的底表面接触。第六凸块116的至少一部分可以例如插入到下层121中，并且可以与第三N电极103N接触。
第三凸块113除了设置位置可以与第一凸块111不同之外可以具有与第一凸块111的构造相同的构造，并且可以包括与第一凸块111中包含的材料相同的材料。第五凸块115可以具有与第一凸块111的构造相同的构造，并且可以包括与第一凸块111中包含的材料相同的材料。第四凸块114和第六凸块116可以具有与第二凸块112的构造相同的构造，并且可以包括与第二凸块112中包含的材料相同的材料。
第一焊盘211、第三焊盘213和第五焊盘215中的每个可以连接到第一驱动晶体管TR1、第二驱动晶体管TR2和第三驱动晶体管TR3中的对应的一个驱动晶体管。第一驱动晶体管TR1、第二驱动晶体管TR2和第三驱动晶体管TR3中的每个可以设置在驱动电路板20的第一驱动电路区域21中。第一凸块111、第三凸块113和第五凸块115中的每个可以分别通过第一焊盘211、第三焊盘213和第五焊盘215连接到第一驱动晶体管TR1、第二晶体管TR2和第三驱动晶体管TR3中的对应的一个驱动晶体管。第一P电极101P可以经由第一凸块111和第一焊盘211连接到第一驱动晶体管TR1。第二P电极102P可以经由第三凸块113和第三焊盘213连接到第二驱动晶体管TR2。第三P电极103P可以经由第五凸块115和第五焊盘215连接到第三驱动晶体管TR3。
第二焊盘212、第四焊盘214和第六焊盘216中的每个可以连接到接地电压G。在一些实施例中，第二焊盘212、第四焊盘214和第六焊盘216可以经由布线(未示出)共同地连接到接地电压G。第二凸块112、第四凸块114和第六凸块116中的每个可以分别经由第二焊盘212、第四焊盘214和第六焊盘216连接到接地电压G。第一N电极101N可以经由第二凸块112和第二焊盘212连接到接地电压G。第二N电极102N可以经由第四凸块114和第四焊盘214连接到接地电压G。第三N电极103N可以经由第六凸块116和第六焊盘216连接到接地电压G。
第一焊盘211可以包括第一焊盘层211a和第二焊盘层211b。第二焊盘层211b可以设置在第一焊盘层211a上。第二焊盘层211b可以置于第一凸块111与第一焊盘层211a之间。第二焊盘层211b可以与第一焊料111a接触。
第一焊盘层211a可以包括例如镍。第二焊盘层211b可以包括例如金。第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216中的每个可以具有与第一焊盘211的构造相同的构造，并且可以包括与第一焊盘211中包含的材料相同的材料。
将理解的是，当元件被称为“连接”或“结合”到另一元件或者“在”另一元件“上”时，该元件可以直接连接或结合到所述另一元件或者在所述另一元件上，或者可以存在中间元件。相反地，当元件被称为“直接连接”、“直接结合”到另一元件或者“直接在”另一元件“上”时，不存在中间元件。用于描述元件之间的关系的其它词语(例如，“在……之间”与“直接在……之间”、“与……相邻”与“与……直接相邻”等)应以类似的方式进行解释。然而，如这里所使用的术语“接触”指连接接触(即，触摸)，除非上下文另外指出。
非导电材料层130可以设置在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3与驱动电路板20之间。例如，非导电材料层130可以设置在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3与第一驱动电路区域21之间。非导电材料层130可以设置在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3的侧壁上以及驱动电路板20上。非导电材料层130可以包围第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216以及第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115和第六凸块116的侧表面。非导电材料层130可以填充在第一颜色转换层151、第二颜色转换层152和第三颜色转换层153与驱动电路板20之间以及分离膜141与驱动电路板20之间。
根据一些示例实施例的发光二极管显示装置可以通过如图2中所示的多个凸块的布置来增大非导电材料层130的流动性，从而改善显示装置的良率。例如，在如图3中所示布置多个凸块的情况下，当在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3与驱动电路板20之间注入非导电材料层130中包括的非导电材料时，由于非导电材料沿不同方向移动，所以可以增大流动性。
第一颜色转换层151、第二颜色转换层152和第三颜色转换层153可以分别设置在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3上。第一颜色转换层151、第二颜色转换层152和第三颜色转换层153中的每个可以被分离膜141围绕。第一发光二极管像素11a、第二发光二极管像素11b和第三发光二极管像素11c可以通过例如分离膜141而分离。
第一颜色转换层151、第二颜色转换层152和第三颜色转换层153可以将在第一发光二极管层120_1、第二发光二极管层120_2和第三发光二极管层120_3中的朝向第一颜色转换层151、第二颜色转换层152和第三颜色转换层153中的每个照射的单色光转换为另一种颜色的单色光。第一颜色转换层151、第二颜色转换层152和第三颜色转换层153可以包括例如磷光体层或量子点。
滤色器层可以设置在第一颜色转换层151、第二颜色转换层152和第三颜色转换层153上。在滤色器层设置在第一颜色转换层151、第二颜色转换层152和第三颜色转换层153上的情况下，例如，可以在第一单元像素11中实现RGB的三原色。
在下文中，将参照图1和图8至图13来描述根据一些示例实施例的发光二极管显示装置。为了清楚地解释，将简化或省略重复的描述。
图8是示出了图1的显示板10的部分区域的图，并且可以是示出了根据一些示例实施例的第一单元像素11和第二单元像素12的平面图。图9和图10是图8的区域J的放大图。
参照图1、图8、图9和图10，第一凸块111和第三凸块113可以沿第五方向D5彼此间隔开。第五方向D5可以是与第一方向D1交叉的方向。例如，第五方向D5和第一方向D1可以是以任意角度彼此交叉而彼此不垂直的方向。例如，在第一发光二极管像素11a与第二发光二极管像素11b彼此相邻的示例中，与第一P电极101P接触的第一凸块111和与第二P电极102P接触的第三凸块113可以不例如沿第一方向D1并排对齐。相反的，第一凸块111和第三凸块113可以在第一方向D1上彼此偏移。
第三凸块113和第五凸块115可以沿第六方向D6彼此间隔开。第六方向D6可以是与第一方向D1和第五方向D5交叉的方向。例如，第六方向D6可以是与第一方向D1和第五方向D5中的每者以任意角度彼此交叉而不垂直的方向。例如，在第二发光二极管像素11b与第三发光二极管像素11c彼此相邻的情况下，与第二P电极102P接触的第三凸块113和与第三P电极103P接触的第五凸块115可以不例如沿第一方向D1并排对齐。
第五凸块115和第七凸块117可以沿第七方向D7彼此间隔开。第七方向D7可以是与第一方向D1、第五方向D5和第六方向D6交叉的方向。例如，第七方向D7可以是与第一方向D1、第五方向D5和第六方向D6中的每者以任意角度交叉而不垂直的方向。例如，在第三发光二极管像素11c与第四发光二极管像素12a彼此相邻的情况下，与第三P电极103P接触的第五凸块115和与第四P电极104P接触的第七凸块117可以不例如沿第一方向D1并排对齐。
第二凸块112和第四凸块114可以沿第八方向D8彼此间隔开。第八方向D8可以是与第一方向D1、第五方向D5、第六方向D6和第七方向D7交叉的方向。例如，第八方向D8可以是与第一方向D1、第五方向D5、第六方向D6和第七方向D7中的每者以任意角度交叉而不垂直的方向。例如，在第一发光二极管像素11a与第二发光二极管像素11b彼此相邻的情况下，与第一N电极101N接触的第二凸块112和与第二N电极102N接触的第四凸块114可以不例如沿第一方向D1并排对齐。
第四凸块114和第六凸块116可以沿第九方向D9彼此间隔开。第九方向D9可以是与第一方向D1、第五方向D5、第六方向D6、第七方向D7和第八方向D8交叉的方向。例如，第九方向D9可以是与第一方向D1、第五方向D5、第六方向D6、第七方向D7和第八方向D8中的每者以任意角度交叉而不垂直的方向。例如，在第二发光二极管像素11b与第三发光二极管像素11c彼此相邻的情况下，与第二N电极102N接触的第四凸块114和与第三N电极103N接触的第六凸块116可以不例如沿第一方向D1并排对齐。
第六凸块116和第八凸块118可以沿第十方向D10彼此间隔开。第十方向D10可以是与第一方向D1、第五方向D5、第六方向D6、第七方向D7、第八方向D8和第九方向D9交叉的方向。例如，第十方向D10可以是与第一方向D1、第五方向D5、第六方向D6、第七方向D7、第八方向D8和第九方向D9中的每者以任意角度交叉而不垂直的方向。例如，在第三发光二极管像素11c与第四发光二极管像素12a彼此相邻的情况下，与第三N电极103N接触的第六凸块116和与第四N电极104N接触的第八凸块118可以不例如沿第一方向D1并排对齐。
第一P电极101P和第三P电极103P中的每个可以设置在第一N电极101N和第三N电极103N中的对应的一个N电极的一侧上。第二P电极102P和第四P电极104P中的每个可以设置在第二N电极102N和第四N电极104N中的对应的一个N电极的与第一N电极101N和第三N电极103N中的每个的所述一侧相对的另一侧上。从平面图的视角来看，第一发光二极管像素11a中的第一P电极101P和第一N电极101N的布置以及第二发光二极管像素11b中的第二P电极102P和第二N电极102N的布置可以关于x轴(例如，沿第一方向D1延伸的轴)对称。
在第一发光二极管像素11a中第一凸块111和第二凸块112在第一'方向D1'上彼此间隔开的第五距离S5可以与在第二发光二极管像素11b中第三凸块113和第四凸块114在第一'方向D1'上彼此间隔开的第六距离S6基本相同。
图11是示出了图1的驱动电路板20的部分区域的图，并且可以是示出了根据一些示例实施例的第一驱动电路区域21和第二驱动电路区域22的平面图。图12是示出了图1的显示板10和驱动电路板20中的每个的一部分的图。
参照图1、图11和图12，第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216可以设置在第一驱动电路区域21中。第七焊盘217和第八焊盘218可以设置在第二驱动电路区域22中。额外的焊盘可以设置在第二驱动电路区域22和第三驱动电路区域23中。
第一焊盘211、第二焊盘212、第三焊盘213、第四焊盘214、第五焊盘215和第六焊盘216中的每个可以被定位为与第一凸块111、第二凸块112、第三凸块113、第四凸块114、第五凸块115和第六凸块116中的相应的一个凸块对应。
显示板10和驱动电路板20可以经由多个凸块彼此连接(例如，结合)。
图13是沿图12的线X4-X4'、X5-X5'和X6-X6'截取的剖视图。图13可以是在利用多个凸块使显示板10与驱动电路板20结合之后沿线X4-X4'、X5-X5'和X6-X6'截取的剖视图。
参照图12和图13，第一凸块111可以关于沿第一方向D1延伸的纵轴而设置在第二凸块112的一侧上。第三凸块113可以关于沿第一方向D1延伸的纵轴而设置在第四凸块114的另一侧上。第五凸块115可以关于沿第一方向D1延伸的纵轴而设置在第六凸块116的一侧上。例如，第一凸块111、第四凸块114和第五凸块115可以设置在纵轴的同一侧上，第二凸块112、第三凸块113和第六凸块116可以设置在纵轴的另一侧上。
虽然已经参照本发明构思的示例性实施例具体地示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离如权利要求所限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。因此，期望本实施例在所有方面被认为是说明性的而非限制性的，参照所附权利要求而不是前面的描述来表明发明的范围。

Claims (20)

1.一种发光二极管显示装置，所述发光二极管显示装置包括：
显示板，包括多个单元像素；
驱动电路板，包括多个驱动电路区域，所述多个驱动电路区域中的每个驱动电路区域与所述多个单元像素中的相应的一个单元像素对应；以及
多个凸块，所述多个凸块中的每个凸块置于所述多个单元像素中的每个单元像素与所述多个驱动电路区域中的对应的一个驱动电路区域之间，以使显示板和驱动电路板连接，
其中，所述多个单元像素包括包含第一P电极的第一单元像素，
其中，所述多个驱动电路区域包括与第一单元像素对应的第一驱动电路区域，第一驱动电路区域包括连接到第一驱动晶体管的第一焊盘，
其中，所述多个凸块包括第一凸块，第一凸块包括与第一焊盘直接接触的第一焊料和设置在第一焊料上并与第一P电极直接接触的第一填料，
其中，第一焊料包括锡和银中的至少一种，并且
其中，第一填料包括铜和镍中的一种。
2.根据权利要求1所述的发光二极管显示装置，
其中，第一单元像素包括在第一方向上彼此间隔开的第一发光二极管像素和第二发光二极管像素，
其中，所述多个凸块还包括第二凸块，
其中，第一驱动电路区域还包括连接到第二驱动晶体管的第二焊盘，
其中，第一P电极包括在第一发光二极管像素中，
其中，第二发光二极管像素包括第二P电极，
其中，第二凸块置于第二焊盘与第二P电极之间，并且
其中，第一凸块和第二凸块沿与第一方向交叉的第二方向彼此间隔开。
3.根据权利要求2所述的发光二极管显示装置，
其中，第一单元像素还包括在第一方向上与第一发光二极管像素和第二发光二极管像素间隔开的第三发光二极管像素，
其中，所述多个凸块还包括第三凸块，
其中，第一驱动电路区域还包括连接到第三驱动晶体管的第三焊盘，
其中，第三发光二极管像素包括第三P电极，
其中，第三凸块置于第三焊盘与第三P电极之间，并且
其中，第二凸块和第三凸块沿与第一方向和第二方向交叉的第三方向彼此间隔开。
4.根据权利要求3所述的发光二极管显示装置，
其中，第一发光二极管像素还包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管像素还包括与第二P电极间隔开的第二N电极，
其中，第三发光二极管像素还包括与第三P电极间隔开的第三N电极，
其中，第一驱动电路区域还包括连接到接地电压的第四焊盘、第五焊盘和第六焊盘，
其中，所述多个凸块还包括第四凸块、第五凸块和第六凸块，
其中，第四凸块置于第四焊盘与第一N电极之间，
其中，第五凸块置于第五焊盘与第二N电极之间，
其中，第六凸块置于第六焊盘与第三N电极之间，并且
其中，第一凸块与第四凸块彼此间隔开的第一距离和第三凸块与第六凸块彼此间隔开的第二距离大于第二凸块与第五凸块彼此间隔开的第三距离。
5.根据权利要求3所述的发光二极管显示装置，
其中，第一发光二极管像素还包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管像素还包括与第二P电极间隔开的第二N电极，
其中，第三发光二极管像素还包括与第三P电极间隔开的第三N电极，
其中，第一驱动电路区域还包括连接到接地电压的第四焊盘、第五焊盘和第六焊盘，
其中，所述多个凸块还包括第四凸块、第五凸块和第六凸块，
其中，第四凸块置于第四焊盘与第一N电极之间，
其中，第五凸块置于第五焊盘与第二N电极之间，
其中，第六凸块置于第六焊盘与第三N电极之间，
其中，第四凸块和第五凸块沿与第一方向、第二方向和第三方向交叉的第四方向彼此间隔开，并且
其中，第五凸块和第六凸块沿与第一方向、第二方向、第三方向和第四方向交叉的第五方向彼此间隔开。
6.根据权利要求2所述的发光二极管显示装置，
其中，第一发光二极管像素还包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管像素还包括与第二P电极间隔开的第二N电极，
其中，第一驱动电路区域还包括连接到接地电压的第三焊盘和第四焊盘，
其中，所述多个凸块还包括第三凸块和第四凸块，
其中，第三凸块置于第三焊盘与第一N电极之间，
其中，第四凸块置于第四焊盘与第二N电极之间，并且
其中，第一凸块与第三凸块彼此间隔开的第一距离大于第二凸块与第四凸块彼此间隔开的第二距离。
7.根据权利要求2所述的发光二极管显示装置，
其中，第一发光二极管像素还包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管像素还包括与第二P电极间隔开的第二N电极，
其中，第一驱动电路区域还包括连接到接地电压的第三焊盘和第四焊盘，
其中，所述多个凸块还包括第三凸块和第四凸块，
其中，第三凸块置于第三焊盘与第一N电极之间，
其中，第四凸块置于第四焊盘与第二N电极之间，并且
其中，第三凸块和第四凸块沿与第一方向和第二方向交叉的第三方向彼此间隔开。
8.一种发光二极管显示装置，所述发光二极管显示装置包括：
显示板，包括在第一方向上彼此间隔开的第一发光二极管像素和第二发光二极管像素；
第一发光二极管层和第二发光二极管层，分别包括在第一发光二极管像素和第二发光二极管像素中；
第一P电极和第二P电极，分别设置在第一发光二极管层和第二发光二极管层上；
第一凸块，与第一P电极接触；以及
第二凸块，与第二P电极接触，
其中，第一凸块和第二凸块沿与第一方向交叉的第二方向彼此间隔开。
9.根据权利要求8所述的发光二极管显示装置，
其中，第一凸块包括第一焊料和设置在第一焊料上的第一填料，第一填料与第一P电极直接接触，
其中，第一焊料包括锡和银中的至少一种，并且
其中，第一填料包括铜和镍中的一种。
10.根据权利要求8所述的发光二极管显示装置，其中，所述显示板还包括：
第三发光二极管像素，在第一方向上与第一发光二极管像素和第二发光二极管像素间隔开；以及
第三凸块，
其中，第二发光二极管像素设置在第一发光二极管像素与第三发光二极管像素之间，
其中，第三发光二极管像素包括第三发光二极管层，第三P电极设置在第三发光二极管层上，
其中，第三凸块与第三P电极接触，并且
其中，第二凸块和第三凸块沿与第一方向和第二方向交叉的第三方向彼此间隔开。
11.根据权利要求8所述的发光二极管显示装置，
其中，第一发光二极管层包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管层包括与第二P电极间隔开的第二N电极，
其中，所述发光二极管显示装置还包括：第三凸块，与第一N电极接触；以及第四凸块，与第二N电极接触，并且
其中，第一凸块与第三凸块彼此间隔开的第一距离大于第二凸块与第四凸块彼此间隔开的第二距离。
12.根据权利要求11所述的发光二极管显示装置，所述发光二极管显示装置还包括：
驱动电路板，通过第一凸块、第二凸块、第三凸块和第四凸块连接到显示板，
其中，驱动电路板包括第一驱动电路区域，第一驱动电路区域与第一发光二极管像素和第二发光二极管像素对应并包括分别连接到第一驱动晶体管和第二驱动晶体管的第一焊盘和第二焊盘，
其中，第一凸块与第一焊盘接触，
其中，第二凸块与第二焊盘接触，
其中，第三凸块连接到接地电压，并置于第一驱动电路区域与第一发光二极管层之间，并且
其中，第四凸块连接到接地电压，并置于第一驱动电路区域与第二发光二极管层之间。
13.根据权利要求8所述的发光二极管显示装置，
其中，第一发光二极管层包括与第一P电极间隔开的第一N电极，
其中，第二发光二极管层包括与第二P电极间隔开的第二N电极，
其中，发光二极管显示装置还包括：第三凸块，与第一N电极接触；以及第四凸块，与第二N电极接触，并且
其中，第三凸块和第四凸块沿与第一方向和第二方向交叉的第三方向彼此间隔开。
14.根据权利要求8所述的发光二极管显示装置，所述发光二极管显示装置还包括：
驱动电路板，通过第一凸块和第二凸块连接到显示板，驱动电路板包括第一驱动晶体管和第二驱动晶体管，
其中，驱动电路板包括第一驱动电路区域，第一驱动电路区域与第一发光二极管像素和第二发光二极管像素对应并包括分别连接到第一驱动晶体管和第二驱动晶体管的第一焊盘和第二焊盘，
其中，第一凸块与第一焊盘接触，并且
其中，第二凸块与第二焊盘接触。
15.一种发光二极管显示装置，所述发光二极管显示装置包括：
驱动电路板，包括第一焊盘、第二焊盘、第三焊盘和第四焊盘；
第一凸块、第二凸块、第三凸块和第四凸块，分别设置在第一焊盘、第二焊盘、第三焊盘和第四焊盘上；
第一发光二极管层，包括与第一凸块接触的第一P电极和与第二凸块接触的第一N电极；以及
第二发光二极管层，包括与第三凸块接触的第二P电极和与第四凸块接触的第二N电极，
其中，第一焊盘和第三焊盘分别连接到包括在驱动电路板中的第一驱动晶体管和第二驱动晶体管，
其中，第二焊盘和第四焊盘中的每者连接到接地电压，
其中，第二凸块和第四凸块彼此间隔开所沿的第一方向与第一凸块和第三凸块彼此间隔开所沿的第二方向交叉，
其中，第一凸块包括与第一焊盘直接接触的第一焊料和设置在第一焊料上的第一填料，第一填料与第一P电极直接接触，
其中，第一焊料包括锡和银中的至少一种，并且
其中，第一填料包括铜和镍中的一种。
16.根据权利要求15所述的发光二极管显示装置，其中，第一凸块与第二凸块彼此间隔开的第一距离大于第三凸块与第四凸块彼此间隔开的第二距离。
17.根据权利要求15所述的发光二极管显示装置，其中，第一凸块与第二凸块彼此间隔开的第一距离等于第三凸块与第四凸块彼此间隔开的第二距离。
18.根据权利要求15所述的发光二极管显示装置，所述发光二极管显示装置还包括：
显示板，包括多个单元像素，
其中，所述多个单元像素包括第一单元像素，第一单元像素包括第一发光二极管像素和第二发光二极管像素，
其中，第一发光二极管像素和第二发光二极管像素中的每者包括第一发光二极管层和第二发光二极管层中的对应的一者，并且
其中，驱动电路板和显示板通过第一凸块、第二凸块、第三凸块和第四凸块连接。
19.根据权利要求18所述的发光二极管显示装置，
其中，驱动电路板还包括：第五焊盘，连接到包括在驱动电路板中的第三驱动晶体管；以及第六焊盘，连接到接地电压，
其中，所述发光二极管显示装置还包括分别设置在第五焊盘和第六焊盘上的第五凸块和第六凸块，
其中，第一单元像素还包括第三发光二极管层，第三发光二极管层包括与第五凸块接触的第三P电极和与第六凸块接触的第三N电极，并且
其中，第三凸块和第五凸块彼此间隔开所沿的第三方向与第一方向和第二方向交叉。
20.根据权利要求15所述的发光二极管显示装置，
其中，第一焊盘包括第一焊盘层和设置在第一焊盘层上的第二焊盘层，第二焊盘层与第一焊料接触，
其中，第一焊盘层包括镍，并且
其中，第二焊盘层包括金。
CN201910052800.0A 2018-04-03 2019-01-21 发光二极管显示装置 Active CN110349988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0038440 2018-04-03
KR1020180038440A KR102521582B1 (ko) 2018-04-03 2018-04-03 발광 다이오드 디스플레이 장치

Publications (2)

Publication Number Publication Date
CN110349988A true CN110349988A (zh) 2019-10-18
CN110349988B CN110349988B (zh) 2024-05-07

Family

ID=68053875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910052800.0A Active CN110349988B (zh) 2018-04-03 2019-01-21 发光二极管显示装置

Country Status (3)

Country Link
US (1) US10957833B2 (zh)
KR (1) KR102521582B1 (zh)
CN (1) CN110349988B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
WO2021075728A1 (en) 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US11581280B2 (en) * 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes
KR102501887B1 (ko) * 2021-04-20 2023-02-20 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032290A (ko) * 2003-10-01 2005-04-07 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
WO2016152321A1 (ja) * 2015-03-20 2016-09-29 ソニーセミコンダクタソリューションズ株式会社 表示装置および照明装置ならびに発光素子および半導体デバイス
KR20170104086A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 표시 장치
CN107437551A (zh) * 2016-05-25 2017-12-05 群创光电股份有限公司 显示装置及其制造方法
CN107452763A (zh) * 2016-04-08 2017-12-08 三星电子株式会社 半导体器件
CN107623017A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 显示设备及其制造方法
TW201804608A (zh) * 2016-07-18 2018-02-01 流明斯有限公司 微發光二極體陣列顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5810987B2 (ja) * 2012-03-15 2015-11-11 富士通株式会社 冷却型半導体素子
CN106716641B (zh) 2014-10-17 2021-07-09 英特尔公司 微型led显示器和组装
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
CN104966725B (zh) 2015-05-07 2018-05-18 深圳市华星光电技术有限公司 一种量子点发光二极管显示器
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
KR20170047641A (ko) 2015-10-23 2017-05-08 주식회사 아이디스 풀칼라 입체 마이크로 전계 발광 디스플레이
US9977152B2 (en) 2016-02-24 2018-05-22 Hong Kong Beida Jade Bird Display Limited Display panels with integrated micro lens array
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032290A (ko) * 2003-10-01 2005-04-07 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
WO2016152321A1 (ja) * 2015-03-20 2016-09-29 ソニーセミコンダクタソリューションズ株式会社 表示装置および照明装置ならびに発光素子および半導体デバイス
KR20170104086A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 표시 장치
CN107452763A (zh) * 2016-04-08 2017-12-08 三星电子株式会社 半导体器件
CN107437551A (zh) * 2016-05-25 2017-12-05 群创光电股份有限公司 显示装置及其制造方法
CN107623017A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 显示设备及其制造方法
TW201804608A (zh) * 2016-07-18 2018-02-01 流明斯有限公司 微發光二極體陣列顯示裝置

Also Published As

Publication number Publication date
CN110349988B (zh) 2024-05-07
KR20190115570A (ko) 2019-10-14
KR102521582B1 (ko) 2023-04-12
US20190305202A1 (en) 2019-10-03
US10957833B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110349988A (zh) 发光二极管显示装置
US20220231000A1 (en) Display device using semiconductor light emitting element
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102411775B1 (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
KR102227085B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20200194406A1 (en) Light emitting diode panel
EP3125227B1 (en) Display device using semiconductor light-emitting diode
CN108206234A (zh) 发光二极管芯片及包括该芯片的发光二极管显示设备
CN103227169A (zh) 发光器件
CN111261675A (zh) 柔性电致发光显示器
KR20190003198A (ko) 발광 표시 장치
EP3879577A1 (en) Display apparatus using semiconductor light-emitting device
CN110197841A (zh) 显示面板
KR20220110184A (ko) 표시 장치
KR102393071B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190013167A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102519201B1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
CN109545819A (zh) 显示模组
WO2023228918A1 (ja) 発光装置および発光装置の製造方法
KR102579242B1 (ko) 마이크로 led 표시 장치 및 마이크로 led 표시 장치 제조 방법
US20240021589A1 (en) Led display apparatus
WO2024004541A1 (ja) 発光装置
EP4325569A1 (en) Display device comprising semiconductor light-emitting element
TW202327073A (zh) 顯示裝置
KR20230153785A (ko) 양면 발광형 투명 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant