KR20190115570A - 발광 다이오드 디스플레이 장치 - Google Patents

발광 다이오드 디스플레이 장치

Info

Publication number
KR20190115570A
KR20190115570A KR1020180038440A KR20180038440A KR20190115570A KR 20190115570 A KR20190115570 A KR 20190115570A KR 1020180038440 A KR1020180038440 A KR 1020180038440A KR 20180038440 A KR20180038440 A KR 20180038440A KR 20190115570 A KR20190115570 A KR 20190115570A
Authority
KR
South Korea
Prior art keywords
bump
electrode
light emitting
emitting diode
driving circuit
Prior art date
Application number
KR1020180038440A
Other languages
English (en)
Other versions
KR102521582B1 (ko
Inventor
사공탄
김용일
성한규
연지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180038440A priority Critical patent/KR102521582B1/ko
Priority to CN201910052800.0A priority patent/CN110349988B/zh
Priority to US16/356,283 priority patent/US10957833B2/en
Publication of KR20190115570A publication Critical patent/KR20190115570A/ko
Application granted granted Critical
Publication of KR102521582B1 publication Critical patent/KR102521582B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Abstract

발광 다이오드 디스플레이 장치가 제공된다. 발광 다이오드 디스플레이 장치는, 발광 다이오드 디스플레이 장치는, 복수의 단위 픽셀을 포함하는 디스플레이 기판, 복수의 단위 픽셀 각각과 대응되는 복수의 구동회로 영역을 포함하는 구동회로 기판 및 복수의 단위 픽셀 각각과, 복수의 구동회로 영역 각각의 사이에 개재되어, 디스플레이 기판과 구동회로 기판을 연결하는 복수의 범프를 포함하고, 복수의 단위 픽셀은, 제1 P전극을 포함하는 제1 단위 픽셀을 포함하고, 복수의 구동회로 영역은, 제1 단위 픽셀과 대응되고, 제1 구동 트랜지스터와 연결된 제1 패드를 포함하는 제1 구동회로 영역을 포함하고, 복수의 범프는, 제1 패드와 직접 접하는 제1 솔더와, 제1 솔더 상에 배치되고 제1 P전극과 직접 접하는 제1 필러를 포함하는 제1 범프를 포함하고, 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고, 제1 필러는 구리와 니켈 중 어느 하나를 포함한다.

Description

발광 다이오드 디스플레이 장치{Light emitting diode display device}
본 발명은 발광 다이오드 디스플레이 장치에 관한 것이다.
최근, 디스플레이 장치는 소형화 되고, 고성능화 되고 있다. 이에 따라, 발광 다이오드가 포함된 픽셀간의 거리는 좁아지고 있다. 발광 다이오드가 포함된 픽셀 간의 거리가 좁은 경우, 발광 다이오드와 구동회로를 본딩(bonding)하는 범프 등은, 서로 단락될 가능성이 높아질 수 있다. 또한, 발광 다이오드가 포함된 픽셀 간의 거리가 좁은 경우, 발광 다이오드와 구동회로 사이를 메우는 물질(예를 들어, NCF(Non Conducting Film) 등)의 유동성은 감소될 수 있다.
한편, 발광 다이오드 칩은, 발광 다이오드가 포함된 하나의 픽셀과 구동회로를 포함할 수 있다. 발광 다이오드 칩을 개별적으로 절단하여 디스플레이 장치를 제조하는 경우, 디스플레이 장치의 제조 공정에 소요되는 시간이 증가될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 발광 다이오드를 포함하는 디스플레이 기판과 구동 트랜지스터를 포함하는 구동회로 기판을 본딩(bonding)하는 범프의 단락 가능성을 감소시켜, 디스플레이 장치의 수율을 향상시킬 수 있는 발광 다이오드 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 복수의 범프의 배치를 통해 비전도성 물질의 유동성을 증가시켜 디스플레이 장치의 수율을 향상시킬 수 있는 발광 다이오드 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 발광 다이오드가 배치된 디스플레이 기판과, 구동 트랜지스터를 포함하는 구동회로 기판을 일체로 본딩하여, 디스플레이 장치의 제조 공정에 소요되는 시간을 감소시킬 수 있는 발광 다이오드 디스플레이 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 복수의 단위 픽셀을 포함하는 디스플레이 기판, 복수의 단위 픽셀 각각과 대응되는 복수의 구동회로 영역을 포함하는 구동회로 기판 및 복수의 단위 픽셀 각각과, 복수의 구동회로 영역 각각의 사이에 개재되어, 디스플레이 기판과 구동회로 기판을 연결하는 복수의 범프를 포함하고, 복수의 단위 픽셀은, 제1 P전극을 포함하는 제1 단위 픽셀을 포함하고, 복수의 구동회로 영역은, 제1 단위 픽셀과 대응되고, 제1 구동 트랜지스터와 연결된 제1 패드를 포함하는 제1 구동회로 영역을 포함하고, 복수의 범프는, 제1 패드와 직접 접하는 제1 솔더와, 제1 솔더 상에 배치되고 제1 P전극과 직접 접하는 제1 필러를 포함하는 제1 범프를 포함하고, 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고, 제1 필러는 구리와 니켈 중 어느 하나를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 제1 방향으로 서로 이격되어 나열되는 제1 및 제2 발광 다이오드 픽셀을 포함하는 디스플레이 기판, 상기 제1 및 제2 발광 다이오드 픽셀 각각에 포함되는 제1 및 제2 발광 다이오드 층, 상기 제1 및 제2 발광 다이오드 층 각각에 배치되는 제1 및 제2 P전극, 상기 제1 P전극과 접하는 제1 범프 및 상기 제2 P전극과 접하는 제2 범프를 포함하고, 상기 제1 범프와 상기 제2 범프는, 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 제1, 제2, 제3, 및 제4 패드를 포함하는 구동회로 기판, 상기 제1, 제2, 제3, 및 제4 패드 각각 상에 배치되는 제1, 제2, 제3 및 제4 범프, 상기 제1 범프와 접하는 제1 P전극과, 상기 제2 범프와 접하는 제1 N전극을 포함하는 제1 발광 다이오드 층 및 상기 제3 범프와 접하는 제2 P전극과, 상기 제4 범프와 접하는 제2 N전극을 포함하는 제2 발광 다이오드 층을 포함하고, 상기 제1 및 제3 패드 각각은, 상기 구동회로 기판에 포함되는 제1 및 제2 구동 트랜지스터 각각과 연결되고, 상기 제2 및 제4 패드 각각은, 접지(ground) 전압과 연결되고, 상기 제2 및 제4 범프가 이격되는 제1 방향은, 상기 제1 및 제3 범프가 이격되는 제2 방향과 교차되고, 상기 제1 범프는, 상기 제1 패드와 직접 접하는 제1 솔더와, 상기 제1 솔더 상에 배치되고 상기 제1 P전극과 직접 접하는 제1 필러를 포함하고, 상기 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고, 상기 제1 필러는 구리와 니켈 중 어느 하나를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면이다.
도 2는 도 1의 디스플레이 기판의 일부 영역을 도시한 도면이다.
도 3 및 도 4 각각은, 도 2의 K 영역의 확대도이다.
도 5는 도 1의 구동회로 기판의 일부 영역을 도시한 도면이다.
도 6은 도 1의 디스플레이 기판과 구동회로 기판 각각의 일부를 도시한 도면이다.
도 7은 도 6의 X1-X1', X2-X2', 및 X3-X3' 선을 따라 절단한 단면도이다.
도 8은 도 1의 디스플레이 기판의 일부 영역을 도시한 도면이다.
도 9 및 도 10 각각은, 도 8의 J 영역의 확대도이다.
도 11은 도 1의 구동회로 기판의 일부 영역을 도시한 도면이다.
도 12는 도 1의 디스플레이 기판과 구동회로 기판 각각의 일부를 도시한 도면이다.
도 13은 도 12의 X4-X4', X5-X5', 및 X6-X6' 선을 따라 절단한 단면도이다.
이하에서 도 1 내지 도 7을 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 디스플레이 기판(10) 및 구동회로 기판(20)을 포함할 수 있다.
디스플레이 기판(10)은, 복수의 단위 픽셀을 포함할 수 있다. 디스플레이 기판(10)의 복수의 단위 픽셀 각각은, 제1 방향(D1) 및 제1' 방향(D1')을 따라 서로 이격되어 나열될 수 있다. 제1' 방향(D1')은, 제1 방향(D1)과 교차하는 방향일 수 있다. 도면에서, 제1 방향(D1)과 제1' 방향(D1')이 서로 수직인 것으로 도시되었으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 방향(D1)과 제1' 방향(D1')은, 서로 임의의 각도를 가질 수 있다.
디스플레이 기판(10)의 복수의 단위 픽셀은, 제1 방향(D1)을 따라 나열되는 제1 단위 픽셀(11), 제2 단위 픽셀(12) 및 제3 단위 픽셀(13)을 포함할 수 있다. 제1 단위 픽셀(11), 제2 단위 픽셀(12) 및 제3 단위 픽셀(13)은, 예를 들어, 서로 이격되는 디스플레이 기판(10)의 영역일 수 있다.
구동회로 기판(20)은, 복수의 구동회로 영역을 포함할 수 있다. 복수의 구동회로 영역 각각은, 제1 방향(D1) 및 제1' 방향(D1')을 따라 서로 이격되어 나열될 수 있다.
구동회로 기판(20)의 복수의 구동회로 영역 각각은, 디스플레이 기판(10)의 복수의 단위 픽셀 각각과 대응될 수 있다. 예를 들어, 구동회로 기판(20)의 복수의 구동회로 영역은, 제1 방향(D1)을 따라 나열되는 제1 구동회로 영역(21), 제2 구동회로 영역(22) 및 제3 구동회로 영역(23)을 포함할 수 있다.
제1 구동회로 영역(21)은, 제1 단위 픽셀(11)과 대응될 수 있다. 제2 구동회로 영역(22)은 제2 단위 픽셀(12)과 대응될 수 있다. 제3 구동회로 영역(23)은 제3 단위 픽셀(13)과 대응될 수 있다. 예를 들어, 디스플레이 기판(10)과 구동회로 기판(20)은, 후술할 복수의 범프에 의해 서로 연결, 즉 본딩(bonding)될 수 있다. 디스플레이 기판(10)과 구동회로 기판(20)이 복수의 범프에 의해 서로 연결될 때, 제1 단위 픽셀(11)은 제1 구동회로 영역(21) 상에 위치되고, 제2 단위 픽셀(12)은 제2 구동회로 영역(22) 상에 위치되고, 제3 단위 픽셀(13)은 제3 구동회로 영역(23) 상에 위치될 수 있다.
도 2는 도 1의 디스플레이 기판(10)의 일부 영역을 도시한 도면으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 제1 단위 픽셀(11) 및 제2 단위 픽셀(12)을 설명하기 위한 평면도일 수 있다.
도 1 및 도 2를 참조하면, 제1 단위 픽셀(11), 제2 단위 픽셀(12) 및 제3 단위 픽셀(13) 각각은, 적어도 하나의 발광 다이오드 픽셀을 포함할 수 있다.
예를 들어, 제1 단위 픽셀(11)은, 제1 발광 다이오드 픽셀(11a), 제2 발광 다이오드 픽셀(11b) 및 제3 발광 다이오드 픽셀(11c)을 포함할 수 있다. 제2 단위 픽셀(12)은, 예를 들어, 제4 발광 다이오드 픽셀(12a), 제5 발광 다이오드 픽셀(12b) 및 제6 발광 다이오드 픽셀(12c)을 포함할 수 있다. 제3 단위 픽셀(13)은, 예를 들어, 제1 단위 픽셀(11)에 포함되는 구성 요소와 동일한 구성요소를 포함할 수 있다.
제1 발광 다이오드 픽셀(11a), 제2 발광 다이오드 픽셀(11b) 및 제3 발광 다이오드 픽셀(11c)은, 제1 방향(D1)을 따라 배열될 수 있다. 제1 발광 다이오드 픽셀(11a), 제2 발광 다이오드 픽셀(11b) 및 제3 발광 다이오드 픽셀(11c)은, 서로 이격되어 배치될 수 있다.
제1, 제2, 제3 및 제4 발광 다이오드 픽셀(11a, 11b, 11c, 12a) 각각은, 제1, 제2, 제3, 및 제4 P전극(101P, 102P, 103P, 104P) 각각을 포함할 수 있다. 또한, 제1, 제2, 제3 및 제4 발광 다이오드 픽셀(11a, 11b, 11c, 12a) 각각은, 제1, 제2, 제3, 및 제4 N전극(101N, 102N, 103N, 104N) 각각을 포함할 수 있다.
여기서 P전극은, 구동회로 기판(20)의 구동 트랜지스터(예를 들어, 도 7의 제1, 제2, 및 제3 구동 트랜지스터(TR1, TR2, TR3))와 연결되는, 발광 다이오드 층(예를 들어, 도 7의 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3))의 전극일 수 있다. 또한, N전극은, 접지(ground) 전압(예를 들어, 도 7의 접지 전압(G))과 연결되는 발광 다이오드 층(예를 들어, 도 7의 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3))의 전극일 수 있다.
제1, 제2, 제3, 및 제4 P전극(101P, 102P, 103P, 104P) 각각은, 제1, 제2, 제3, 및 제4 N전극(101N, 102N, 103N, 104N) 각각과 서로 이격될 수 있다.
제1, 제2, 제3, 및 제4 P전극(101P, 102P, 103P, 104P) 각각은, 예를 들어, 제1 방향(D1)을 따라 서로 이격되어 배치될 수 있다. 제1, 제2, 제3, 및 제4 P전극(101P, 102P, 103P, 104P) 각각은, 예를 들어, 일렬로 배치될 수 있다. 제1, 제2, 제3, 및 제4 N전극(101N, 102N, 103N, 104N) 각각은, 예를 들어, 제1 방향(D1)을 따라 서로 이격되어 배치될 수 있다. 제1, 제2, 제3, 및 제4 N전극(101N, 102N, 103N, 104N) 각각은, 예를 들어, 일렬로 배치될 수 있다.
몇몇 실시예에서, 제1, 제2, 제3, 및 제4 P전극(101P, 102P, 103P, 104P) 각각은, 제1, 제2, 제3, 및 제4 N전극(101N, 102N, 103N, 104N) 각각의 일측에 배치될 수 있다.
디스플레이 기판(10)에는, 복수의 범프가 부착될 수 있다. 예를 들어, 복수의 범프는, 디스플레이 기판(10)과 구동회로 기판(20) 사이에 개재될 수 있다. 예를 들어, 복수의 범프는, 디스플레이 기판(10)의 복수의 단위 픽셀 각각과, 구동회로 기판(20)의 복수의 구동회로 영역 각각의 사이에 개재될 수 있다.
복수의 범프는, 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 범프(111, 112, 113, 114, 115, 116, 117, 118)를 포함할 수 있다. 제1, 제3, 제5 및 제7 범프(111, 113, 115, 117) 각각은, 제1, 제2, 제3 및 제4 P전극(101P, 102P, 103P, 104P) 각각에 부착될 수 있다. 제2, 제4, 제6 및 제8 범프(112, 114, 116, 118) 각각은, 제1, 제2, 제3 및 제4 N전극(101N, 102N, 103N, 104N) 각각에 부착될 수 있다.
제1 및 제2 단위 픽셀(11, 12) 각각에 포함되는 복수의 범프의 배치는 서로 다를 수 있다. 또한, 제1 및 제3 단위 픽셀(11, 13) 각각에 포함되는 복수의 범프의 배치는, 서로 같을 수 있다. 제1 및 제2 단위 픽셀(11, 12) 각각의 복수의 범프의 배치는, 예를 들어, 제1 및 제2 단위 픽셀(11, 12)을 기본 단위로 하여 반복될 수 있다.
도 3 및 도 4 각각은, 도 2의 K 영역의 확대도이다.
도 3 및 도 4를 참조하면, 제1 범프(111)와 제3 범프(113)는 제2 방향(D2)을 따라 서로 이격될 수 있다. 제2 방향(D2)은, 제1 방향(D1)과 교차하는 방향일 수 있다. 예를 들어, 제2 방향(D2)과 제1 방향(D1)은, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제1 발광 다이오드 픽셀(11a)과 제2 발광 다이오드 픽셀(11b)에 있어서, 제1 P전극(101P)과 접하는 제1 범프(111) 및 제2 P 전극(102P)과 접하는 제3 범프(113)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제3 범프(113)와 제5 범프(115)는, 제3 방향(D3)을 따라 서로 이격될 수 있다. 제3 방향(D3)은, 제1 방향(D1) 및 제2 방향(D2)과 교차하는 방향일 수 있다. 예를 들어, 제3 방향(D3)은, 제1 방향(D1) 및 제2 방향(D2) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제2 발광 다이오드 픽셀(11b)과 제3 발광 다이오드 픽셀(11c)에 있어서, 제3 P전극(103P)과 접하는 제3 범프(113) 및 제5 P 전극(105P)과 접하는 제5 범프(115)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제5 범프(115)와 제7 범프(117)는, 제4 방향(D4)을 따라 서로 이격될 수 있다. 제4 방향(D4)은, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3)과 교차하는 방향일 수 있다. 예를 들어, 제4 방향(D4)은, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제3 발광 다이오드 픽셀(11c)과 제4 발광 다이오드 픽셀(12a)에 있어서, 제3 P전극(103P)과 접하는 제5 범프(115) 및 제4 P 전극(104P)과 접하는 제7 범프(117)는, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
몇몇 실시예에서, 제1 범프(111)와 제5 범프(115)는, 제1 방향(D1)을 따라 서로 이격될 수 있다. 또한, 제2 범프(112), 제4 범프(114) 및 제6 범프(116)는, 제1 방향(D1)을 따라 서로 이격될 수 있다. 또한, 제3 범프(113)와 제7 범프(117)는, 제1 방향(D1)을 따라 서로 이격될 수 있다.
제1 범프(111)와 제2 범프(112)가 제1 발광 다이오드 픽셀(11a) 내에서 이격되는 제1 거리(S1)는, 제3 범프(113)와 제4 범프(114)가 제2 발광 다이오드 픽셀(11b) 내에서 이격되는 제2 거리(S2)보다 클 수 있다. 제5 범프(115)와 제6 범프(116)가 제3 발광 다이오드 픽셀(11c) 내에서 이격되는 제3 거리(S3)는, 제2 거리(S2) 및 제4 거리(S4)보다 클 수 있다. 제4 거리(S4)는, 제7 범프(117)와 제8 범프(118)가 제4 발광 다이오드 픽셀(12a) 내에서 이격되는 거리일 수 있다.
몇몇 실시예에서, 제1 거리(S1)와 제3 거리(S3)는 동일할 수 있다. 또한, 제2 거리(S2)와 제4 거리(S4)는 동일할 수 있다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 서로 인접하는 발광 다이오드 픽셀의 P전극에 부착되는 범프가 일렬로 나란히 배열되지 않도록 함으로써, 발광 다이오드를 포함하는 디스플레이 기판과 구동 트랜지스터를 포함하는 구동회로 기판을 본딩(bonding)하는 범프의 단락 가능성을 감소시켜, 디스플레이 장치의 수율을 향상시킬 수 있다. 예를 들어, 제1 범프(111)와 제3 범프(113)는 제2 방향(D2)을 따라 이격되고, 제3 범프(113)와 제5 범프(115)는 제3 방향(D3)을 따라 이격됨으로써, 제1 범프(111), 제3 범프(113) 및 제5 범프(115)간의 단락 가능성을 감소시킬 수 있다.
도 5는 도 1의 구동회로 기판(20)의 일부 영역을 도시한 도면으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 제1 구동회로 영역(21) 및 제2 구동회로 영역(22)을 설명하기 위한 평면도일 수 있다. 도 6은 도 1의 디스플레이 기판(10)과 구동회로 기판(20) 각각의 일부를 도시한 도면이다.
도 1, 도 5 및 도 6을 참조하면, 제1 구동회로 영역(21)에는, 제1, 제2, 제3, 제4, 제5 및 제6 패드(211, 212, 213, 214, 215, 216)가 배치될 수 있다. 제2 구동회로 영역(22)에는, 제7 패드(217) 및 제8 패드(218)가 배치될 수 있다.
제1, 제2, 제3, 제4, 제5, 및 제6 패드(211, 212, 213, 214, 215, 216) 각각은, 제1, 제2, 제3, 제4, 제5 및 제6 범프(111, 112, 113, 114, 115, 116) 각각과 대응되도록, 구동회로 기판(20) 상에 위치할 수 있다.
제1 범프(111)는, 제1 P전극(101P)과 제1 패드(211) 사이에 개재될 수 있다. 제2 범프(112)는, 제1 N전극(101N)과 제2 패드(212) 사이에 개재될 수 있다. 제3 범프(113)는, 제2 P전극(102P)과 제3 패드(213) 사이에 개재될 수 있다. 제4 범프(114)는, 제2 N전극(102N)과 제4 패드(214) 사이에 개재될 수 있다. 제5 범프(115)는, 제3 P전극(103P)과 제5 패드(215) 사이에 개재될 수 있다. 제6 범프(116)는, 제3 N전극(103N)과 제6 패드(216) 사이에 개재될 수 있다.
제1, 제2, 및 제3 P전극(101P, 102P, 103P) 각각은, 제1, 제3 및 제5 범프(111, 113, 115) 각각을 통해, 제1, 제3 및 제5 패드(211, 213, 215)와 연결될 수 있다. 제1, 제2, 및 제3 N전극(101N, 102N, 103N) 각각은, 제2, 제4 및 제6 범프(112, 114, 116) 각각을 통해, 제2, 제4 및 제6 패드(212, 214, 216)와 연결될 수 있다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 단위 픽셀 각각과 구동회로 기판의 구동회로 영역 각각을 절단하지 않고, 구동회로 기판과 복수의 단위 픽셀을 포함하는 디스플레이 기판을 범프를 이용해 일체로 본딩함으로써, 디스플레이 장치의 제조 공정에 소요되는 시간을 감소시킬 수 있다.
도면에서, 제1, 제2, 제3, 제4, 제5 및 제6 패드(211, 212, 213, 214, 215, 216) 각각이, 제1, 제2, 제3, 제4, 제5 및 제6 범프(111, 112, 113, 114, 115, 116) 각각과 실질적으로 동일한 크기로 형성되는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1, 제2, 제3, 제4, 제5 및 제6 패드(211, 212, 213, 214, 215, 216) 각각은, 제1, 제2, 제3, 제4, 제5 및 제6 범프(111, 112, 113, 114, 115, 116) 각각과 상이한 크기로 형성될 수 있다. 예를 들어, 제1 및 제5 패드(211, 215) 각각은, 제2 및 제6 패드(212, 216) 각각과 서로 이격되면서도, 제2 및 제6 패드(212, 216)가 배치된 방향으로 더 연장되도록 형성될 수 있음은 물론이다. 또한, 예를 들어, 제3 패드(213)는, 제4 패드(214)와 서로 이격되면서도, 제4 패드(214)가 배치된 방향과 반대되는 방향으로 더 연장되도록 형성될 수 있음은 물론이다.
도 7은 도 6의 X1-X1', X2-X2', 및 X3-X3' 선을 따라 절단한 단면도이다. 도 7은, 디스플레이 기판(10)과 구동회로 기판(20)을 복수의 범프를 이용해 본딩한 후, X1-X1', X2-X2', 및 X3-X3' 선을 따라 절단한 단면도일 수 있다.
도 6 및 도 7을 참조하면, 제1 발광 다이오드 픽셀(11a)은, 제1 발광 다이오드 층(120_1) 및 제1 색 변환층(151)을 포함할 수 있다. 제2 발광 다이오드 픽셀(11b)은, 제2 발광 다이오드 층(120_2) 및 제2 색 변환층(152)을 포함할 수 있다. 제3 발광 다이오드 픽셀(11c)은, 제3 발광 다이오드 층(120_3) 및 제3 색 변환층(153)을 포함할 수 있다.
제1, 제2, 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)은, 하부 층(121), 상부 층(122) 및 베이스 층(123)을 포함할 수 있다. 상부 층(122)은, 하부 층(121)과 베이스 층(123) 사이에 개재될 수 있다.
도면에서, 제1, 제2, 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)이 하부 층(121), 상부 층(122) 및 베이스 층(123)을 포함하는 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1, 제2, 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)의 하부 층(121)과 상부 층(122) 중 어느 하나는 생략될 수도 있고, 제1, 제2, 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)은 다른 층을 더 포함할 수도 있음은 물론이다.
하부 층(121)은, 적어도 하나의 리세스를 포함할 수 있다. 하부 층(121)의 적어도 하나의 리세스는, 복수의 범프 각각의 적어도 일부를 수용할 수 있다. 하부 층(121)의 적어도 하나의 리세스는, P전극과 N전극 중 어느 하나를 노출시킬 수 있다.
예를 들어, 제1 발광 다이오드 픽셀(11a)의 하부 층(121)의 제1 리세스(R1)는, 제1 P전극(101P)을 노출시킬 수 있다. 또한, 제1 발광 다이오드 픽셀(11a)의 하부 층(121)의 제2 리세스(R2)는, 제1 N전극(101N)을 노출시킬 수 있다.
몇몇 실시예에서, 하부 층(121)은, 반사층과 절연층 중 어느 하나일 수 있다. 몇몇 실시예에서, 하부 층(121)은, 다중층일 수 있다. 하부 층(121)이 다중층인 경우, 하부 층(121)은 반사층과 절연층의 조합일 수 있다.
상부 층(122)은, P전극과 N전극을 포함할 수 있다. 예를 들어, 제1 발광 다이오드 픽셀(11a)의 상부 층(122)은, 제1 P전극(101P)과 제1 N전극(101N)을 포함할 수 있다. 제1 P전극(101P)과 제1 N전극(101N)은, 상부 층(122) 내에 배치될 수 있다. 예를 들어, 상부 층(122)은 절연층일 수 있다.
베이스 층(123)은, 상부 층(122) 상에 배치될 수 있다. 베이스 층(123)은, P전극과 색 변환층 사이, 및 N전극과 색 변환층 사이에 배치될 수 있다. 예를 들어, 베이스 층(123)은, 제1 P전극(101P)과 제1 색 변환층(151) 사이 및 제1 N전극(101N)과 제1 색 변환층(151) 사이에 배치될 수 있다. 베이스 층(123)은, 예를 들어, 베이스 기판을 포함할 수 있다. 베이스 기판은 예를 들어, 사파이어 글라스일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도면에서, 베이스 층(123)이 단일층인 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 베이스 층(123)은, 다양한 층들이 적층된 다중층일 수 있음은 물론이다.
베이스 층(123)은, 예를 들어, 질화물계 반도체 물질을 포함할 수 있다. 베이스 층(123)은, 예를 들어, GaN, AlGaN, InGaN, AlInGaN 및 이들의 조합 중 적어도 어느 하나를 포함할 수 있다.
예를 들어, 구동회로 기판(20)의 제1 구동회로 영역(21)의 상면을 기준으로, 제1 P전극(101P)의 하면은, 제1 N전극(101N)의 하면보다 낮게 위치할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 구동회로 기판(20)의 제1 구동회로 영역(21)의 상면을 기준으로, 제1 P전극(101P)의 하면은, 제1 N전극(101N)의 하면과 동일 위치에 위치하거나, 또는 제1 N전극(101N)의 하면보다 낮게 위치할 수도 있음은 물론이다.
제1 범프(111)는, 제1 발광 다이오드 층(120_1)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제1 범프(111)는, 제1 P전극(101P)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제1 패드(211) 사이에 개재될 수 있다. 제1 범프(111)는, 제1 패드(211) 상에 배치될 수 있다. 예를 들어, 제1 범프(111)는 제1 패드(211) 및 제1 P전극(101P)과 접할 수 있다.
제2 범프(112)는, 제2 발광 다이오드 층(120_2)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제2 범프(112)는, 제1 N전극(101N)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제2 패드(212) 사이에 개재될 수 있다. 제2 범프(112)는, 제2 패드(212) 상에 배치될 수 있다. 예를 들어, 제2 범프(112)는 제2 패드(212) 및 제1 N전극(101N)과 접할 수 있다.
제1 범프(111)는, 제1 솔더(111a)와 제1 필러(111b)를 포함할 수 있다. 제2 범프(112)는 제2 솔더(112a)와 제2 필러(112b)를 포함할 수 있다.
제1 솔더(111a) 및 제2 솔더(112a) 각각은, 제1 패드(211) 및 제2 패드(212) 각각 상에 배치될 수 있다. 예를 들어, 제1 솔더(111a) 및 제2 솔더(112a) 각각은, 제1 패드(211) 및 제2 패드(212) 각각과 직접 접할 수 있다.
제1 솔더(111a) 및 제2 솔더(112a)는, 예를 들어, 주석 및 은 중 적어도 어느 하나를 포함할 수 있다.
제1 필러(111b) 및 제2 필러(112b) 각각은, 제1 솔더(111a) 및 제2 솔더(112a) 각각 상에 배치될 수 있다. 제1 필러(111b)의 적어도 일부는 제1 리세스(R1) 내로 삽입되어, 제1 P전극(101P)과 직접 접할 수 있다. 제2 필러(112b)의 적어도 일부는 제2 리세스(R2) 내로 삽입되어, 제1 N전극(101N)과 직접 접할 수 있다.
제1 필러(111b) 및 제2 필러(112b)는, 예를 들어, 구리와 니켈 중 어느 하나를 포함할 수 있다.
구동회로 기판(20)의 제1 구동회로 영역(21)의 상면을 기준으로, 제1 솔더(111a)와 제1 필러(111b) 사이의 경계(111i)는, 제2 솔더(112a)와 제2 필러(112b) 사이의 경계(112i)와 동일 위치에 위치하지 않을 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 구동회로 기판의 제1 구동회로 영역(21)의 상면을 기준으로, 제1 솔더(111a)와 제1 필러(111b) 사이의 경계(111i)는, 제2 솔더(112a)와 제2 필러(112b) 사이의 경계(112i)와 동일 위치에 위치할 수도 있음은 물론이다.
도면에서, 제1 솔더(111a)와 제1 필러(111b) 사이의 경계(111i)와 제2 솔더(112a)와 제2 필러(112b) 사이의 경계(112i)가 특정 형상을 갖는 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 발광 다이오드 디스플레이 장치의 제조 공정에 따라, 제1 솔더(111a)와 제1 필러(111b) 사이의 경계(111i)와 제2 솔더(112a)와 제2 필러(112b) 사이의 경계(112i)는 도시된 바와 상이한 형상을 가질 수도 있음은 물론이다.
제3 범프(113)는, 제2 발광 다이오드 층(120_2)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제3 범프(113)는, 제2 P전극(102P)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제3 패드(213) 사이에 개재될 수 있다. 제3 범프(113)는, 제3 패드(213) 상에 배치될 수 있다. 예를 들어, 제3 범프(113)는 제3 패드(213) 및 제2 P전극(102P)과 접할 수 있다. 제3 범프(113)의 적어도 일부는, 예를 들어, 하부 층(121) 내로 삽입되어, 제2 P전극(102P)과 접할 수 있다.
제4 범프(114)는, 제2 발광 다이오드 층(120_2)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제4 범프(114)는, 제2 N전극(102N)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제4 패드(214) 사이에 개재될 수 있다. 제4 범프(114)는, 제4 패드(214) 상에 배치될 수 있다. 예를 들어, 제4 범프(114)는 제4 패드(214) 및 제2 N전극(102N)과 접할 수 있다. 제4 범프(114)의 적어도 일부는, 예를 들어, 하부 층(121) 내로 삽입되어, 제2 N전극(102N)과 접할 수 있다.
제5 범프(115)는, 제3 발광 다이오드 층(120_3)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제5 범프(115)는, 제3 P전극(103P)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제5 패드(215) 사이에 개재될 수 있다. 제5 범프(115)는, 제5 패드(215) 상에 배치될 수 있다. 예를 들어, 제5 범프(115)는 제5 패드(215) 및 제3 P전극(103P)과 접할 수 있다. 제5 범프(115)의 적어도 일부는, 예를 들어, 하부 층(121) 내로 삽입되어, 제3 P전극(103P)과 접할 수 있다.
제6 범프(116)는, 제3 발광 다이오드 층(120_3)과 구동회로 기판(20)의 제1 구동회로 영역(21) 사이에 개재될 수 있다. 구체적으로, 제6 범프(116)는, 제3 N전극(103N)과, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치된 제6 패드(216) 사이에 개재될 수 있다. 제6 범프(116)는, 제6 패드(216) 상에 배치될 수 있다. 예를 들어, 제6 범프(116)는 제6 패드(216) 및 제3 N전극(103N)과 접할 수 있다. 제6 범프(116)의 적어도 일부는, 예를 들어, 하부 층(121) 내로 삽입되어, 제3 N전극(103N)과 접할 수 있다.
제3 범프(113)는, 제1 범프(111)와 배치되는 위치가 다를 뿐, 제1 범프(111)의 구성과 동일한 구성을 가질 수 있고, 제1 범프(111)에 포함되는 물질과 동일한 물질을 포함할 수 있다. 제5 범프(115)는, 제1 범프(111)의 구성과 동일한 구성을 가질 수 있고, 제1 범프(111)에 포함되는 물질과 동일한 물질을 포함할 수 있다. 제4 범프(114) 및 제6 범프(116)는, 제2 범프(112)의 구성과 동일한 구성을 가질 수 있고, 제2 범프(112)에 포함되는 물질과 동일한 물질을 포함할 수 있다.
제1, 제3 및 제5 패드(211, 213, 215) 각각은, 제1, 제2 및 제3 구동 트랜지스터(TR1, TR2, TR3) 각각과 연결될 수 있다. 제1, 제2 및 제3 구동 트랜지스터(TR1, TR2, TR3) 각각은, 구동회로 기판(20)의 제1 구동회로 영역(21)에 배치될 수 있다. 제1, 제3 및 제5 범프(111, 113, 115)각각은, 제1, 제3 및 제5 패드(211, 213, 215) 각각을 통해, 제1, 제2 및 제3 구동 트랜지스터(TR1, TR2, TR3) 각각과 연결될 수 있다. 제1 P전극(101P)은, 제1 범프(111) 및 제1 패드(211)를 통해, 제1 구동 트랜지스터(TR1)와 연결될 수 있다. 제2 P전극(102P)은, 제3 범프(113) 및 제3 패드(213)를 통해, 제2 구동 트랜지스터(TR2)와 연결될 수 있다. 제3 P전극(103P)은, 제5 범프(115) 및 제5 패드(215)를 통해, 제3 구동 트랜지스터(TR3)와 연결될 수 있다.
제2, 제4 및 제6 패드(212, 214, 216) 각각은, 접지 전압(G)과 연결될 수 있다. 제2, 제4 및 제6 범프(112, 114, 116) 각각은, 제2, 제4 및 제6 패드(212, 214, 216) 각각을 통해, 접지 전압(G)과 연결될 수 있다. 제1 N전극(101N)은, 제2 범프(112) 및 제2 패드(212)를 통해, 접지 전압(G)과 연결될 수 있다. 제2 N전극(102N)은, 제4 범프(114) 및 제4 패드(214)를 통해, 접지 전압(G)과 연결될 수 있다. 제3 N전극(103N)은, 제6 범프(116) 및 제6 패드(216)를 통해, 접지 전압(G)과 연결될 수 있다.
제1 패드(211)는, 제1 패드층(211a) 및 제2 패드층(211b)을 포함할 수 있다. 제2 패드층(211b)은, 제1 패드층(211a) 상에 배치될 수 있다. 제2 패드층(211b)은, 제1 범프(111)와 제1 패드층(211a) 사이에 개재될 수 있다. 제2 패드층(211b)은, 제1 솔더(111a)와 접할 수 있다.
제1 패드층(211a)은, 예를 들어, 니켈을 포함할 수 있다. 제2 패드층(211b)은, 예를 들어, 금을 포함할 수 있다.
비전도성 물질층(130)은, 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)과 구동회로 기판(20) 사이에 배치될 수 있다. 예를 들어, 비전도성 물질층(130)은, 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)과 제1 구동회로 영역(21) 사이에 배치될 수 있다. 비전도성 물질층(130)은, 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)의 측벽 상과, 구동회로 기판(20) 상에 배치될 수 있다. 비전도성 물질층(130)은, 제1 내지 제6 패드(211, 212, 213, 214, 215, 216)와, 제1 내지 제6 범프(111, 112, 113, 114, 115, 116)의 측면을 감쌀 수 있다. 비전도성 물질층(130)은, 제1, 제2 및 제3 색 변환층(151, 152, 153)과 구동회로 기판(20) 사이 및 분리막(141)과 구동회로 기판(20) 사이를 메울 수 있다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 도 2에서와 같은 복수의 범프의 배치를 통해, 비전도성 물질층(130)의 유동성을 증가시켜 디스플레이 장치의 수율을 향상시킬 수 있다. 예를 들어, 도 3과 같이 복수의 범프가 배치되는 경우, 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)과 구동회로 기판(20) 사이에 비전도성 물질층(130)에 포함되는 비전도성 물질을 주입할 때, 비전도성 물질이 다양한 방향을 따라 이동함으로써 유동성이 증가될 수 있다.
제1, 제2 및 제3 색 변환층(151, 152, 153) 각각은, 각각의 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3) 상에 배치될 수 있다. 제1, 제2 및 제3 색 변환층(151, 152, 153) 각각은, 분리막(141)에 의해 둘러싸여질 수 있다. 제1, 제2 및 제3 발광 다이오드 픽셀(11a, 11b, 11c)은, 예를 들어, 분리막(141)에 의해 구분될 수 있다.
제1, 제2 및 제3 색 변환층(151, 152, 153)은, 제1, 제2 및 제3 발광 다이오드 층(120_1, 120_2, 120_3)에서 제1, 제2 및 제3 색 변환층(151, 152, 153) 각각을 향해 조사되는 단색광을, 다른 색상의 단색광으로 변환할 수 있다. 제1, 제2 및 제3 색 변환층(151, 152, 153)은, 예를 들어, 형광층(phosphor layer) 또는 퀀텀닷(quntumn dot)을 포함할 수 있다.
제1, 제2 및 제3 색 변환층(151, 152, 153) 상에는, 컬러 필터층이 배치될 수 있다. 제1, 제2 및 제3 색 변환층(151, 152, 153) 상에 컬러 필터층이 배치되는 경우, 제1 단위 픽셀(11)에서 예를 들어, RGB 삼원색이 구현될 수 있다.
이하에서, 도 1, 도 8 내지 도 13을 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한것과 중복되는 것은 간략히 하거나 생략한다.
도 8은 도 1의 디스플레이 기판(10)의 일부 영역을 도시한 도면으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 제1 단위 픽셀(11) 및 제2 단위 픽셀(12)을 설명하기 위한 평면도일 수 있다. 도 9 및 도 10 각각은, 도 8의 J 영역의 확대도이다.
도 1, 도 8, 도 9 및 도 10을 참조하면, 제1 범프(111)와 제3 범프(113)는 제5 방향(D5)을 따라 서로 이격될 수 있다. 제5 방향(D5)은, 제1 방향(D1)과 교차하는 방향일 수 있다. 예를 들어, 제5 방향(D5)과 제1 방향(D1)은, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제1 발광 다이오드 픽셀(11a)과 제2 발광 다이오드 픽셀(11b)에 있어서, 제1 P전극(101P)과 접하는 제1 범프(111) 및 제2 P 전극(102P)과 접하는 제3 범프(113)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제3 범프(113)와 제5 범프(115)는, 제6 방향(D6)을 따라 서로 이격될 수 있다. 제6 방향(D6)은, 제1 방향(D1) 및 제5 방향(D5)과 교차하는 방향일 수 있다. 예를 들어, 제6 방향(D6)은, 제1 방향(D1) 및 제5 방향(D5) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제2 발광 다이오드 픽셀(11b)과 제3 발광 다이오드 픽셀(11c)에 있어서, 제2 P전극(102P)과 접하는 제3 범프(113) 및 제3 P 전극(103P)과 접하는 제5 범프(115)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제5 범프(115)와 제7 범프(117)는, 제7 방향(D7)을 따라 서로 이격될 수 있다. 제7 방향(D7)은, 제1 방향(D1), 제5 방향(D5) 및 제6 방향(D6)과 교차하는 방향일 수 있다. 예를 들어, 제7 방향(D7)은, 제1 방향(D1), 제5 방향(D5) 및 제6 방향(D6) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제3 발광 다이오드 픽셀(11c)과 제4 발광 다이오드 픽셀(12a)에 있어서, 제3 P전극(103P)과 접하는 제5 범프(115) 및 제4 P 전극(104P)과 접하는 제7 범프(117)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제2 범프(112)와 제4 범프(114)는, 제8 방향(D8)을 따라 서로 이격될 수 있다. 제8 방향(D8)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6) 및 제7 방향(D7)과 교차하는 방향일 수 있다. 예를 들어, 제8 방향(D8)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6) 및 제7 방향(D7) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제1 발광 다이오드 픽셀(11a)과 제2 발광 다이오드 픽셀(11b)에 있어서, 제1 N전극(101N)과 접하는 제2 범프(112) 및 제2 N전극(102N)과 접하는 제4 범프(114)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제4 범프(114)와 제6 범프(116)는, 제9 방향(D9)을 따라 서로 이격될 수 있다. 제9 방향(D9)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6), 제7 방향(D7) 및 제8 방향(D8)과 교차하는 방향일 수 있다. 예를 들어, 제9 방향(D9)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6), 제7 방향(D7) 및 제8 방향(D8) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제2 발광 다이오드 픽셀(11b)과 제3 발광 다이오드 픽셀(11c)에 있어서, 제2 N전극(102N)과 접하는 제4 범프(114) 및 제3 N전극(103N)과 접하는 제6 범프(116)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제6 범프(116)와 제8 범프(118)는, 제10 방향(D10)을 따라 서로 이격될 수 있다. 제10 방향(D10)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6), 제7 방향(D7), 제8 방향(D8) 및 제9 방향(D9)과 교차하는 방향일 수 있다. 예를 들어, 제10 방향(D10)은, 제1 방향(D1), 제5 방향(D5), 제6 방향(D6), 제7 방향(D7), 제8 방향(D8) 및 제9 방향(D9) 각각과, 수직이 아닌 임의의 각도를 이루며 교차하는 방향일 수 있다. 다시 말해서, 서로 인접하는 제3 발광 다이오드 픽셀(11c)과 제4 발광 다이오드 픽셀(12a)에 있어서, 제3 N전극(103N)과 접하는 제6 범프(116) 및 제4 N전극(104N)과 접하는 제8 범프(118)는, 예를 들어, 제1 방향(D1)을 따라 나란하게 배열되지 않을 수 있다.
제1 P전극(101P)과 제3 P전극(103P) 각각은, 제1 N전극(101N) 및 제3 N전극(103N) 각각의 일측에 배치될 수 있다. 제2 P전극(102P)과 제4 P전극(104P) 각각은, 제2 N전극(102N) 및 제4 N전극(104N) 각각의 타측에 배치될 수 있다. 제1 발광 다이오드 픽셀(11a) 내의 제1 P전극(101P)과 제1 N전극(101N)의 배치와, 제2 발광 다이오드 픽셀(11b) 내의 제2 P전극(102P)과 제2 N전극(102N)의 배치는, 평면도 관점에서 x축(예를 들어, 제1 방향(D1)) 대칭일 수 있다.
제1 범프(111)와 제2 범프(112)가 제1 발광 다이오드 픽셀(11a) 내에서 이격되는 제5 거리(S5)는, 제3 범프(113)와 제4 범프(114)가 제2 발광 다이오드 픽셀(11b) 내에서 이격되는 제6 거리(S6)와 실질적으로 동일할 수 있다.
도 11은 도 1의 구동회로 기판(20)의 일부 영역을 도시한 도면으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 제1 구동회로 영역(21) 및 제2 구동회로 영역(22)을 설명하기 위한 평면도일 수 있다. 도 12는 도 1의 디스플레이 기판(10)과 구동회로 기판(20) 각각의 일부를 도시한 도면이다.
도 1, 도 11 및 도 12를 참조하면, 제1 구동회로 영역(21)에는, 제1, 제2, 제3, 제4, 제5 및 제6 패드(211, 212, 213, 214, 215, 216)가 배치될 수 있다. 제2 구동회로 영역(22)에는, 제7 패드(217) 및 제8 패드(218)가 배치될 수 있다.
제1, 제2, 제3, 제4, 제5, 및 제6 패드(211, 212, 213, 214, 215, 216) 각각은, 제1, 제2, 제3, 제4, 제5 및 제6 범프(111, 112, 113, 114, 115, 116) 각각과 대응되도록 위치할 수 있다.
디스플레이 기판(10)과 구동회로 기판(20)은, 복수의 범프를 통해 서로 연결, 즉 본딩될 수 있다.
도 13은 도 12의 X4-X4', X5-X5', 및 X6-X6' 선을 따라 절단한 단면도이다. 도 13은, 디스플레이 기판(10)과 구동회로 기판(20)을 복수의 범프를 이용해 본딩한 후, X4-X4', X5-X5', 및 X6-X6' 선을 따라 절단한 단면도일 수 있다.
도 12 및 도 13을 참조하면, 제1 범프(111)는, 제2 범프(112)의 일측에 배치될 수 있다. 제3 범프(113)는, 제4 범프(114)의 타측에 배치될 수 있다. 제5 범프(115)는, 제6 범프(116)의 일측에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 디스플레이 기판 20: 구동회로 기판
11: 제1 단위 픽셀 21: 제1 구동회로 영역
101P: 제1 P전극 111: 제1 범프
TR1: 제1 구동 트랜지스터 211: 제1 패드
111a: 제1 솔더 111b: 제1 필러

Claims (20)

  1. 복수의 단위 픽셀을 포함하는 디스플레이 기판;
    상기 복수의 단위 픽셀 각각과 대응되는 복수의 구동회로 영역을 포함하는 구동회로 기판; 및
    상기 복수의 단위 픽셀 각각과, 상기 복수의 구동회로 영역 각각의 사이에 개재되어, 상기 디스플레이 기판과 상기 구동회로 기판을 연결하는 복수의 범프를 포함하고,
    상기 복수의 단위 픽셀은, 제1 P전극을 포함하는 제1 단위 픽셀을 포함하고,
    상기 복수의 구동회로 영역은, 상기 제1 단위 픽셀과 대응되고, 제1 구동 트랜지스터와 연결된 제1 패드를 포함하는 제1 구동회로 영역을 포함하고,
    상기 복수의 범프는, 상기 제1 패드와 직접 접하는 제1 솔더와, 상기 제1 솔더 상에 배치되고 상기 제1 P전극과 직접 접하는 제1 필러를 포함하는 제1 범프를 포함하고,
    상기 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고,
    상기 제1 필러는 구리와 니켈 중 어느 하나를 포함하는 발광 다이오드 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제1 단위 픽셀은, 제1 방향으로 서로 이격되는 제1 및 제2 발광 다이오드 픽셀을 포함하고,
    상기 복수의 범프는 제2 범프를 포함하고,
    상기 제1 구동회로 영역은, 제2 구동 트랜지스터와 연결된 제2 패드를 포함하고,
    상기 제1 P전극은, 상기 제1 발광 다이오드 픽셀에 포함되고,
    상기 제2 발광 다이오드 픽셀은, 제2 P전극을 포함하고,
    상기 제2 범프는, 상기 제2 패드와 상기 제2 P전극 사이에 개재되고,
    상기 제1 범프와 상기 제2 범프는, 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  3. 제 2항에 있어서,
    상기 제1 단위 픽셀은, 상기 제1 및 제2 발광 다이오드 픽셀과 상기 제1 방향으로 이격되는 제3 발광 다이오드 픽셀을 포함하고,
    상기 복수의 범프는 제3 범프를 포함하고,
    상기 제1 구동회로 영역은, 제3 구동 트랜지스터와 연결된 제3 패드를 포함하고,
    상기 제3 발광 다이오드 픽셀은 제3 P전극을 포함하고,
    상기 제3 범프는, 상기 제3 패드와 상기 제3 P전극 사이에 개재되고,
    상기 제2 범프와 상기 제3 범프는, 상기 제1 및 제2 방향과 교차하는 제3 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  4. 제 3항에 있어서,
    상기 제1 발광 다이오드 픽셀은, 상기 제1 P전극과 이격되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제2 P전극과 이격되는 제2 N전극을 포함하고,
    상기 제3 발광 다이오드 픽셀은, 상기 제3 P전극과 이격되는 제3 N전극을 포함하고,
    상기 제1 구동회로 영역은, 접지(ground) 전압과 연결되는 제4, 제5 및 제6 패드를 포함하고,
    상기 복수의 범프는, 제4, 제5 및 제6 범프를 포함하고,
    상기 제4 범프는, 상기 제4 패드와 상기 제1 N전극 사이에 개재되고,
    상기 제5 범프는, 상기 제5 패드와 상기 제2 N전극 사이에 개재되고,
    상기 제6 범프는, 상기 제6 패드와 상기 제3 N전극 사이에 개재되고,
    상기 제1 범프와 상기 제4 범프가 이격되는 제1 거리와, 상기 제3 범프와 상기 제6 범프가 이격되는 제2 거리는, 상기 제2 범프와 상기 제5 범프가 이격되는 제3 거리보다 큰 발광 다이오드 디스플레이 장치.
  5. 제 3항에 있어서,
    상기 제1 발광 다이오드 픽셀은, 상기 제1 P전극과 이격되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제2 P전극과 이격되는 제2 N전극을 포함하고,
    상기 제3 발광 다이오드 픽셀은, 상기 제3 P전극과 이격되는 제3 N전극을 포함하고,
    상기 제1 구동회로 영역은, 접지(ground) 전압과 연결되는 제4, 제5 및 제6 패드를 포함하고,
    상기 복수의 범프는, 제4, 제5 및 제6 범프를 포함하고,
    상기 제4 범프는, 상기 제4 패드와 상기 제1 N전극 사이에 개재되고,
    상기 제5 범프는, 상기 제5 패드와 상기 제2 N전극 사이에 개재되고,
    상기 제6 범프는, 상기 제6 패드와 상기 제3 N전극 사이에 개재되고,
    상기 제4 범프와 상기 제5 범프는, 상기 제1, 제2 및 제3 방향과 교차하는 제4 방향을 따라 서로 이격되고,
    상기 제5 범프와 상기 제6 범프는, 상기 제1, 제2, 제3 및 제4 방향과 교차하는 제5 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  6. 제 2항에 있어서,
    상기 제1 발광 다이오드 픽셀은, 상기 제1 P전극과 이격되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제2 P전극과 이격되는 제2 N전극을 포함하고,
    상기 제1 구동회로 영역은, 접지(ground) 전압과 연결되는 제3 및 제4 패드를 포함하고,
    상기 복수의 범프는, 제3 및 제4 범프를 포함하고,
    상기 제3 범프는, 상기 제3 패드와 상기 제1 N전극 사이에 개재되고,
    상기 제4 범프는, 상기 제4 패드와 상기 제2 N전극 사이에 개재되고,
    상기 제1 범프와 상기 제3 범프가 이격되는 제1 거리는, 상기 제2 범프와 상기 제4 범프가 이격되는 제2 거리보다 큰 발광 다이오드 디스플레이 장치.
  7. 제 2항에 있어서,
    상기 제1 발광 다이오드 픽셀은, 상기 제1 P전극과 이격되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제2 P전극과 이격되는 제2 N전극을 포함하고,
    상기 제1 구동회로 영역은, 접지(ground) 전압과 연결되는 제3 및 제4 패드를 포함하고,
    상기 복수의 범프는, 제3 및 제4 범프를 포함하고,
    상기 제3 범프는, 상기 제3 패드와 상기 제1 N전극 사이에 개재되고,
    상기 제4 범프는, 상기 제4 패드와 상기 제2 N전극 사이에 개재되고,
    상기 제3 범프와 상기 제4 범프는, 상기 제1 및 제2 방향과 교차하는 제3 방향을 따라 이격되는 발광 다이오드 디스플레이 장치.
  8. 제1 방향으로 서로 이격되어 나열되는 제1 및 제2 발광 다이오드 픽셀을 포함하는 디스플레이 기판;
    상기 제1 및 제2 발광 다이오드 픽셀 각각에 포함되는 제1 및 제2 발광 다이오드 층;
    상기 제1 및 제2 발광 다이오드 층 각각에 배치되는 제1 및 제2 P전극;
    상기 제1 P전극과 접하는 제1 범프; 및
    상기 제2 P전극과 접하는 제2 범프를 포함하고,
    상기 제1 범프와 상기 제2 범프는, 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  9. 제 8항에 있어서,
    상기 제1 범프는, 제1 솔더 및 상기 제1 솔더 상에 배치되고 상기 제1 P전극과 직접 접하는 제1 필러를 포함하고,
    상기 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고,
    상기 제1 필러는 구리와 니켈 중 어느 하나를 포함하는 발광 다이오드 디스플레이 장치.
  10. 제 8항에 있어서,
    상기 디스플레이 기판은,
    상기 제1 및 제2 발광 다이오드 픽셀과 상기 제1 방향으로 이격되는 제3 발광 다이오드 픽셀; 및
    제3 범프를 더 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제1 및 제3 발광 다이오드 픽셀 사이에 배치되고,
    상기 제3 발광 다이오드 픽셀은, 제3 P전극이 배치되는 제3 발광 다이오드 층을 포함하고,
    상기 제3 범프는 상기 제3 P전극과 접하고,
    상기 제2 범프와 상기 제3 범프는, 상기 제1 및 제2 방향과 교차하는 제3 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  11. 제 8항에 있어서,
    상기 제1 발광 다이오드 층은, 상기 제1 P전극과 이격되어 배치되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 층은, 상기 제2 P전극과 이격되어 배치되는 제2 N전극을 포함하고,
    상기 발광 다이오드 디스플레이 장치는,
    상기 제1 N전극과 접하는 제3 범프; 및
    상기 제2 N전극과 접하는 제4 범프를 더 포함하고,
    상기 제1 범프와 상기 제3 범프가 이격되는 제1 거리는, 상기 제2 범프와 상기 제4 범프가 이격되는 제2 거리보다 큰 발광 다이오드 디스플레이 장치.
  12. 제 11항에 있어서,
    상기 디스플레이 기판과 상기 제1, 제2, 제3 및 제4 범프에 의해 연결되는 구동회로 기판을 더 포함하고,
    상기 구동회로 기판은,
    상기 제1 및 제2 발광 다이오드 픽셀과 대응되고, 제1 및 제2 구동 트랜지스터 각각과 연결되는 제1 및 제2 패드를 포함하는 제1 구동회로 영역을 포함하고,
    상기 제1 범프는 상기 제1 패드와 접하고,
    상기 제2 범프는 상기 제2 패드와 접하고,
    상기 제3 범프는, 접지(ground) 전압과 연결되고, 상기 제1 구동회로 영역과 상기 제1 발광 다이오드 층 사이에 개재되고,
    상기 제4 범프는, 상기 접지 전압과 연결되고, 상기 제1 구동회로 영역과 상기 제2 발광 다이오드 층 사이에 개재되는 발광 다이오드 디스플레이 장치.
  13. 제 8항에 있어서,
    상기 제1 발광 다이오드 층은, 상기 제1 P전극과 이격되어 배치되는 제1 N전극을 포함하고,
    상기 제2 발광 다이오드 층은, 상기 제2 P전극과 이격되어 배치되는 제2 N전극을 포함하고,
    상기 발광 다이오드 디스플레이 장치는,
    상기 제1 N전극과 접하는 제3 범프; 및
    상기 제2 N전극과 접하는 제4 범프를 더 포함하고,
    상기 제3 범프와 상기 제4 범프는, 상기 제1 및 제2 방향과 교차하는 제3 방향을 따라 서로 이격되는 발광 다이오드 디스플레이 장치.
  14. 제 8항에 있어서,
    상기 디스플레이 기판과 상기 제1 및 제2 범프에 의해 연결되고, 제1 및 제2 구동 트랜지스터를 포함하는 구동회로 기판을 더 포함하고,
    상기 구동회로 기판은,
    상기 제1 및 제2 발광 다이오드 픽셀과 대응되고, 상기 제1 및 제2 구동 트랜지스터 각각과 연결되는 제1 및 제2 패드를 포함하는 제1 구동회로 영역을 포함하고,
    상기 제1 범프는 상기 제1 패드와 접하고,
    상기 제2 범프는 상기 제2 패드와 접하는 발광 다이오드 디스플레이 장치.
  15. 제1, 제2, 제3, 및 제4 패드를 포함하는 구동회로 기판;
    상기 제1, 제2, 제3, 및 제4 패드 각각 상에 배치되는 제1, 제2, 제3 및 제4 범프;
    상기 제1 범프와 접하는 제1 P전극과, 상기 제2 범프와 접하는 제1 N전극을 포함하는 제1 발광 다이오드 층; 및
    상기 제3 범프와 접하는 제2 P전극과, 상기 제4 범프와 접하는 제2 N전극을 포함하는 제2 발광 다이오드 층을 포함하고,
    상기 제1 및 제3 패드 각각은, 상기 구동회로 기판에 포함되는 제1 및 제2 구동 트랜지스터 각각과 연결되고,
    상기 제2 및 제4 패드 각각은, 접지(ground) 전압과 연결되고,
    상기 제2 및 제4 범프가 이격되는 제1 방향은, 상기 제1 및 제3 범프가 이격되는 제2 방향과 교차되고,
    상기 제1 범프는, 상기 제1 패드와 직접 접하는 제1 솔더와, 상기 제1 솔더 상에 배치되고 상기 제1 P전극과 직접 접하는 제1 필러를 포함하고,
    상기 제1 솔더는 주석 및 은 중 적어도 어느 하나를 포함하고,
    상기 제1 필러는 구리와 니켈 중 어느 하나를 포함하는 발광 다이오드 디스플레이 장치.
  16. 제 15항에 있어서,
    상기 제1 범프와 상기 제2 범프가 이격되는 제1 거리는, 상기 제3 범프와 상기 제4 범프가 이격되는 제2 거리보다 큰 발광 다이오드 디스플레이 장치.
  17. 제 15항에 있어서,
    상기 제1 범프와 상기 제2 범프가 이격되는 제1 거리는, 상기 제3 범프와 상기 제4 범프가 이격되는 제2 거리와 같은 발광 다이오드 디스플레이 장치.
  18. 제 15항에 있어서,
    복수의 단위 픽셀을 포함하는 디스플레이 기판을 더 포함하고,
    상기 복수의 단위 픽셀은, 제1 및 제2 발광 다이오드 픽셀을 포함하는 제1 단위 픽셀을 포함하고,
    상기 제1 및 제2 발광 다이오드 픽셀 각각은, 상기 제1 및 제2 발광 다이오드 층 각각을 포함하고,
    상기 구동회로 기판과 상기 디스플레이 기판은, 상기 제1, 제2, 제3 및 제4 범프에 의해 연결되는 발광 다이오드 디스플레이 장치.
  19. 제 18항에 있어서,
    상기 구동회로 기판은, 상기 구동회로 기판에 포함되는 제3 구동 트랜지스터와 연결되는 제5 패드와, 상기 접지 전압과 연결되는 제6 패드를 더 포함하고,
    상기 제5 및 제6 패드 각각 상에 배치되는 제5 및 제6 범프를 더 포함하고,
    상기 제1 단위 픽셀은, 상기 제5 범프와 접하는 제3 P전극과, 상기 제6 범프와 접하는 제3 N전극을 포함하는 제3 발광 다이오드 층을 더 포함하고,
    상기 제3 및 제5 범프가 이격되는 제3 방향은, 상기 제1 및 제2 방향과 교차되는 발광 다이오드 디스플레이 장치.
  20. 제 15항에 있어서,
    상기 제1 패드는, 제1 패드층과, 상기 제1 패드층 상에 배치되고 상기 제1 솔더와 접하는 제2 패드층을 포함하고,
    상기 제1 패드층은 니켈을 포함하고,
    상기 제2 패드층은 금을 포함하는 발광 다이오드 디스플레이 장치.
KR1020180038440A 2018-04-03 2018-04-03 발광 다이오드 디스플레이 장치 KR102521582B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180038440A KR102521582B1 (ko) 2018-04-03 2018-04-03 발광 다이오드 디스플레이 장치
CN201910052800.0A CN110349988B (zh) 2018-04-03 2019-01-21 发光二极管显示装置
US16/356,283 US10957833B2 (en) 2018-04-03 2019-03-18 Light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180038440A KR102521582B1 (ko) 2018-04-03 2018-04-03 발광 다이오드 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190115570A true KR20190115570A (ko) 2019-10-14
KR102521582B1 KR102521582B1 (ko) 2023-04-12

Family

ID=68053875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180038440A KR102521582B1 (ko) 2018-04-03 2018-04-03 발광 다이오드 디스플레이 장치

Country Status (3)

Country Link
US (1) US10957833B2 (ko)
KR (1) KR102521582B1 (ko)
CN (1) CN110349988B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
WO2022225078A1 (ko) * 2021-04-20 2022-10-27 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
US11581280B2 (en) * 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191799A (ja) * 2012-03-15 2013-09-26 Fujitsu Ltd 冷却型半導体素子
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
US20170345801A1 (en) * 2016-05-25 2017-11-30 Innolux Corporation Display apparatus and fabricating method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
CN106716641B (zh) 2014-10-17 2021-07-09 英特尔公司 微型led显示器和组装
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
CN107408364B (zh) * 2015-03-20 2020-06-30 索尼半导体解决方案公司 显示装置、照明装置、发光元件以及半导体装置
CN104966725B (zh) 2015-05-07 2018-05-18 深圳市华星光电技术有限公司 一种量子点发光二极管显示器
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
KR20170047641A (ko) 2015-10-23 2017-05-08 주식회사 아이디스 풀칼라 입체 마이크로 전계 발광 디스플레이
US9977152B2 (en) 2016-02-24 2018-05-22 Hong Kong Beida Jade Bird Display Limited Display panels with integrated micro lens array
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10262965B2 (en) * 2016-07-15 2019-04-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191799A (ja) * 2012-03-15 2013-09-26 Fujitsu Ltd 冷却型半導体素子
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
US20170345801A1 (en) * 2016-05-25 2017-11-30 Innolux Corporation Display apparatus and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US11652196B2 (en) 2019-10-15 2023-05-16 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
WO2022225078A1 (ko) * 2021-04-20 2022-10-27 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Also Published As

Publication number Publication date
CN110349988B (zh) 2024-05-07
KR102521582B1 (ko) 2023-04-12
CN110349988A (zh) 2019-10-18
US20190305202A1 (en) 2019-10-03
US10957833B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102521582B1 (ko) 발광 다이오드 디스플레이 장치
CN110211987B (zh) 发光二极管面板
KR100803162B1 (ko) 교류용 발광소자
US10790267B2 (en) Light emitting element for pixel and LED display module
TWI488338B (zh) 發光二極體
US10720413B2 (en) LED package, LED module and method for manufacturing LED package
US10580949B2 (en) Light emitting module
US20220123191A1 (en) Led module and display device having led module
CN112086405B (zh) 具有内埋芯片的基板结构及使用其的发光装置
US10879438B2 (en) Light emitting module and manufacturing method of light emitting module
JP6842246B2 (ja) Ｌｅｄモジュール
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN212517197U (zh) 发光二极管显示面板以及具有其的显示装置
US20210351324A1 (en) Light-emitting element and image displaying apparatus
US20220131061A1 (en) Led module and display device having led module
KR102519201B1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
JP6780293B2 (ja) 発光装置の製造方法
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same
KR20190112504A (ko) 엘이디 픽셀 유닛 및 이를 포함하는 엘이디 디스플레이 패널
CN213071133U (zh) 显示器用发光元件及显示装置
KR102161006B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102275368B1 (ko) 반도체 발광소자
US20210222861A1 (en) Light-emitting device
JP2022102279A (ja) Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
US8680541B2 (en) LED structure and the LED package thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant