JP2002118137A - 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 - Google Patents
半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部Info
- Publication number
- JP2002118137A JP2002118137A JP2001010238A JP2001010238A JP2002118137A JP 2002118137 A JP2002118137 A JP 2002118137A JP 2001010238 A JP2001010238 A JP 2001010238A JP 2001010238 A JP2001010238 A JP 2001010238A JP 2002118137 A JP2002118137 A JP 2002118137A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- emitting element
- bump
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装するときにチップの傾き
を防止することができる半導体発光素子チップ上へのバ
ンプの形成方法と、フリップチップ実装するときに傾き
なく実装することができる半導体発光素子チップを提供
する。 【解決手段】 キャピラリーの先端部分において金属ワ
イヤの先端部を溶融させてボールを形成した後、半導体
発光素子チップの電極面にボールを移動して電極面に該
ボールを固着させることにより電極面上にバンプを形成
する方法において、電極面に上記ボールを固着させた後
に電極面に略平行にキャピラリーの先端部分をボール上
で摺動させることにより該ボールの高さを所定の高さに
設定することを含む。
を防止することができる半導体発光素子チップ上へのバ
ンプの形成方法と、フリップチップ実装するときに傾き
なく実装することができる半導体発光素子チップを提供
する。 【解決手段】 キャピラリーの先端部分において金属ワ
イヤの先端部を溶融させてボールを形成した後、半導体
発光素子チップの電極面にボールを移動して電極面に該
ボールを固着させることにより電極面上にバンプを形成
する方法において、電極面に上記ボールを固着させた後
に電極面に略平行にキャピラリーの先端部分をボール上
で摺動させることにより該ボールの高さを所定の高さに
設定することを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電極
上にバンプを形成する方法と、その方法により形成され
たバンプを備えた半導体素子に関する。
上にバンプを形成する方法と、その方法により形成され
たバンプを備えた半導体素子に関する。
【０００２】
【従来の技術】近年、フリップチップボンディングされ
る発光ダイオードやレーザ素子の半導体発光素子チップ
が増加してきている。この発光ダイオードやレーザ素子
の半導体発光素子チップは、正負一対の電極を有し、フ
リップチップ実装用のバンプもその一対の電極上にそれ
ぞれ形成されている。
る発光ダイオードやレーザ素子の半導体発光素子チップ
が増加してきている。この発光ダイオードやレーザ素子
の半導体発光素子チップは、正負一対の電極を有し、フ
リップチップ実装用のバンプもその一対の電極上にそれ
ぞれ形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この半
導体発光素子チップをフリップチップボンディングする
場合、そのチップサイズは例えば、３００μｍ×３００
μｍ角の非常に小さいものであることから実装時にチッ
プが傾く等の問題があった。この問題は、半導体発光素
子チップにバンプを形成することなく、回路基板側にバ
ンプを形成してフリップチップボンディングする場合に
おいても同様に生じていた。
導体発光素子チップをフリップチップボンディングする
場合、そのチップサイズは例えば、３００μｍ×３００
μｍ角の非常に小さいものであることから実装時にチッ
プが傾く等の問題があった。この問題は、半導体発光素
子チップにバンプを形成することなく、回路基板側にバ
ンプを形成してフリップチップボンディングする場合に
おいても同様に生じていた。
【０００４】そこで、本発明はフリップチップ実装する
ときにチップの傾きを防止することができる半導体発光
素子チップ上へのバンプの形成方法と、フリップチップ
実装するときに傾きなく実装することができる半導体発
光素子チップを提供することを目的とする。
ときにチップの傾きを防止することができる半導体発光
素子チップ上へのバンプの形成方法と、フリップチップ
実装するときに傾きなく実装することができる半導体発
光素子チップを提供することを目的とする。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係るバンプの形成方法は、キャピラリー
の先端部分において金属ワイヤの先端部を溶融させてボ
ールを形成した後、半導体発光素子チップの電極面に上
記ボールを移動して上記電極面に該ボールを固着させる
ことにより上記電極面上にバンプを形成する方法におい
て、上記電極面に上記ボールを固着させた後に上記電極
面に略平行に上記キャピラリーの先端部分を上記ボール
上で摺動させることにより該ボールの高さを所定の高さ
に設定することを含むことを特徴とする。
めに、本発明に係るバンプの形成方法は、キャピラリー
の先端部分において金属ワイヤの先端部を溶融させてボ
ールを形成した後、半導体発光素子チップの電極面に上
記ボールを移動して上記電極面に該ボールを固着させる
ことにより上記電極面上にバンプを形成する方法におい
て、上記電極面に上記ボールを固着させた後に上記電極
面に略平行に上記キャピラリーの先端部分を上記ボール
上で摺動させることにより該ボールの高さを所定の高さ
に設定することを含むことを特徴とする。
【０００６】また、本発明に係るバンプ形成方法では、
上記ボールを複数とし、該複数のボールを電極面に固着
した後に、上記キャピラリーの先端部分を上記複数のボ
ール上に一括して摺動させるようにすることもできる。
上記ボールを複数とし、該複数のボールを電極面に固着
した後に、上記キャピラリーの先端部分を上記複数のボ
ール上に一括して摺動させるようにすることもできる。
【０００７】さらに、本発明に係る半導体発光素子チッ
プは、基板上に半導体層を備え、該半導体層上に正負１
対の電極が形成されてなる半導体発光素子チップにおい
て、上記電極上にそれぞれバンプを有しかつそのバンプ
の上面が上記電極と略平行な摺動面であることを特徴と
するものである。
プは、基板上に半導体層を備え、該半導体層上に正負１
対の電極が形成されてなる半導体発光素子チップにおい
て、上記電極上にそれぞれバンプを有しかつそのバンプ
の上面が上記電極と略平行な摺動面であることを特徴と
するものである。
【０００８】その上、本発明に係る半導体発光素子チッ
プは、上記電極上に形成されるバンプの上面がそれぞれ
基板面に対し同一高さであることを特徴とするものであ
る。
プは、上記電極上に形成されるバンプの上面がそれぞれ
基板面に対し同一高さであることを特徴とするものであ
る。
【０００９】さらに、半導体発光素子チップの正負１対
の電極面上に１つずつ形成されるバンプは半導体発光素
子チップの電極面側の面中心を通る電極面上の直線上で
かつ面中心からの距離が等しい位置に形成されることを
特徴とするものである。
の電極面上に１つずつ形成されるバンプは半導体発光素
子チップの電極面側の面中心を通る電極面上の直線上で
かつ面中心からの距離が等しい位置に形成されることを
特徴とするものである。
【００１０】また、本発明に係る半導体発光素子チップ
は、上記半導体発光素子チップの一方の電極上に２以上
のバンプが形成されることを特徴とするものである。
は、上記半導体発光素子チップの一方の電極上に２以上
のバンプが形成されることを特徴とするものである。
【００１１】また、本発明に係るディスプレイは、上記
半導体発光素子チップを複数個使用し、回路基板に実装
することを特徴とするものである。
半導体発光素子チップを複数個使用し、回路基板に実装
することを特徴とするものである。
【００１２】また、本発明に係るセグメント状表示部
は、上記半導体発光素子を複数個使用し、回路基板に直
接実装することを特徴とするものである。
は、上記半導体発光素子を複数個使用し、回路基板に直
接実装することを特徴とするものである。
【００１３】
【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態のバンプ形成方法について説明する。
本実施の形態のバンプ形成方法は、以下のようなステッ
プで構成される。 第１ステップ 図２（ａ）に示すように、例えばＡｕからなるワイヤ１
をキャピラリー２の細穴に通し、ワイヤ１の先端をキャ
ピラリー２の先端から突出させ、そのワイヤ１の先端を
放電端子（図示せず）との間で放電させることにより、
ワイヤ１の先端を溶融させてボール１ａを形成する。
尚、ワイヤ１は、Ａｕの他、Ａｌ等の種々の金属又はそ
れらの合金を用いることができる。また、キャピラリー
２は、セラミック、タングステンカーバイド、ルビーな
どの比較的硬い材料で作製され、その軸心にワイヤ１を
通すための細穴が形成されている。
に係る実施の形態のバンプ形成方法について説明する。
本実施の形態のバンプ形成方法は、以下のようなステッ
プで構成される。 第１ステップ 図２（ａ）に示すように、例えばＡｕからなるワイヤ１
をキャピラリー２の細穴に通し、ワイヤ１の先端をキャ
ピラリー２の先端から突出させ、そのワイヤ１の先端を
放電端子（図示せず）との間で放電させることにより、
ワイヤ１の先端を溶融させてボール１ａを形成する。
尚、ワイヤ１は、Ａｕの他、Ａｌ等の種々の金属又はそ
れらの合金を用いることができる。また、キャピラリー
２は、セラミック、タングステンカーバイド、ルビーな
どの比較的硬い材料で作製され、その軸心にワイヤ１を
通すための細穴が形成されている。
【００１４】第２ステップ 次に、図２（ｂ）に示すように、キャピラリー２を下降
させてダイ３の所定の位置にボール１ａを接触させて加
圧することにより、バンプ１ｂを形成する。 第３ステップ 次に、図２（ｃ）に示すように、キャピラリー２を引き
上げた後、図２（ｄ）に示すように、キャピラリー２を
バンプ１ｂの上からずらすように下降させる。このよう
に小さなループを形成しキャピラリーを下降させること
で、図２（ｅ）に示すように、バンプ１ｂとワイヤ１と
が切り離される。
させてダイ３の所定の位置にボール１ａを接触させて加
圧することにより、バンプ１ｂを形成する。 第３ステップ 次に、図２（ｃ）に示すように、キャピラリー２を引き
上げた後、図２（ｄ）に示すように、キャピラリー２を
バンプ１ｂの上からずらすように下降させる。このよう
に小さなループを形成しキャピラリーを下降させること
で、図２（ｅ）に示すように、バンプ１ｂとワイヤ１と
が切り離される。
【００１５】そして、図２（ｆ）に示すように、キャピ
ラリー２を、ダイ３の上面と平行に少なくとも１回往復
運動させることにより、キャピラリー２の先端をバンプ
３の上を摺動（スクラブ）させる。尚、キャピラリーの
先端をダイ３の上面に摺動させる時の、キャピラリー２
の先端とダイ３の上面との間の距離は、形成すべきバン
プ１ｂの高さになるように設定される。このようにし
て、図２（ｇ）及び図５に示すように、所定の高さとダ
イ３上面と平行な平坦上面１ｐを有するバンプ１ｂが形
成される。
ラリー２を、ダイ３の上面と平行に少なくとも１回往復
運動させることにより、キャピラリー２の先端をバンプ
３の上を摺動（スクラブ）させる。尚、キャピラリーの
先端をダイ３の上面に摺動させる時の、キャピラリー２
の先端とダイ３の上面との間の距離は、形成すべきバン
プ１ｂの高さになるように設定される。このようにし
て、図２（ｇ）及び図５に示すように、所定の高さとダ
イ３上面と平行な平坦上面１ｐを有するバンプ１ｂが形
成される。
【００１６】ここで、本実施の形態のバンプ形成方法に
おいて使用するキャピラリー２は、特別のものである必
要はなく、通常のワイヤーボンディングに用いられるキ
ャピラリーを使用することができる。尚、図２に示す２
度打ちでワイヤを切断する方法を採用する場合、キャピ
ラリー２の先端面は軸に対して直角、すなわち図４にお
けるθ2が０°であり、かつ先端面の幅（径）Ｔが２０
０μ程度の大きさであることが好ましい。
おいて使用するキャピラリー２は、特別のものである必
要はなく、通常のワイヤーボンディングに用いられるキ
ャピラリーを使用することができる。尚、図２に示す２
度打ちでワイヤを切断する方法を採用する場合、キャピ
ラリー２の先端面は軸に対して直角、すなわち図４にお
けるθ2が０°であり、かつ先端面の幅（径）Ｔが２０
０μ程度の大きさであることが好ましい。
【００１７】以上のような方法によれば、バンプ１ｂの
高さを容易に調整することができる。また、本実施の形
態では、バンプが１つの場合について説明したが、本発
明はこれに限らず、図３に示すように、複数のバンプ１
ｂを形成した後に、その複数のバンプ１ｂをまとめてス
クラブするようにしてもよい。以上のようにすると、複
数のバンプの高さを容易にそろえることができる。従来
技術ではバンプの高さが±３０μｍ程度のばらつきが発
生していたが本発明により±１０μｍ以内に抑えること
ができるようになった。
高さを容易に調整することができる。また、本実施の形
態では、バンプが１つの場合について説明したが、本発
明はこれに限らず、図３に示すように、複数のバンプ１
ｂを形成した後に、その複数のバンプ１ｂをまとめてス
クラブするようにしてもよい。以上のようにすると、複
数のバンプの高さを容易にそろえることができる。従来
技術ではバンプの高さが±３０μｍ程度のばらつきが発
生していたが本発明により±１０μｍ以内に抑えること
ができるようになった。
【００１８】図１は、本実施の形態のバンプ形成方法に
よりバンプ１００，１０１を形成した窒化ガリウム系化
合物半導体素子の構成を示す断面図である。本窒化物半
導体発光素子は、透光性を有する基板１１を介して発光
した光を出力するいわゆる基板側発光タイプの発光素子
であって、図１に示すように、例えばサファイヤからな
る基板１１上に、例えば、ＳｉがドープされたＡｌＩｎ
ＧａＮからなるｎ型窒化ガリウム系半導体層１２、例え
ば、ＩｎＧａＮからなる発光層１０及び例えば、Ｍｇが
ドープされたＡｌＩｎＧａＮからなるｐ型窒化ガリウム
系半導体層１３が順に積層された半導体層構造を有し、
正負の電極が以下のように形成されて構成される。すな
わち、１つの側面（第１側面）から所定の幅にｐ型窒化
ガリウム系半導体層及び発光層が除去されて露出された
ｎ型窒化ガリウム系半導体層１２の上面にｎ側の負電極
１４が形成され、ｐ型窒化ガリウム系半導体層１３の上
面のほぼ全面にｐ側の第１正電極１５が形成される。そ
して、第１正電極１５上の負電極１４から離れた位置に
第２正電極１６が形成され、負電極１４上及び第２正電
極１６上の開口部を除き、各電極及び各半導体層を覆う
ように絶縁膜１７が形成される。そして、第２正電極１
６の上にバンプ１００が形成され、負電極１４上にバン
プ１０１が形成される。
よりバンプ１００，１０１を形成した窒化ガリウム系化
合物半導体素子の構成を示す断面図である。本窒化物半
導体発光素子は、透光性を有する基板１１を介して発光
した光を出力するいわゆる基板側発光タイプの発光素子
であって、図１に示すように、例えばサファイヤからな
る基板１１上に、例えば、ＳｉがドープされたＡｌＩｎ
ＧａＮからなるｎ型窒化ガリウム系半導体層１２、例え
ば、ＩｎＧａＮからなる発光層１０及び例えば、Ｍｇが
ドープされたＡｌＩｎＧａＮからなるｐ型窒化ガリウム
系半導体層１３が順に積層された半導体層構造を有し、
正負の電極が以下のように形成されて構成される。すな
わち、１つの側面（第１側面）から所定の幅にｐ型窒化
ガリウム系半導体層及び発光層が除去されて露出された
ｎ型窒化ガリウム系半導体層１２の上面にｎ側の負電極
１４が形成され、ｐ型窒化ガリウム系半導体層１３の上
面のほぼ全面にｐ側の第１正電極１５が形成される。そ
して、第１正電極１５上の負電極１４から離れた位置に
第２正電極１６が形成され、負電極１４上及び第２正電
極１６上の開口部を除き、各電極及び各半導体層を覆う
ように絶縁膜１７が形成される。そして、第２正電極１
６の上にバンプ１００が形成され、負電極１４上にバン
プ１０１が形成される。
【００１９】図１の窒化物半導体発光素子においては、
バンプ１００とバンプ１０１をそれぞれ形成した後、一
括して摺動することによりバンプ１００とバンプ１０１
の上に基板１１と平行な上面を形成しかつ、バンプ１０
０とバンプ１０１の高さをそろえている。このように構
成された図１の窒化物半導体発光素子は、バンプ１００
とバンプ１０１とが、基板１１に平行な同一面上に位置
する上面を有しているので、フリップチップボンディン
グをする時に、傾きなくかつ安定して保持することがで
き、実装工程時におけるチップの傾きを防止できる。
バンプ１００とバンプ１０１をそれぞれ形成した後、一
括して摺動することによりバンプ１００とバンプ１０１
の上に基板１１と平行な上面を形成しかつ、バンプ１０
０とバンプ１０１の高さをそろえている。このように構
成された図１の窒化物半導体発光素子は、バンプ１００
とバンプ１０１とが、基板１１に平行な同一面上に位置
する上面を有しているので、フリップチップボンディン
グをする時に、傾きなくかつ安定して保持することがで
き、実装工程時におけるチップの傾きを防止できる。
【００２０】また、本発明のバンプの形成方法によれ
ば、図１に示すように、ｐ側のバンプ１００を形成する
位置とｎ側のバンプ１０１を形成する位置との間に段差
がある場合(第２正電極の表面と負電極１４の表面との
間に段差がある場合)においても、バンプ１００，１０
１の高さを容易にそろえることができる。さらに、本実
施の形態の窒化物半導体発光素子は、バンプ１００とバ
ンプ１０１とが、基板１１に平行な同一面上に位置する
上面を有しているので、バンプが２つしかない図１の素
子においても、フリップチップボンディングをする時に
傾きなくかつ安定して保持することができ、実装工程時
におけるチップの傾きを防止できる。図６は、図１の正
面図、側面図、底面図を模式的に表したものである。図
７も本発明の１形態であって、図６と同様に実装時にチ
ップの傾きを防止することができる。すなわちバンプを
形成する位置は、半導体発光素子チップの電極面側の面
中心（図６（ｂ）や図７（ｂ）に示すように半導体発光
素子チップ全体をその電極面側から見ると略長方形にな
り、その長方形の中心のことをいう。）を通る直線上に
あり、かつ面中心からの距離が等しい電極面上であれば
よい。図８のように一方の電極上に２以上のバンプを形
成すると、より実装時の安定性が向上する。
ば、図１に示すように、ｐ側のバンプ１００を形成する
位置とｎ側のバンプ１０１を形成する位置との間に段差
がある場合(第２正電極の表面と負電極１４の表面との
間に段差がある場合)においても、バンプ１００，１０
１の高さを容易にそろえることができる。さらに、本実
施の形態の窒化物半導体発光素子は、バンプ１００とバ
ンプ１０１とが、基板１１に平行な同一面上に位置する
上面を有しているので、バンプが２つしかない図１の素
子においても、フリップチップボンディングをする時に
傾きなくかつ安定して保持することができ、実装工程時
におけるチップの傾きを防止できる。図６は、図１の正
面図、側面図、底面図を模式的に表したものである。図
７も本発明の１形態であって、図６と同様に実装時にチ
ップの傾きを防止することができる。すなわちバンプを
形成する位置は、半導体発光素子チップの電極面側の面
中心（図６（ｂ）や図７（ｂ）に示すように半導体発光
素子チップ全体をその電極面側から見ると略長方形にな
り、その長方形の中心のことをいう。）を通る直線上に
あり、かつ面中心からの距離が等しい電極面上であれば
よい。図８のように一方の電極上に２以上のバンプを形
成すると、より実装時の安定性が向上する。
【００２１】
【実施例】[実施例１]フルカラーディスプレーを作成す
るため半導体発光素子チップとして光の三原色としての
Ｒｅｄ、Ｂｌｕｅ、Ｇｒｅｅｎの半導体発光素子チップ
を用いる。キャピラリー２は図４におけるθが０°であ
り、かつ先端面の幅（径）Ｔが２００μｍのものでセラ
ミック製のものを使用する。図２（ａ）に示すように、
例えばＡｕからなるワイヤ１をキャピラリー２の細穴に
通し、ワイヤ１の先端をキャピラリー２の先端から突出
させ、そのワイヤ１の先端を放電端子（図示せず）との
間で放電させ、ワイヤ１の先端を溶融させてボール１ａ
を形成する。次に、図２（ｂ）に示すように、キャピラ
リー２を下降させてダイ３の所定の位置にボール１ａを
接触させて加圧することにより、バンプ１ｂを形成す
る。次に、図２（ｃ）に示すように、キャピラリー２を
引き上げた後、図２（ｄ）に示すように、キャピラリー
２をバンプ１ｂの上からずらすように下降させる。この
ように小さなループを形成しキャピラリーを下降させる
ことで、図２（ｅ）に示すように、バンプ１ｂとワイヤ
１とが切り離される。そして、図２（ｆ）に示すよう
に、キャピラリー２を、ダイ３の上面と平行に１回往復
運動させることにより、キャピラリー２の先端をバンプ
３の上を摺動（スクラブ）させる。尚、キャピラリーの
先端をダイ３の上面に摺動させる時の、キャピラリー２
の先端とダイ３の上面との間の距離は、形成すべきバン
プ１ｂの高さになるように設定する。このようにして、
図２（ｇ）及び図５に示すように、所定の高さとダイ３
上面と平行な平坦上面１ｐを有するバンプ１ｂが形成さ
れる。以上のような方法によれば、バンプ１ｂの高さを
容易に調整することができ、複数のバンプの高さを容易
にそろえることができる。図１の窒化物半導体発光素子
においては、バンプ１００とバンプ１０１をそれぞれ形
成した後、一括して摺動することによりバンプ１００と
バンプ１０１の上に基板１１と平行な上面を形成しか
つ、バンプ１００とバンプ１０１の高さは図１に示すよ
うに、ｐ側のバンプ１００を形成する位置とｎ側のバン
プ１０１を形成する位置との間に段差がある場合(第２
正電極の表面と負電極１４の表面との間に段差がある場
合)においても自動的に揃えることができる。このバン
プを実装された半導体発光素子チップをドットマトリッ
クス状に配線された基板（プリント基板、セラミック基
板、フレキシブル基板、シリコン等半導体ウエハー基板
など）の上に配置することによってフルカラーディスプ
レー表示部を構成する。本発明を用いることにより、半
導体発光素子チップを回路基板に傾くことなく、確実に
実装が可能になったため、指向性が向上する。また、本
発明により半導体発光素子チップのチップ間隔を従来よ
りも狭めることができ、フルカラーディスプレーとして
画素数が増え、高精細な表示になる（図９）。当然のこ
とではあるが一画素あたりのＲｅｄ，Ｂｌｕｅ，Ｇｒｅ
ｅｎの構成は任意に取ることができ、必要面輝度に応じ
てその割合を決定する。Ｒ：Ｂ：Ｇ＝１：１：１（＝
２：１：１，＝１：１：２）の割合で画素中の半導体発
光素子チップを構成する（図９（ｃ），（ｄ），
（ｅ））。
るため半導体発光素子チップとして光の三原色としての
Ｒｅｄ、Ｂｌｕｅ、Ｇｒｅｅｎの半導体発光素子チップ
を用いる。キャピラリー２は図４におけるθが０°であ
り、かつ先端面の幅（径）Ｔが２００μｍのものでセラ
ミック製のものを使用する。図２（ａ）に示すように、
例えばＡｕからなるワイヤ１をキャピラリー２の細穴に
通し、ワイヤ１の先端をキャピラリー２の先端から突出
させ、そのワイヤ１の先端を放電端子（図示せず）との
間で放電させ、ワイヤ１の先端を溶融させてボール１ａ
を形成する。次に、図２（ｂ）に示すように、キャピラ
リー２を下降させてダイ３の所定の位置にボール１ａを
接触させて加圧することにより、バンプ１ｂを形成す
る。次に、図２（ｃ）に示すように、キャピラリー２を
引き上げた後、図２（ｄ）に示すように、キャピラリー
２をバンプ１ｂの上からずらすように下降させる。この
ように小さなループを形成しキャピラリーを下降させる
ことで、図２（ｅ）に示すように、バンプ１ｂとワイヤ
１とが切り離される。そして、図２（ｆ）に示すよう
に、キャピラリー２を、ダイ３の上面と平行に１回往復
運動させることにより、キャピラリー２の先端をバンプ
３の上を摺動（スクラブ）させる。尚、キャピラリーの
先端をダイ３の上面に摺動させる時の、キャピラリー２
の先端とダイ３の上面との間の距離は、形成すべきバン
プ１ｂの高さになるように設定する。このようにして、
図２（ｇ）及び図５に示すように、所定の高さとダイ３
上面と平行な平坦上面１ｐを有するバンプ１ｂが形成さ
れる。以上のような方法によれば、バンプ１ｂの高さを
容易に調整することができ、複数のバンプの高さを容易
にそろえることができる。図１の窒化物半導体発光素子
においては、バンプ１００とバンプ１０１をそれぞれ形
成した後、一括して摺動することによりバンプ１００と
バンプ１０１の上に基板１１と平行な上面を形成しか
つ、バンプ１００とバンプ１０１の高さは図１に示すよ
うに、ｐ側のバンプ１００を形成する位置とｎ側のバン
プ１０１を形成する位置との間に段差がある場合(第２
正電極の表面と負電極１４の表面との間に段差がある場
合)においても自動的に揃えることができる。このバン
プを実装された半導体発光素子チップをドットマトリッ
クス状に配線された基板（プリント基板、セラミック基
板、フレキシブル基板、シリコン等半導体ウエハー基板
など）の上に配置することによってフルカラーディスプ
レー表示部を構成する。本発明を用いることにより、半
導体発光素子チップを回路基板に傾くことなく、確実に
実装が可能になったため、指向性が向上する。また、本
発明により半導体発光素子チップのチップ間隔を従来よ
りも狭めることができ、フルカラーディスプレーとして
画素数が増え、高精細な表示になる（図９）。当然のこ
とではあるが一画素あたりのＲｅｄ，Ｂｌｕｅ，Ｇｒｅ
ｅｎの構成は任意に取ることができ、必要面輝度に応じ
てその割合を決定する。Ｒ：Ｂ：Ｇ＝１：１：１（＝
２：１：１，＝１：１：２）の割合で画素中の半導体発
光素子チップを構成する（図９（ｃ），（ｄ），
（ｅ））。
【００２２】[実施例２]上記実施例１と同様に作成しバ
ンプを実装された半導体発光素子チップを用いて、アル
ファニューメリック表示部を構成するため回路基板（プ
リント基板、セラミック基板、フレキシブル基板、シリ
コン等半導体ウエハー基板など）に半導体発光素子チッ
プをセグメント状に配置する（図１０）。半導体発光素
子チップの色を一種類に統一すると単色表示が得られ、
半導体発光素子チップの色を複数使用すると多色表示が
得られる。従来のワイヤーボンディング方に比べて薄型
化が可能になり、ＩＣカードなどへの応用が可能にな
る。
ンプを実装された半導体発光素子チップを用いて、アル
ファニューメリック表示部を構成するため回路基板（プ
リント基板、セラミック基板、フレキシブル基板、シリ
コン等半導体ウエハー基板など）に半導体発光素子チッ
プをセグメント状に配置する（図１０）。半導体発光素
子チップの色を一種類に統一すると単色表示が得られ、
半導体発光素子チップの色を複数使用すると多色表示が
得られる。従来のワイヤーボンディング方に比べて薄型
化が可能になり、ＩＣカードなどへの応用が可能にな
る。
【００２３】
【発明の効果】以上詳細に説明したように、本発明に係
るバンプの形成方法は、キャピラリーの先端部分に形成
した金属ワイヤを溶融させてなるボールを電極面に固着
させた後に上記電極面に略平行に上記キャピラリーの先
端部分を上記ボール上で摺動させることにより該ボール
の高さを所定の高さに設定することを含むので、容易に
バンプの高さを設定することができる。これにより、フ
リップチップ実装するときにチップの傾きを防止するこ
とができる高さのそろったバンプの形成方法を提供する
ことができる。
るバンプの形成方法は、キャピラリーの先端部分に形成
した金属ワイヤを溶融させてなるボールを電極面に固着
させた後に上記電極面に略平行に上記キャピラリーの先
端部分を上記ボール上で摺動させることにより該ボール
の高さを所定の高さに設定することを含むので、容易に
バンプの高さを設定することができる。これにより、フ
リップチップ実装するときにチップの傾きを防止するこ
とができる高さのそろったバンプの形成方法を提供する
ことができる。
【００２４】また、本発明に係る半導体発光素子チップ
は、基板上に半導体層を備え、該半導体層上に正負１対
の電極が形成されてなる半導体発光素子チップにおい
て、上記電極上にそれぞれバンプを有しかつそのバンプ
の上面が上記電極と略平行な摺動面であるので、フリッ
プチップ実装するときに傾きなく実装することができ
る。
は、基板上に半導体層を備え、該半導体層上に正負１対
の電極が形成されてなる半導体発光素子チップにおい
て、上記電極上にそれぞれバンプを有しかつそのバンプ
の上面が上記電極と略平行な摺動面であるので、フリッ
プチップ実装するときに傾きなく実装することができ
る。
【図１】 本発明に係る実施の形態の窒化物半導体発光
素子チップの断面図である。
素子チップの断面図である。
【図２】 本実施の形態のバンプ形成方法の各工程を示
す図である。
す図である。
【図３】 本実施の形態の変形例の摺動（スクラブ）工
程を示す図である。
程を示す図である。
【図４】 キャピラリーの拡大断面図である。
【図５】 本実施の形態のバンプ形成方法により形成し
たバンプの顕微鏡写真である。
たバンプの顕微鏡写真である。
【図６】 本発明に係る実施の形態の窒化物半導体発光
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
【図７】 本発明に係る実施の形態の窒化物半導体発光
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
【図８】 本発明に係る実施の形態の窒化物半導体発光
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
素子チップの模式的な（ａ）側面図、（ｂ）正面図、
（ｃ）底面図である。
【図９】 本発明に係る実施の形態のフルカラーディス
プレイの模式的な（ａ）正面図、（ｂ）断面図、（ｃ）
１画素あたりの発光素子割合がＲ：Ｂ：Ｇ＝１：１：
２、（ｄ）１画素あたりの発光素子割合がＲ：Ｂ：Ｇ＝
２：１：１、（ｅ）１画素あたりの発光素子割合がＲ：
Ｂ：Ｇ＝１：１：１である。
プレイの模式的な（ａ）正面図、（ｂ）断面図、（ｃ）
１画素あたりの発光素子割合がＲ：Ｂ：Ｇ＝１：１：
２、（ｄ）１画素あたりの発光素子割合がＲ：Ｂ：Ｇ＝
２：１：１、（ｅ）１画素あたりの発光素子割合がＲ：
Ｂ：Ｇ＝１：１：１である。
【図１０】 本発明に係る実施の形態のセグメント状表
示部の模式的な（ａ）正面図、（ｂ）断面図である。
示部の模式的な（ａ）正面図、（ｂ）断面図である。
１…ワイヤ、 １ａ…ボール、 １ｂ，１００，１０１…バンプ、 １ｐ…平坦上面、 ２…キャピラリー、 ３…ダイ、 １０…発光層、 １１…基板、 １２…ｎ型窒化ガリウム系半導体層、 １３…ｐ型窒化ガリウム系半導体層、 １４…負電極、 １５…第１正電極、 １６…第２正電極、 ２００…半導体発光素子 ３００，４００…回路基板 ３０１，４０１…回路配線 ４０２…側壁
Claims (8)
- 【請求項１】 キャピラリーの先端部分において金属ワ
イヤの先端部を溶融させてボールを形成した後、半導体
発光素子チップの電極面に上記ボールを移動して上記電
極面に該ボールを固着させることにより上記電極面上に
バンプを形成する方法において、 上記電極面に上記ボールを固着させた後に上記電極面に
略平行に上記キャピラリーの先端部分を上記ボール上で
摺動させることにより該ボールの高さを所定の高さに設
定することを含むことを特徴とするバンプ形成方法。 - 【請求項２】 上記ボールは複数個あり、該複数のボー
ルを電極面に固着した後に、上記キャピラリーの先端部
分を上記複数のボール上に一括して摺動させる請求項１
記載のバンプ形成方法。 - 【請求項３】 基板上に半導体層を備え、該半導体層上
に正負１対の電極が形成されてなる半導体発光素子チッ
プにおいて、 上記電極上にそれぞれバンプを有しかつそのバンプの上
面が上記電極と略平行な摺動面である半導体発光素子チ
ップ。 - 【請求項４】 上記電極上に形成されるバンプの上面が
それぞれ基板面に対し略同一高さであることを特徴とす
る請求項３記載の半導体発光素子チップ。 - 【請求項５】 上記半導体発光素子チップの正負１対の
電極面上に１つずつ形成されるバンプは半導体発光素子
チップの電極面側の面中心を通る電極面上の直線上でか
つ面中心からの距離が等しい位置に形成されることを特
徴とする請求項３又は請求項４記載の半導体発光素子チ
ップ。 - 【請求項６】 上記半導体発光素子チップの一方の電極
上に２以上のバンプが形成されることを特徴とする請求
項３又は請求項４記載の半導体発光素子チップ。 - 【請求項７】 請求項３乃至請求項６記載の半導体発光
素子チップを複数個使用し、回路基板に実装することを
特徴とするディスプレイ。 - 【請求項８】 請求項３乃至請求項６記載の半導体発光
素子を複数個使用し、回路基板に直接実装することを特
徴とするセグメント状表示部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010238A JP2002118137A (ja) | 2000-07-31 | 2001-01-18 | 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230585 | 2000-07-31 | ||
| JP2000-230585 | 2000-07-31 | ||
| JP2001010238A JP2002118137A (ja) | 2000-07-31 | 2001-01-18 | 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118137A true JP2002118137A (ja) | 2002-04-19 |
Family
ID=26597010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010238A Pending JP2002118137A (ja) | 2000-07-31 | 2001-01-18 | 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002118137A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294782A (ja) * | 2005-04-08 | 2006-10-26 | Hitachi Ltd | 半導体光源装置 |
| WO2010035644A1 (ja) * | 2008-09-26 | 2010-04-01 | 三洋電機株式会社 | 半導体レーザ装置および表示装置 |
| JP2010226086A (ja) * | 2009-02-27 | 2010-10-07 | Toyoda Gosei Co Ltd | 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子 |
| WO2012026182A1 (ja) * | 2010-08-26 | 2012-03-01 | シャープ株式会社 | 半導体発光素子の実装方法 |
| JP2013131515A (ja) * | 2011-12-20 | 2013-07-04 | Nichia Chem Ind Ltd | 窒化物半導体発光素子およびその製造方法 |
| JP2016115729A (ja) * | 2014-12-11 | 2016-06-23 | 日亜化学工業株式会社 | 発光装置の製造法 |
| JP2018110253A (ja) * | 2018-02-19 | 2018-07-12 | アルパッド株式会社 | 発光ユニット及び半導体発光装置 |
| JP2019220502A (ja) * | 2018-06-15 | 2019-12-26 | 東芝ホクト電子株式会社 | 発光モジュールおよび発光モジュールの製造方法 |
| EP3660989A1 (en) * | 2014-12-26 | 2020-06-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| US11183615B2 (en) | 2018-02-01 | 2021-11-23 | Nuvoton Technology Corporation Japan | Semiconductor device |
| US11404607B2 (en) | 2019-05-28 | 2022-08-02 | Samsung Electronics Co.. Ltd. | Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus |
-
2001
- 2001-01-18 JP JP2001010238A patent/JP2002118137A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294782A (ja) * | 2005-04-08 | 2006-10-26 | Hitachi Ltd | 半導体光源装置 |
| WO2010035644A1 (ja) * | 2008-09-26 | 2010-04-01 | 三洋電機株式会社 | 半導体レーザ装置および表示装置 |
| US8609444B2 (en) | 2009-02-27 | 2013-12-17 | Toyoda Gosei Co., Ltd. | Manufacturing method of mounting part of semiconductor light emitting element, manufacturing method of light emitting device, and semiconductor light emitting element |
| JP2010226086A (ja) * | 2009-02-27 | 2010-10-07 | Toyoda Gosei Co Ltd | 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子 |
| US9048407B2 (en) | 2010-08-26 | 2015-06-02 | Sharp Kabushiki Kaisha | Mounting method for semiconductor light emitter using resist with openings of different sizes |
| JP2012049296A (ja) * | 2010-08-26 | 2012-03-08 | Sharp Corp | 半導体発光素子の実装方法 |
| WO2012026182A1 (ja) * | 2010-08-26 | 2012-03-01 | シャープ株式会社 | 半導体発光素子の実装方法 |
| CN102918664A (zh) * | 2010-08-26 | 2013-02-06 | 夏普株式会社 | 半导体发光元件的组装方法 |
| JP2013131515A (ja) * | 2011-12-20 | 2013-07-04 | Nichia Chem Ind Ltd | 窒化物半導体発光素子およびその製造方法 |
| JP2016115729A (ja) * | 2014-12-11 | 2016-06-23 | 日亜化学工業株式会社 | 発光装置の製造法 |
| EP3660989A1 (en) * | 2014-12-26 | 2020-06-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| US11417805B2 (en) | 2018-02-01 | 2022-08-16 | Nuvoton Technology Corporation Japan | Semiconductor device |
| US11183615B2 (en) | 2018-02-01 | 2021-11-23 | Nuvoton Technology Corporation Japan | Semiconductor device |
| US11742461B2 (en) | 2018-02-01 | 2023-08-29 | Nuvoton Technology Corporation Japan | Semiconductor device |
| JP2018110253A (ja) * | 2018-02-19 | 2018-07-12 | アルパッド株式会社 | 発光ユニット及び半導体発光装置 |
| JP2019220502A (ja) * | 2018-06-15 | 2019-12-26 | 東芝ホクト電子株式会社 | 発光モジュールおよび発光モジュールの製造方法 |
| JP7273280B2 (ja) | 2018-06-15 | 2023-05-15 | 日亜化学工業株式会社 | 発光モジュールおよび発光モジュールの製造方法 |
| US11404607B2 (en) | 2019-05-28 | 2022-08-02 | Samsung Electronics Co.. Ltd. | Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271426B2 (en) | Semiconductor light emitting device on insulating substrate and its manufacture method | |
| US7192797B2 (en) | Light emitting device and manufacture method thereof | |
| US8324632B2 (en) | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device | |
| JP3820408B2 (ja) | 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法 | |
| US20200381587A1 (en) | Glass wiring substrate, method of producing the same, part-mounted glass wiring substrate, method of producing the same, and display apparatus substrate | |
| US8735934B2 (en) | Semiconductor light-emitting apparatus and method of fabricating the same | |
| JP3906653B2 (ja) | 画像表示装置及びその製造方法 | |
| JP3329716B2 (ja) | チップタイプｌｅｄ | |
| JP2007157805A (ja) | Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法 | |
| JP2002118137A (ja) | 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 | |
| JP2001223391A (ja) | 発光ダイオードの形成方法 | |
| JP3685633B2 (ja) | チップ型発光素子およびその製造方法 | |
| JP2005123657A (ja) | チップ型発光素子およびその製造方法 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP4630629B2 (ja) | 発光装置の製造方法 | |
| JP4817820B2 (ja) | Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法 | |
| JP2006279080A (ja) | 発光素子ウエハの固定方法 | |
| JP4443397B2 (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JP2008263246A (ja) | 発光装置 | |
| JP2007306035A (ja) | 発光素子の製造方法 | |
| JP2001127348A (ja) | 発光ダイオードチップとそのバンプ形成方法 | |
| US20220069184A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2005158932A (ja) | 半導体発光装置およびその製造方法 | |
| KR20220128746A (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |