JP4817820B2 - Ledパッケージ、発光装置及びledパッケージの製造方法 - Google Patents

Ledパッケージ、発光装置及びledパッケージの製造方法 Download PDF

Info

Publication number
JP4817820B2
JP4817820B2 JP2005347442A JP2005347442A JP4817820B2 JP 4817820 B2 JP4817820 B2 JP 4817820B2 JP 2005347442 A JP2005347442 A JP 2005347442A JP 2005347442 A JP2005347442 A JP 2005347442A JP 4817820 B2 JP4817820 B2 JP 4817820B2
Authority
JP
Japan
Prior art keywords
horn
led package
inclined side
led
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005347442A
Other languages
English (en)
Other versions
JP2007157804A (ja
Inventor
喜昭 安田
喜郎 佐藤
吉博 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2005347442A priority Critical patent/JP4817820B2/ja
Publication of JP2007157804A publication Critical patent/JP2007157804A/ja
Application granted granted Critical
Publication of JP4817820B2 publication Critical patent/JP4817820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body

Description

本発明は、LEDパッケージ、発光装置及びLEDパッケージの製造方法に関し、特にシリコン基板に形成されたホーンにLEDチップを実装するLEDパッケージ、発光装置及びLEDパッケージの製造方法に関する。
近年、LEDパッケージとして、例えば下記の特許文献1に開示の構成を有するものが知られている。特許文献1では、シリコン基板を異方性エッチングして(100)底面と(111)傾斜側面とを有するホーンと呼ばれる窪みを形成し、ホーン底面に青色LEDチップを配置する。ホーン斜面には反射膜を形成し、外部光取り出し効率を向上させている。
特開2004−356213号公報
特許文献1によるLEDパッケージでは、ホーン斜面の面と面との境界に稜線が存在し、発光の際、稜線の影が生じるという問題があった。
本発明の目的は、稜線の影を無くし、配光特性を向上させたLEDパッケージ及びLEDパッケージ製造方法を提供することである。
本発明の一観点によれば、表面が(100)面のシリコン基板に対して面方位に依存する異方性エッチングを施して、(100)面を底面とし、4つの(111)面を傾斜側面とするホーンを形成する工程と、前記底面、及び前記傾斜側面の前記底面近傍にマスクを形成して、前記ホーンの傾斜側面等方性エッチングを施して、前記傾斜側面の隣接する面と面との境界に丸みを持たせる工程と、前記ホーン底面上にLEDチップを実装する工程とを含むLEDパッケージの製造方法が提供される。
本発明の他の観点によれば、凹凸の差が±10nm以下の(100)面の底面と、4つの(111)面の傾斜側面からなるホーンとを有し、前記4つの(111)面の隣接する面と面との境界に等方性エッチングにより形成された丸みを有するシリコン基板と、前記ホーン底面上に実装されたLEDチップとを含むLEDパッケージが提供される。
ホーン内に実装されたLEDチップに外部電源から電圧が印加され、LEDが発光し、ホーン外部に光が取り出される。従来はホーンの傾斜側面の面と面の境界に存在する稜線由来のダークラインが見られたが、本願ではホーンの角部を丸めることにより稜線を無くし、ダークラインのない発光を得ることができる。
図1、図2を参照して、本願の第1の実施例によるLEDパッケージの製造方法について説明する。
図1に、LEDパッケージの製造工程の一部を示す。LEDチップを実装するための基体として、厚さ525μmの単結晶シリコン基板11を用いる。単結晶シリコン基板11の表面は光学研磨処理によって平坦化されている。
まず、図1(A)に示すように、(100)面のシリコン基板11の表面に例えば拡散炉を用いた熱酸化により厚さ500nmの酸化シリコン膜21を形成する。
次に、図1(B)に示すように、フォトリソグラフィー技術によって酸化シリコン膜21上に[110]方向の辺を有する矩形のレジストパターン22を形成し、その後バッファードフッ酸(BHF)によって酸化シリコン膜21を部分的にエッチング除去し、開口Hが設けられた酸化シリコン膜のパターン21aを形成する。
その後、図1(C−1)に示すように、レジストパターン22を除去し、酸化シリコン膜パターン21aをマスクにして、シリコン基板11に対して例えば25%水酸化テトラメチルアンモニウム(以下TMAH)溶液により異方性エッチングを施す。本実施例ではシリコン基板11の表面は(100)面であり、異方性エッチングを施すことにより、シリコン基板11中にホーン11aが形成される。ホーン11aは、垂直断面が台形で、水平断面が四角形となる。すなわち、(100)面である底面と、4つの(111)面である傾斜側面からなる。(111)面である傾斜側面は、(100)面である底面に対して54.7°の傾斜角を取ることになる。
この時点で、ホーン11aには、図1(C−2)の平面図に示すように、4つの傾斜側面の面と面の境界において稜線が存在する。
次に、図1(D)に示すように、一旦酸化シリコン膜21及び酸化シリコン膜パターン21aを除去し、再び熱酸化によりシリコン基板11の表面全体に酸化シリコン膜23を形成する。
その後、図1(E)に示すように、(100)面にレジストパターン24を形成する。レジストパターン24の形成は、まず、ホーンのように段差が数百μmある立体形状においても、通常のフォトリソグラフィプロセスとほぼ同様の均一な厚みのレジストを塗布できるレジストスプレーコーティングによって一旦酸化シリコン膜23の上全体にレジストを塗布する。そして、マスクアライナにてパターン露光し、現像処理によってホーン傾斜側面のレジストを除去することによって形成される。
次に、バッファードフッ酸(以下BHF)溶液を用いて上にレジストパターン24が形成されてない部分の酸化シリコン膜23bを除去する。そして、レジストパターン24をリムーバー液により除去すると、図1(F)に示すように、シリコン基板11の(100)面に、酸化シリコン膜23aのハードマスクが残る。なお、この後行う等方性エッチングのオーバエッチを考慮して底面近傍の傾斜側面に酸化シリコン膜を残し、傾斜側面近傍の上面の酸化シリコン膜は除去しておく。
次に、フッ硝酸溶液を用いてホーン11aの傾斜側面を等方性エッチングすると、図1(G−1)に示すようにホーン11aの角部が丸め込まれ、結果として図1(G−2)の平面図に示すように面と面との境界の稜線がないホーン11bが形成される。
なお、等方性エッチングの際、酸化シリコン膜をハードマスクとして用いたが、レジスト膜をマスクとして用いてもよい。
図2に、ホーン11bにLEDチップを実装する工程を示す。図2(A)に示すように、一旦、全ての酸化シリコン膜を除去した後、再び熱酸化によりシリコン基板11の表面に酸化シリコン膜24を形成する。
次に、図2(B)に示すように、シリコン基板11の表面上の酸化シリコン膜24の上に、スパッタ法等の成膜法よってTi、Cu、Ni、Pt等かならなるバリア層25を成膜する。
続いて、バリア層25の上に、Ag、Au、Al等の反射膜を成膜する。さらに、ストライプ状のスリットを有するレジストパターン27を反射膜の上に成膜する。このレジストパターン27をマスクとして金属層であるバリア層25と反射膜の選択エッチングを行うことにより、図2(C)に示すように、パターニングされたバリア層25a、25b及び反射膜兼電極26a、26bが形成される。
なお、パターンニングの手法として、酸化シリコン膜24の上に、レジストパターンを形成しておき、その上にバリア層、反射膜を成膜し、最後にレジストの上に積層されたバリア層、反射膜をレジストパターン共に除去してバリア層、反射膜のパターンニングを行う「リフトオフ」という手法を用いてもよい。
次に、図2(D)に示すように、ホーンの底面上に画定された反射膜兼電極26aのチップ実装部26cに、LEDチップ31の下部電極をダイボンドする。LEDチップ31は、赤(R)、緑(G)又は青(B)の発光色を有する単色LEDである。例えば、赤色の場合、半導体層にアルミガリウム砒素(AlGaAs)を用いる。緑色の場合はガリウムリン(GaP)、青色の場合はガリウムナイトライド(GaN)等が用いられる。その構成は、赤色の場合、例えば、図3に示すように、ガリウム砒素(GaAs)基板31bに半導体層31c(p型半導体層31d、発光層31e、n型半導体層31fの順に積層)を積層し、最下部と最上部に金属電極31a、31gを設けている。緑色の場合は、例えば基板にGaP等を用い、赤色の場合と同じように、GaP基板の上に半導体層を積層し、最下部と最上部に金属電極を設ける。青色の場合は、例えば特願2005−167319号公報中の図1および段落[0017]〜[0023]に記載の構成からなっている。そのような構成のLEDチップ31の下部電極をダイボンディングすると、Au−Sn共晶結合により、反射膜兼電極26aとLEDチップ31は電気的機械的に接合される。
さらに、LEDチップ31の上部電極と反射膜兼電極26bの接続部26dとをAu等のボンディングワイヤ31wでワイヤボンディングして電気的に接合する。反射膜兼電極26a、26bはホーン11b底部から傾斜側面を介してシリコン基板11表面まで延びている。
次に、図2(E−1)に示すように、ホーン11b内部を透明樹脂40でモールドする。こうして、LEDパッケージが完成する。上から見ると図2(E−2)のようになる。また、樹脂が硬化する前に、予め用意したホーン開口部に内包する大きさの光学レンズをホーン上部に配置することにより、光学レンズつきのLEDパッケージを作成することもできる。
完成したLEDパッケージに給電して発せられる光の配光パターンを評価すると、ホーン11bは角が丸められて稜線がないため、稜線に由来するダークラインは観測されず、配光特性が従来よりも均一に近付く。
また、等方性エッチングの際ホーン底面に酸化シリコン膜23aを設けて底面を保護することによって底面の凹凸の差が±10nm以下のフラットな状態に保持し、Au−Sn共晶結合を十分な接合強度で実施することができる。酸化シリコン膜21がない場合、底面の凹凸の差は±数μm以上になり、Au−Sn共晶結合の信頼性が著しく低下する。
第2の実施例について説明する。第1の実施例の等方性エッチングプロセスにおいて液相エッチングを施す代わりに、SFガスをエッチャントとして用いるプラズマエッチングあるいは反応性イオンエッチングなどの等方性ドライエッチングを行う。第1の実施例と同様に、等方性エッチングのマスクとしては、酸化シリコン膜の他にレジスト膜も使用できる。
その効果として、第1の実施例と同様に、ホーンの面と面の境界に丸みをもたせることができるとともに、ホーン表面をミクロレベルに荒らして拡散反射面を同時に形成することが可能である。
したがって、発光の際、ホーンの稜線由来のダークラインのない配光特性を持ったLEDパッケージを得ることができる。
図4、図5を参照して、LEDパッケージの他の構成例について説明する。
第1または第2の実施例において、RGB3種の発光色を持ったLEDチップを実装するLEDパッケージの形態がある。ホーンを第1または第2の実施例と同様に形成し、反射膜兼電極を3つのLEDチップが実装されるようにパターニングする形態である。
3種のLEDチップ32a、32b、32cの配列方法として、図4(A)に示すように、反射膜兼電極を27a〜27dのように4つに分割し、27a、27b、27cの底部にLEDチップ32a、32b、32cを一つずつマウントし、直列接続となるように実装する方法がある。すなわち、LEDチップ32a、32b、32cの下部電極を反射膜兼電極27a、27b、27cの底部にそれぞれダイボンディングし、電気的機械的に接合する。次に、LEDチップ32a、32b、32cの上部電極を反射膜兼電極27b、27c、27dの底部にそれぞれワイヤボンディングして電気的に接続する。反射膜兼電極27aと27dを外部電源に接続し、LEDチップ32a、32b、32cに順バイアスが印加されるように回路を形成する。第1または第2の実施例と同様に、LEDチップが実装されたホーンに樹脂をモールドしてLEDパッケージが完成する。
3つのLEDチップ32a、32b、32cに同時に給電することにより、RGB発光の混色としての白色発光が得られる。波長変換材料による吸収や散乱のロスが少ない、高外部光取り出し効率の白色LED発光装置を供給することができる。
3種のLEDチップの他の配列方法として、図4(B)に示すように、4つに分割した反射膜兼電極28a〜28dのうち一つの反射膜兼電極28aをアースに接続した上で、ホーン底面上の反射膜兼電極28aにLEDチップ33a、33b、33cを3つ配置し、LEDチップ33a、33b、33cのそれぞれの底面にある電極と反射膜兼電極28aとをダイボンド等で機械的電気的に接続する。
3つのLEDチップ33a、33b、33cのそれぞれの上部にある電極を反射膜兼電極28b、28c、28dにワイヤボンディングにより接続する。第1または第2の実施例と同様に、LEDチップが実装されたホーンに樹脂をモールドしてLEDパッケージが完成する。
反射膜兼電極28b、28c、28dにはそれぞれ、V、V、Vの電圧が印加されており、動作電圧の違う3つのLEDチップ33a、33b、33cに対してそれぞれに給電することができる。このようなLEDチップの実装形態でも、波長変換材料による吸収や散乱のロスが少ない、RGB発光の混色としての高外部光取り出し効率の白色発光が得られる。また、RGB各々に独立に電圧を印加できることから、これらのLEDの組み合わせによって種々の発光色の選択発光が可能である。
図5に、LEDチップの他の実装例を表した断面図を示す。第1、第2の実施例と同様の構成の部分には同一の符号を付し、説明は省略する。サファイア等の絶縁性基板上にGaN系LEDを形成した場合等にはLEDチップの底面に一方の電極を形成することは容易ではない。そこで、図5(A)に示すように、シリコン基板11のホーン11bの底面上に、LEDチップ34をマウントする。LEDチップ34は、基板34a上に、n型半導体層34b、発光層34c、p型半導体層34dが順次積層されてなるGaN系半導体を構成要素に備え、さらにp層34d表面にp型電極34fを有すると共に、p型半導体層34d側からn型半導体層34bの一部が露出するように露出面が形成されており、該露出面にn型電極35eを有している。
このLEDチップ34は、n型半導体層34bと酸化シリコン膜24で覆われたシリコン基板11との間に基板34aが介在するようにシリコン基板11に固着されている。さらに、ホーン11bの傾斜側面からシリコン基板11の上面にかけて形成された反射膜兼電極26a、26bとp型電極34f、n型電極34eがそれぞれボンディングワイヤ34wによって電気的に接続されている。なお、ワイヤボンディングの箇所はホーン11bの傾斜側面であっても良い。
図5(B)に、LEDチップのさらに他の実装例を表した断面図を示す。図5(A)に示した実装例と同様、第1、第2の実施例と同じ構成の部分には同一の符号を付し、説明を省略する。図5(B)に示したLEDパッケージは、ホーン11bの底面上で、反射膜兼電極26a、26bが互いに間隔をあけて突き合わせられたチップ実装部26c、26eを備えるように形成されている。これらのチップ実装部部26c、26eの上に、所謂フリップチップタイプのLEDチップ35が、その下面の両側縁に設けられた電極部を載置するようにマウントされ、電気的に接続される。
図5に示したようなLEDパッケージにおいても、第1及び第2の実施例と同様の効果を得ることができる。
上述のように、(100)底面と4つの(111)傾斜側面からなるホーンを有したシリコン基板11の(111)面に等方性エッチングを施してホーン角部を丸めることにより、ホーンの稜線を無くし、ダークラインのない発光を得ることができる。
このような方法で作製したLEDパッケージは、種々の発光装置として用いることができ、例えば図6のように使用できる。LED発光体51に作製したLEDパッケージが使用され、スイッチ52でLEDパッケージへの給電を制御する。柄53を持ってLED発光体51を所望の方向に向けることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。
例えば、ホーン11aを形成するための異方性エッチングのエッチャントに水酸化カリウム溶液等を用いてもよい。
また、LEDパッケージの形態として、図7に示すように、反射膜兼電極26a、26bがシリコン基板裏面まで延長していても良い。この延長された反射膜兼電極26a、26bが電極パッドとなり、電子回路等に実装される。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
(A)〜(G−2)は、シリコン基板に稜線のないホーンを形成する製造工程を示す断面図及び平面図である。 (A)〜(E−2)は、稜線のないホーンが形成された単結晶シリコン基板にLEDチップを実装したLEDパッケージの製造工程を示す断面図及び平面図である。 LEDチップの構成例を示した断面図である。 (A)、(B)は、3種のLEDを実装したLEDパッケージの例を示した平面図である。 (A)、(B)は、LEDチップの他の実装例を表した断面図である。 本願の実施例により作製したLEDパッケージを用いた発光装置である。 LEDパッケージの構成例を示した断面図である。
符号の説明
11 シリコン基板
11a、11b ホーン
21、21a、23、23a、23b、24 酸化シリコン膜
22、24、27 レジストパターン
25、25a、25b バリア層
26 反射膜
26a、26b、27a、27b、27c、27d、28a、28b、28c、28d 反射膜兼電極
26c、26e チップ実装部
26d 接続部
31、32a、32b、32c、33a、33b、33c、34、35 LEDチップ
31a、31g 金属電極
31b、34a 基板
31c 半導体層
31d、34d p型半導体層
31e、34c 発光層
31f、34b n型半導体層
31w、34w ボンディングワイヤ
34e n型電極
34f p型電極
40 透明樹脂
51 LED発光体
52 スイッチ
53 柄

Claims (9)

  1. (a)表面が(100)面のシリコン基板に対して面方位に依存する異方性エッチングを施して、(100)面を底面とし、4つの(111)面を傾斜側面とするホーンを形成する工程と、
    (b)前記底面、及び前記傾斜側面の前記底面近傍にマスクを形成して、前記ホーンの傾斜側面等方性エッチングを施して、前記傾斜側面の隣接する面と面との境界に丸みを持たせる工程と、
    (c)前記ホーン底面上にLEDチップを実装する工程と
    を含むLEDパッケージの製造方法。
  2. 前記工程(b)は、
    (b−1)前記ホーンを含むシリコン基板の表面に酸化膜を形成する工程と、
    (b−2)前記酸化膜が形成された前記底面及び前記底面近傍の前記傾斜面上にレジストパターンを形成する工程と、
    (b−3)バッファードフッ酸溶液により該ホーンの傾斜側面の前記底面近傍以外の酸化膜を除去し、該ホーンを含むシリコン基板の(100)面に酸化膜を残す工程と、
    (b−4)前記底面及び前記底面近傍の前記傾斜面に残された酸化膜をマスクとし、前記ホーンの前記傾斜側面に等方性エッチングを施して該ホーン内の前記傾斜側面の隣接する面と面との境界に丸みを持たせる工程と
    を含む請求項1に記載のLEDパッケージの製造方法。
  3. 前記工程(b)は、前記ホーンの前記傾斜側面へ等方性ドライエッチングを施して、前記傾斜側面の隣接する面と面との境界に丸みを持たせるとともに、前記傾斜側面をミクロレベルに荒らして拡散反射面を形成する請求項1又は2に記載のLEDパッケージの製造方法。
  4. 前記工程(c)は、前記LEDチップを、前記底面上にAuSn共晶接合により実装する請求項1から3のいずれか1項に記載のLEDパッケージの製造方法。
  5. 前記工程(c)のあとに、前記ホーン内に樹脂材料を充填して樹脂モールドを形成する工程を含む請求項1からのいずれか1項に記載のLEDパッケージの製造方法。
  6. 凹凸の差が±10nm以下の(100)面の底面と、4つの(111)面の傾斜側面からなるホーンとを有し、
    前記4つの(111)面の隣接する面と面との境界に等方性エッチングにより形成された丸みを有するシリコン基板と、
    前記ホーン底面上に実装されたLEDチップと
    を含むLEDパッケージ。
  7. 前記底面と前記傾斜側面とを含むホーン内面に形成される絶縁膜と、
    前記絶縁膜上に形成され、反射膜を兼ねた少なくとも2つの領域に分割された電極と、
    前記電極の少なくとも1つの上に一方の端子を電気的機械的に接続され、さらに該電極とは別の電極に他方の端子を接続されたLEDチップと
    を含む請求項に記載のLEDパッケージ。
  8. 前記LEDチップは、前記底面上にAuSn共晶接合により実装されている請求項6又は7に記載のLEDパッケージ。
  9. 請求項から8のいずれか1項に記載のLEDパッケージを用いた発光装置。
JP2005347442A 2005-12-01 2005-12-01 Ledパッケージ、発光装置及びledパッケージの製造方法 Expired - Fee Related JP4817820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005347442A JP4817820B2 (ja) 2005-12-01 2005-12-01 Ledパッケージ、発光装置及びledパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005347442A JP4817820B2 (ja) 2005-12-01 2005-12-01 Ledパッケージ、発光装置及びledパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2007157804A JP2007157804A (ja) 2007-06-21
JP4817820B2 true JP4817820B2 (ja) 2011-11-16

Family

ID=38241822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347442A Expired - Fee Related JP4817820B2 (ja) 2005-12-01 2005-12-01 Ledパッケージ、発光装置及びledパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4817820B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
TW201020643A (en) * 2008-11-25 2010-06-01 Chi Mei Lighting Tech Corp Side view type light-emitting diode package structure, and manufacturing method and application thereof
JP2013141122A (ja) * 2012-01-04 2013-07-18 Nippon Telegr & Teleph Corp <Ntt> 故障切り分け手順生成装置、故障切り分け手順生成方法、および故障切り分け手順生成プログラム
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168235A (ja) * 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JP2003158301A (ja) * 2001-11-22 2003-05-30 Citizen Electronics Co Ltd 発光ダイオード
JP4231391B2 (ja) * 2003-11-19 2009-02-25 パナソニック株式会社 半導体装置用リードフレームとそれを用いた面発光装置
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Led及びその製造方法

Also Published As

Publication number Publication date
JP2007157804A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP2007157805A (ja) Ledパッケージ、発光装置及びledパッケージの製造方法
KR102239715B1 (ko) 마이크로 발광 다이오드 소자 및 그 제조방법
KR101378406B1 (ko) (111)면이 있는 혼 및 컨택트 에지를 갖는 실리콘 led패키지
US10134954B2 (en) Light emitting element having protective layer
TWI663749B (zh) 發光裝置及其製作方法
JP5313256B2 (ja) 基板リフトオフに関する強固なled構造
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR101193740B1 (ko) 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
JP4529319B2 (ja) 半導体チップとその製造方法
TWI413273B (zh) 封裝積體薄膜發光二極體
US7843074B2 (en) Underfill for light emitting device
US8174027B2 (en) Semiconductor light emitting device and method for manufacturing same
CN114334923A (zh) 显示屏、Micro-LED显示基板及其制备方法
JP2008140873A (ja) フリップチップ実装されたiii−v族半導体素子およびその製造方法
JP4817820B2 (ja) Ledパッケージ、発光装置及びledパッケージの製造方法
JP2007335462A (ja) 半導体複合素子およびその製造方法
JPH10223930A (ja) 半導体発光素子
JP2002118137A (ja) 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
JP2006128457A (ja) 発光素子および発光装置
KR20090033971A (ko) 발광 다이오드 패키지 및 그 제조방법
CN207977346U (zh) 一种led器件及照明装置
KR102471801B1 (ko) 반도체 발광소자
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees