JP4817820B2 - Ledパッケージ、発光装置及びledパッケージの製造方法 - Google Patents
Ledパッケージ、発光装置及びledパッケージの製造方法 Download PDFInfo
- Publication number
- JP4817820B2 JP4817820B2 JP2005347442A JP2005347442A JP4817820B2 JP 4817820 B2 JP4817820 B2 JP 4817820B2 JP 2005347442 A JP2005347442 A JP 2005347442A JP 2005347442 A JP2005347442 A JP 2005347442A JP 4817820 B2 JP4817820 B2 JP 4817820B2
- Authority
- JP
- Japan
- Prior art keywords
- horn
- led package
- inclined side
- led
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Description
11a、11b ホーン
21、21a、23、23a、23b、24 酸化シリコン膜
22、24、27 レジストパターン
25、25a、25b バリア層
26 反射膜
26a、26b、27a、27b、27c、27d、28a、28b、28c、28d 反射膜兼電極
26c、26e チップ実装部
26d 接続部
31、32a、32b、32c、33a、33b、33c、34、35 LEDチップ
31a、31g 金属電極
31b、34a 基板
31c 半導体層
31d、34d p型半導体層
31e、34c 発光層
31f、34b n型半導体層
31w、34w ボンディングワイヤ
34e n型電極
34f p型電極
40 透明樹脂
51 LED発光体
52 スイッチ
53 柄
Claims (9)
- (a)表面が(100)面のシリコン基板に対して面方位に依存する異方性エッチングを施して、(100)面を底面とし、4つの(111)面を傾斜側面とするホーンを形成する工程と、
(b)前記底面、及び前記傾斜側面の前記底面近傍にマスクを形成して、前記ホーンの傾斜側面に等方性エッチングを施して、前記傾斜側面の隣接する面と面との境界に丸みを持たせる工程と、
(c)前記ホーン底面上にLEDチップを実装する工程と
を含むLEDパッケージの製造方法。 - 前記工程(b)は、
(b−1)前記ホーンを含むシリコン基板の表面に酸化膜を形成する工程と、
(b−2)前記酸化膜が形成された前記底面及び前記底面近傍の前記傾斜面上にレジストパターンを形成する工程と、
(b−3)バッファードフッ酸溶液により該ホーンの傾斜側面の前記底面近傍以外の酸化膜を除去し、該ホーンを含むシリコン基板の(100)面に酸化膜を残す工程と、
(b−4)前記底面及び前記底面近傍の前記傾斜面に残された酸化膜をマスクとし、前記ホーンの前記傾斜側面に等方性エッチングを施して該ホーン内の前記傾斜側面の隣接する面と面との境界に丸みを持たせる工程と
を含む請求項1に記載のLEDパッケージの製造方法。 - 前記工程(b)は、前記ホーンの前記傾斜側面へ等方性ドライエッチングを施して、前記傾斜側面の隣接する面と面との境界に丸みを持たせるとともに、前記傾斜側面をミクロレベルに荒らして拡散反射面を形成する請求項1又は2に記載のLEDパッケージの製造方法。
- 前記工程(c)は、前記LEDチップを、前記底面上にAuSn共晶接合により実装する請求項1から3のいずれか1項に記載のLEDパッケージの製造方法。
- 前記工程(c)のあとに、前記ホーン内に樹脂材料を充填して樹脂モールドを形成する工程を含む請求項1から4のいずれか1項に記載のLEDパッケージの製造方法。
- 凹凸の差が±10nm以下の(100)面の底面と、4つの(111)面の傾斜側面からなるホーンとを有し、
前記4つの(111)面の隣接する面と面との境界に等方性エッチングにより形成された丸みを有するシリコン基板と、
前記ホーン底面上に実装されたLEDチップと
を含むLEDパッケージ。 - 前記底面と前記傾斜側面とを含むホーン内面に形成される絶縁膜と、
前記絶縁膜上に形成され、反射膜を兼ねた少なくとも2つの領域に分割された電極と、
前記電極の少なくとも1つの上に一方の端子を電気的機械的に接続され、さらに該電極とは別の電極に他方の端子を接続されたLEDチップと
を含む請求項6に記載のLEDパッケージ。 - 前記LEDチップは、前記底面上にAuSn共晶接合により実装されている請求項6又は7に記載のLEDパッケージ。
- 請求項6から8のいずれか1項に記載のLEDパッケージを用いた発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347442A JP4817820B2 (ja) | 2005-12-01 | 2005-12-01 | Ledパッケージ、発光装置及びledパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347442A JP4817820B2 (ja) | 2005-12-01 | 2005-12-01 | Ledパッケージ、発光装置及びledパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007157804A JP2007157804A (ja) | 2007-06-21 |
JP4817820B2 true JP4817820B2 (ja) | 2011-11-16 |
Family
ID=38241822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005347442A Expired - Fee Related JP4817820B2 (ja) | 2005-12-01 | 2005-12-01 | Ledパッケージ、発光装置及びledパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4817820B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101283282B1 (ko) * | 2007-07-25 | 2013-07-11 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
TW201020643A (en) * | 2008-11-25 | 2010-06-01 | Chi Mei Lighting Tech Corp | Side view type light-emitting diode package structure, and manufacturing method and application thereof |
JP2013141122A (ja) * | 2012-01-04 | 2013-07-18 | Nippon Telegr & Teleph Corp <Ntt> | 故障切り分け手順生成装置、故障切り分け手順生成方法、および故障切り分け手順生成プログラム |
CN109795977A (zh) * | 2017-11-16 | 2019-05-24 | 上海新微技术研发中心有限公司 | 一种在薄膜中形成斜面的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168235A (ja) * | 1997-12-05 | 1999-06-22 | Toyoda Gosei Co Ltd | 発光ダイオード |
JP2003158301A (ja) * | 2001-11-22 | 2003-05-30 | Citizen Electronics Co Ltd | 発光ダイオード |
JP4231391B2 (ja) * | 2003-11-19 | 2009-02-25 | パナソニック株式会社 | 半導体装置用リードフレームとそれを用いた面発光装置 |
JP4572312B2 (ja) * | 2004-02-23 | 2010-11-04 | スタンレー電気株式会社 | Led及びその製造方法 |
-
2005
- 2005-12-01 JP JP2005347442A patent/JP4817820B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007157804A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007157805A (ja) | Ledパッケージ、発光装置及びledパッケージの製造方法 | |
KR102239715B1 (ko) | 마이크로 발광 다이오드 소자 및 그 제조방법 | |
KR101378406B1 (ko) | (111)면이 있는 혼 및 컨택트 에지를 갖는 실리콘 led패키지 | |
US10134954B2 (en) | Light emitting element having protective layer | |
TWI663749B (zh) | 發光裝置及其製作方法 | |
JP5313256B2 (ja) | 基板リフトオフに関する強固なled構造 | |
TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
KR101193740B1 (ko) | 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자 | |
JP3820408B2 (ja) | 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法 | |
JP4529319B2 (ja) | 半導体チップとその製造方法 | |
TWI413273B (zh) | 封裝積體薄膜發光二極體 | |
US7843074B2 (en) | Underfill for light emitting device | |
US8174027B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
CN114334923A (zh) | 显示屏、Micro-LED显示基板及其制备方法 | |
JP2008140873A (ja) | フリップチップ実装されたiii−v族半導体素子およびその製造方法 | |
JP4817820B2 (ja) | Ledパッケージ、発光装置及びledパッケージの製造方法 | |
JP2007335462A (ja) | 半導体複合素子およびその製造方法 | |
JPH10223930A (ja) | 半導体発光素子 | |
JP2002118137A (ja) | 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部 | |
JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
JP2006128457A (ja) | 発光素子および発光装置 | |
KR20090033971A (ko) | 발광 다이오드 패키지 및 그 제조방법 | |
CN207977346U (zh) | 一种led器件及照明装置 | |
KR102471801B1 (ko) | 반도체 발광소자 | |
US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |