KR20110038835A - 고전력용 발광 다이오드 및 이의 제조방법 - Google Patents

Abstract

고전력용 발광 다이오드 및 이의 제조방법이 개시된다. 하부 원장기판 및 상부의 반사 원장기판을 접합하고, 이에 대한 쏘잉을 수행하여 개별적으로 분리된 발광 다이오드를 형성한다. 반사 원장기판에서 반사면 사이의 하부 영역은 대략 반구형의 버퍼층을 구비한다. 버퍼층은 절연성 에폭시로 매립된다. 쏘잉 공정시에 개별적인 발광 다이오드로 분리하기 위한 스크라이빙은 버퍼층을 따라 수행된다. 버퍼층은 하부 원장기판과 반사 원장기판 사이의 이격공간을 형성하므로, 금속성의 2개의 원장기판 사이의 전기적 단락현상을 방지한다.

발광 다이오드, 패키지, 원장 기판

Description

고전력용 발광 다이오드 및 이의 제조방법{Light Emitting Diode for High Power and Method of fabricating the same}

본 발명은 발광 소자에 관한 것으로, 더욱 상세하게는 고출력용 발광 다이오드의 패키지 구조 및 이를 제조하는 방법에 관한 것이다.

발광 다이오드는 p-n 접합을 이용하는 다이오드의 일종으로, 순방향의 전압 인가시, 특정 파장의 빛을 방출하는 반도체 소자이다. 발광 다이오드가 빛을 방출하기 위해서는 전자와 정공의 재결합이 일어나야하며, 이러한 재결합은 직접 천이형태를 가지게 된다.

현재 상용화된 발광 다이오드들중 질화갈륨 계열이 주류를 이루고 있으며, 최근에는 산화아연 계열에 대한 연구가 활발히 진행되고 있다. 연구자들에 의해 개발되는 기술의 주요한 흐름은 고출력, 고효율을 달성하여 일반 조명뿐 아니라 자동차의 전조등으로 대표되는 특수 조명에까지 그 영역을 확장하고자 하는 것이다.

제조공정상 발광 다이오드는 기판기술, 에피 웨이퍼 제조기술, 칩 생산기술, 패키징 및 모듈 기술로 나누어진다.

기판은 통상적으로 사파이어나 실리콘 카바이드가 이용되며, 에피는 MOCVD 공정을 주로 이용한다. 특히, 에피 공정에서는 화합물 반도체의 형성시, 단결정에 근접한 구조의 실현이 매우 중요하다. 이외에도 도판트의 주입, 이종접합 구조에서 접합면에서의 계면특성의 확보 및 이를 통한 결정결함의 감소가 이루어져야 한다.

또한, 칩 생산 공정은 전극을 형성하고 개별 칩으로 절단하는 단계이다. 최근엔 고휘도의 필요성의 증가로 인해 칩 사이즈가 대형화되고 있는 추세이며, 발광 면적의 증가를 위한 전극의 배치 및 전극의 재질에 대한 연구가 활발히 진행 중이다.

패키징 공정은 칩과 리드를 전기적으로 연결하고, 형광물질의 도포 및 몰딩을 수행하는 공정이다. 최근에는 칩에서 발생되는 빛이 최대한 외부로 방출되도록 하는 기술 및 칩에서 발생되는 열을 외부로 방출하는 기술에 대한 연구가 활발히 진행중에 있다. 특히, 조명에 적용되기 위해서 발광 다이오드는 전력용량에 따라 일정한 그룹으로 구분하기도 한다.

예컨대, 일반 발광 다이오드는 예전부터 사용되던 것으로 신호용으로 사용되고 있으며, 1W 미만의 저출력을 실현한다. 이들 대부분은 정격전류가 10mA 내지 20mA를 기준으로 삼고 있다.

이외에도 파워 발광 다이오드가 있는데, 이는 고광도를 구현하는 것으로 1W 이상의 고출력을 실현한다. 이러한 발광 다이오드는 백라이트용 또는 일반 조명용으로 사용되며, 제조사마다 차이는 있으나 수십(수백) mA의 정격전류를 가진다.

최근에는 일반 조명 및 대면적의 디스플레이 장치에 적용되는 초고광도 발광 다이오드가 출현하고 있다. 이는 3W 이상의 고출력을 실현하고 있으며, 수백 mA의 정격전류를 가진다.

일정한 고출력을 가진 발광 다이오드는 광효율의 극대화와 함께 칩에서 발생되는 열을 외부로 방출하는 문제를 해결하여야 한다. 이를 위해 다양한 패키지 구조가 제안되고 있으며, 이를 통하여 원활한 열 방출을 꾀하고 있다. 최근에는 에피 공정에 사용되는 사파이어 기판을 실리콘으로 대체하고자 하는 기술적 연구도 진행중이다.

그러나, 기판의 변경이 이루어지더라도, 칩에서 발생되는 열은 패키지를 통해 외부로 방출되어야 하므로 패키지의 구조가 열의 방출에 효율적인 구조가 되어야 할 것이다.

상술한 문제점을 해결하기 위한 본 발명의 제1 목적은 상하부 기판이 금속성 재질로 구비된 발광 다이오드를 제공하는데 있다.

또한, 본 발명의 제2 목적은 상기 제1 목적을 달성하기 위한 발광 다이오드의 제조방법을 제공하는데 있다.

상기 제1 목적을 달성하기 위한 본 발명은, 금속성 재료로 형성되고, 비전도성 접착제로 매립된 분리홀을 가지는 하부 기판; Ag 또는 Ag합금으로 도금된 반사면을 가지고, 금속성 재료로 형성된 반사 기판; 상기 하부 기판과 상기 반사 기판 사이에 배치되는 접합부; 상기 반사 기판의 내주면 내부 및 상기 하부 기판의 상부에 구비되는 칩; 및 상기 칩을 매립하고, 상기 반사 기판의 내주면을 매립하는 몰딩부를 포함하는 발광 다이오드를 제공한다.

상기 제2 목적을 달성하기 위한 본 발명은, 분리홀에 의해 제1 영역 및 제2 영역을 가지는 하부 원장기판 및 반사면 사이에 버퍼층을 가지는 반사 원장기판을 준비하는 단계; 접합부를 이용하여 상기 하부 원장기판과 상기 반사 원장기판을 접합하는 단계; 상기 하부 원장기판에 접합된 상기 반사 원장기판에 대한 도금을 수행하는 단계; 상기 하부 원장기판의 상부 및 상기 반사 원장기판의 반사면 내부에 칩을 장착하는 단계; 상기 칩을 매립하는 몰딩을 수행하는 단계; 및 상기 반사 원장기판의 버퍼층을 따라 쏘잉을 수행하여, 각각의 발광 다이오드로 분리하는 단계 를 포함하는 발광 다이오드의 제조방법을 제공한다.

상술한 본 발명에 따르면, 반사 기판의 반사면은 금속성 내주면에 도금된 상태로 제공된다. 또한, 2개의 원장기판들의 쏘잉에 의해 형성되는 반사 기판은 반사 원장기판에 구비된 버퍼층을 따라 분리된다. 버퍼층은 절연성 에폭시(절연성수지)로 매립되며, 반사 원장기판과 하부 원장기판 사이의 이격공간을 형성한다. 따라서, 쏘잉 공정시 금속성 파티클이나 부산물이 원장기판들 사이에 접합되어, 하부 기판과 반사 기판 사이가 전기적으로 단락되는 현상은 방지된다.

또한, 2개의 기판이 금속성 재질로 형성되어, 원활한 열방출 구조가 획득될 수 있으며, 반사면을 은 또는 은합금으로 도금하므로, 용이한 방법으로 반사면을 형성할 수 있다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

실시예

도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 도시한 단면도이다.

도 1을 참조하면, 발광 다이오드는 하부 기판(100), 반사 기판(200), 접합부(300), 칩(400) 및 몰딩부(500)를 가진다.

하부 기판(100)은 상부 기판(200)과 결합되며, 분리홀(110)을 통해 제1 영역(130)과 제2 영역(150)으로 분리된다. 상기 분리홀(110)은 비전도성 접착제로 매립된다. 또한, 상기 하부 기판(100)은 금속성의 재질로 구성된다. 바람직하게는 가공성이 우수하고, 높은 열전도도를 가지는 Cu 또는 Cu합금 재질로 구성된다. 이외에도 다양한 금속이 사용될 수 있다. 분리홀(110)을 매립하는 비전도성 접착제에 의해 하부 기판(100)은 제1 영역(130)과 제2 영역(150)으로 분리되며, 제1 영역(130)과 제2 영역(150)은 전기적으로 절연된 상태가 된다.

상기 하부 기판(100) 상에는 반사 기판(200)이 구비되며, 상기 반사 기 판(200)은 접합부(300)에 의해 하부 기판(100)과 결합된다. 상기 접합부(300)는 고분자 접착제 또는 절연성 접합시트로 구성되며, 반사 기판(200)과 하부 기판(100)은 전기적으로 절연된다. 또한, 상기 반사 기판(200)은 금속성 재질로 구성되며, 하부 기판(100)과 동일 재질로 구성됨이 바람직하다. 상기 반사 기판(200)은 칩(400)의 외곽을 둘러싸는 대략 사각형의 외주면을 형성하며, 칩(400)에서 형성되는 빛을 반사시키기 위한 반사면(210)을 내주면으로 가진다. 즉, 반사 기판(200)의 내주면은 칩(400)을 둘러싸는 형상으로 구성되고, 칩(400)에서 형성된 빛은 내주면인 반사면(210)에서 반사되어 외부로 방출된다. 이를 위해 반사 기판(200)의 내주면에서는 빛의 반사를 위해 Ag 또는 Ag합금으로 도금된 상태로 구비된다.

도금의 형태에 따라 하부 기판(100) 상에서도 Ag 또는 Ag합금으로 표면이 도금될 수 있다.

칩(400)은 하부 기판(100) 상에 구비되며, 발광 동작을 수행한다. 외부로부터 인가되는 전력을 수신하기 위해 칩(400)은 하부 기판(100)의 제1 영역(130)과 제2 영역(150)에 와이어 본딩을 통해 연결된다. 특히, 고전력을 사용하는 칩(400)은 제1 영역(130) 상에 구비되고, 제2 영역(150)과는 와이어 본딩을 통해 전기적으로 연결된다. 제2 영역(150) 상부에는 ESD 특성의 향상을 위해 제너 다이오드가 구비될 수 있다. 역바이어스나 과전압이 인가되는 경우, 칩의 전기적 보호를 위해 구비되는 제너 다이오드는 칩(400)과 와이어 본딩을 통해 전기적으로 연결된다.

몰딩부(500)는 칩(400)과 와이어(410)를 매립한다. 또한, 몰딩부(500) 내부는 형광물질이 디스펜싱된다. 몰딩부(500) 내부에 디스펜싱된 형광물질에 의해 발 광 다이오드는 특정 컬러의 빛을 형성한다. 상기 도 1에서 몰딩부(500)의 상부 표면이 평면상인 것으로 도시되어 있으나, 몰딩부(500)의 형상은 대략 반구형의 렌즈 형상을 가질 수도 있으며, 이외에 사용의 목적에 따라 다양한 형태로 구비될 수 있음은 당업자에게 자명한 사항이라 할 것이다.

도 2는 상기 도 1에 도시된 발광 다이오드의 A 영역을 확대한 단면도이다.

도 2를 참조하면, 반사 기판(200)의 표면은 Ag 또는 Ag합금으로 도금되고, 이를 통해 반사면(210)이 형성된다. 다만, 반사 기판(200)의 하부에 배치되는 접합부(300)는 비전도성 재질이므로, Ag 등이 도금되지 않는다. 따라서, 반사 기판(200)과 하부 기판(100)은 전기적으로 절연된다. 만일, 반사 기판(200)과 하부 기판(100) 전체에 Ag를 도금하는 경우, 하부 기판(100)의 표면에도 Ag가 도금된다. 다만, 이는 하부 기판(100)의 제1 영역(130)과 제2 영역(150)의 표면에만 도금되며, 분리홀(110)은 절연성 접착제로 매립되므로 분리홀(110) 상부에는 도금이 되지 않는다.

도 3은 상기 도 1에 도시된 발광 다이오드를 상부에서 바라본 평면도이다.

도 3을 참조하면, 하부 기판(100)은 분리홀(110)에 의해 제1 영역(130)과 제2 영역(150)으로 구획된다. 분리홀(110)은 2개의 영역으로 분리되도록 하부 기판(100) 전체를 가로질러 형성되며, 물리적 연결을 위해 절연성 접착제로 매립된다.

하부 기판(100) 상부에는 반사 기판(200)이 구비된다. 도 3에 도시된 바대로, 반사 기판(200)은 하부 기판(100)의 외곽영역을 감싸는 형상을 가진다. 아울 러, 소정의 경사진 각도로 내주면에 반사면(210)이 구비된다. 상기 반사 기판(200)은 Ag 또는 Ag 합금으로 도금된다. 반사 기판(200)의 내주면 내부 및 하부 기판(100)의 상부에는 칩(400)이 구비되며, 칩(400)을 통해 발광 동작이 수행된다. 상기 칩(400)은 고전력용이므로 와이어 본딩이 다수 이루어진다. 즉, 동일 극성을 가진 복수의 전극을 통해 제1 영역(130)과 와이어 본딩이 이루어진다. 이는 제2 영역(150)과의 와이어 본딩에서도 동일하게 이루어진다. 역바이어스 및 과도한 고전압에 의한 칩의 특성저하를 방지하기 위해 제2 영역(150)에는 제너 다이오드가 구비될 수 있다. 상기 제너 다이오드의 일 전극은 제1 영역(130)과 전기적으로 연결되며, 타 전극은 제2 영역(150)과 전기적으로 연결된다.

도 4는 본 발명의 바람직한 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 순서도이다.

도 4를 참조하면, 먼저, 하부 원장기판과 반사 원장기판을 준비한다(S100). 하부 원장기판은 쏘잉 공정에 의해 하부 기판이 되며, 반사 원장기판은 쏘잉 공정에 의해 반사 기판이 된다.

도 5는 상기 도 4에서 언급된 하부 원장기판을 도시한 평면도이다.

도 5를 참조하면, 상기 하부 원장기판(10)은 금속성 재질로 구성되며, 바람직하게는 Cu 또는 Cu합금으로 구성된다. 또한, 하부 원장기판(10)은 제1 방향으로 규칙적인 배열을 가지며, 제1칩 분할홀들(115)이 제2 방향으로 신장되어 형성된다. 제1칩 분할홀들(115) 사이에는 상기 도 1에 도시된 제1 영역(130)과 제2 영역(150)을 구분하기 위한 분리홀(110)이 제2 방향으로 신장되어 형성된다.

또한, 제1칩 분할홀(115)과 분리홀(110)이 형성된 영역의 외곽에는 쏘잉 마크들(170)이 구비된다. 상기 쏘잉 마크(170)는 이후의 쏘잉 공정에서 쏘잉의 기준점이 된다. 이러한 쏘잉 마크(170)를 따라 쏘잉이 수행된다.

도 6은 상기 도 4에서 언급된 반사 원장기판을 도시한 평면도이다.

도 6을 참조하면, 상기 반사 원장기판(20)은 금속성 재질로 구성되며, 하부 원장기판(10)과 동일 재질로 구성될 수 있다. 상기 반사 원장기판(20)은 제1 방향으로 규칙적인 배열을 가지며, 제2 칩 분할홀들(215)이 제2 방향으로 신장되어 형성된다. 또한, 제2 칩 분할홀들(215) 사이는 대략 사각형의 반사면(210)이 구비된다. 반사면(210)의 내부는 개방된 상태이다. 또한, 제2 칩 분할홀들(215)은 하부 원장기판(10)의 제1 칩 분할홀들(115)과 동일한 피치를 가지도록 형성된다. 특히, 상기 반사 원장기판(20)은 하부 원장기판(20)과 대응되도록 구비된다. 즉, 2종의 원장기판(10, 20)의 접합에 의해 제1 칩 분할홀들(115)과 제2 칩 분할홀들(215)은 서로 일치하게 되며, 접합에 의해 상기 도 1에 도시된 접합의 양상이 나타나게 된다.

도 7은 상기 도 6에 도시된 반사 원장기판의 일부를 도시한 단면도이다.

도 7을 참조하면, 금속성 재질의 반사 원장기판(20)에는 소정의 기울기를 가진 반사면(210)이 구비되며, 개방된 상태의 반사면(210) 내부가 개시된다. 또한, 반사면들(210) 사이의 구조물 내부 하단은 버퍼층(230)이 구비된다. 상기 버퍼층(230)은 에폭시(절연성수지)로 매립된다. 상기 버퍼층(230)은 대략 반구형의 형상을 가지며, 쏘잉 공정이 용이하게 진행되도록 한다. 또한, 상기 버퍼층(230)은 쏘잉 공정시 반사 원장기판(20)과 하부 원장기판(10)이 전기적으로 접촉하는 불량현상을 방지한다.

다시 도 4를 참조하면, 준비된 2개의 원장기판들을 접합한다(S200). 원장기판들의 접합은 비전도성 접합 시트를 이용한다. 상기 접합 시트는 상기 도 1에서 개시된 접합부(300)를 이룬다. 이후에 접합 시트 표면에서 상기 도 1에 도시된 칩이 실장되는 부분 또는 반사면(210)과 접촉되는 부분을 제외한 하부 원장기판의 표면에 배치된 접합 시트 부분은 플라즈마 에칭 등의 기법을 이용하여 제거된다.

도 8은 2개의 원장기판들이 접합된 경우의 일부 평면도 및 단면도들이다. 상기 도 8에서 평면도의 우측에 있는 단면도는 평면도를 AA' 방향으로 절단한 단면이고, 평면도의 하단에 있는 단면도는 상기 평면도를 BB' 방향으로 절단한 단면이다.

도 8을 참조하면, 하부 원장기판(10)은 접합부(300)에 의해 반사 원장기판(20)과 결합된다. 버퍼층(230)은 2개의 반사면(210) 사이의 하부 공간에 위치하며, 이후의 쏘잉 공정에서 스크라이빙된다.

2개의 원장기판들(10, 20)의 접합에 의해 하부 원장기판(10)의 제1 영역(130)과 제2 영역(150)은 개방된 형태로 나타나고, 2개의 영역들(130, 150) 사이는 분리홀(110)이 하부 원장기판을 가로지르면서 형성된다. 상기 분리홀(110)은 절연성 접착제로 채워진다. 또한, 상부에 접합되는 반사 원장기판(20)에 의해 칩(400)이 실장되는 영역이 정의된다. 각각의 반사막(210) 사이에는 버퍼층(230)이 구비된다. 또한, 접합이 이루어진 후, 제1 영역(130) 및 제2 영역(150) 표면에 형성된 접합 시트는 제거될 수 있다. 따라서, 접합 시트는 반사 원장기판(10)과 하부 원장기판(20) 사이에만 나타나고, 접합부(300)를 구성하는 양상이 될 수 있다.

다시 도 4를 참조하면, 결합된 하부 원장기판과 반사 원장기판에 대해 도금 공정이 수행된다(S300). 상기 도금 공정을 통해 전도성 금속재질의 하부 원장기판 및 반사 원장기판의 표면은 Ag 등으로 도금된다. 다만, 상기 도 8에서 개시된 분리홀(110)을 매립하는 절연성 접착제 및 접합부(300)의 표면에는 도금이 수행되지 않는다. 따라서, 하부 원장기판(10)과 반사 원장기판(20)은 전기적으로 절연된 상태를 유지하게 된다. 도금에 의해 반사 원장기판(20)의 내주면은 Ag 등이 도금된 실질적인 반사면(210)으로 형성된다.

이어서, 칩을 반사 원장기판의 반사면 내부 및 하부 원장기판의 표면 상에 장착한다(S400). 칩이 장착된 후에는 통상의 와이어 본딩을 수행한다(S500).

와이어 본딩이 완료된 후, 몰딩 공정이 수행된다(S600). 상기 몰딩 공정은 통상적인 공정이다. 즉, 몰딩 컴파운드 내에 형광물질을 디스펜싱하는 통상적인 프로세스를 따른다. 특히, 몰딩에 의해 형성되는 몰딩부(500)는 다양한 형상을 가질 수 있다. 상기 도 1에서 도시된 바대로 상부 표면이 평면 형상을 가질수도 있으며, 대략 반구형의 렌즈 형상을 가질수도 있다.

계속해서, 몰딩이 완료된 하부 원장기판과 반사 원장기판에 대한 쏘잉 공정이 수행된다(S700). 도 5 내지 도 8에서 쏘잉 공정은 버퍼층(230)을 따라 수행된다. 버퍼층(230)은 절연성 수지로 매립된 상태이다. 만일, 절연성 수지의 버퍼층(230)이 구비되지 않는 경우, 하부 원장기판(10)과 반사 원장기판(20) 사이는 얇은 접합층(300)만이 존재하게 되며, 쏘잉에 의해 금속 재질의 하부 원장기판(10)과 반사 원장기판(20)이 전기적으로 연결되는 단락현상이 발생하게 된다. 이를 방지하기 위해 절연성 수지의 버퍼층(230)이 구비되어, 스크라이빙 시에 하부 원장기판(10)과 반사 원장기판(20) 사이의 이격 공간을 확보한다. 이를 통해 하부 원장기판(10)과 반사 원장기판(20) 사이의 전기적 단락현상은 방지된다.

쏘잉 공정에 의해 하부 원장기판과 반사 원장기판이 접합된 구조물은 개별적인 발광 다이오드로 분리되고 도 1에 도시된 발광 다이오드가 형성된다. 즉, 하부 원장기판은 각각 분리되어 하부 기판으로 구비되고, 반사 원장기판은 각각 분리되어 반사 기판으로 구비된다. 쏘잉 공정시, 기 언급된 바대로 하부 원장기판과 반사 원장기판은 상호간에 대응되도록 접합된 상태이므로, 각각의 개별적인 발광 다이오드로 분리된다. 또한, 각각의 원장기판에 구비된 칩 분할홀들에 의해 한 방향의 쏘잉을 통해서 개별적인 발광 다이오드를 획득할 수 있다.

반사 기판과 하부 기판이 금속성 재료로 구성되는 발광 다이오드는 높은 열방출 특성을 가진다. 기존의 고분자 재료를 사용하는 발광 다이오드에 비해 본 발명에 따른 발광 다이오드는 높은 열방출 특성과 광추출 효율을 획득할 수 있다.

도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 도시한 단면도이다.

도 2는 상기 도 1에 도시된 발광 다이오드의 A 영역을 확대한 단면도이다.

도 3은 상기 도 1에 도시된 발광 다이오드를 상부에서 바라본 평면도이다.

도 4는 본 발명의 바람직한 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 순서도이다.

도 5는 상기 도 4에서 언급된 하부 원장기판을 도시한 평면도이다.

도 6은 상기 도 4에서 언급된 반사 원장기판을 도시한 평면도이다.

도 7은 상기 도 6에 도시된 반사 원장기판의 일부를 도시한 단면도이다.

도 8은 2개의 원장기판들이 접합된 경우의 일부 평면도 및 단면도들이다.

Claims (11)

1. 금속성 재료로 형성되고, 비전도성 접착제로 매립된 분리홀을 가지는 하부 기판;

   Ag 또는 Ag합금으로 도금된 반사면을 가지고, 금속성 재료로 형성된 반사 기판;

   상기 하부 기판과 상기 반사 기판 사이에 배치되는 접합부;

   상기 반사 기판의 내주면 내부 및 상기 하부 기판의 상부에 구비되는 칩; 및

   상기 칩을 매립하고, 상기 반사 기판의 내주면을 매립하는 몰딩부를 포함하는 발광 다이오드.
2. 제1항에 있어서, 상기 하부 기판은 상기 칩이 구비되는 제1 영역과 상기 제1 영역과 분리홀을 통해 분리된 제2 영역을 포함하는 것을 특징으로 하는 발광 다이오드.
3. 제1항에 있어서, 상기 하부 기판의 제1 또는 제2 영역에는 고전압 또는 역바이어스에 의한 칩의 오동작을 방지하기 위한 제너 다이오드가 배치되는 것을 특징으로 하는 발광 다이오드.
4. 제1항에 있어서, 상기 하부 기판 또는 상기 반사 기판은 Cu 또는 Cu합금을 포함하는 것을 특징으로 하는 발광 다이오드.
5. 제1항에 있어서, 상기 반사 기반의 내벽은 Ag 또는 Ag 합금으로 도금된 반사면을 포함하는 것을 특징으로 하는 발광 다이오드.
6. 제1항에 있어서, 상기 접합부는 절연성 접합시트를 포함하고, 상기 반사 기판의 하부와 상기 하부 기판의 상부에 배치되는 것을 특징으로 하는 발광 다이오드.
7. 분리홀에 의해 제1 영역 및 제2 영역을 가지는 하부 원장기판 및 반사면 사이에 버퍼층을 가지는 반사 원장기판을 준비하는 단계;

   접합부를 이용하여 상기 하부 원장기판과 상기 반사 원장기판을 접합하는 단계;

   상기 하부 원장기판에 접합된 상기 반사 원장기판에 대한 도금을 수행하는 단계;

   상기 하부 원장기판의 상부 및 상기 반사 원장기판의 반사면 내부에 칩을 장착하는 단계;

   상기 칩을 매립하는 몰딩을 수행하는 단계; 및

   상기 반사 원장기판의 버퍼층을 따라 쏘잉을 수행하여, 각각의 발광 다이오 드로 분리하는 단계를 포함하는 발광 다이오드의 제조방법.
8. 제7항에 있어서, 상기 하부 원장기판은,

   제1 방향으로 규칙적으로 배열되고, 상기 제1 방향에 수직인 제2 방향으로 신장된 제1칩 분할홀;

   상기 제1칩 분할홀들 사이에 배치되고, 제1 영역과 제2 영역을 분할하고, 상기 제2 방향으로 신장된 분리홀; 및

   상기 쏘잉 공정시에 스크라이빙되는 영역을 표시하는 쏘잉 마크를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
9. 제8항에 있어서, 상기 반사 원장기판은,

   접합시에 상기 제1칩 분할홀과 매칭되는 제2칩 분할홀;

   상기 제2칩 분할홀들 사이에 규칙적으로 배열되는 반사면; 및

   상기 반사면 사이에 배치되는 버퍼층을 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
10. 제9항에 있어서, 상기 버퍼층은 절연성의 에폭시로 매립되는 것을 특징으로 하는 발광 다이오드의 제조방법.
11. 제9항에 있어서, 상기 쏘잉 공정은 상기 버퍼층을 따라 수행되는 것을 특징 으로 하는 발광 다이오드의 제조방법.

Images