TWI536536B - 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法 - Google Patents

封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法 Download PDF

Info

Publication number
TWI536536B
TWI536536B TW103104844A TW103104844A TWI536536B TW I536536 B TWI536536 B TW I536536B TW 103104844 A TW103104844 A TW 103104844A TW 103104844 A TW103104844 A TW 103104844A TW I536536 B TWI536536 B TW I536536B
Authority
TW
Taiwan
Prior art keywords
substrate
mems
complementary metal
metal oxide
oxide semiconductor
Prior art date
Application number
TW103104844A
Other languages
English (en)
Other versions
TW201519403A (zh
Inventor
鄧伊筌
彭榮輝
蔡尙穎
洪麗閔
黃耀德
卓晉逸
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201519403A publication Critical patent/TW201519403A/zh
Application granted granted Critical
Publication of TWI536536B publication Critical patent/TWI536536B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/0045—End test of the packaged device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/005—Test apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法
本發明是有關於一種封裝積體電路結構，特別是有關於一種晶圓層級封裝結構。
晶圓層級晶片級封裝(wafer level chip scale packaging，WLCSP)是一種封裝方法，其中，一半導體晶圓是被封裝以及被測試於晶圓層級，接著是被切成個別的晶片尺寸封裝體。此種方法會減小封裝尺寸、降低生產週期以及降低成本，相較於傳統之方法。在此，傳統之方法係為晶圓被切成個別的晶片，其是被分別地測試與封裝。
晶圓層級晶片級封裝傳統上是被使用去製造及封裝互補金屬氧化物半導體(CMOS)積體電路，但未被廣泛地運用於微機電系統(MEMS)之封裝之中。
本發明基本上採用如下所詳述之特徵以為了要解決上述之問題。
本發明之一實施例提供一種封裝積體電路結構，其包括一第一底材，具有一互補金屬氧化物半導體裝置及一互 補金屬氧化物半導體結合環；一第二底材，具有一微機電系統裝置及一微機電系統結合環，其中，該微機電系統結合環係圍繞該微機電系統裝置之一周圍，並且係結合於該互補金屬氧化物半導體結合環；以及一保護層，覆蓋該微機電系統結合環之複數個外側壁及該互補金屬氧化物半導體結合環之複數個外側壁，並且係進一步覆蓋該第一底材之一外側壁以及係不覆蓋該第二底材之一外側壁。
根據上述之實施例，該第二底材之該外側壁係接合該保護層之一外側壁，以界定該封裝積體電路結構被切割之一平面表面。
根據上述之實施例，該微機電系統結合環及該互補金屬氧化物半導體結合環之該等外側壁係相對於該第一底材之該外側壁被橫向地凹陷。
根據上述之實施例，該微機電系統結合環及該互補金屬氧化物半導體結合環係接合形成一封閉凹洞，以及該封閉凹洞係流體連通於該微機電系統裝置，並且係從圍繞該封裝積體電路結構之一周圍環境被密封。
根據上述之實施例，該封裝積體電路結構更包括一電氣連接結構，係連接該互補金屬氧化物半導體裝置於該第一底材之一上側，其中，該上側係相對於該第一底材之一下側，以及該互補金屬氧化物半導體結合環係被配置於該下側之上。
本發明之另一實施例提供一種晶圓層級封裝結構，其包括一第一底材；一第二底材；一列結合環結構，係被 配置於該第一底材與該第二底材之間，其中，一結合環結構之複數個內側壁係界定一凹洞於該第一底材之一第一表面與該第二底材之一第一表面之間；以及一測試線，係被配置於該第二底材之該第一表面之上，其中，該測試線係被配置於一刻線區域之中，並且係電性連接於位於該第二底材上之一裝置，以及該刻線區域係位於相鄰之結合環結構之相對之外側壁之間。
根據上述之實施例，該晶圓層級封裝結構更包括一深溝渠，係位於該第一底材之中，其中，該深溝渠係被校直於位於該測試線上之該刻線區域。
根據上述之實施例，該深溝渠係以一保護材料被填充，以及該保護材料包括光阻、聚酰亞胺、環氧樹脂、旋塗式玻璃材料或模鑄材料。
根據上述之實施例，該凹洞係以一惰性氣體被填充。
根據上述之實施例，該第一底材包括一互補金屬氧化物半導體裝置，以及該第二底材包括一微機電系統裝置。
根據上述之實施例，一結合環結構包括位於該第一底材上之一互補金屬氧化物半導體結合環以及位於該第二底材上之一微機電系統結合環。
根據上述之實施例，該微機電系統結合環係由銦、金、錫、銅、鋁、鍺及其結合物所構成。
根據上述之實施例，該互補金屬氧化物半導體結合環係由銦、金、錫、銅、鋁、鍺及其結合物所構成。
根據上述之實施例，在該微機電系統結合環與該 互補金屬氧化物半導體結合環之間之一結合係為一共熔金屬結合或一共熔鋁/鍺結合。
根據上述之實施例，該晶圓層級封裝結構更包括一矽通孔、一球型陣列或一重分佈層，係被配置於該第一底材之一上側之上，用以提供來自於該第一底材之該上側之電性連接。
本發明之又一實施例提供一種方法，其包括：提供具有複數個互補金屬氧化物半導體晶粒及複數個互補金屬氧化物半導體結合環之一第一晶圓，其中，複數個互補金屬氧化物半導體刻線區域係被配置於相鄰之互補金屬氧化物半導體晶粒之間；提供一深溝渠，其中，該深溝渠係被校直於該第一晶圓中之一互補金屬氧化物半導體刻線區域之內；提供具有複數個微機電系統晶粒及複數個微機電系統結合環之一第二晶圓，其中，複數個微機電系統刻線區域係被配置於相鄰之微機電系統晶粒之間，並且係對應於該等互補金屬氧化物半導體刻線區域；提供一測試線結構，其中，該測試線結構係被校直於該第二晶圓上之一微機電系統刻線區域之內；藉由結合該等互補金屬氧化物半導體結合環於該等微機電系統結合環結合該第一晶圓於該第二晶圓，其中，該深溝渠在結合之後係被校直於該測試線結構之上；以及沿著該等互補金屬氧化物半導體刻線區域及該等微機電系統刻線區域切割被結合之該第一晶圓及該第二晶圓。
根據上述之實施例，在結合之後，該深溝渠係被隔離於一周圍環境，更包括：在結合之後，開啟該第二晶圓之 該深溝渠；以及透過被開啟之該深溝渠探測該測試線結構以及利用該測試線結構執行一電氣測試於一微機電系統晶粒之上。
根據上述之實施例，該方法更包括：在該第一晶圓及該第二晶圓已被結合之後但在切割之前，以一保護材料填充該深溝渠，以覆蓋該測試線結構。
根據上述之實施例，結合該第一晶圓於該第二晶圓係形成複數個凹洞，以及該等凹洞係藉由該等微機電系統結合環及對應之該等互補金屬氧化物半導體結合環被橫向劃界，並且係藉由該第一晶圓及該第二晶圓被垂直劃界。
根據上述之實施例，該方法更包括：成型一矽通孔、一球型陣列或一重分佈層於該第一晶圓之一上側之上，以形成一電性連接於該第一晶圓上之一互補金屬氧化物半導體裝置。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明。
100‧‧‧晶圓層級封裝結構
102、402、702、902‧‧‧第一底材
104、406、710‧‧‧第二底材
112、712、912‧‧‧深溝渠
114、114a、114b、408、714、914‧‧‧微機電系統結合環
116、116a、116b、404、716、916‧‧‧互補金屬氧化物半導體結合環
118‧‧‧測試線
122‧‧‧刻線、刻線區域
123‧‧‧第一晶粒
124、124a、124b‧‧‧凹洞
128‧‧‧矽通孔
130‧‧‧球型陣列
132‧‧‧重分佈層
133‧‧‧第二晶粒
140‧‧‧保護材料
150、152‧‧‧積體電路
400‧‧‧封裝積體電路結構
402a、404a‧‧‧外側壁
406a、408a、410a‧‧‧外側壁
410‧‧‧保護層
412‧‧‧電氣內連線結構
704、904‧‧‧微機電系統製程
708、908‧‧‧互補金屬氧化物半導體製程
718、918‧‧‧測試線結構
720‧‧‧自動探測系統
722、922‧‧‧刻線區域
731、931‧‧‧電氣連接結構
923‧‧‧裝置區域
933‧‧‧平坦上表面
1000‧‧‧半導體晶圓
1000a‧‧‧圓周邊緣
1000b‧‧‧第一晶圓面
1000c‧‧‧第二晶圓面
1002‧‧‧晶粒
1004‧‧‧刻線
第1A圖係顯示根據一些實施例之在一保護層之成型前以及在切割前之一晶圓層級封裝結構之剖面示意圖；第1B圖係顯示根據一些實施例之第1A圖之晶圓層級封裝結構之俯視示意圖；第2圖係顯示在一保護層之成型後但在切割前之一晶圓層級封裝結構之剖面示意圖；第3圖係顯示在切割後之一晶圓層級封裝結構之剖面示意 圖；第4A圖係顯示根據一些實施例之一微機電系統封裝系統之剖面示意圖；第4B圖係顯示根據一些替代實施例之一微機電系統封裝系統之剖面示意圖；第5至6圖係顯示用於製造一微機電系統晶圓層級晶片級封裝之方法之一些實施例之流程圖；第7a至7g圖係顯示製造一微機電系統晶圓層級晶片級封裝之一方法之一些實施例之剖面示意圖；第8圖係顯示用於製造一微機電系統晶圓層級晶片級封裝之一方法之一些替代實施例之細部流程圖；第9a至9i圖係顯示用於製造一微機電系統晶圓層級晶片級封裝之一方法之一些替代實施例之剖面示意圖；以及第10A至10C圖係顯示一半導體晶圓之俯視示意圖及剖面示意圖。
茲配合圖式說明本發明之較佳實施例。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
雖然晶圓層級晶片級封裝(WLCSP)已被使用做為互補金屬氧化物半導體(CMOS)晶圓，但晶圓層級晶片級封裝 (WLCSP)係呈現了多種挑戰對於互補金屬氧化物半導體(CMOS)晶圓與微機電系統(MEMS)晶圓之整合及/或對於其他形式的晶圓。舉例來說，一些微機電系統(MEMS)裝置(例如，慣性感測器)需要密封，而其他的微機電系統(MEMS)裝置需要一低壓環境。更有其他的微機電系統(MEMS)裝置需要足夠大允許移動部件之一凹洞，其可能需要來自於環境狀況(例如，濕氣與灰塵)之保護。互補金屬氧化物半導體(CMOS)晶圓不需要這些形式的特徵。鑑於此，本發明呈現了晶圓層級晶片級封裝(WLCSP)技術，其中，一微機電系統(MEMS)晶圓是結合於一互補金屬氧化物半導體(CMOS)晶圓。為了使這製程在一些實施例中是有效率的，一深溝渠能夠被蝕刻至位於一刻線區域處之一互補金屬氧化物半導體(CMOS)底材之中。深溝渠是被校直於在微機電系統(MEMS)晶圓上之一下方測試結構，其中，下方測試結構亦是被配置於在兩相鄰微機電系統(MEMS)晶粒間之一刻線區域之中。因此，在互補金屬氧化物半導體(CMOS)晶圓與微機電系統(MEMS)晶圓被結合之後，深溝渠能夠被打開去暴露測試結構，以允許結合結構之測試。在測試之後，一保護材料能夠填充深溝渠，以提供從環境之保護。在深溝渠已被填充之後，被結合之晶圓能夠沿著刻線被切割成個別的積體電路，其已經是被封裝以及準備好運送。
第10A圖至第10B圖係顯示一半導體晶圓1000，其包括有複數個晶粒1002。第10A圖至第10B圖之半導體晶圓1000具有一圓周邊緣1000a，其係結合第一晶圓面1000b及第二晶圓面1000c。半導體裝置或微機電系統(MEMS)裝置能被建構 於個別的晶粒1002之上。在製程完成之後，晶圓是被結合(堆疊)於彼此之上，如第10C圖所示。被結合之晶圓然後是沿著在相鄰晶粒間之複數個刻線1004被切割，如此一來，每一個晶粒係對應於一分別的晶體電路。這種一般製程是被指涉為”晶圓層級封裝”。
第1A圖係顯示根據一些實施例之一晶圓層級封裝結構100之剖面示意圖。在此繪示之實施例之中，兩個晶圓(亦即，被表示為一第一底材102之一第一晶圓以及被表示為一第二底材104之一第二晶圓)是被堆疊於彼此之上。值得注意的是，雖然第1A圖僅顯示兩個晶圓，但額外的晶圓(例如，3、4、5個晶圓等)也能夠被堆疊於彼此之上。
在第1A圖之範例之中，第一底材102具有複數個互補金屬氧化物半導體(CMOS)裝置，以及第二底材104具有複數個微機電系統(MEMS)裝置。第一底材102具有相鄰之互補金屬氧化物半導體(CMOS)結合環116a、116b，其中，一刻線122是介於其間。第二底材104具有相鄰之微機電系統(MEMS)結合環114a、114b，其中，刻線122亦是介於其間。在一些實施例之中，微機電系統(MEMS)結合環114及互補金屬氧化物半導體(CMOS)結合環116能夠包括有由銦、金、錫、銅、鋁、鍺及其結合物所構成之材料。
每一個微機電系統(MEMS)結合環是被配置去圍繞一或多個微機電系統(MEMS)裝置之一周圍，其是密封地隔離於周圍環境，於製造之結束處。微機電系統(MEMS)結合環114及互補金屬氧化物半導體(CMOS)結合環116係形成凹洞 124a、124b於第一底材與第二底材之間，並且幫助固定第一底材102於第二底材104。每一個凹洞124是流體連通於在第二底材104上之一或多個微機電系統(MEMS)裝置，並且能夠以一惰性氣體或一些其他形式的氣體被填充，其能夠施加一周圍壓力或一高壓力或一低壓力於凹洞124之壁。一電氣內連接結構是被成型於第一底材之一上側之上，以提供電性連接於第一底材102上之一互補金屬氧化物半導體(CMOS)裝置，從第一底材之上側。電氣內連接結構能夠是一矽通孔128、一球型陣列130或一重分佈層132的形式。
為了提供一或多個微機電系統(MEMS)裝置之測試，一測試線118是被配置於第二底材之上。一開放深溝渠112是被成型於在兩相鄰晶粒(一第一晶粒123及一第二晶粒133)間之第一底材之一刻線區域122之上。此開放深溝渠112係允許一測試探針或其他測試裝置去與測試線118電性接觸，如此一來，測試能夠被執行於中間製造階段處，在製造完成之前。此係允許製造過程被精確地特徵化，如此一來，問題能夠被快速地確認及解決。它亦允許有缺點之晶圓在製造過程早期被解決掉，以幫助改善整體製造生產量。
如第2圖所示，在第1圖之晶圓層級封裝結構100被切割之前，開放深溝渠112是以一保護材料140被填充。保護材料140能夠是光阻、聚酰亞胺、環氧樹脂、旋塗式玻璃材料或模鑄材料。
如第3圖所示，在深溝渠112已被保護材料140填充之後(如先前在第2圖中所繪示)，晶圓能夠沿著刻線被切割，因 而導致多個分別之積體電路(例如，150、152)。值得注意的是，此過程係有助於形成多個分離之積體電路於一經濟的方式，並且係允許互補金屬氧化物半導體裝置及微機電系統裝置之整合。此過程係允許在製造過程中之中間結構被測試，並且提供一精簡、區域有效率之最終封裝。
第4A圖係顯示根據一些實施例之一封裝積體電路結構400之剖面示意圖。封裝積體電路結構400包括有一第一底材402及一第二底材406。第一底材402具有一互補金屬氧化物半導體裝置及一互補金屬氧化物半導體結合環404。第二底材406具有一微機電系統裝置及一微機電系統結合環408。微機電系統結合環408係圍繞微機電系統裝置之一周圍，並且係結合於互補金屬氧化物半導體結合環404。舉例來說，一共熔金屬結合或一共熔Ga/Al結合能夠結合互補金屬氧化物半導體結合環404於微機電系統結合環408。一保護層410係覆蓋互補金屬氧化物半導體結合環404之複數個外側壁404a以及微機電系統結合環408之複數個外側壁408a。保護層410亦係覆蓋第一底材402之一外側壁402a，並且係不覆蓋第二底材406之一外側壁406a。第二底材406之外側壁406a係會合保護層410之一外側壁410a，以界定封裝積體電路結構被切割之一平坦表面。被配置於第一底材402之一上表面上之一電氣內連線結構412能夠允許電性接觸於一或多個互補金屬氧化物半導體裝置(及/或一或多個微機電系統裝置)。
第4B圖係顯示根據一些替代實施例之一微機電系統封裝系統之剖面示意圖。除了類似於以上第4A圖之結構之 外，在第4B圖之實施例之中，第一底材402之外側壁402a不是被保護層410所覆蓋。外側壁402a反而是校直於第二底材406之外側壁406a。第4A圖及第4B圖之結構是藉由在一先前單一化步驟過程中選擇切割位置而被成型。
第5圖係顯示根據一些實施例之用於製造一微機電系統晶圓層級晶片級封裝之方法流程圖。當所揭露之方法(例如，第5圖之方法500及第6圖之方法600)是被繪示及描述如下做為一系列之行動或事件時，如此之行動或事件不是被以一限制之範圍被解讀。
在步驟502，一微機電系統製程、一微機電系統結合環及一測試線結構是被施加於一第一底材之上。微機電系統結合環係為連續的圓環、矩形環或一系列之非連續墊。
在步驟504，一互補金屬氧化物半導體製程及一互補金屬氧化物半導體結合環是被施加於一第二底材之上。
在步驟506，在兩互補金屬氧化物半導體裝置間之一刻線區域中之一深溝渠是被蝕刻。
在步驟508，在微機電系統結合環與互補金屬氧化物半導體結合環間之一結合是被執行。此結合係為共熔金屬結合。
在步驟510，一電氣連接是被成型於第二底材之一上側之上。電氣連接是藉由矽通孔、球型陣列或重分佈層而被成型。
在步驟512，一單一化製程是被執行於刻線區域之上。此單一化是藉由切割於刻線區域而被實現。
第6圖係顯示用於製造一微機電系統晶圓層級晶片級封裝之一方法600之一些實施例之流程圖。方法600係執行一電氣測試去確認結合製程，在成型一電氣連接於第二底材(互補金屬氧化物半導體底材)之一上側之上前。
在步驟602，一微機電系統製程、一微機電系統結合環及一測試線結構是被施加於一第一底材之上。微機電系統結合環係為連續的圓環、矩形環或一系列之非連續墊。
在步驟604，一互補金屬氧化物半導體製程及一互補金屬氧化物半導體結合環是被施加於一第二底材之上。
在步驟606，在兩互補金屬氧化物半導體裝置間之一刻線區域中之一深溝渠是被蝕刻。
在步驟608，在微機電系統結合環與互補金屬氧化物半導體結合環間之一結合是被執行。此結合係為共熔金屬結合，例如，一共熔Al/Ge結合。
在步驟610，一第一薄化製程是被施加，以及深溝渠是被打開。第一薄化製程是藉由研磨第二底材之一上側而被施加。
在步驟612，一電氣測試是被執行去確認結合連接。電氣測試是藉由透過深溝渠之開口探測在第一底材上之測試線結構而被執行。
在步驟614，一電氣連接是被成型於第二底材之一上側之上。電氣連接是藉由矽通孔、球型陣列或重分佈層而被成型。
在步驟616，一單一化製程是被執行於刻線區域之 上。單一化是藉由切割於刻線區域而被實現。
第6圖之方法之一範例是以關於一系列之剖面圖來被描述，如第7a-7g圖所示。雖然第7a-7g圖是以關於方法600被敘述，但被揭露於第7a-7g圖中之結構不是被限於如此一方法。
在第7a-2圖，一微機電系統製程704、一微機電系統結合環714及一測試線結構718是被施加於一第一底材702之上。
在第7a-1圖，一互補金屬氧化物半導體製程708及一互補金屬氧化物半導體結合環716是被施加於一第二底材710之上。
在第7b圖，在兩互補金屬氧化物半導體裝置間之一刻線區域722中之一深溝渠712是被蝕刻。
在第7c圖，在微機電系統結合環714與互補金屬氧化物半導體結合環716間之一結合是被執行。測試線結構718是校直於深溝渠712。
在第7d圖，一第一薄化製程是被施加，以及深溝渠是被打開。此時，一晶圓之部分單一化是被成型。發生於所追隨製程中於一晶片上之可能裂痕不會延伸至晶圓之其餘部分。
在第7e圖，一電氣測試是被執行去確認結合連接。電氣測試是藉由透過深溝渠之開口探測在第一底材上之測試線結構而被執行。一自動探測系統720是被使用去執行可編程之自動測試。
在第7f圖，一電氣連接結構731是被成型於第二底材之一上側之上。然後，一單一化製成是被執行於刻線區域722之上。單一化是藉由切割於刻線區域上而被實現。
在第7g圖，所形成之微機電系統之一範例是被顯示。
第8圖係顯示用於製造一微機電系統晶圓層級晶片級封裝之一方法800之一些替代實施例之細部流程圖。方法800係提供額外的保護於一晶圓層級上之結合層。
在步驟802，類似於步驟602，一微機電系統製程、一微機電系統結合環及一測試線結構是被施加於一第一底材之上。
在步驟804，類似於步驟604，一互補金屬氧化物半導體製程及一互補金屬氧化物半導體結合環是被施加於一第二底材之上。
在步驟806，類似於步驟606，在兩互補金屬氧化物半導體裝置間之一刻線區域中之一深溝渠是被蝕刻。
在步驟808，類似於步驟608，在微機電系統結合環與互補金屬氧化物半導體結合環間之一結合是被執行。一凹洞是被成型於結合之內，以及一空間是被成型於結合之外。
在步驟810，類似於步驟610，一第一薄化製程是被施加，以及深溝渠是被打開。
在步驟812，一保護材料是被填充至深溝渠以及在結合外之空間之中。
在步驟814，一第二薄化製程是被施加於第二底材 之一上側，以移除在裝置區域及平坦上表面上之部分保護材料。
在步驟816，類似於步驟614，一電氣連接是被成型於第二底材之一上側之上。電氣連接是藉由矽通孔、球型陣列或重分佈層而被成型。
在步驟818，類似於步驟616，一單一化製程是被執行於刻線區域之上。單一化是藉由切割於刻線區域而被實現。
第8圖之方法之一範例是以關於一系列之剖面圖來被描述，如第9a-9i圖所示。
在第9a-1圖、第9a-2圖及第9b圖，一微機電系統製程904、一微機電系統結合環914及一測試線結構918是被施加於一第一底材902之上，而一互補金屬氧化物半導體製程908、一互補金屬氧化物半導體結合環916及位於一刻線區域922處之一深溝渠912是被施加於一第二底材之上。
在第9c圖，在微機電系統結合環914與互補金屬氧化物半導體結合環916間之一結合是被執行。一凹洞是被成型於結合之內，以及一空間是被成型於結合之外。
在第9d圖，一第一薄化製程是被施加，以及深溝渠912是被打開。
在第9e圖，一保護材料是被填充至深溝渠以及在結合外之空間之中。
在第9f圖，一第二薄化製程是被施加於第二底材之一上側，以移除在裝置區域923及一平坦上表面933上之部分保 護材料。
在第9g圖，一電氣連接結構931是被成型於第二底材之一上側之上。
在第9h圖，一單一化製程是被執行於刻線區域922之上。一切割製程是被執行去移除在刻線區域922中之一部分保護材料以及留下用於保護晶片之一適當部分之保護材料。
在第9i圖，所產生之微機電系統系統之一範例是被顯示。
雖然本發明已以較佳實施例揭露於上，然其並非用以限定本發明，此技術領域具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧第一底材
104‧‧‧第二底材
114a、114b‧‧‧微機電系統結合環
116a、116b‧‧‧互補金屬氧化物半導體結合環
118‧‧‧測試線
122‧‧‧刻線、刻線區域
124a、124b‧‧‧凹洞
128‧‧‧矽通孔
130‧‧‧球型陣列
132‧‧‧重分佈層
140‧‧‧保護材料
150、152‧‧‧積體電路

Claims (10)

  1. 一種封裝積體電路結構，包括：一第一底材，具有一互補金屬氧化物半導體裝置及一互補金屬氧化物半導體結合環；一第二底材，具有一微機電系統裝置及一微機電系統結合環，其中，該微機電系統結合環係圍繞該微機電系統裝置之一周圍，並且係結合於該互補金屬氧化物半導體結合環，其中該第二底材橫向延伸超過該第一底材之一外側壁；以及一保護層，覆蓋該微機電系統結合環之複數個外側壁及該互補金屬氧化物半導體結合環之複數個外側壁，並且係進一步覆蓋該第一底材之一外側壁以及係不覆蓋該第二底材之一外側壁，其中該保護層具有一上表面，且該保護層之該上表面與該第一底材之一上表面齊平。
  2. 如申請專利範圍第1項所述之封裝積體電路結構，其中，該第二底材之該外側壁係接合該保護層之一外側壁，以界定該封裝積體電路結構被切割之一平面表面。
  3. 如申請專利範圍第1項所述之封裝積體電路結構，其中，該微機電系統結合環及該互補金屬氧化物半導體結合環之該等外側壁係相對於該第一底材之該外側壁被橫向地凹陷。
  4. 如申請專利範圍第1項所述之封裝積體電路結構，其中，該微機電系統結合環及該互補金屬氧化物半導體結合環係接合形成一封閉凹洞，以及該封閉凹洞係流體連通於該微機電系統裝置，並且係從圍繞該封裝積體電路結構之一周圍 環境被密封。
  5. 如申請專利範圍第1項所述之封裝積體電路結構，更包括一電氣連接結構，係連接該互補金屬氧化物半導體裝置於該第一底材之一上側，其中，該上側係相對於該第一底材之一下側，以及該互補金屬氧化物半導體結合環係被配置於該下側之上。
  6. 一種晶圓層級封裝結構，包括：一第一底材；一第二底材，包括多個微機電系統裝置；一列結合環結構，係被配置於該第一底材與該第二底材之間，其中，一結合環結構之複數個內側壁係界定一凹洞於該第一底材之一第一表面與該第二底材之一第一表面之間；以及一測試線，係被配置於該第二底材之該第一表面之上，其中，該測試線係被配置於一刻線區域之中，並且係電性連接於位於該第二底材上之該微機電系統裝置，以及該刻線區域係位於相鄰之結合環結構之相對之外側壁之間。
  7. 如申請專利範圍第6項所述之晶圓層級封裝結構，更包括一深溝渠，係位於該第一底材之中，其中，該深溝渠係被校直於位於該測試線上之該刻線區域，並且係以一保護材料被填充，以及該保護材料包括光阻、聚酰亞胺、環氧樹脂、旋塗式玻璃材料或模鑄材料。
  8. 如申請專利範圍第6項所述之晶圓層級封裝結構，其中，該第一底材包括多個互補金屬氧化物半導體裝置，以及一結 合環結構包括位於該第一底材上之一互補金屬氧化物半導體結合環以及位於該第二底材上之一微機電系統結合環。
  9. 如申請專利範圍第6項所述之晶圓層級封裝結構，更包括一矽通孔、一球型陣列或一重分佈層，係被配置於該第一底材之一上側之上，用以提供來自於該第一底材之該上側之電性連接。
  10. 一種晶圓封裝方法，包括：提供具有複數個互補金屬氧化物半導體晶粒及複數個互補金屬氧化物半導體結合環之一第一晶圓，其中，複數個互補金屬氧化物半導體刻線區域係被配置於相鄰之互補金屬氧化物半導體晶粒之間；提供一深溝渠，其中，該深溝渠係被校直於該第一晶圓中之一互補金屬氧化物半導體刻線區域之內；提供具有複數個微機電系統晶粒及複數個微機電系統結合環之一第二晶圓，其中，複數個微機電系統刻線區域係被配置於相鄰之微機電系統晶粒之間，並且係對應於該等互補金屬氧化物半導體刻線區域；提供一測試線結構，其中，該測試線結構係被校直於該第二晶圓上之一微機電系統刻線區域之內；藉由結合該等互補金屬氧化物半導體結合環於該等微機電系統結合環結合該第一晶圓於該第二晶圓，其中，該深溝渠在結合之後係被校直於該測試線結構之上，其中該第二底材橫向延伸超過該第一底材之一外側壁；一保護材料被填充至該深溝渠中；以及 沿著該等互補金屬氧化物半導體刻線區域及該等微機電系統刻線區域切割被結合之該第一晶圓及該第二晶圓、以及該保護材料，切割留下的用於保護晶片之一適當部分之保護材料即為一保護層，該保護層覆蓋該微機電系統結合環之複數個外側壁及該互補金屬氧化物半導體結合環之複數個外側壁，並且係進一步覆蓋該第一底材之一外側壁以及係不覆蓋該第二底材之一外側壁，其中該保護層具有一上表面，且該保護層之該上表面與該第一底材之一上表面齊平。
TW103104844A 2013-11-05 2014-02-14 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法 TWI536536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/072,141 US9269679B2 (en) 2013-11-05 2013-11-05 Wafer level packaging techniques

Publications (2)

Publication Number Publication Date
TW201519403A TW201519403A (zh) 2015-05-16
TWI536536B true TWI536536B (zh) 2016-06-01

Family

ID=53006371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104844A TWI536536B (zh) 2013-11-05 2014-02-14 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法

Country Status (2)

Country Link
US (1) US9269679B2 (zh)
TW (1) TWI536536B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9527731B2 (en) * 2014-10-15 2016-12-27 Nxp Usa, Inc. Methodology and system for wafer-level testing of MEMS pressure sensors
US11440002B2 (en) 2018-10-23 2022-09-13 International Business Machines Corporation Microfluidic chips with one or more vias filled with sacrificial plugs
CN110534446B (zh) * 2019-09-09 2021-12-21 烟台睿创微纳技术股份有限公司 一种mems晶圆级封装测试的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029666A1 (en) * 2001-08-31 2005-02-10 Yasutoshi Kurihara Semiconductor device structural body and electronic device
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US8508039B1 (en) * 2008-05-08 2013-08-13 Invensense, Inc. Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
CN101123231B (zh) 2007-08-31 2010-11-03 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN100595897C (zh) 2008-08-20 2010-03-24 晶方半导体科技（苏州）有限公司 晶圆级封装对象及其形成的方法
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
US8377798B2 (en) * 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US8232614B1 (en) * 2011-03-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having a conductive element through a substrate thereof and manufacturing methods of the same
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same

Also Published As

Publication number Publication date
US20150123129A1 (en) 2015-05-07
US9269679B2 (en) 2016-02-23
TW201519403A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
US10053359B2 (en) Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
US9376310B2 (en) Microelectronic packages having stacked accelerometer and magnetometer die and methods for the production thereof
US9403674B2 (en) Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
TWI479578B (zh) 晶片封裝結構及其製作方法
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
US8399940B2 (en) Package structure having MEMS elements and fabrication method thereof
CN109553065B (zh) 微机电系统装置与微机电系统的封装方法
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
US8633048B2 (en) Method for fabricating package structure having MEMS elements
US9425119B2 (en) Package structure and fabrication method thereof
CN103213936B (zh) 制备圆片级mems惯性器件tsv堆叠封装结构的方法
US20200126930A1 (en) Semiconductor device and method for fabricating the same
CN110745773B (zh) 用于气密密封的薄膜结构
TWI544586B (zh) 微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法
TWI536536B (zh) 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法
GB2582384A (en) Semiconductor structures
TW202114108A (zh) 封裝結構和其製造方法
CN110015634B (zh) 在前端中在晶片级沉积保护材料以进行早期颗粒和水分保护
TWI431741B (zh) 晶片封裝體及其形成方法
US10442685B2 (en) Microelectronic packages having hermetic cavities and methods for the production thereof
CN111825054B (zh) 应力解耦和粒子过滤器集成
TWI525763B (zh) 晶片封裝體及其形成方法
US20230234835A1 (en) Stress isolation for integrated circuit package integration