TWI544586B - 微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法 - Google Patents

微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法 Download PDF

Info

Publication number
TWI544586B
TWI544586B TW103143679A TW103143679A TWI544586B TW I544586 B TWI544586 B TW I544586B TW 103143679 A TW103143679 A TW 103143679A TW 103143679 A TW103143679 A TW 103143679A TW I544586 B TWI544586 B TW I544586B
Authority
TW
Taiwan
Prior art keywords
mems
integrated circuit
wafer
top cover
mems device
Prior art date
Application number
TW103143679A
Other languages
English (en)
Other versions
TW201606949A (zh
Inventor
鄭鈞文
蔡宏佳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201606949A publication Critical patent/TW201606949A/zh
Application granted granted Critical
Publication of TWI544586B publication Critical patent/TWI544586B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92164—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Description

微機電系統晶圓以及特殊應用積體電路晶片透過線接合的 封裝方法
本發明是有關於一種微機電系統晶圓的封裝方法。
微機電系統(Microelectromechanical Systems；MEMS)裝置，例如加速度計、壓力感測器和陀螺儀，已經被廣泛使用在許多現代新穎的電子設備中。例如，微機電加速度計已經被廣泛應用在汽車(例如，安全氣囊展開系統)、平板電腦或智慧型手機中。對於許多應用，微機電系統裝置將電性連接至特殊應用積體電路(Application-specific integrated circuit；ASIC)，以形成完整的微機電系統。通常而言，其連接是通過線接合形成的，但是仍存在其他可行的方法。
本發明之一態樣提供一種微機電系統 (microelectriomechanical system；MEMS)封裝結構，包含微機電系統基板、頂蓋基板、積體電路晶片、外罩以及導體柱或外部接合線。微機電系統基板包含微機電系統裝置。頂蓋基板固定於微機電系統基板之上表面，且頂蓋基板包含對應微機電系統裝置的凹部。凹部位於頂蓋基板方之頂蓋基板的上表面。外罩覆蓋微機電系統基板、之底面。積體電路晶片固定於凹部上頂蓋基板以及積體電路晶片。導體柱或外部接合線電性連接至積體電路晶片，且延伸於外罩上表面與積體電路晶片之間。
本發明之一態樣提供一種微機電系統裝置的封裝方法，包含下列步驟。提供包含微機電系統裝置的微機電系統晶圓。固定頂蓋晶圓於微機電系統晶圓的上表面，頂蓋晶圓包含對應微機電系統裝置的凹部，凹部位於頂蓋晶圓底面之中。固定積體電路晶片於頂蓋晶圓的上表面，頂蓋晶圓位於凹部上方。形成電性連接積體電路晶片並垂直向上延伸的導體柱或外部接合線。形成外罩，外罩覆蓋於微機電系統晶圓、頂蓋晶圓以及積體電路晶片，且外罩之上表面與導體柱或外部接合線之上表面大致為共平面。
本發明之一態樣提供一種微機電系統封裝結構，包含微機電系統基板、頂蓋基板、第一積體電路晶片、第二積體電路晶片、外罩、第一導體柱或第一外部接合線以及第二導體柱或第二外部接合線。微機電系統基板包含第一微機電系統裝置以及第二微機電系統裝置。頂蓋基板固定於微機電系統基板上表面，其中頂蓋基板包含對應第一微 機電系統裝置的第一凹部。第一凹部位於頂蓋基板的底面。頂蓋基板包含對應第二微機電系統裝置的第二凹部。第二凹部位於頂蓋基板的底面。第一積體電路晶片固定於第一凹部上方的頂蓋基板的上表面。第二積體電路晶片固定於第二凹部上方的頂蓋基板的上表面。外罩覆蓋微機電系統基板、頂蓋基板、第一積體電路晶片以及第二積體電路晶片上。第一導體柱或第一外部接合線電性連接第一積體電路晶片，且延伸於外罩的上表面與第一積體電路晶片之間。第二導體柱或第二外部接合線電性連接第二積體電路晶片，且延伸於外罩的上表面與第二積體電路晶片之間。第一微機電系統封裝結構包含第一微機電系統裝置、第一凹部、第一積體電路晶片以及第一導體柱或第一外部接合線。第二微機電系統封裝結構包含第二微機電系統裝置、第二凹部、第二積體電路晶片以及第二導體柱或第二外部接合線。
100’‧‧‧上視圖
100”,200,400,500,600,700,800,900,1000,1100,1200,1300,1400,1500,1600,1700,1800,1900,2000,2100,2200,2300,2400,2500,2600‧‧‧剖面圖
300‧‧‧流程圖
102,102a~102e‧‧‧微機電系統封裝結構
104,104a~104e‧‧‧微機電系統裝置
106‧‧‧微機電系統晶圓
107,107a,107b‧‧‧區塊
108‧‧‧頂蓋晶圓
110,110a~110e‧‧‧空腔
112a~112e‧‧‧頂蓋
116‧‧‧第一頂蓋接合結構
118‧‧‧第二頂蓋接合結構
120,120a,120b‧‧‧積體電路晶片
122‧‧‧特殊應用積體電路接合結構
124,124a,124b‧‧‧基板
126,126a,126b‧‧‧特殊應用積體電路
128,128a~128c‧‧‧特殊應用積體電路接合墊
130,130a~130c‧‧‧微機電系統接合墊
132,132a~132c‧‧‧微機電系統互連接部
134,134a~134c‧‧‧內部接合線
136‧‧‧外罩
138,138a~138d‧‧‧導體柱
144‧‧‧重新分配層
146‧‧‧重新分配導電結構
148‧‧‧球柵陣列
150a~150d‧‧‧焊球
152‧‧‧球柵陣列導電結構
154‧‧‧重新分配層/球柵陣列接合結構
156,156a~156d‧‧‧外部接合線
162‧‧‧球柵陣列導電結構
302~320‧‧‧步驟
502‧‧‧第一頂蓋接合層
602‧‧‧第二頂蓋接合層
702,702a~702c‧‧‧微機電系統凹部
704,704a~704c‧‧‧間隔凹部
1302‧‧‧第一導電層
1402‧‧‧重新分配接合層
1502,1502a~1502d‧‧‧球柵陣列孔
1504‧‧‧第二導電層
1602‧‧‧球柵陣列接合層
1902,1902a,1902b‧‧‧回送接合線
細讀以下詳細敘述並搭配對應之圖式，可了解到本揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，為了討論的清楚，所述之特徵的尺寸可以任意的增加或減少。
第1A圖為根據本發明部分實施方式中具有微機電封裝系統之結構的上視圖，結構包含微機電系統晶圓、頂蓋晶圓、特殊應用積體電路、接合線以及導體柱以共同定義微機電 封裝系統。
第1B圖為根據本發明部分實施方式中第1A圖結構的剖面圖。
第2圖為根據本發明部分實施方式中具有微機電封裝系統之結構的剖面圖，結構包含微機電系統晶圓、頂蓋晶圓、特殊應用積體電路以及接合線以共同定義微機電封裝系統。
第3圖為根據本發明部分實施方式中製造具有微機電封裝系統之結構方法的流程圖，其中結構包含微機電系統晶圓、頂蓋晶圓、特殊應用積體電路以及接合線且/或導體柱以共同定義微機電封裝系統。
第4圖至第26圖為根據本發明部分實施方式中具有微機電封裝系統之結構於不同階段製作過程的剖面圖，其中結構包含微機電系統晶圓、頂蓋晶圓、特殊應用積體電路以及接合線且/或導體柱以共同定義微機電封裝系統。
本揭露將提供許多個實施方式或實施例以實現本揭露之多個不同的特徵。許多元件與排列將以特定實施例在以下敘述以簡化本揭露。當然，這些敘述僅止於範例，且不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，本揭露在多個範 例中會重複參考號碼與字母。這樣的重複方式是為了簡單與明瞭的目的而其本身並不會決定多個範例以及/或所討論的配置之間的關係。
此外，方位相對詞彙，如「在...之下」、「下面」、「下」、「上方」或「上」或類似詞彙，在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特徵之關係。方位相對詞彙除了用來描述裝置在圖式中的方位外，其包含裝置於使用或操作下之不同的方位。當裝置被另外定位(旋轉90度或者其他面向的方位)，本文所用的方位相對詞彙同樣可以相應地進行解釋。
現代電子設備現正日益演變成併入有微機電系統(Microelectromechanical Systems；MEMS)裝置，例如加速計或陀螺儀，以達到許多應用。於許多應用中，微機電系統裝置與作為微機電系統裝置和電子裝置中介面的特殊應用積體電路(Application-specific integrated circuit；ASIC)電性連接並封裝於一起。量產化的微機電系統裝置和特殊應用積體電路已經成為越來越多使用於電子裝置中的微機電系統裝置的關鍵啟用技術之一。
於微機電系統裝置的量產製造過程時，多個微機電系統裝置形成於微機電系統晶圓之上且/或其之中，其直徑通常為8吋。接著，具有相同或相近直徑的頂蓋晶圓設置並固定於微機電系統晶圓上，且頂蓋基板的底面具有與微機電系統裝置對應的凹部。當頂蓋晶圓設置並固定於微機電系統晶圓上時，具有凹部的空腔形成於對應的微機電系 統裝置上且與其毗鄰，並位於微機電系統晶圓與頂蓋晶圓之間。組合的微機電系統晶圓與頂蓋晶圓再被單一化或是切塊，以形成每個具有至少一個微機電系統裝置的單獨微機電系統晶片。
似於微機電系統裝置，於特殊應用積體電路裝置的量產製造過程時，多個特殊應用積體電路形成於特殊應用積體電路晶圓之上且/或其中，其直徑通常為12吋。此外，製造特殊應用積體電路的方式通常運用互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)技術。特殊應用積體電路晶圓接著再被單一化或是切塊，以形成每個具有至少一個特殊應用積體電路的特殊應用積體電路晶片。
為了將量產製造的特殊應用積體電路以及量產製造的微機電系統裝置封裝於電子裝置中使用，根據一些的方法，對應特殊應用積體電路的特殊應用積體電路晶片設置於基板上。接著，對應微機電系統裝置的微機電系統晶片設置於特殊應用積體電路上。當微機電系統晶片置於特殊應用積體電路晶片上後，特殊應用積體電路晶片以及微機電系統晶片以及/或基板藉由例如是線接合互相連接。外罩再模型化於特殊應用積體電路晶片以及微機電系統晶片之上以及周圍。
根據上述封裝特殊應用積體電路以及微機電系統裝置的方法將會有一個具有過大體積的挑戰。當與電子裝置結合時此將佔據過多面積。另一個根據上述封裝特殊應 用積體電路以及微機電系統裝置方法的挑戰是難以減少封裝結構的高度。考慮上述情形，將大量生產的特殊應用積體電路以及大量生產的微機電系統裝置封裝於一起以及成為封裝結構的改善方法在此揭露。
根據此改善方法中，頂蓋晶圓設置並固定於具有多個微機電系統裝置的微機電系統晶圓上。頂蓋晶圓包含對應微機電系統裝置的頂蓋，且其之間通常相隔至少一個尺度。每一個頂蓋連帶有凹部於頂蓋晶圓的底面，並對應由頂蓋晶圓圍繞凹部所成的區域。特殊應用積體電路晶片接著再分別設置並固定於頂蓋之上，且內部接合線(提供封裝結構的內部連接)形成於微機電系統晶圓與特殊應用積體電路晶片之間。此外，導體柱或外部接合線(提供封裝結構與外部連接)自微機電系統基板且/或特殊應用積體電路晶片向上垂直延伸形成。爾後，外罩形成於微機電系統基板、頂蓋基板以及特殊應用積體電路晶片上及周圍，且其上表面與導體柱或外部接合線的上表面為共平面。當外罩形成之後，重新分配層(redistribution layer；RDL)形成於外罩之上，並藉由導體柱或外部接合線與特殊應用積體電路晶片且/或微機電系統晶圓電性溝通。另外，球柵陣列(ball grid array；BGA)形成於重新分配層之上，且與重新分配層電性溝通，從而將多個微機電系統封裝結構整合於共同結構中。共同結構被切塊或單一化以使封裝結構分離。
此改善方法描述一個透過連接特殊應用積體電路晶片與微機電系統晶圓，以封裝大量生產之特殊應用積體 電路晶片以及大量生產之微機電系統裝置的方法。沒有已知的方法能夠封裝大量生產之特殊應用積體電路晶片以及大量生產之微機電系統裝置，使得微機電系統裝置以晶圓等級封裝，而特殊應用積體電路是以晶片等級封裝。更進一步來說，由於微機電系統晶片以及特殊應用積體電路晶片不用為了封裝而堆疊在額外基板上，其單獨封裝結構的形成因子也將獲得改善。單獨封裝結構的體積以及高度也下降。再者，此改善方法此更進一步地延伸具有特殊應用積體電路晶片的微機電系統裝置性能。
參照第1A圖以及第1B圖，其分別為部分實施方式之多個微機電系統封裝結構102a-d的上視圖100’和剖面圖100”。多個微機電系統封裝結構102如所示被整合於共同結構中，此部分細節於之後說明。然而，實務上，共同結構透過切塊分離微機電系統封裝結構102以單獨使用。此外，共同結構雖繪示成具有4個微機電系統封裝結構102，更多或少的封裝結構為可行的。
微機電系統封裝結構102包含對應的微機電系統裝置104a-e，並設置於視為微機電系統裝置104基板的微機電系統晶圓106之上或其中。每一個微機電系統封裝結構102包含至少一個微機電系統裝置104，且於部分實施方式中，其包含超過一個的微機電系統裝置104。更進一步而言，每一個微機電系統封裝結構102包含微機電系統晶圓106(視作基板)的區塊(或區域)107a以及107b，使得微機電系統裝置104設置於其上或其中。微機電系統裝置104包 含，舉例而言，一或多個陀螺儀、加速度計、麥克風、壓力感測器、運動感測器以及磁場感測器。而微機電系統晶圓106可以例如是塊狀矽晶圓，且/或例如是8吋晶圓。
頂蓋晶圓108設置於微機電系統晶圓106上並與之接合，以定義位於對應的微機電系統裝置104上且與其毗鄰的空腔110a-e。頂蓋晶圓108包含對應於微機電系統裝置104的頂蓋112a-e以及位於頂蓋晶圓108的底面並對應於微機電系統裝置104的凹部。每一個頂蓋112與一或多個這些凹部相關，且每一個頂蓋112對應於頂蓋晶圓108圍繞一或多個凹部所定義的這些區域。於部分實施方式中，頂蓋112獨立於凹部以及/或微機電系統裝置104。此外，於部分實施方式中，頂蓋112彼此於橫向地相隔至少一個尺度。舉例而言，頂蓋晶圓108可以部分或完全的被單一化或切塊以相隔頂蓋112。每一個空腔110被定義於對應的頂蓋112以及微機電系統晶圓106之間。於部分實施方式中，空腔110包含對應於每一個微機電系統裝置104的空腔110。進一步而言，於部分實施方式中，空腔110完全或部分地覆蓋微機電系統裝置104。頂蓋晶圓108可以例如是塊狀矽晶圓，且/或例如是8吋晶圓。
頂蓋晶圓108藉由頂蓋接合結構114接合於微機電系統晶圓106上，上述之頂蓋接合結構114設置於微機電系統晶圓106以及頂蓋晶圓108之間的空腔110外側。於部分實施方式中，頂蓋接合結構114包含第一頂蓋接合結構116以及毗鄰第一頂蓋接合結構116的第二頂蓋接合結 構118。第一頂蓋接合結構116設置於微機電系統晶圓106上表面上，而第二頂蓋接合結構118設置於頂蓋晶圓108的底面上。第一頂蓋接合結構116可以是例如由銅鋁合金構成，而第二頂蓋接合結構118可以是例如由鍺構成。
微機電系統封裝結構102更包含對應的特殊應用積體電路晶片120a以及120b，特殊應用積體電路晶片120a以及120b設置於對應的頂蓋晶圓108之頂蓋112上表面上，且與其接合。每一個微機電系統封裝結構102包含至少一個特殊應用積體電路晶片120，且於部分實施方式中，會有超過一個的特殊應用積體電路晶片120。特殊應用積體電路晶片120藉由特殊應用積體電路接合結構122與對應的頂蓋112的上表面接合，特殊應用積體電路接合結構122例如可以是環氧樹脂。除此之外，特殊應用積體電路晶片120分別包含基板124a以及124b，其例如為矽基板，且一或多個特殊應用積體電路126a以及126b位於基板124上表面上且/或其中。
特殊應用積體電路晶片120的特殊應用積體電路126包含邏輯元件(例如CMOS電晶體)用以操作微機電系統裝置104，以及提供微機電系統裝置104與外部電子裝置間的中介面。通常來說，特殊應用積體電路126以及微機電系統裝置104為一對一耦合，但是一對多的耦合方式也是可行的。再者，特殊應用積體電路126聯合設置於特殊應用積體電路126上的特殊應用積體電路接合墊128a-c以促使特殊應用積體電路126產生電性連接。為了可讀性，只 有部分的特殊應用積體電路接合墊128被標記標號。特殊應用積體電路接合墊128舉例可以是金屬。
於部分實施方式中，微機電系統接合墊130a-c設置於位於頂蓋晶圓108的頂蓋112之間的微機電系統晶圓106的上表面上，並位於頂蓋接合結構114之間。更進一步而言，微機電系統互連接部132a-c設置於微機電系統晶圓106之中，使得微機電系統接合墊130電性連接至微機電系統裝置104，且內部接合線134a-c設置於微機電系統接合墊130與特殊應用積體電路接合墊128之間，使得特殊應用積體電路126電性連接至微機電系統裝置104。內部接合線134為內部的，即內部接合線134提供微機電系統封裝結構102內部結構間的連接。此外，於部分實施方式中，內部接合線134直徑大致介於25微米(um)至70微米(um)之間，舉例而言，內部接合線134可以由銅所構成。為了可讀性，僅有部分內部接合線134被特別標記。微機電系統互連接部132舉例而言可以是由多晶矽組成，而微機電系統接合墊130舉例而言可以是由銅鋁合金構成。
外罩136通常為模型化外罩，其設置於特殊應用積體電路晶片120、頂蓋晶圓108以及微機電系統晶圓106上以及周圍。於部分實施方式中，外罩136包含為平面的上表面。導體柱138a-d自外罩136的上表面穿過外罩136延伸至對應的特殊應用積體電路126，或是延伸至對應的特殊應用積體電路接合墊128。導體柱138通常而言具有一般的矩形輪廓，於部分實施方式中，導體柱138為朝向外罩 136上表面呈漸窄的輪廓。導體柱138舉例而言可以是由銅構成，且其直徑例如為大致介於25微米(um)至70微米(um)。
重新分配層144設置於外罩136的上表面上，且包含重新分配傳導結構146，使得特殊應用積體電路126透過導體柱138與球柵陣列148電性連接。球柵陣列148設置於重新分配層144上，並包含透過球柵陣列導電結構152與重新分配層144電性連接的多個焊球150a-d。重新分配層/球柵陣列接合結構154設置於重新分配層144上，並圍繞球柵陣列148，使得重新分配層144以及球柵陣列148接合於外罩136上，且/或作為保護重新分配層144以及球柵陣列148之用。重新分配層/球柵陣列接合結構154舉例而言可以是環氧樹脂。
請參照第2圖，第2圖為另一實施方式之多個微機電系統封裝結構102的剖面圖200。相較於第1A圖以及第1B圖的實施方式，本實施方式無設置導體柱138。取而代之，本實施方式設置有外部接合線156a-d，外部接合線156a-d自外罩136的上表面穿過外罩136，並延伸至對應的特殊應用積體電路126或是對應的特殊應用積體電路接合墊128。外部接合線156為外部的，即外部接合線156提供微機電系統封裝結構102外部結構與微機電系統封裝結構102內部結構間的連接。此外，於部分實施方式中，外部接合線156直徑大致介於25微米(um)至70微米(um)之間，且/或舉例而言，其可以由銅所構成。
根據其他替代的實施方式中，附加的導體柱被用來替代內部接合線134。在此方面，附加的導體柱使得微機電系統接合墊130電性連接於重新分配層144，於部分實施方式中，附加的導體柱也電性連接至球柵陣列148。特殊應用積體電路126也可以透過重新分配層144連接至微機電系統裝置104，或是藉由球柵陣列148連接至外部。
更佳地，藉由封裝晶圓等級的微機電系統裝置，相較於晶片等級，所形成之微機電系統封裝結構的形成因子將獲得改善。同樣地，由於微機電系統晶片以及特殊應用積體電路晶片不需要額外設置基板即可進行封裝，微機電系統封裝結構的佔據空間被縮減。相似地，微機電系統封裝結構的高度被縮減。於習知的微機電系統封裝結構高度定義中，其包含了特殊應用積體電路晶片與微機電系統晶片所位於的額外基板，在此所描述的微機電系統封裝結構由於不需要此額外基板的設置，因此其高度相較於習知的封裝結構更為縮減。
根據上述，於部分實施方式中，繪於第1A圖、第1B圖以及第2圖的共同結構為被單一化。在這樣的實施方式中，微機電系統晶圓106以及頂蓋晶圓108共同與對應的微機電系統封裝結構102分離成獨立的區域。每一個微機電系統封裝結構102包含對應的微機電系統晶圓106區域以及對應的頂蓋晶圓108區域。微機電系統封裝結構102中，對應的微機電系統晶圓106以及頂蓋晶圓108區域分別為微機電系統封裝結構102的微機電系統基板以及頂蓋 基板。
請參照第3圖，第3圖為部分實施方式中微機電封裝結構製造方法的流程圖300。根據封裝方法，提供包含多個微機電系統裝置的微機電系統晶圓(步驟302)。固定頂蓋晶圓(步驟304)於微機電系統晶圓，以形成多個對應於微機電系統裝置上的空腔。頂蓋晶圓包含對應微機電系統裝置的多個凹部，凹部位於頂蓋晶圓的底面。固定特殊應用積體電路晶片(步驟306)於頂蓋晶圓的上表面，頂蓋晶圓位於對應的凹部上方。形成內部接合線(步驟308)於特殊應用積體電路晶片與微機電系統晶圓之間。形成自特殊應用積體電路垂直向上延伸至內部接合線上表面的導體柱或回送接合線，導體柱或回送接合線位於內部接合線上表面之上(步驟310)。回送接合線迴轉至特殊應用積體電路晶片上。形成外罩，外罩包覆於特殊應用積體電路晶片、微機電系統晶圓、頂蓋晶圓以及導體柱或回送接合線上以及其周圍(步驟312)。平坦化外罩以及導體柱或回送接合線(步驟314)。平坦化使得回送接合線被切成對應的一對外部接合線。形成重新分配層(步驟316)於外罩上，並透過導體柱或回送接合線電性連接特殊應用積體電路晶片。形成球柵陣列(步驟318)於重新分配層上。單一化或切塊包含外罩以及微機電系統晶圓的所成結構(步驟320)，以分離或分隔所成結構中的微機電系統封裝結構。
本發明提供之封裝方法(例如，由流程圖300所描述的方法)將以一系列的動作與事件進行說明和描述，然 而，應該被理解這樣的動作或事件的所示順序不應被以限制性的意義解釋。例如，一些動作可以按不同順序進行且/或同時與其他本文中所描述的動作或事件進行。此外，並非所有描述的動作都需要在本文所述的一或多個方面或多個實施方式中實行。另外，所描述的一或多個動作可以在本文中的一或多個單獨的動作和/或階段進行。
第4圖至第26圖為用以描述部分實施方式之封裝方法中的微機電封裝結構於不同階段製作過程的剖面圖。雖然第4圖至第26圖為用以描述此封裝方法，應當了解到第4圖至第26圖所揭露的結構並不限制本發明之封裝方法，亦即結構為獨立於封裝方法。相同地，雖然此方法之描述為相關於第4圖至第26圖，應當了解到第4圖至第26圖所揭露的方法並不限制本發明之結構，亦即方法為獨立於結構。
請同時參照第4圖以及第5圖，其分別為部分實施方式中對應步驟302的剖面圖400以及500。如第4圖所示，提供微機電系統晶圓106。微機電系統晶圓可以是例如塊狀矽晶圓，以及/或例如可以是8吋晶圓。如第5圖所示，多個對應微機電系統封裝結構102b以及102c的微機電系統裝置104b-d形成於微機電系統晶圓106上表面之上且/或其中。微機電系統裝置104個別形成於對應微機電系統封裝結構102之微機電系統晶圓106的區塊(或區域)107a以及107b。微機電系統晶圓106的區塊107可視作微機電系統裝置104的基板。微機電系統裝置104可以是例如一 或多個的陀螺儀、加速度計、麥克風、壓力感測器、運動感測器以及磁感測器。此外，微機電系統裝置104根據已知的技術形成，像是光微影技術。
同樣如第5圖所示，形成微機電系統互連接部132a-c，並連接至微機電系統裝置104，且微機電系統互連接部132a-c自微機電系統裝置104延伸至微機電系統晶圓106上表面。此外，第一頂蓋接合層502形成於微機電系統晶圓106以及微機電系統裝置104的上表面上。第一頂蓋接合層502可以例如是能共晶接合的鋁或鍺、能熔化接合的氧化物、金屬或是能熱壓接合的高分子有機物。微機電系統互連接部132可以是例如由多晶矽構成。
第6圖至第8圖為分別為部分實施方式中對應步驟304的示意圖600-800。如第6圖所示，提供頂蓋晶圓108，且第二頂蓋接合層602形成於其底面上。頂蓋晶圓108可以是例如塊狀矽晶圓，以及/或舉例而言，可以是8吋晶圓。通常而言，頂蓋晶圓108以及微機電系統晶圓106分配有相同寬度以及長度，或是直徑。第二頂蓋接合層602可以是例如能共晶接合的鋁或鍺、能熔化接合的氧化物、金屬或是能熱壓接合的高分子有機物。
同樣如第6圖所示，第一頂蓋接合層502的部分區域被蝕刻，以形成第一頂蓋接合結構116於微機電系統晶圓106上表面上，並位於微機電系統裝置104的周圍。蝕刻步驟更形成微機電系統接合墊130a-c於微機電系統晶圓106上表面上，並與微機電系統互連接部132電性連接。
如第7圖所示，多個對應微機電系統裝置104的微機電系統凹部702a-c形成於頂蓋晶圓108的底面。微機電系統凹部702的開口寬度以及其長度通常等於或大於個別的微機電系統裝置104寬度以及其長度。同樣地，如第7圖所示，於部分實施方式中，間隔凹部704a-c具有大於微機電系統凹部702的深度，且位於微機電系統凹部702之間，並形成於頂蓋晶圓108底面。
於形成微機電系統凹部702以及間隔凹部704之中，第二頂蓋接合結構118形成於頂蓋晶圓108的底面上，並位於微機電系統凹部702以及間隔凹部704之間。此外，也形成對應微機電系統凹部702以及環繞對應至微機電系統凹部702的頂蓋112b-d。對應至微機電系統凹部702的頂蓋112藉由頂蓋晶圓108環繞於微機電系統凹部702側壁以及上表面的部分定義。微機電系統凹部702以及間隔凹部704為透過例如是一或多次的蝕刻方式穿過第二頂蓋接合層602至頂蓋晶圓108形成。
如第8圖所示，頂蓋晶圓108藉由第一/第二頂蓋接合結構116以及118固定於微機電系統晶圓106。第一/第二頂蓋接合結構116以及118共同形成頂蓋接合結構114。當頂蓋晶圓108固定於微機電系統晶圓106時，空腔110b-d形成於微機電系統裝置104之上且與其毗鄰，並位於頂蓋晶圓108以及微機電系統晶圓106之間。空腔110可以是例如氣閉密封，且/或例如完全或是部份覆蓋於微機電系統裝置104。同樣如第8圖所示，於部分實施方式中， 頂蓋晶圓108被平坦化至間隔凹部704的上表面。平坦化步驟使得頂蓋晶圓108將頂蓋112部分或是完全地分離或隔開。
第9圖至第10圖為分別為部分實施方式中對應步驟306的剖面圖900以及1000。如第9圖所示，提供對應於微機電系統裝置104的特殊應用積體電路晶片120a以及120b。特殊應用積體電路晶片120個別包含基板124a以及124b，例如是矽基板，且一或多個特殊應用積體電路126a以及126b設置於基板124上表面之上或其中。此外，特殊應用積體電路晶片120包含設置於特殊應用積體電路126上的特殊應用積體電路接合墊128a-g，以促成其與特殊應用積體電路126的電性連接。特殊應用積體電路晶片120可以是例如透過互補式金屬氧化物半導體技術且/或於12吋晶圓上形成。特殊應用積體電路接合墊128可以為例如金屬。
如第10圖所示，特殊應用積體電路晶片120藉由特殊應用積體電路接合結構122被固定於對應的空腔110至對應的頂蓋112上表面之上，其中特殊應用積體電路接合結構122位於特殊應用積體電路晶片120底面以及微機電系統晶圓106上表面之間。特殊應用積體電路接合結構122可以為例如是環氧樹脂。
第11圖至第18圖分別為部分實施方式中對應步驟308-320的剖面圖1100-1800。
第11圖為部分實施方式中對應步驟308-312的剖 面圖1100。如第11圖所示，內部接合線134a-c形成於微機電系統接合墊130與特殊應用積體電路接合墊128之間，以使特殊應用積體電路126電性連接於微機電系統裝置104。內部接合線134為用於提供微機電系統封裝結構102內部結構間的連接。接著，形成導體柱138，且導體柱138電性連接至特殊應用積體電路126，並自特殊應用積體電路接合墊128垂直向上延伸。導體柱138垂直向上延伸高過於內部接合線134的上表面。於部分實施方式中，內部接合線134且/或導體柱138個別具有大致介於25微米(um)至70微米(um)的直徑。此外，於部分實施方式中，內部接合線134且/或導體柱138為由銅構成。當內部接合線134以及導體柱138形成後，形成外罩136，且外罩136位於頂蓋晶圓108、微機電系統晶圓106以及特殊應用積體電路晶片120之上以及其周圍。外罩136通常透過模型化製程形成。
第12圖為部分實施方式中對應步驟314的剖面圖1200。如第12圖所示，平坦化外罩136以及導體柱138，以將外罩136以及導體柱138的上表面共同平坦化。外罩136被平坦化至高於內部接合線134上表面的水平高度，使得內部接合線134保持特殊應用積體電路晶片120與微機電系統晶圓106之間的電性連接。
第13圖以及第14圖分別為部分實施方式中對應步驟316的剖面圖1300以及1400。如第13圖所示，第一導電層1302同時形成於外罩136上表面之上以及導體柱138 上表面之上。如第14圖所示，將第一導電層1302選擇性地圖案化，以形成具有重新分配導電結構146的重新分配層144於外罩136的上表面。重新分配層144透過導體柱138以及特殊應用積體電路接合墊128電性連接於特殊應用積體電路126，並且透過重新分配導電結構146提供特殊應用積體電路126佈於外罩136上表面的電性連接點。此外，重新分配接合層1402形成於重新分配層144上。重新分配接合層1402可以是例如環氧樹脂。
第15圖至第17圖分別為部分實施方式中對應步驟318的剖面圖1500、1600以及1700。
如第15圖所示，球柵陣列孔1502a-d形成於重新分配接合層1402中。球柵陣列孔1502a-d可以例如是透過蝕刻穿過部分重新分配接合層1402形成。同樣如第15圖所示，第二導電層1504同時形成於重新分配接合層1402上表面之上以及球柵陣列孔1502之內裏。
如第16圖所示，將第二導電層1504選擇性地圖案化，以形成電性連接至重新分配導電結構146以及球柵陣列孔1502之內裏的球柵陣列導電結構152。同樣如第16圖所示，球柵陣列接合層1602形成於球柵陣列導電結構152上，並填充於球柵陣列孔1502。球柵陣列接合層1602可以為例如環氧樹脂。球柵陣列接合層1602以及重新分配接合層1402共同形成重新分配層/球柵陣列接合結構154。
如第17圖所示，球柵陣列接合層1602透過蝕刻以清理球柵陣列孔1502，使得球柵陣列導電結構得以暴露出 來。此外，焊球150a-d形成於清理後的球柵陣列孔1502，並位於球柵陣列導電結構152上。焊球150透過球柵陣列導電結構162、重新分配層144、導體柱138以及特殊應用積體電路接合墊128與特殊應用積體電路126電性連接。球柵陣列導電結構152以及焊球150共同定義球柵陣列148。
第18圖為部分實施方式中對應步驟320的剖面圖1800。如第18圖所示，切塊或單一化由微機電系統晶圓106、頂蓋晶圓108、特殊應用積體電路晶片120、外罩136、重新分配層144以及球柵陣列148構成的最終結構，以分離或分隔微機電系統封裝結構102。每一個微機電系統封裝結構包含至少一特殊應用積體電路晶片120、至少一微機電系統裝置104以及基板(對應微機電系統封裝結構102之微機電系統晶圓106的區塊107)。
第19圖至第26圖分別為部分實施方式中對應步驟308-320於的剖面圖1900-2600。相較於第11圖至第18圖中的實施方式，接合線將用於取代導體柱。
第19圖為部分實施方式中對應步驟308-312的剖面圖1900。如第19圖所示，內部接合線134a-c形成於微機電系統接合墊130以及特殊應用積體電路接合墊128之間，以使特殊應用積體電路126電性連接至微機電系統裝置104。此外，形成回送接合線1902a以及1902b，且回送接合線1902a以及1902b自特殊應用積體電路接合墊128垂直向上延伸，並迴轉至特殊應用積體電路接合墊128。回 送接合線1902a以及1902b垂直向上延伸至高過內部接合線134之上表面。此外，每一個回送接合線1902特別地電性連接兩個特殊應用積體電路126上不同的節點(透過特殊應用積體電路接合墊128)。當內部接合線134以及回送接合線1902形成後，外罩136形成於頂蓋晶圓108上以及其周圍。外罩136通常透過模具製程形成。
第20圖為部分實施方式中對應步驟314的剖面圖2000。如第20圖所示，平坦化外罩136以及回送接合線1902，使得平坦化後的回送接合線1902被切成一對外部接合線156a-d，且外部接合線156a-d具有與外罩136上表面大致為共平面的上表面。外部接合線156用以提供連接微機電系統封裝結構102外部結構以及微機電系統封裝結構102內部結構。外部接合線156藉由特殊應用積體電路接合墊128電性連接於特殊應用積體電路126，並自特殊應用積體電路接合墊128延伸至外罩136的上表面。平坦化後的外罩136為高於內部接合線134上表面之上的水平高度，使得內部接合線134保持特殊應用積體電路晶片120與微機電系統晶圓106之間的電性連接。
第21圖以及第22圖分別為部分實施方式中對應步驟316於的剖面圖2100以及2200。如第21圖所示，第一導電層1302平坦地形成於外罩136上表面以及外部接合線156上表面上。如第22圖所示，第一導電層1302被有選擇性地圖案化，以形成重新分配層144，重新分配層144位於外罩136上表面上，並具有重新分配導電結構146。重新分 配層144藉由外部接合線156以及特殊應用積體電路接合墊128電性連接於特殊應用積體電路126，並藉由重新分配導電結構146提供特殊應用積體電路126於外罩136上表面的電性連接點。此外，重新分配接合層1402形成於重新分配層144之上。重新分配接合層1402可以例如是環氧樹脂。
第23圖至第25圖分別為部分實施方式中對應步驟318的剖面圖2300、2400以及2500。
如第23圖所示，球柵陣列孔1502a-d形成於重新分配接合層1402之中。球柵陣列孔1502可以藉由例如蝕刻部分重新分配接合層1402而形成。同樣如第23圖所示，第二導電層1504平坦地形成於重新分配接合層1402上表面上以及球柵陣列孔1502之中。
如第24圖所示，第二導電層1504被有選擇性地圖案化，以形成球柵陣列導電結構152，且球柵陣列導電結構152電性連接於重新分配導電結構146，並列於球柵陣列孔1502之中的球柵陣列導電結構152。同樣如第24圖所示，球柵陣列接合層1602形成於球柵陣列導電結構152上，並填充於球柵陣列孔1502。球柵陣列接合層1602可以為例如環氧樹脂。球柵陣列接合層1602以及重新分配接合層1402共同形成重新分配層/球柵陣列接合結構154。
如第25圖所示，球柵陣列接合層1602透過蝕刻以清理球柵陣列孔1502，使得球柵陣列導電結構152得以暴露出來。此外，焊球150a-d形成於清理後的球柵陣列孔 1502，並位於球柵陣列導電結構152上。焊球150透過球柵陣列導電結構162、重新分配層144、外部接合線156以及特殊應用積體電路接合墊128與特殊應用積體電路126電性連接。球柵陣列導電結構152以及焊球150共同定義球柵陣列148。
第26圖為部分實施方式中對應步驟320的剖面圖2600。如第26圖所示，切塊或單一化由微機電系統晶圓106、頂蓋晶圓108、特殊應用積體電路晶片120、外罩136、重新分配層144以及球柵陣列148構成的最終結構，以分離或分隔微機電系統封裝結構102。每一個微機電系統封裝結構包含至少一特殊應用積體電路晶片120、至少一微機電系統裝置104以及基板。
因此，如上所述，微機電系統封裝結構在此揭露。微機電系統基板包含微機電系統裝置。頂蓋基板固定於微機電系統基板之上表面。頂蓋基板包含對應微機電系統裝置的凹部，凹部位於頂蓋晶圓的底面。積體電路晶片固定於位於凹部上方的頂蓋基板上表面。外罩覆蓋於微機電系統基板、頂蓋基板以及積體電路晶片。導體柱或外部接合線電性連接積體電路晶片，且於外罩上表面與積體電路晶片之間延伸。
於其他實施方式中，微機電系統封裝結構的封裝方法在此揭露。提供包含微機電系統裝置的微機電系統晶圓。固定頂蓋晶圓於微機電系統晶圓上表面。頂蓋晶圓包含對應微機電系統裝置的凹部，凹部位於頂蓋晶圓底面之 中。固定積體電路晶片於頂蓋晶圓上表面，其中頂蓋晶圓位於凹部上方。形成導體柱或外部接合線，導體柱或外部接合線與積體電路晶片電性連接且垂直向上延伸。形成外罩，外罩覆蓋於微機電系統晶圓、頂蓋晶圓以及積體電路晶片，且外罩上表面與導體柱或外部接合線之上表面大致為共平面。
在其他實施方式中，多個微機電系統封裝結構在此揭露。微機電系統晶圓包含第一微機電系統裝置以及第二微機電系統裝置。頂蓋晶圓固定於微機電系統晶圓上表面。頂蓋晶圓包含對應第一微機電系統裝置的第一凹部，第一凹部位於頂蓋晶圓的底面。頂蓋晶圓包含對應第二微機電系統裝置的第二凹部，第二凹部位於頂蓋晶圓的底面。第一積體電路晶片固定於頂蓋晶圓的上表面，頂蓋晶圓位於第一凹部的上方。第二積體電路晶片固定於頂蓋基板的上表面，頂蓋基板位於第二凹部的上方。形成外罩，外罩覆於微機電系統基板、頂蓋基板、第一積體電路晶片以及第二積體電路晶片上。第一導體柱或第一外部接合線電性連接至第一積體電路晶片，且於外罩上表面與第一積體電路晶片之間延伸。第二導體柱或第二外部接合線電性連接第二積體電路晶片，且於外罩上表面與第二積體電路晶片之間延伸。第一微機電系統封裝結構包含第一微機電系統裝置、第一凹部、第一積體電路晶片以及第一導體柱或第一外部接合線。第二微機電系統封裝結構包含第二微機電系統裝置、第二凹部、第二積體電路晶片以第二導體 柱或第二外部接合線。
上敘概述了多個實施方式的特徵，使得本技術領域中具有通常知識者更可以理解本發明所揭露之內容。本技術領域中具有通常知識者應當理解，其可以適當地以本發明作為基礎以設計或修改其他製程以及結構以實現相同目的和/或達到本文所教示之實施方式的相同優點。本技術領域中具有通常知識者應該也要瞭解到，等效的構造並不脫離本發明的精神和範圍，且作出各種改變、替換和變更仍不脫離本發明的精神和範圍。
100’‧‧‧上視示意圖
102a~102d‧‧‧微機電系統封裝結構
104a~104e‧‧‧微機電系統裝置
110a~110e‧‧‧空腔
112a~112e‧‧‧頂蓋
134a~134c‧‧‧內部接合線
136‧‧‧外罩

Claims (10)

  1. 一種微機電系統(microelectriomechanical system；MEMS)封裝結構，包含：一微機電系統基板，包含一第一微機電系統裝置及一第二微機電系統裝置；一第一頂蓋及一第二頂蓋，固定於該微機電系統基板之上表面，且該第一頂蓋及該第二頂蓋對應該第一微機電系統裝置及該第二微機電系統裝置，並各自包含一凹部，該第一頂蓋之該凹部及該第二頂蓋之該凹部分別對應配置於該第一微機電系統裝置及該第二微機電系統裝置之上，並分別位於該第一頂蓋之底面及該第二頂蓋之底面；一積體電路晶片，固定於該些凹部上方之該第一頂蓋的上表面；一外罩，覆蓋該微機電系統基板、該第一頂蓋、該第二頂蓋以及該積體電路晶片；一導體柱或一外部接合線，電性連接至該積體電路晶片，且延伸於該外罩上表面與該積體電路晶片之間；一第一內部接合線，透過微機電系統基板連接於該積體電路晶片與該第一微機電系統裝置之間；以及一第二內部接合線，透過微機電系統基板連接於該積體電路晶片與該第二微機電系統裝置之間。
  2. 如請求項1所述之微機電系統封裝結構，更包含：一空腔，對應於該第一微機電系統裝置，其中該空腔 包含該第一頂蓋之一凹部，該空腔設置於該微機電系統基板與該第一頂蓋之間的該第一微機電系統裝置上方，且毗鄰於該第一微機電系統裝置，其中該積體電路晶片直接設置於該空腔上方。
  3. 如請求項1所述之微機電系統封裝結構，其中該第一微機電系統裝置或該第二微機電系統裝置為運動感測器、磁場感測器以及壓力感測器的其中一者。
  4. 如請求項1所述之微機電系統封裝結構，其中該外罩為模型化外罩。
  5. 如請求項1所述之微機電系統封裝結構，更包含：一重新分配層(redistribution layer；RDL)，設置於該外罩上表面之上，且電性連接於該導體柱或該外部接合線；以及一球柵陣列(ball grid array；BGA)，設置於該重新分配層之上，且透過該重新分配層電性連接於該積體電路晶片。
  6. 一種微機電系統(microelectriomechanical system；MEMS)裝置的封裝方法，包含：提供包含一微機電系統裝置的一微機電系統晶圓； 固定一頂蓋晶圓於該微機電系統晶圓的上表面，該頂蓋晶圓包含對應該微機電系統裝置的一凹部，該凹部位於該頂蓋晶圓底面之中；固定一積體電路晶片於該頂蓋晶圓的上表面，該頂蓋晶圓位於該凹部上方；形成電性連接該積體電路晶片並垂直向上延伸的一導體柱或一外部接合線；以及形成一外罩，該外罩覆蓋於該微機電系統晶圓、該頂蓋晶圓以及該積體電路晶片，且該外罩之上表面與該導體柱或該外部接合線之上表面大致為共平面。
  7. 如請求項6所述之封裝方法，更包含：形成一回送接合線，該回送接合線垂直向上延伸且電性連接於該積體電路晶片的不同節點之間；形成該外罩於該回送接合線上以及周圍；以及平坦化該外罩以及該回送接合線，以將該回送接合線切成一對外部接合線，該對外部接合線的上表面與該外罩的上表面大致共平面。
  8. 如請求項6所述之封裝方法，更包含： 形成連接於該積體電路晶片以及該微機電系統晶圓的一內部接合線，使得該微機電系統裝置電性連接於該積體電路晶片。
  9. 如請求項6所述之封裝方法，更包含：將該外罩與該微機電系統晶圓切塊，以將該微機電系統裝置以及該積體電路晶片自其他微機電系統封裝結構的其他微機電系統裝置以及其他積體電路晶片分離。
  10. 一種複數個微機電系統(microelectriomechanical system；MEMS)封裝結構，包含：一微機電系統基板，包含一第一微機電系統裝置以及一第二微機電系統裝置；一頂蓋基板，固定於該微機電系統基板上表面，其中該頂蓋基板包含對應該第一微機電系統裝置的一第一凹部，該第一凹部位於該頂蓋基板的底面，且其中該頂蓋基板包含對應該第二微機電系統裝置的一第二凹部，該第二凹部位於該頂蓋基板的底面；一第一積體電路晶片，固定於該第一凹部上方的該頂蓋基板的上表面；一第二積體電路晶片，固定於該第二凹部上方的該頂蓋基板的上表面； 一外罩，覆蓋該微機電系統基板、該頂蓋基板、該第一積體電路晶片以及該第二積體電路晶片上；一第一導體柱或一第一外部接合線，電性連接該第一積體電路晶片，且延伸於該外罩的上表面與該第一積體電路晶片之間；以及一第二導體柱或一第二外部接合線，電性連接該第二積體電路晶片，且延伸於該外罩的上表面與該第二積體電路晶片之間；其中一第一微機電系統封裝結構包含該第一微機電系統裝置、該第一凹部、該第一積體電路晶片以及該第一導體柱或該第一外部接合線，且其中一第二微機電系統封裝結構包含該第二微機電系統裝置、該第二凹部、該第二積體電路晶片以及該第二導體柱或該第二外部接合線。
TW103143679A 2014-08-12 2014-12-15 微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法 TWI544586B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/457,168 US9315378B2 (en) 2014-08-12 2014-08-12 Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding

Publications (2)

Publication Number Publication Date
TW201606949A TW201606949A (zh) 2016-02-16
TWI544586B true TWI544586B (zh) 2016-08-01

Family

ID=55301635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143679A TWI544586B (zh) 2014-08-12 2014-12-15 微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法

Country Status (2)

Country Link
US (1) US9315378B2 (zh)
TW (1) TWI544586B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745359B (zh) * 2016-04-28 2021-11-11 日商安靠科技日本公司 半導體封裝件及半導體封裝件之製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10551215B2 (en) 2015-06-11 2020-02-04 Analog Devices Global Unlimited Company Systems, circuits and methods for determining a position of a movable object
US10145906B2 (en) 2015-12-17 2018-12-04 Analog Devices Global Devices, systems and methods including magnetic structures
US11235969B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS-MEMS integration with through-chip via process
KR20210000812A (ko) 2019-06-25 2021-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20210336402A1 (en) * 2020-04-23 2021-10-28 Analog Devices International Unlimited Company Laser system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642611B2 (en) * 2004-04-22 2010-01-05 Panasonic Electric Works Co., Ltd. Sensor device, sensor system and methods for manufacturing them
JP4380618B2 (ja) * 2005-10-21 2009-12-09 株式会社デンソー センサ装置
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
TWI431732B (zh) * 2011-09-22 2014-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
ITTO20120623A1 (it) * 2012-07-13 2014-01-14 St Microelectronics Srl Assemblaggio impilato di un dispositivo integrato mems avente un ridotto spessore

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745359B (zh) * 2016-04-28 2021-11-11 日商安靠科技日本公司 半導體封裝件及半導體封裝件之製造方法

Also Published As

Publication number Publication date
US9315378B2 (en) 2016-04-19
TW201606949A (zh) 2016-02-16
US20160046484A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
US9403674B2 (en) Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
US10710871B2 (en) MEMS devices including MEMS dies and connectors thereto
TWI544586B (zh) 微機電系統晶圓以及特殊應用積體電路晶片透過線接合的封裝方法
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
TWI632108B (zh) 微機電系統封裝件與其製造方法
TWI756339B (zh) 半導體結構及其製造方法
US8587077B2 (en) Integrated compact MEMS device with deep trench contacts
TWI508273B (zh) 影像感測元件封裝構件及其製作方法
US20180111827A1 (en) Integrated Circuit Package and Method of Forming Same
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
US10155656B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TW202005037A (zh) 半導體結構
US9290376B1 (en) MEMS packaging techniques
US10435290B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
TW201630150A (zh) 晶圓級堆疊晶片封裝及製造其之方法
TW201521171A (zh) 晶片封裝體及其製造方法
TW202042353A (zh) 半導體封裝及其製造方法
US20110250760A1 (en) Method for manufacturing a micro-electromechanical structure
JP5914010B2 (ja) 半導体集積回路装置の製造方法
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
TWI784274B (zh) 半導體結構及其製造方法
US10202275B2 (en) Process for manufacturing a semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit and corresponding semiconductor device
TWI536536B (zh) 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法
TW202035276A (zh) 感測器及用於形成感測器的方法
KR20150141384A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스