TWI756339B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI756339B
TWI756339B TW107101239A TW107101239A TWI756339B TW I756339 B TWI756339 B TW I756339B TW 107101239 A TW107101239 A TW 107101239A TW 107101239 A TW107101239 A TW 107101239A TW I756339 B TWI756339 B TW I756339B
Authority
TW
Taiwan
Prior art keywords
die
semiconductor
redistribution layer
interposer
interposer die
Prior art date
Application number
TW107101239A
Other languages
English (en)
Other versions
TW201826483A (zh
Inventor
陳碩懋
許峯誠
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201826483A publication Critical patent/TW201826483A/zh
Application granted granted Critical
Publication of TWI756339B publication Critical patent/TWI756339B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例係關於半導體結構及其製造方法。本揭露提供一種半導體封裝裝置，該半導體封裝裝置包含中介層晶粒。該中介層晶粒包含半導體基板及延伸穿過該半導體基板之複數個貫穿矽通路(TSV)。該半導體封裝裝置亦包含：半導體晶粒，其與該中介層晶粒間隔開；第一重佈層，其放置於該中介層晶粒之第一側上且將該中介層晶粒與該半導體晶粒電耦合；及第二重佈層，其位於該中介層晶粒之與該第一側相對之第二側上。

Description

半導體結構及其製造方法
本發明實施例係有關半導體結構及其製造方法。
涉及半導電裝置之電子裝備對於諸多現代應用而言係必不可少的。材料及設計方面之技術進步已生產出若干代半導電裝置，其中每一代皆具有比前一代更小且更複雜之電路。在進步與創新過程中，功能密度(亦即，每晶片面積之互連裝置數目)普遍增大，而幾何大小(亦即，可使用製作製程產生之最小組件)被減小。此等進步增加了處理及製造半導電裝置之複雜性。另外，透過封裝半導體晶粒或晶片來製作半導體裝置持續變得日益複雜。
本發明之一實施例揭露一種半導體封裝裝置，該半導體封裝裝置包括：中介層晶粒，其包括半導體基板及延伸穿過該半導體基板之複數個貫穿矽通路(TSV)；半導體晶粒，其與該中介層晶粒間隔開；第一重佈層，其放置於該中介層晶粒之第一側上且將該中介層晶粒與該半導體晶粒電耦合；及第二重佈層，其位於該中介層晶粒之與該第一側相對之第二側上。
本發明之另一實施例揭露一種半導體封裝裝置，該半導體封裝裝置 包括：第一重布層；中介層晶粒，其放置於該第一重佈層上方，該等中介層晶粒彼此間隔開，且該等中介層晶粒中之每一者包括基板及耦合至該基板之重佈層；第一半導體晶粒，其放置於該等中介層晶粒上方且電耦合至該等中介層晶粒；及模塑料，其囊封該等中介層晶粒及該第一半導體晶粒。
本發明之另一實施例揭露一種製造半導體封裝裝置之方法，該方法包括：使用基板來形成中介層晶粒，該中介層晶粒包括該基板中之複數個導電通路；將第一半導體晶粒及該中介層晶粒接合至第一RDL；囊封該第一RDL、該第一半導體晶粒及該中介層晶粒；在第一半導體晶粒及該中介層晶粒上方與該第一RDL相對之一側上形成第二RDL；將第二半導體晶粒與該第一RDL接合；囊封該第二半導體晶粒；及形成外部連接件以藉由該第二RDL電耦合至該第一半導體晶粒及該中介層晶粒。
100:半導體結構/貫穿矽通路晶粒/貫穿矽通路晶粒結構/中介層晶粒
102:基板
102A:上表面
102B:底部表面
104:導電通路/凹槽/貫穿矽通路/導電材料/對應貫穿矽通路/嵌入式貫穿矽通路
104-1:開口
104A:上表面
104B:底部表面/所暴露底部表面
106:襯層
106A:上表面
108:接墊
110:第一保護層/保護層
112:第二保護層/保護層
120:遮罩層
121:開口
122:凸塊下金屬
124:金屬化層
126:焊接材料/外部連接件
130:重佈層
132:介電質
134:金屬層
200:半導體結構/貫穿矽通路晶粒/結構/中介層晶粒
300:貫穿矽通路晶粒結構/半導體結構/貫穿矽通路晶粒/中介層晶粒
300A:中介層晶粒
300B:中介層晶粒
302:帽蓋
304:槽
306:黏合劑層
310:載體
312:保護性結構
320:金屬化層
322:凸塊下金屬
324:金屬化層
326:外部連接件
400:半導體結構/貫穿矽通路晶粒/中介層晶粒
400A:中介層晶粒
400B:中介層晶粒
400C:中介層晶粒
400D:中介層晶粒
401:半導體結構
430:重佈層
432:介電質
434:金屬層
500:半導體封裝裝置/半導體結構/封裝裝置
501:黏合劑層
502:半導體晶粒/中介層晶粒/晶粒/經薄化中介層晶粒
503:接點墊/接墊
504:第一半導體晶粒/半導體晶粒/晶粒/下伏晶粒
504A:表面/上表面
505:貫穿矽通路/對應貫穿矽通路/下伏貫穿矽通路/導電通路
506:第二半導體晶粒/半導體晶粒/晶粒/下伏晶粒
506A:表面/上表面
507:重佈層
508:外部連接件
509:基板
510:載體
512:外部連接件/對應外部連接件
514:接點墊
516:接點墊
518:囊封材料/模塑料
518A:頂部表面/上表面
520:重佈層
522:囊封材料
530:載體
532:對應帽蓋/帽蓋/下伏帽蓋
532A:頂部表面/上表面
533:導電通路/通路/經延伸通路
534:遮罩層
536:保護層
538:外部連接件
540:黏合劑層
542:重佈層/囊封材料
544:外部連接件
548:外部連接件
550:半導體晶粒/晶粒
552:囊封材料
554:囊封材料
560:膠帶
562:外部連接件
564:雷射或晶粒刀
600:半導體封裝裝置
602:半導體晶粒/中介層晶粒
605:基板/內部重佈層
607:貫穿矽通路
608:外部連接件
609:基板
610:集成式被動裝置
700:半導體封裝裝置/半導體裝置
703:中介層晶粒/晶粒/經薄化中介層晶粒
704:中介層晶粒/晶粒/經薄化中介層晶粒
708:外部連接件/中間外部連接件
710:中介層晶粒/中介層
722:基板/中介層晶粒
724:重佈層
726:頂部表面
730:載體
742:經成型囊封材料/囊封材料
780:導電柱
800:半導體封裝裝置
802:半導體晶粒
804:半導體晶粒
808:接墊
811:保護層
824:外部連接件
826:外部連接件
862:囊封材料
864:囊封材料
900:半導體封裝裝置/所得半導體封裝裝置
902:中介層晶粒
903:中介層晶粒
904:中介層晶粒
910:重佈層
1000:半導體封裝裝置
1002:中介層晶粒
1004:中介層晶粒
1006:中介層晶粒
H1:高度
W1:寬度
W2:寬度
當隨著附圖一起閱讀時，依據以下詳細說明最佳地理解本揭露之態樣。注意，根據產業之標準慣例，各種構件未按比例繪製。事實上，為論述之清晰起見，可任意地增加或減小各種構件之尺寸。
圖1A至圖1D係根據某些實施例之針對製造半導體結構之方法之中間結構之剖面圖。
圖2A至圖2D係根據某些實施例之針對製造半導體結構之方法之中間結構之剖面圖。
圖3A至圖3H係根據某些實施例之針對製造半導體結構之方法之中間結構之剖面圖。
圖4A至圖4F係根據某些實施例之針對製造半導體結構之方法之中間 結構之剖面圖。
圖4G係根據某些實施例之針對製造半導體結構之方法之中間結構之剖面圖。
圖5A至圖5K係根據某些實施例之針對製造半導體封裝裝置之方法之中間結構之剖面圖。
圖6係根據某些實施例之半導體封裝裝置之示意性剖面圖。
圖7A至圖7F係根據某些實施例之針對製造半導體封裝裝置之方法之中間結構之剖面圖。
圖7G係根據某些實施例之半導體封裝裝置之示意性剖面圖。
圖7H係根據某些實施例之半導體封裝裝置之示意性剖面圖。
圖8A至圖8F係根據某些實施例之針對製造半導體封裝裝置之方法之中間結構之剖面圖。
圖9A至圖9C係根據某些實施例之針對製造半導體封裝裝置之方法之中間結構之剖面圖。
圖10係根據某些實施例之半導體封裝裝置之示意性剖面圖。
圖11係根據某些實施例之製造中介層晶粒之示意性流程圖。
圖12係根據某些實施例之製造半導體封裝裝置之示意性流程圖。
以下揭露內容提供用於實施所提供標的物之不同構件之諸多不同實施例或實例。為簡化本揭露，下文闡述組件及配置之特定實例。當然，此等僅係實例且並非意欲為限制性的。舉例而言，以下說明中之在第二構件上方或第二構件上形成第一構件可包含其中第一構件及第二構件以直接接觸方式形成之實施例，且亦可包含其中可在第一構件與第二構件之間形成 額外構件使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可在各實例中重複參考編號及/或字母。此重複係出於簡化及清晰目的且本質上並不指定所論述之各種實施例及/或組態之間的關係。
此外，為便於說明，本文中可使用空間相對術語(例如，「下面」、「下方」、「下部」、「上方」、「上部」等等)來闡述一個元件或構件與另一(其他)元件或構件之關係，如各圖中所圖解說明。除各圖中所繪示之定向之外，該等空間相對術語亦意欲囊括裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90°或處於其他定向)，且同樣可據此解釋本文中所使用之空間相對描述符。
在本揭露通篇中，為進行圖解說明，一或多個構件可被引入有限實施例中，而非跨越所有實施例窮盡性地分佈。然而，除非另有陳述，否則即使將構件引入同一實施例中，在不存在其他構件之情況下，構件中之每一者亦可存在其自己之功能。此外，為清晰及簡化起見，在不重複說明之情況下，被引入一個實施例中之一個構件亦可被用於其他實施例中。同樣地，可互換地替換共用類似功能之但在不同實施例中闡述之某些構件。
本揭露提供根據數個實施例之用於提供增強之電效能及減小之封裝佔用面積之扇出晶圓級封裝之結構及製造操作。在扇出封裝裝置中，一或多個互連或重佈層(RDL)經併入以扇出眾多晶片接點，以便容納不斷增大之輸入/輸出連接數量。另外，導電通路經形成以將RDL與半導體封裝裝置之其他導電構件、組件晶粒及外部連接件電耦合。在某些情景中，導電通路稱為貫穿矽通路(TSV)。具體而言，TSV製造於獨立於封裝裝置之晶圓上。TSV晶圓切割成個別晶粒，且含有TSV之晶粒有時稱為TSV晶粒或中介層晶粒。中介層晶粒放置於半導體封裝裝置內，其中TSV用作半導體 封裝裝置中之組件之電互連。如與在半導體封裝裝置之製造製程期間連同其他構件一起形成之通路相比，TSV之間距因此可得以顯著減小。可維持且甚至改良電效能。另外，可有效地減小封裝大小。在以下說明中，圖解說明製造各種實施例之中間階段。論述實施例之變化。貫穿各種視圖及說明性實施例，相似元件符號用於指定相似元件。
亦可包括其他特徵及製程。例如，可包括測試結構以輔助3D封裝或3DIC器件之驗證測試。測試結構可包括例如形成在允許測試3D封裝或3DIC之重佈層中或基板上之測試銲盤，使用探針及/或探針卡等。驗證測試可以在中間結構以及最終結構上執行。此外，本文公開之結構及方法可與測試方法結合使用，其引入對已知良好晶粒之中間驗證，以提高產量並降低成本。
圖1A至圖1D係根據某些實施例之針對製造半導體結構100之方法之中間結構之剖面圖。半導體結構100可包含一或多個TSV晶粒或中介層晶粒。參考圖1A，提供或接納基板102。基板102包含半導體材料，例如塊狀矽。在某些實施例中，基板102用作中介層基板。在某些實施例中，基板102可包含其他半導體材料，例如矽鍺、碳化矽、砷化鎵等等。在某些實施例中，基板102係p型半導電基板(受體類型)或n型半導電基板(供體類型)。另一選擇為，基板102包含另一元素半導體，例如鍺；化合物半導體，包含砷化鎵、磷化鎵、磷化銦、砷化銦或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GalnP或GalnAsP；或其組合。在又一實施例中，基板102係絕緣體上覆半導體(SOI)。在其他替代方案中，基板102可包含經摻雜磊晶層、梯度半導體層及/或覆疊不同類型之另一半導體層之半導體層，例如矽鍺層上之矽層。
隨後，可在基板102中形成數個導電通路104。首先，凹槽104可經形成在基板102之上表面上具有各別開口104-1。舉例而言，凹槽104可藉由一或多個蝕刻製程、銑削、雷射技術等而形成。凹槽104延伸至基板102中。在某些實施例中，凹槽104延續穿過基板102。在本實施例中，基板102在凹槽104之底部下方之厚度保持處於當前階段，且可在後續操作中被移除或薄化以暴露凹槽104之底部。
在某些實施例中，凹槽104及基板102之上表面接著襯有襯層106。該襯層保形地形成於基板102之上表面以及凹槽104之側壁及底部上方。在某些實施例中，襯層106包括一或多個介電材料層，例如氧化矽、氮化矽、四乙氧基矽烷(TEOS)、聚醯亞胺或其組合。
此後，可使用導電材料來填充凹槽104，藉此形成導電通路104。在某些實施例中，導電通路104稱為貫穿矽通路(TSV)104。TSV 104包括導電材料，例如銅、鎢、鋁、銀、其組合等等。在某些實施例中，TSV 104亦可包含基板102與襯層106之間的擴散阻障層。擴散阻障層可由TaN、Ta、TiN、Ti、CoW等製成。舉例而言，導電通路104可藉由電鍍技術而形成。亦可考量其他沈積技術，例如化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)等等。在某些實施例中，可使用平坦化操作(例如，化學機械拋光(CMP)或研磨)來移除過量之導電材料。在某些實施例中，TSV可係指分層結構，該分層結構除導電材料104之外亦包含襯層106。在某些實施例中，導電通路104包括自其各別開口104-1至其底部成錐形之側壁。在某些實施例中，TSV 104之上表面104A自基板102之上表面102A暴露。在某些實施例中，TSV 104之上表面104A實質上與基板102上方之襯層106之上表面106A共面。
參考圖1B，在對應TSV 104上形成接墊108。接墊108可用於將TSV 104與覆疊接墊108之導電構件或晶片電接合。在某些實施例中，接墊108覆蓋對應TSV 104。在某些實施例中，接墊108部分地覆蓋基板102之上表面。在某些實施例中，接墊108覆蓋襯層106之一部分。接墊108包含導電材料，例如，銅、鎢、鋁、銀、其組合等等。在某些實施例中，接墊108包含類似於TSV 104之材料。接墊108可藉由任何適合技術(例如CVD或PVD)而形成。在某些實施例中，接墊108經構形為TSV 104之頂部部分。
接下來，將第一保護層110及第二保護層112依序沈積於基板102上方。第一保護層110及第二保護層112可統稱為鈍化層。第一保護層110及第二保護層112中之每一者包含介電材料，例如氧化矽、TEOS氧化物、氮化矽、其組合等等。另一選擇為，第一保護層110及第二保護層112可包含無摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)或其他適合介電材料。在某些實施例中，第一保護層110係USG層，且第二保護層112包含氮化矽。第一保護層110及第二保護層112藉由首先在基板102上方沈積介電材料、接著藉由微影製程來圖案化介電材料而形成。接著使接墊108中之每一者之一部分暴露。第一保護層110或第二保護層112之沈積可使用包含熱氧化、LPCVD(低壓CVD)、PECVD(電漿輔助化學氣相沈積(plasma-enhanced CVD))等多種技術中之任一者而實施。
在某些實施例中，第一保護層110可進一步包含具有不同介電材料之分層結構。舉例而言，第一保護層110可藉由在襯層106及接墊108上形成單個低介電係數材料層、接著形成USG或氮化矽層而形成。
參考圖1C，在第二保護層112上方形成遮罩層120。遮罩層120可包括乾膜或光阻劑膜。另一選擇為，可使用其他材料，例如氮化物、氧化物 或氮氧化物。另外，開口121藉由(舉例而言)微影製程而形成以使環繞接墊108之第一保護層110及第二保護層112之一部分暴露。隨後，將凸塊下金屬122及金屬化層124依序填充於接墊108上方之開口121中。在一實施例中，凸塊下金屬122可包括擴散阻障層及/或擴散阻障層上方之晶種層。凸塊下金屬層122及金屬化層124可藉由PVD、濺鍍或其他適合方法而形成。在某些實施例中，擴散阻障層可包含鈦、氮化鈦、鉭、氮化鉭等等。在某些實施例中，晶種層可包括銅或銅合金。在某些實施例中，金屬化層124可包括單層結構或多層結構。舉例而言，金屬化層124包括銅、銅合金、錫、鎳、鎳合金、其組合等等。接下來，在金屬化層124上方之開口121中形成焊接材料126。在某些實施例中，焊接材料126包括Sn、鉛(Pb)、Ni、Au、Ag、Cu、輝鉍礦(Bi)、其組合或其他導電材料混合物。在某些實施例中，焊接材料126包括基於鉛之材料，例如SnAg、SnPb、SnAgCu等等。在一個實施例中，焊接材料126係無鉛材料。
參考圖1D，在成功地完成焊接材料126之形成之後，可將遮罩層120剝離。隨後，可對焊接材料126執行熱製程，從而形成外部連接件126。在某些實施例中，外部連接件126包括球形形狀。然而，其他形狀之外部連接件126亦係可能的。在某些實施例中，外部連接件126可為接點凸塊，例如控制塌陷高度晶片連接(C4)凸塊、球柵陣列凸塊或微凸塊。在某些實施例中，可對基板102執行薄化操作(未單獨展示)以使TSV 104上之襯層106之底部部分暴露。在某些實施例中，移除襯層106之一部分，藉此使TSV104之底部暴露。在某些實施例中，可對基板102執行晶粒刀或單粒化製程(未單獨展示)。相應地獲得個別TSV晶粒(例如，圖1D中之半導體結構100圖解說明嵌入三個TSV之TSV晶粒)，每一TSV晶粒包含一或 多個嵌入式TSV 104。
在本實施例中，TSV晶粒100可僅包含TSV 104。在基板102上或在基板102中未形成電路或導電構件。在某些實施例中，TSV晶粒結構100可進一步包含被動電路或裝置(未單獨展示)，例如電容器、電感器、電阻器等等。
圖2A至圖2D係根據某些實施例之針對製造半導體結構200之方法之中間結構之剖面圖。半導體結構200可包含一或多個TSV晶粒或中介層晶粒。此外，TSV晶粒200之結構及製造操作類似於TSV晶粒100之結構及製造操作，重佈層(RDL)130除外。因此，為清晰及簡化起見，可簡化或省略對圖2A至圖2D(其中之元件先前在圖1A至圖1D中已論述)之某些說明。
參考圖2A，在基板102上依序形成TSV 104及襯層106。接著，如圖2B中所展示，在基板102及TSV 104上方形成RDL 130。RDL 130經構形以將TSV 104與覆疊構件電耦合。RDL 130可包含多個金屬層134。金屬層134中之每一者可包含水平導電線及垂直金屬通路，其中水平金屬線透過至少一個垂直金屬通路電耦合至毗鄰覆疊或下伏水平金屬線。在本實施例中，金屬線及通路之數目及圖案係為進行圖解說明而提供。金屬層之其他數目及替代佈線圖案亦在本揭露之所涵蓋範疇內。在某些實施例中，接墊108可形成為RDL 130之最上部金屬層。接墊108之一部分透過RDL 130而暴露。
此外，前述金屬層134與其他組件電絕緣。該絕緣可藉由絕緣材料而達成。在某些實施例中，RDL 130之其餘部分可填充有介電質132。介電質132可由氧化物形成，該等氧化物例如無摻雜矽酸鹽玻璃(USG)、氟化 矽酸鹽玻璃(FSG)、氧化矽、氮化矽、氮氧化矽、低介電係數材料等等。低介電係數材料可具有低於3.8之k值，但介電質132之介電材料亦可接近3.8。在某些實施例中，低介電係數材料之k值低於約3.0，且可低於約2.5。
隨後，如圖2C中所圖解說明，在RDL 130上方形成保護層110及112，其中接墊108之一部分被暴露。接下來，參考圖2D，形成凸塊下金屬122、金屬化層124及外部連接件126。在某些實施例中，對結構200執行晶粒單粒化操作。相應地形成個別TSV晶粒200。
圖3A至圖3H係根據某些實施例之針對製造TSV晶粒結構300之方法之中間結構之剖面圖。在圖3A中，在基板102上依序形成TSV 104及襯層106。
參考圖3B，首先形成接墊108，且將保護層110及112沈積於接墊108、基板102及TSV 104上方。此外，接墊108之一部分透過第一保護層110及第二保護層112而暴露。接下來，將金屬化層320沈積於接墊108之所暴露部分上方。金屬化層320包含導電材料，例如鋁、銅、錫、鎳、其合金等等。在某些實施例中，金屬化層320之材料類似於凸塊下金屬122或金屬化層124。隨後，在對應金屬化層320上方形成帽蓋302。在某些實施例中，帽蓋302具有實質上與金屬化層320之側壁對準之側壁。
在某些實施例中，帽蓋302包括導電材料，例如鎢、鋁、銀、其組合等等。在某些實施例中，帽蓋302可包括類似於TSV 104或RDL 130之金屬層134之材料之材料。在其他實施例中，帽蓋302包括介電材料，例如氮化物、氧化物、氮氧化物等等。在某些實施例中，帽蓋302包括聚合物材料，例如聚合物、聚醯亞胺(PI)、苯并環丁烯(BCB)、聚苯并
Figure 107101239-A0305-02-0012-58
唑 (PBO)等等。在某些實施例中，帽蓋302可藉由旋塗、濺鍍或其他沈積方法而形成。
圖3C圖解說明延續穿過保護層112、110及襯層106之槽304之形成。在某些實施例中，槽304刺穿基板102之深度，但並未刺穿整個基板102。在一實施例中，槽304在TSV 104之底部表面104B下方延伸。槽304可藉由雷射切割工具而形成。
在某些實施例中，金屬化層320包含接觸接墊108之底部部分。在某些實施例中，金屬化層320之底部部分具有寬度W1。此外，TSV 104具有擁有寬度W2之上表面。在某些實施例中，寬度W2大於寬度W1。
接下來，在圖3D中，在基板102上方形成黏合劑層306。黏合劑層306填充槽304以及帽蓋302當中之間隙。在某些實施例中，黏合劑層306與帽蓋302持平。在某些實施例中，黏合劑層306可由黏合劑材料(例如，紫外線(UV)膠水或膠帶)形成。一旦黏合劑層306處於適當位置，載體310便附接至黏合劑層306。在某些實施例中，載體310可為玻璃載體、陶瓷載體等等。
接下來，將半導體結構300倒置，如圖3E中所圖解說明。薄化或移除基板102之一深度，藉此使TSV 104之底部表面104B暴露。在某些實施例中，槽304在薄化操作期間透過基板102而暴露。在某些實施例中，TSV 104自上表面104A至底部表面104B連續不斷。底部表面104B在完成薄化操作之後實質上與基板102之底部表面102B共面。在某些實施例中，TSV 104具有實質上等於基板102之厚度與基板102上方之襯層106之厚度之總和之高度H1。
在圖3F中，在基板102上方、環繞TSV 104之所暴露底部表面104B 形成保護性結構312。在某些實施例中，保護性結構312包括環繞底部表面104B之周界之環形形狀(自上方看)，其中TSV 104之一部分被暴露。在某些實施例中，毗鄰保護性結構312可構形為彼此分開的。在某些實施例中，保護性結構312由介電材料形成，該介電材料例如氮化物、氧化物、氮氧化物等等。在某些實施例中，保護性結構312包括聚合物材料，例如聚合物、聚醯亞胺(PI)、苯并環丁烯(BCB)、聚苯并
Figure 107101239-A0305-02-0014-57
唑(PBO)等等。
圖3G圖解說明凸塊下金屬322、金屬化層324及外部連接件326之形成。凸塊下金屬322、金屬化層324及外部連接件326之材料及製造操作分別類似於如參考圖1C及圖1D所圖解說明之凸塊下金屬122、金屬化層124及外部連接件126之材料及製造操作。此外，自槽304移除黏合劑材料之一部分。
參考圖3H，將載體310自半導體結構300移除或拆離。在某些實施例中，黏合劑層306及槽304中之黏合劑亦被清除。在某些實施例中，載體310可藉由黏合劑層306上之能量施加(例如，紫外線(UV)或近紅外線(NIR)雷射或者熱處理)而釋放。因此，相應地形成個別TSV晶粒或中介層晶粒300A及300B。
圖4A至圖4F係根據某些實施例之針對製造半導體結構400之方法之中間結構之剖面圖。半導體結構400可包含一或多個TSV晶粒或中介層晶粒。此外，TSV晶粒400之製造操作類似於TSV晶粒300之製造操作，重佈層(RDL)430除外。另外，RDL 430類似於參考圖2B所圖解說明之RDL 130。因此，為清晰及簡化起見，可簡化或省略對圖3A至圖3H中出現之編號之材料、組態或製造操作之某些說明。
參考圖4A，在基板102上方依序形成TSV 104及襯層106。接下來， 如圖4B中所展示，在基板102及TSV 104上方形成RDL 430。RDL 430經構形以將TSV 104與覆疊構件電耦合。RDL 430可包含多個金屬層434。此外，RDL 430之其餘部分可填充有介電質432。介電質432之介電材料可由氧化物形成，該等氧化物例如無摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、低介電係數材料等等。低介電係數材料可具有低於3.8之k值，但介電質132之介電材料亦可接近3.8。在某些實施例中，低介電係數材料之k值低於約3.0，且可低於約2.5。在某些實施例中，介電質432可包含類似於RDL 130之介電質132之介電材料。
圖4B亦展示RDL 430上方之保護層110及112之形成，該等保護層類似於圖3B中所圖解說明之保護層。接下來，依序形成金屬化層320及帽蓋302。圖4C圖解說明延續穿過保護層112、110及襯層106之槽304之形成。此外，黏合劑層306填充槽304以及帽蓋302當中之間隙。在形成黏合劑層306之後，將載體310附接至黏合劑層306。
接下來，將半導體結構400倒置，如圖4D中所圖解說明。另外，基板102之深度被薄化或移除，藉此使TSV 104之底部暴露。在基板102上方、環繞TSV 104之底部表面104B形成保護性結構312。圖4E圖解說明凸塊下金屬322、金屬化層324及外部連接件326之形成。接下來，移除槽304中之黏合劑材料之一部分。因此，槽304之上部部分被清除。在一實施例中，半導體結構300接納晶粒單粒化操作以在載體310上形成晶粒陣列。
參考圖4F，將載體310自半導體結構400移除或拆離。因此，相應地形成個別TSV晶粒或中介層晶粒400A及400B。
在某些實施例中，中介層晶粒可經形成具有更柔軟幾何結構。圖4G 展示根據某些實施例之針對製造半導體結構401之方法之中間結構之剖面圖。半導體結構401包含至少兩個中介層晶粒400C及400D。參考圖4F及圖4G，中介層晶粒400C或400D在基板102中不包含任何TSV。在一實施例中，基板102僅由半導體材料(例如塊狀矽)形成。在一實施例中，基板102不具任何TSV。在一實施例中，基板102不具任何主動組件(例如，電晶體或二極管)或被動組件(例如，電阻器、電容器或電感器)。在一實施例中，中介層晶粒400C或400D僅透過RDL 430電耦合至其他組件。基板102使RDL 430與基板102下方之組件斷開電連接。RDL 430可透過其他電連接電耦合至基板102下方之組件。在某些實施例中，中介層晶粒400C及400D不包含中介層晶粒400A或400B中存在之保護性結構312、凸塊下金屬322、金屬化層324及外部連接件326。如以下段落中將圖解說明，當將中介層晶粒400C或400D集成至半導體封裝裝置中時，基板102在中介層晶粒400C或400D與封裝裝置中之其他元件耦合時可被薄化或移除。因此在不影響裝置效能之情況下，封裝裝置之總體厚度被進一步減小。如此，所建議中介層晶粒可經形成具有不同高度(例如，中介層晶粒400A至400D)以適應具有變化之封裝厚度之不同封裝規格。
在下文中，如以上所圖解說明及闡述之各種中介層晶粒被併入至半導體封裝裝置之製造中。如前述段落中所例示之獨立中介層晶粒中之每一者之構件及組態適用於後續段落中所闡述之中介層晶粒。圖5A至圖5K係根據某些實施例之針對製造半導體封裝裝置500之方法之中間結構之剖面圖。
在圖5A中，接納或提供載體510。舉例而言，載體510可包括基於矽之材料，例如玻璃、氧化矽、氧化鋁、陶瓷材料或其組合。接下來，在載 體510上方形成黏合劑層501。黏合劑層501經構形以幫助載體510與上覆結構之間進行黏合。在某些實施例中，黏合劑層501可包括紫外線膠水或其他適合材料。
在黏合劑層501上方形成RDL 520。RDL 520層可包括交替之介電材料層與導電金屬線及通路，其中金屬線由垂直延伸之金屬通路互連。在某些實施例中，RDL 520類似於先前所論述之RDL 130或430。RDL 520可藉由例如微影操作、蝕刻、沈積等操作而形成。數個接點墊503形成於RDL 520之最上部金屬層中且透過RDL 520之表面而暴露。
圖5B展示半導體晶粒502至RDL 520之接合。在某些實施例中，半導體晶粒502可為如先前所論述之TSV晶粒或者中介層晶粒100、200、300或400。在某些實施例中，半導體晶粒502可為如圖ID、2D、3H、4F或4G中所圖解說明之中介層晶粒。在某些實施例中，中介層晶粒502可為包含具有對應帽蓋532及外部連接件508之TSV 505之中介層晶粒。在某些實施例中，被動電元件(例如，電容器、電阻器、電感器等)或主動電元件(例如，場效電晶體、雙極接面電晶體等)皆不嵌入半導體晶粒502中。在某些實施例中，中介層晶粒502透過外部連接件508接合至RDL 520，其中可將外部連接件508與如圖1D、圖2D、圖3H或圖4F中所圖解說明之外部連接件126或326進行比較。在某些實施例中，中介層晶粒502以帽蓋532背對RDL 520之方式進行接合。在某些實施例中，TSV 505具有自帽蓋302附近至外部連接件508附近成錐形之側壁。在一實施例中，中介層晶粒502在TSV 505與帽蓋532之間包含RDL 507。TSV 505可自RDL 507至外部連接件508成錐形。
另外，第一半導體晶粒504及第二半導體晶粒506接合至RDL 520。 在某些實施例中，第一半導體晶粒504或第二半導體晶粒506係記憶體晶粒、邏輯晶粒、SOC(系統單晶片)晶粒，或包含經設計以執行特定任務之電路之其他類型之半導體晶粒。在某些實施例中，第一半導體晶粒504及第二半導體晶粒506具有耦合至外部連接件512之接點墊514。此外，第一半導體晶粒504及第二半導體晶粒506透過對應外部連接件512接合至RDL 520之接墊503。外部連接件512與外部連接件126及326共用類似結構及製造操作。在某些實施例中，外部連接件512可為例如C4凸塊、球柵陣列凸塊或微凸塊之接點凸塊。在某些實施例中，第一半導體晶粒504及第二半導體晶粒506與中介層晶粒502間隔開且透過RDL 520電耦合至中介層晶粒502。
第一半導體晶粒504或第二半導體晶粒506之連接組態可取決於RDL 520與半導體晶粒504或506之間的間隙而變化。在一實施例中，當RDL520與半導體晶粒504或506之間的間隙太小而無法容納外部連接件512時，半導體晶粒504或506透過各別接點墊516或514直接耦合至RDL 520。在某些實施例中，半導體晶粒504或506透過由單一材料形成之接點墊而耦合至RDL 520。
在圖5C中，囊封材料522囊封或環繞半導體晶粒502之外部連接件508以及外部連接件512。在某些實施例中，囊封材料522進一步填充RDL 520與晶粒502、504及506之間的間隙。在某些實施例中，囊封材料522形成自RDL 520延伸至晶粒502、504及506中之每一者之底部之傾斜邊緣。囊封材料522可包含經成型底膠材料。囊封材料522可由環氧樹脂、可變形凝膠、矽橡膠、熱塑聚合物、其組合等形成。在其他實施例中，囊封材料522可包含填充物材料。囊封材料522可藉由施塗、注入或噴塗技術而 形成。
隨後，囊封材料518環繞囊封材料522、外部連接件508及512、中介層晶粒502、半導體晶粒504及506以及RDL 520。在某些實施例中，模塑料518填充RDL 520與晶粒502、504及506之間的間隙。在某些實施例中，囊封材料518形成與RDL 520之邊緣對準之邊緣。囊封材料518可包含經成型底膠材料。在某些實施例中，囊封材料518包含模塑料，例如聚醯亞胺、PPS、PEEK、PES、成型底膠、環氧樹脂、樹脂或其組合。囊封材料518可藉由施塗、注入或噴塗技術而形成。在某些實施例中，囊封操作可在具有腔之成型裝置中執行。囊封材料518可在腔被氣密式密封之前施塗於該腔內，或者，可透過注入端口注入至經密封之腔中。
一旦已形成模塑料518，便可執行薄化或平坦化製程來移除過量之囊封材料518，如圖5D中所圖解說明。該薄化及平坦化操作可使用機械研磨或化學機械拋光(CMP)方法來執行。在某些實施例中，中介層晶粒502中之帽蓋532之頂部表面532A透過囊封材料518而暴露。此外，半導體晶粒504及506被薄化。因此，囊封材料518之頂部表面518A分別與半導體晶粒504及506之表面504A及506A持平。因此，上表面532A、518A、504A及506A彼此實質上持平。
圖5E至圖5G圖解說明耦合中介層晶粒502之導電通路533之形成。參考圖5E，在晶粒502、504及506以及囊封材料518上方沈積保護層536。在某些實施例中，保護層536包含介電材料，例如氮化矽、氧化矽、氮氧化矽等等。在某些實施例中，保護層536包含聚合物材料，例如聚醯亞胺(PI)、聚苯并
Figure 107101239-A0305-02-0019-56
唑(PBO)、苯并環丁烯(BCB)、環氧樹脂、矽酮、丙烯酸脂、奈米填充之酚醛樹脂、矽氧烷、氟化聚合物、聚降冰片烯等等。在某 些實施例中，保護層536由與帽蓋532相同之材料形成。隨後，在保護層536上方沈積遮罩層534。遮罩層534可為光阻劑層，且經圖案化以在帽蓋532上方形成通路533。在某些實施例中，遮罩層534及保護層536可藉由蝕刻選擇性而區分。在某些實施例中，保護層536與遮罩層534之間的蝕刻選擇性介於約3至10之範圍內。在某些實施例中，通路533之寬度小於下伏帽蓋532之寬度。
返回參考圖3C，金屬化層320之底部部分具有小於TSV 104之上表面之寬度W2之寬度W1。在圖5E中之本實施例中，在對應TSV 505之上表面上方放置通路533，且通路533可貫穿金屬化層320之寬度W1而形成。因此，通路533之寬度可小於下伏TSV 505之寬度。
接下來，在圖5F中，執行蝕刻操作以移除保護層536之一部分，使得通路533延續穿過帽蓋532且到達晶粒502之接墊構件。蝕刻操作可藉由乾式蝕刻或濕式蝕刻操作而執行。在某些實施例中，經延伸通路533延續穿過帽蓋532之介電材料。一旦形成通路533，便剝離或蝕刻掉遮罩層534。
接下來，將導電材料填充於通路533中以形成導電通路533，如圖5G中所展示。導電材料可包含銅、鎢、鋁、銀、其組合等等。接著，在保護層536上方形成RDL 542。導電通路533將中介層晶粒502與RDL 542耦合。在某些實施例中，導電通路533在形成RDL 542期間而形成，且可被視為RDL 542之一個導電層。
在某些實施例中，如半導體晶粒502中所形成之TSV 505具有介於約8至12之間的縱橫比。在某些實施例中，半導體晶粒502中所形成之TSV 505與現有方法相比具有較小縱橫比，在現有方法中，導電性貫穿中介層通路連同扇出封裝裝置之其他構件一起形成。因此，TSV 505可經形成具 有相對較小間距。在某些實施例中，TSV 505具有小於約80μm之間距。在某些實施例中，TSV 505具有自約60μm至約80μm之間距。在某些實施例中，TSV 505具有自約40μm至約60μm之間距。在某些實施例中，TSV 505具有自約30μm至約40μm之間距。此外，中介層晶粒502中所形成之TSV 505具有相對小於現有方法之寬度(例如，如在圖3C中繪示為寬度W2)。在某些實施例中，TSV 505具有小於約30μm之寬度。在某些實施例中，TSV 505具有自約10μm至約30μm之寬度。在某些實施例中，TSV 505具有自約10μm至約15μm之寬度。
在現有封裝裝置中，TSV 505可併入至半導體晶粒504及506中。由於通常利用更先進技術來設計及製造半導體晶粒504及506，因此在製造半導體晶粒504及506中，將半導體晶粒504及506中之周邊電路(例如，導電通路505)與核心電路分離且在另一晶粒中實施那些周邊電路將減小晶粒大小及製造成本。另外，可達成半導體晶粒504或506之更好生產合格率。
在圖5H中，在RDL 542上方形成黏合劑層540。接下來，將載體530附接至黏合劑層540。在某些實施例中，載體530可為玻璃載體、陶瓷載體等等。接下來，將半導體結構500倒置。將載體510自半導體結構500移除或拆離。在某些實施例中，黏合劑層501亦被移除或清除。相應地，RDL 520被暴露。半導體晶粒550透過外部連接件544而接合至RDL 520。在某些實施例中，半導體晶粒550具有電耦合至外部連接件544之數個接點墊。半導體晶粒550可為記憶體晶粒、邏輯晶粒或SOC晶粒。在某些實施例中，外部連接件544可為C4凸塊、球柵陣列凸塊或微凸塊。在所繪示實施例中，中介層晶粒502自半導體晶粒550垂直偏移。在一實施例 中，中介層晶粒502可被半導體晶粒550完全覆蓋或與半導體晶粒550部分地重疊。
半導體晶粒550與半導體晶粒504及506之互連使得半導體晶粒550之前側與下伏晶粒504及506之前側以面對面方式連接。此配置可減小互連之連接路線之有效長度且減輕或降低例如信號延遲或功率消耗等不期望效應。
圖5I展示囊封材料552及554之形成。囊封材料552環繞外部連接件544。在某些實施例中，囊封材料552填充RDL 520與晶粒550之間的間隙。在某些實施例中，囊封材料552自半導體晶粒550之底部向上延伸且覆蓋半導體晶粒550之邊緣之一部分。在某些實施例中，囊封材料552形成自半導體晶粒550延伸至RDL 520之上表面之傾斜邊緣。囊封材料552可包含經成型底膠材料。經成型底膠材料可由環氧樹脂、可變形凝膠、矽橡膠、熱塑聚合物、其組合等形成。在其他實施例中，囊封材料552可包含填充物材料。
囊封材料554囊封囊封材料552、外部連接件544、半導體晶粒550及RDL 520。在某些實施例中，囊封材料554與RDL 520之邊緣對準。囊封材料554可包含經成型底膠材料。在某些實施例中，囊封材料554包含模塑料，例如聚醯亞胺、PPS、PEEK、PES、成型底膠、環氧樹脂、樹脂或其組合。在某些實施例中，可執行薄化或平坦化工藝來移除過量之囊封材料554或使半導體晶粒550薄化。因此，半導體晶粒550及囊封材料554之各別上表面彼此實質上持平。
參考圖5J，將半導體結構500倒置且放在膠帶560上。將載體530自半導體結構500移除或拆離。在某些實施例中，黏合劑層540亦被清除。相 應地，RDL 542被暴露。在圖5K中，在RDL 542上形成外部連接件562。在某些實施例中，外部連接件562可為接點凸塊，例如C4凸塊、球柵陣列凸塊或微凸塊。執行單粒化操作以將半導體結構500分割成個別封裝裝置500。在某些實施例中，採用雷射或晶粒刀564來執行單粒化操作。
圖6係根據某些實施例之半導體封裝裝置600之示意性視圖。半導體封裝裝置600在諸多態樣中類似於半導體封裝裝置500。另外，比較圖6與圖5K，半導體封裝裝置600包含類似於半導體晶粒502且可為中介層晶粒之半導體晶粒602。具體而言，半導體晶粒602透過外部連接件608而接合至RDL 520。此外，半導體晶粒602可為如圖1D及圖2D中分別圖解說明之中介層晶粒100或200，其中外部連接件608可對應於外部連接件126。半導體晶粒602具有接觸且電耦合至RDL 542之數個TSV 607。在某些實施例中，與中介層晶粒502之帽蓋532相比，中介層晶粒602之基板609在不具有任何中間結構或帽蓋之情況下與RDL 542接觸。返回參考圖1D及圖2D，可觀察到，若中介層晶粒100或200被應用於半導體晶粒602，則基板102(或609)在TSV 104之底部下方(或高於TSV 607)之深度己被移除。在操作中，基板609在TSV 607與基板605之上表面之間的過度深度可在類似於參考圖5D所闡述之薄化操作之薄化操作中被薄化或蝕刻。
在某些實施例中，半導體晶粒602在TSV 607與外部連接件608之間包含內部RDL 605。內部RDL 605類似於如圖2D中所圖解說明之RDL 130。在某些實施例中，TSV 607具有自下端(接近內部RDL 605或外部連接件608)至上端(接近RDL 542)成錐形之側壁。
在某些實施例中，半導體封裝裝置600進一步包含放置於RDL 542上之集成式被動裝置(IPD)610。IPD 610可包含被動組件，例如電容器、電 感器、電阻器等等。將IPD 610放置於RDL 542(其位於半導體晶粒504及506之外部且位於囊封材料518內之經囊封空間外部)上方可進一步減小封裝大小及改良電路佈局效能。
圖7A至圖7F係根據某些實施例之針對製造半導體封裝裝置700之方法之中間結構之剖面圖。參考圖7A，黏合劑層501、RDL 520及中介層晶粒502之形成操作類似於參考圖5B之操作。此外，在本實施例中，分別用其他中介層晶粒703及704替換半導體晶粒504及506。中介層晶粒703及704可為先前所論述之中介層晶粒100、200、300及400中之任一者。中介層晶粒703及704透過各別外部連接件538及548與RDL 520接合。在某些實施例中，中介層晶粒703及704在與RDL 520相對之一側上包括帽蓋532。
接下來，如圖7B中所圖解說明，囊封材料522及518經形成而以類似於參考圖5C所圖解說明之方式之方式囊封半導體裝置700。囊封材料522囊封或環繞外部連接件508、538及548。在某些實施例中，囊封材料522進一步填充RDL 520與中介層晶粒502、703及704之間的間隙。在某些實施例中，囊封材料522形成自RDL 520延伸至晶粒502、703及704中之每一者之底部之傾斜邊緣。隨後，囊封材料518環繞囊封材料522、外部連接件508、538及548、中介層晶粒502、703及704以及RDL 520。在某些實施例中，模塑料518填充RDL 520與晶粒502、703及704之間的間隙。在某些實施例中，中介層晶粒502、703及704藉由囊封材料518而彼此間隔開且分離。以類似於圖5D中所圖解說明之方式之方式執行平坦化操作以藉由平坦化操作使囊封材料518之上表面變平坦。
隨後，將半導體封裝裝置700倒置。半導體封裝裝置700透過RDL 520及外部連接件544而與半導體晶粒550接合且電耦合。此外，應用囊封材料552及554來囊封半導體晶粒550及外部連接件544。上文所提及操作及結構類似於圖5H中所圖解說明之步驟。
參考圖7C，在單獨載體730上形成RDL 542。另外，圖7B中之半導體封裝裝置700透過外部連接件708而與RDL 542接合。在某些實施例中，首先在中介層晶粒502、703及704上形成外部連接件708，且接著將外部連接件708與RDL 542接合。透過帽蓋532做出之電連接(包含接墊及導體)之形成可係指(舉例而言)參考圖5E至圖5G所圖解說明之操作。圖7D圖解說明將RDL 542與圖7B中之半導體封裝裝置700接合之替代配置。在不存在外部連接件708之情況下，RDL 542與中介層晶粒502、703及704直接接合。
在圖7E中，在其中存在外部連接件708之圖7C中所圖解說明之操作之後，經成型囊封材料742囊封或環繞中介層晶粒502、703及704之外部連接件708。在某些實施例中，在不存在外部連接件708之情況下，不採用囊封材料742。此外，囊封材料(例如，囊封材料518)應用於RDL 542與中介層晶粒502、703及704之間的間隙之間且填充單獨經成型囊封材料742之間的間隙。在圖7C或圖7D中之操作之後應用囊封材料518，亦即，不管是否使用外部連接件708皆如此。接下來，將半導體封裝裝置700倒置且將載體730剝離，使得RDL542被暴露，如圖7F中所圖解說明。以類似於參考圖5J及圖5K之操作之方式在RDL 542上方形成外部連接件562。在一實施例中，外部連接件562被另一半導體裝置替換。
返回參考圖7A及圖7B，RDL 520可為選用的或可包含替代組態。在某些實施例中，半導體封裝裝置700中不存在RDL 520。中介層晶粒 502、703及704可透過外部連接件(例如，外部連接件508、538、548或544)直接耦合至半導體晶粒550。在某些實施例中，可採用由較多RDL 520層構成之多層結構。返回參考圖7F，在某些實施例中，半導體封裝裝置700中不存在RDL 542。中介層晶粒502、703及704可透過中間外部連接件708直接耦合至外部連接件562。在某些實施例中，可採用由較多RDL 542層構成之多層結構。
圖7G係根據某些實施例之半導體封裝裝置700之示意性剖面圖。圖7G中所圖解說明之實施例代替中介層晶粒704而包含導電柱780。導電柱780將RDL 520與RDL 542電耦合。在某些實施例中，導電柱780可具有實質上等於囊封材料518之高度之高度。在某些實施例中，導電柱780包含導電材料，例如銅、鎢、鋁、金等等。在一實施例中，導電柱780可連同中介層晶粒502、703及704在RDL 520上之放置(如參考圖7B所圖解說明)一起形成。導電柱780可在其間不具有外部連接件548之情況下直接耦合至RDL 520。類似地，導電柱780可在其間不具有外部連接件708之情況下直接耦合至RDL 542。
圖7H係根據某些實施例之半導體封裝裝置700之示意性剖面圖。參考圖7G及圖7H，圖7H中之中介層晶粒502具有與圖5G中之中介層晶粒502之定向相反之定向。RDL 507將TSV 505與RDL 520電耦合。此外，中介層晶粒502與RDL 520之間先前所形成之外部連接件508(如圖7A中所展示)在圖7H中被移除，使得中介層晶粒502直接耦合至RDL 520。此外，圖7H中所圖解說明之實施例代替中介層晶粒703而包含中介層晶粒710。中介層晶粒710可類似於參考圖4G所圖解說明及所闡述之中介層晶粒400C或400D。中介層晶粒710包含基板722及基板722上方之RDL 724。基板722及RDL 724之材料及組態可分別類似於圖4G中之基板102及RDL 430。在某些實施例中，基板722僅包含半導體材料，例如塊狀矽。中介層晶粒710可與半導體晶粒550之不同之處在於：基板722不包含任何被動或主動電組件。在一實施例中，基板722具有接觸RDL 542之頂部表面726。在一實施例中，RDL 724透過外部連接件544為半導體晶粒550提供電佈線電路。在一實施例中，半導體裝置700包含毗鄰於半導體晶粒550而放置之更多半導體晶粒。在這種情況下，RDL 724提供用以電耦合半導體晶粒(包含半導體晶粒550)之額外電佈線電路。在一實施例中，基板722使RDL 724與RDL 542電絕緣。在一實施例中，中介層晶粒710透過RDL 724、中介層晶粒502或導電柱780而非透過基板722中之任何構件電耦合至RDL 520或542。
在一實施例中，放置於RDL 520與RDL 542之間且由囊封材料518囊封之互連層由中介層晶粒502、中介層晶粒710及導電柱780中之至少一者構成。中介層晶粒502可與中介層晶粒710之不同之處在於：中介層晶粒710之基板722不包含TSV。在一實施例中，RDL 520與RDL 542之間的互連層中不存在中介層710、中介層晶粒502及導電柱780中之一者。
圖8A至圖8F係根據某些實施例之針對製造半導體封裝裝置800之方法之中間結構之剖面圖。參考圖8A，載體510上方之黏合劑層501、RDL 520以及中介層晶粒502、703及704之形成操作類似於參考圖7A之操作。在本實施例中，中介層晶粒502、703及704透過各別外部連接件508、538及548而與RDL 520接合。與圖7A中之結構相比，中介層晶粒502、703及704之帽蓋532面向RDL 520。換言之，TSV 505中之每一者之底部表面(類似於圖3C中之底部表面104B)背對RDL 520。
參考圖8B，囊封材料542及518以類似於參考圖5C所圖解說明之方式之方式囊封半導體裝置700。接下來，在圖8C中，執行薄化操作以減小中介層晶粒502、703及704之厚度。此薄化操作類似於參考圖5D之操作。在某些實施例中，自中介層晶粒502、703及704移除基板509之一深度。在某些實施例中，TSV 505中之每一者之底部表面被暴露。在某些實施例中，中介層晶粒502、703或704之所得厚度(或等效地，TSV 505之高度)根據不同應用需求而小心地受控制。薄化操作可藉由研磨、CMP或其他適合方法而執行。
圖8D展示經薄化中介層晶粒502、703或704上方之保護層811及接墊808之形成。保護層811及接墊808之材料、結構及製造方法類似於參考圖5E至5G所圖解說明之保護層536及RDL 542之材料、結構及製造方法。
參考圖8E，半導體晶粒502及504透過外部連接件824或826接合至且電耦合至各別中介層晶粒502、703及704。外部連接件824或826類似於先前所論述之外部連接件126或326。囊封材料862及864囊封半導體晶粒502及504、外部連接件824及826以及保護層811。此外，載體510及黏合劑層501被剝離。外部連接件562電耦合至RDL 520，如圖8F中所展示。在本實施例中，代替圖7F中之RDL 520及542中之一者而使用外部連接件824及826。外部連接件或RDL在建立電連接結構中之替代選擇在解決不同應用需求中允許更大之設計靈活性。圖8E及圖8F中之結構及製造操作以類似於參考圖5H至圖5K所圖解說明之方式之方式執行。
圖9A至圖9C係根據某些實施例之針對製造半導體封裝裝置900之方法之中間結構之剖面圖。與半導體封裝裝置800相比，半導體封裝裝置900代替中介層晶粒502、703及704而分別包含中介層晶粒902、903及 904，如圖9A中所圖解說明。在某些實施例中，中介層晶粒902、903及904可為中介層晶粒400C或400D(圖4G中所展示)，其中圖9A中之基板509中不存在圖8A中之TSV 505。中介層晶粒902、903及904中之每一者之RDL 910透過穿過帽蓋532之導電通路分別電耦合至外部連接件508、538及548。
在圖9B中，藉由薄化操作而將中介層晶粒902、903及904之基板509之一厚度移除或薄化。在某些實施例中，移除整個基板509。薄化操作中留下之RDL 910佔據所得半導體封裝裝置900之相對小厚度。因此，總體裝置厚度及大小可得以顯著減小。接下來，如圖9C中所展示，藉由類似於如參考圖8E及圖8F所圖解說明之操作之方法而執行半導體晶粒802及804、囊封材料862及864以及外部連接件562之形成。
圖10係根據某些實施例之半導體封裝裝置1000之示意性視圖。半導體封裝裝置1000在諸多態樣中類似於半導體封裝裝置800。另外，比較圖10與圖8，半導體封裝裝置1000包含透過外部連接件824及826電接合至半導體晶粒504及506之中介層晶粒1002、1004及1006。具體而言，中介層晶粒1002、1004及1006中之每一者在面向半導體晶粒504或506之側上包含帽蓋532。除如上文所提及之中介層晶粒定向之顛倒配置外，半導體封裝裝置1000之製造操作及材料類似於半導體封裝裝置800之製造操作及材料。
圖11係根據某些實施例之製造中介層晶粒之示意性流程圖1100。在步驟1102中，在基板中形成複數個導電通路。在步驟1104中，在導電通路上方形成RDL。在步驟1106中，形成複數個外部連接件以分別電耦合至導電通路。在步驟1108中，將基板分離以形成個別中介層晶粒。
圖12係根據某些實施例之製造半導體封裝裝置之示意性流程圖1200。在步驟1204中，使用第一基板來形成中介層晶粒。中介層晶粒包含第一基板中之複數個導電通路。在一實施例中，在第二基板上方形成第一RDL。在步驟1206中，執行接合操作以將第一半導體晶粒及中介層晶粒接合至該第一RDL。在步驟1208中，囊封第二基板、第一RDL、第一半導體晶粒及中介層晶粒。在步驟1210中，在第一半導體晶粒及中介層晶粒上方與第一RDL相對之一側上形成第二RDL。在步驟1212中，將第二半導體晶粒與第一RDL接合。在步驟1214中，囊封第二半導體晶粒。在步驟1216中，形成外部連接件以透過第二RDL電耦合至第一半導體晶粒及中介層晶粒。
所建議方案具有數個優點。中介層結構中之TSV之間距得以減小，此適合於高輸入/輸出(I/O)密度之應用。TSV結構可以更大靈活性放置且可不一定位於主動SOC晶粒之表面上。可獲得更好之SOC合格率，且所得SOC面積損失得以減小。所建議基礎結構與寬I/O記憶體、高頻寬記憶體(HBM)、混合記憶體立方(HMC)等兼容。所建議TSV中介層結構與被動裝置兼容。
本揭露提供一種半導體封裝裝置，該半導體封裝裝置包括中介層晶粒。該中介層晶粒包括半導體基板、延伸穿過該半導體基板之複數個貫穿矽通路(TSV)、耦合至該等TSV之重佈層及位於該重佈層上方且對齊該等TSV之複數個帽蓋。該半導體封裝裝置亦包含：半導體晶粒，其與該中介層晶粒間隔開；第一重佈層，其放置於該中介層晶粒之第一側上且將該中介層晶粒與該半導體晶粒電耦合；第二重佈層，其位於該中介層晶粒之與該第一側相對之第二側上；及複數個導電通路，其位於該中介層晶粒及該 第二重佈層之間且延伸穿過對應的該等帽蓋而電連接該重佈層及該第二重佈層。
本揭露提供一種半導體封裝裝置。該半導體封裝裝置包含第一重佈層及該第一重佈層上方之中介層晶粒。該等中介層晶粒彼此間隔開，且該等中介層晶粒中之每一者包含基板及耦合至該基板之重佈層。該半導體封裝裝置亦包含第一半導體晶粒，該第一半導體晶粒電耦合至複數個TSV、放置於該等中介層晶粒上方且電耦合至該等中介層晶粒。另外，半導體封裝裝置包含囊封該等中介層晶粒及該第一半導體晶粒之成型材料。
本揭露提供一種製造半導體封裝裝置之方法。使用基板來形成中介層晶粒。該中介層晶粒包含該基板中之複數個導電通路。執行接合操作以將第一半導體晶粒及該中介層晶粒接合至第一RDL。囊封該第一RDL、該第一半導體晶粒及該中介層晶粒。在該第一半導體晶粒及該中介層晶粒上方與第一RDL相對之一側上形成第二RDL。將第二半導體晶粒與該第一RDL接合。囊封該第二半導體晶粒。形成外部連接件以透過該第二RDL電耦合至該第一半導體晶粒及該中介層晶粒。
前述內容概述了數個實施例之構件，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，熟習此項技術者可容易地使用本揭露作為用於設計或修改用於實施本文中所介紹之實施例之相同目的及/或達成本文中所介紹之實施例之相同優點之其他製程及結構之基礎。熟習此項技術者亦應認識到，此等等效構造並不背離本揭露之精神及範疇，且在不背離本揭露之精神及範疇之情況下，此等等效構造在本文中可做出各種改變、替代及變更。
500‧‧‧半導體封裝裝置/半導體結構/封裝裝置
502‧‧‧半導體晶粒/中介層晶粒/晶粒/經薄化中介層晶粒
504‧‧‧第一半導體晶粒/半導體晶粒/晶粒/下伏晶粒
506‧‧‧第二半導體晶粒/半導體晶粒/晶粒/下伏晶粒
507‧‧‧重佈層
509‧‧‧基板
518‧‧‧囊封材料/模塑料
520‧‧‧重佈層
522‧‧‧囊封材料
536‧‧‧保護層
542‧‧‧重佈層/囊封材料
544‧‧‧外部連接件
550‧‧‧半導體晶粒/晶粒
552‧‧‧囊封材料
554‧‧‧囊封材料
560‧‧‧膠帶
562‧‧‧外部連接件
564‧‧‧雷射或晶粒刀

Claims (10)

  1. 一種半導體封裝裝置，其包括：一第一重佈層；中介層晶粒，其安置在該第一重佈層上方，該等中介層晶粒彼此隔開，且該等中介層晶粒中之每一者包括：一基板；複數個貫穿矽通路(TSV)，其由該基板橫向環繞；一重佈層，其電耦合至該等TSV；及複數個帽蓋，其位於該重佈層上方且對齊該等TSV；第一半導體晶粒，位於該等中介層晶粒上方且電耦合至該等中介層晶粒；一模製材料，其囊封該等中介層晶粒及該第一半導體晶粒；一第二重佈層，位於該等中介層晶粒與該第一重佈層的相對側，其中該第二重佈層具有一側壁對齊該模製材料的側壁，及複數個導電通路，其位於該中介層晶粒及該第二重佈層之間且延伸穿過對應的該等帽蓋而電連接該重佈層及該第二重佈層；其中該複數個TSV中之每一者包括自該第一半導體晶粒附近之第一端至該第一重佈層附近之第二端逐漸變窄之側壁。
  2. 如請求項1之半導體封裝裝置，其中該等TSV中之每一者藉由該等對應的導電通路電耦合至該第一重佈層，該導電通路被該模製材料橫向環繞。
  3. 如請求項1之半導體封裝裝置，其中該第二重佈層在該等中介層晶粒之間延伸在該模製材料之一部分上方。
  4. 一種半導體封裝裝置，其包括：第一中介層晶粒，其包括：一半導體基板；複數個貫穿矽通路(TSV)，其延伸穿過該半導體基板；一重佈層，其電耦合到該等TSV；及複數個帽蓋，其位於該重佈層上方且對齊該等TSV；半導體晶粒，其位於該第一中介層晶粒上方；一第一重佈層，其位於該第一中介層晶粒與該半導體晶粒之間且將該第一中介層晶粒與該半導體晶粒電耦合；一第二重佈層，其位於與該第一重佈層相對的該第一中介層晶粒之側上，其中該第二重佈層具有一側壁對齊該第一重佈層的側壁，及複數個導電通路，其位於該中介層晶粒及該第二重佈層之間且延伸穿過對應的該等帽蓋而電連接該重佈層及該第二重佈層；其中該複數個TSV中之每一者包括自該第二重佈層附近之第一端至該第一重佈層附近之第二端逐漸變窄之側壁。
  5. 如請求項4之半導體封裝裝置，其進一步包括囊封該第一中介層晶粒及該第一重佈層之一模製材料。
  6. 如請求項5之半導體封裝裝置，其進一步包括與該第一中介層晶粒隔開之第二中介層晶粒，該第二中介層晶粒包括：一半導體基板；及複數個貫穿矽通路(TSV)，其延伸穿過該第二中介層晶粒之該半導體基板。
  7. 一種半導體封裝裝置，其包括：複數個外部連接件；中介層晶粒，位於該複數個外部連接件上方，該中介層晶粒包括一基板、該基板上方之一第一重佈層及延伸以電耦合至該第一重佈層之貫穿矽通路(TSV)；導電柱，其電耦合至該等外部連接件、與該中介層晶粒側向隔開且與該中介層晶粒位於該第一重佈層同一側；一模製材料，其橫向環繞該中介層晶粒及該等導電柱，該等導電柱包括基本上等於該模製材料之第二高度的第一高度；半導體晶粒，位於該中介層晶粒及該等導電柱上方；及一第二重佈層，其將該中介層晶粒及該等導電柱電耦合至該半導體晶粒，其中該等TSV中之每一者包括自該第一重佈層附近之第一端至該等外部連接件附近之第二端逐漸變窄之側壁。
  8. 如請求項7之半導體封裝裝置，其中該中介層晶粒之該基板包括與整個該第一重佈層重疊之塊狀半導體材料且將該第一重佈層與該複數個外部連接件電絕緣。
  9. 一種半導體封裝裝置，其包括：中介層晶粒，其包括：一半導體基板；及複數個貫穿矽通路(TSV)，延伸穿過該半導體基板；半導體晶粒，與該中介層晶粒位於同一水平位置但彼此互相隔開；一第一重佈層，其安置在該中介層晶粒之第一側上且將該中介層晶粒與該半導體晶粒電耦合；及一第二重佈層，其位於該中介層晶粒與該第一側相對之第二側上，其中該等TSV中之每一者包括自該第一重佈層附近之第一端至該第二重佈層附近之第二端逐漸變窄之側壁。
  10. 一種製造半導體封裝裝置之方法，其包括：使用一基板來形成中介層晶粒，該中介層晶粒包括位於該基板中之複數個導電通路；將第一半導體晶粒及該中介層晶粒接合至一第一重佈層(RDL)；囊封該第一RDL、該第一半導體晶粒及該中介層晶粒； 在該第一半導體晶粒及該中介層晶粒上方位於且該第一RDL相對之一側上形成一第二RDL，其中該等導電通路中之每一者包括自該第一重佈層附近之第一端至該第二重佈層附近之第二端逐漸變窄之側壁；接合該第二半導體晶粒與該第一RDL；囊封該第二半導體晶粒；及形成外部連接件以藉由該第二RDL電耦合至該第一半導體晶粒及該中介層晶粒。
TW107101239A 2017-01-13 2018-01-12 半導體結構及其製造方法 TWI756339B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762445935P 2017-01-13 2017-01-13
US62/445,935 2017-01-13
US15/851,174 US10535597B2 (en) 2017-01-13 2017-12-21 Semiconductor structure and manufacturing method thereof
US15/851,174 2017-12-21

Publications (2)

Publication Number Publication Date
TW201826483A TW201826483A (zh) 2018-07-16
TWI756339B true TWI756339B (zh) 2022-03-01

Family

ID=62838318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101239A TWI756339B (zh) 2017-01-13 2018-01-12 半導體結構及其製造方法

Country Status (3)

Country Link
US (4) US10535597B2 (zh)
CN (1) CN108346635B (zh)
TW (1) TWI756339B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354987B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
JP2020043277A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 半導体記憶装置
US11315878B2 (en) 2018-10-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics integrated circuit package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
TWI707408B (zh) 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
KR102609138B1 (ko) * 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
TWI698966B (zh) * 2019-05-14 2020-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
KR20210072984A (ko) * 2019-12-10 2021-06-18 에스케이하이닉스 주식회사 인터포즈 브리지를 포함한 서브 패키지들이 수직하게 스택된 스택 패키지
US11830851B2 (en) * 2020-04-07 2023-11-28 Mediatek Inc. Semiconductor package structure
US11929261B2 (en) * 2020-05-01 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
DE102020130996A1 (de) * 2020-05-01 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package und verfahren zu dessen herstellung
US11728254B2 (en) * 2020-05-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Giga interposer integration through chip-on-wafer-on-substrate
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
CN114068487A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法
TWI777633B (zh) * 2020-08-06 2022-09-11 力成科技股份有限公司 封裝結構及其製造方法
US20220278032A1 (en) * 2021-02-26 2022-09-01 Intel Corporation Nested interposer with through-silicon via bridge die
US11817380B2 (en) * 2021-02-26 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming same
US11830798B2 (en) * 2021-03-22 2023-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11978729B2 (en) * 2021-07-08 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
US20230097299A1 (en) * 2021-09-16 2023-03-30 Advanced Semiconductor Engineering, Inc. Electronic package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2631944A2 (en) * 2012-02-27 2013-08-28 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US20160086918A1 (en) * 2012-09-28 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Novel three dimensional integrated circuits stacking approach
TW201635396A (zh) * 2014-12-30 2016-10-01 艾馬克科技公司 半導體裝置及其製造方法
TW201642429A (zh) * 2015-05-25 2016-12-01 華亞科技股份有限公司 半導體元件及其製作方法
WO2016203319A1 (en) * 2015-06-19 2016-12-22 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110642A (zh) * 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) * 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8933551B2 (en) * 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
US9893042B2 (en) * 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR101983186B1 (ko) * 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2631944A2 (en) * 2012-02-27 2013-08-28 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US20160086918A1 (en) * 2012-09-28 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Novel three dimensional integrated circuits stacking approach
TW201635396A (zh) * 2014-12-30 2016-10-01 艾馬克科技公司 半導體裝置及其製造方法
TW201642429A (zh) * 2015-05-25 2016-12-01 華亞科技股份有限公司 半導體元件及其製作方法
WO2016203319A1 (en) * 2015-06-19 2016-12-22 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication

Also Published As

Publication number Publication date
US20180204791A1 (en) 2018-07-19
TW201826483A (zh) 2018-07-16
US20200152563A1 (en) 2020-05-14
US11942408B2 (en) 2024-03-26
CN108346635B (zh) 2021-10-15
US20220278034A1 (en) 2022-09-01
US10535597B2 (en) 2020-01-14
CN108346635A (zh) 2018-07-31
US20240203856A1 (en) 2024-06-20
US11342255B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
TWI756339B (zh) 半導體結構及其製造方法
US11380598B2 (en) Integrated circuit package and method of forming same
US11742297B2 (en) Semiconductor packages
CN111799227B (zh) 半导体器件及其形成方法
US11532598B2 (en) Package structure with protective structure and method of fabricating the same
US11862605B2 (en) Integrated circuit package and method of forming same
CN113517221B (zh) 半导体结构及其形成方法
TW202046464A (zh) 積體電路封裝及其形成方法
TW202318511A (zh) 半導體封裝結構
CN220553445U (zh) 半导体封装
CN220692015U (zh) 半导体装置
US20230352367A1 (en) Semiconductor package and method
CN112151529A (zh) 半导体封装
CN118116882A (zh) 集成电路封装件及其形成方法