TW202114108A - 封裝結構和其製造方法 - Google Patents

封裝結構和其製造方法 Download PDF

Info

Publication number
TW202114108A
TW202114108A TW109132020A TW109132020A TW202114108A TW 202114108 A TW202114108 A TW 202114108A TW 109132020 A TW109132020 A TW 109132020A TW 109132020 A TW109132020 A TW 109132020A TW 202114108 A TW202114108 A TW 202114108A
Authority
TW
Taiwan
Prior art keywords
alignment mark
die
wafer
bonding film
mark structure
Prior art date
Application number
TW109132020A
Other languages
English (en)
Inventor
陳明發
陳憲偉
陳潔
詹森博
葉松峯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/877,512 external-priority patent/US11342297B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202114108A publication Critical patent/TW202114108A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

提供一種封裝結構，包含由包封體橫向地包封的至少一個晶粒、接合膜以及內連線結構。接合膜位於包封體的第一側上，且接合膜包含第一對準標記結構。封裝結構進一步包含位於接合膜上的半導體材料塊。內連線結構位於包封體的與第一側相對的第二側上，且內連線結構包含第二對準標記結構。第一對準標記結構的位置與第二對準標記結構的位置垂直地對準。

Description

封裝結構和其製造方法
本發明的實施例是有關於一種封裝結構和其製造方法。
晶圓級封裝（Wafer-level packaging；WLP）涉及將晶粒封裝在晶圓上，且接著分割成單獨的封裝體。所得封裝體尺寸較小且適合於封裝佔用面積敏感（footprint-sensitive）元件。
根據本揭露的實施例，一種封裝結構包括至少一個晶粒、接合膜、半導體材料塊以及內連線結構。至少一個晶粒由包封體橫向地包封。接合膜位於所述包封體的第一側上，其中所述接合膜包含第一對準標記結構。半導體材料塊位於所述接合膜上。內連線結構位於所述包封體的與所述第一側相對的第二側上，其中所述內連線結構包含第二對準標記結構，且其中所述第一對準標記結構與所述第二對準標記結構垂直地對準。
根據本揭露的實施例，一種封裝結構包括至少一個晶粒、接合膜堆疊、半導體材料塊以及內連線結構。至少一個晶粒由包封體橫向地包封。接合膜堆疊位於所述包封體的第一側上，其中所述接合膜堆疊包含第一接合膜層和第二接合膜，所述第一接合膜層包含第一對準標記結構，所述第二接合膜包含第二對準標記結構，且所述第一對準標記結構與所述第二對準標記結構垂直地對準。半導體材料塊位於所述接合膜堆疊上。內連線結構位於所述包封體的與所述第一側相對的第二側上。
根據本揭露的實施例，一種形成封裝結構的方法包括：提供包含內連線結構和第一對準標記結構的第一晶圓；將多個半導體晶粒與所述第一晶圓的所述內連線結構接合；在所述第一晶圓之上形成至少橫向地包封所述多個半導體晶粒的包封體；在所述包封體和所述多個半導體晶粒之上形成第一接合膜層；提供具有第二接合膜層和第二對準標記結構的第二晶圓；使所述第二晶圓在所述第一晶圓之上對準；將所述第二晶圓堆疊在所述第一晶圓之上；使所述第一晶圓薄化以暴露所述內連線結構；在所述內連線結構上形成多個導電凸塊；以及進行分割製程。
以下揭露提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和佈置的具體實例以簡化本揭露。當然，這些僅是實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵之上或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可以不直接接觸的實施例。此外，本揭露可在各種實例中重複附圖標號和/或字母。這一重複是出於簡化和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
另外，為易於描述，本文中可使用例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”以及類似物的空間相對術語來描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除附圖中所描繪的定向以外，空間相對術語意圖涵蓋元件在使用或操作中的不同定向。設備可以其它方式定向（旋轉90度或處於其它定向），且本文中所使用的空間相對描述詞同樣可相應地進行解譯。
應瞭解，本揭露的以下實施例提供可體現於廣泛多種特定情境中的可適用概念。本文中所論述的具體實施例僅是示出性的且與封裝結構或組合件有關，且不限制本揭露的範圍。本揭露的實施例描述晶圓級封裝的示例性製造製程和由其製造的封裝結構。本揭露的某些實施例與形成有晶圓接合結構和堆疊的晶圓和/或晶粒的封裝結構有關。晶圓或晶粒可包含塊狀半導體基底或絕緣體上矽/鍺基底上的一種或多種類型的積體電路或電組件。實施例意圖提供進一步的解釋但並非用於限制本揭露的範圍。
圖1到圖5示出根據本揭露的一些實施例的繪示用於形成封裝結構的製造方法的各種階段的橫截面視圖。在圖1中，在一些實施例中，設置第一晶圓100，且第一晶圓100包含第一半導體基底102、形成於第一半導體基底102上的第一內連線結構104，以及在半導體基底102之上覆蓋第一內連線結構104的第一接合膜106。在一些實施例中，第一晶圓100進一步包含嵌入在第一接合膜106中的多個第一接合墊108。第一接合膜106和多個第一接合墊108可形成第一接合結構107。在一些實施例中，第一晶圓100是由矽（例如矽塊狀晶圓）或其它半導體材料（例如III-V半導體材料）製成的半導體晶圓。在一些實施例中，第一內連線結構104包含嵌入在介電材料105中的一個或多個金屬內連線層104A。在一些實施例中，第一內連線結構104包含嵌入在介電材料105中的一個或多個第一對準標記結構104B。在某些實施例中，第一對準標記結構104B的位置佈置在劃線道（scribe lane）（在圖1中繪示為虛線SL）旁邊但位於封裝單元的跨度（span）內。也就是說，第一對準標記結構104B將不在單體化製程或分割製程期間切斷。在一些實施例中，一個或多個金屬內連線層104A可包括內連線線路與內連線通孔的交替層。一個或多個金屬內連線層104A進一步通過內連線線路和內連線通孔與隨後安裝在第一內連線結構104上的半導體晶粒電耦合。在一些實施例中，一個或多個金屬內連線層104A進一步包括密封環結構，所述密封環結構與內連線線路和內連線通孔一起形成但不與半導體晶粒電連接。
在一些實施例中，金屬內連線層104A的材料包含鋁、銅、銅合金或其組合。在一些實施例中，第一對準標記結構104B的材料包含鋁、銅、銅合金或其組合。在一些實施例中，介電材料105的材料包含氧化矽、氮化矽、氮氧化矽（silicon oxynitride；SiON）、矽酸鹽玻璃材料或其組合。在一些實施例中，第一接合膜106的材料包含氧化矽、氮化矽、未摻雜的矽酸鹽玻璃材料或其組合。此外，第一接合墊108的材料包含銅或銅合金。在某些實施例中，第一內連線結構104可使用後段製程（back-end-of-line；BEOL）製程形成於半導體晶圓100中。在一些實施例中，第一對準標記結構104B在金屬內連線層104A的製造期間製造。在一個實施例中，第一對準標記結構104B在BEOL製程期間與多個金屬內連線層104A的最底部金屬層同時製造，且第一對準標記結構104B的材料與金屬內連線層104A的材料相同。另外，在一些實施例中，第一對準標記結構可在金屬內連線層104A形成時形成，使得無需額外製程來形成對準標記。
在圖1中，設置第三晶粒300和第四晶粒400且安裝到第一晶圓100上。在一些實施例中，第三晶粒300和第四晶粒400分別具有混合接合結構310、混合接合結構410。第三晶粒300和第四晶粒400並排安置在第一晶圓100的第一接合膜106上。如圖1中所繪示，在一些實施例中，第三晶粒300是包含第三半導體基底302和嵌入在第三介電層305中的多個第三金屬化結構304的半導體晶粒，且混合接合結構310包含嵌入在第三接合膜310B中形成於第三晶粒300的主動表面上的多個導電特徵310A。在一些實施例中，第四晶粒400是包含第四半導體基底402和嵌入在第四介電層405中的多個第四金屬化結構404的半導體晶粒，且混合接合結構410包含嵌入在第四接合膜410B中形成於第四晶粒400的主動表面上的多個導電特徵410A。
在一些實施例中，第三晶粒300或第四晶粒400可進一步包含多個半導體元件（未繪示）和多個隔離結構（未繪示）。在某些實施例中，半導體元件可在前段製程（front-end-of-line；FEOL）製程期間形成於晶粒的半導體基底中。在某些實施例中，半導體元件是電晶體、記憶體或功率元件，或其它元件，例如電容器、電阻器、二極體、光電二極體、感測器或熔絲。在示例性實施例中，多個半導體元件中的一些可與半導體晶粒的多個金屬化結構電連接，且進一步與第三晶粒或第四晶粒的多個導電特徵中的一些電連接。
應理解，第三晶粒或第四晶粒的數目可以是一個、兩個或大於兩個，但本揭露不限於此。在一些實施例中，第三晶粒300與第四晶粒400具有不同功能。在一些實施例中，第三晶粒300與第四晶粒400具有相同功能。在一些實施例中，第三晶粒300或第四晶粒400包含記憶體晶片，例如高帶寬記憶體晶片、動態隨機存取記憶體（dynamic random access memory；DRAM）晶片或靜態隨機存取記憶體（static random access memory；SRAM）晶片。在一些替代實施例中，第三晶粒300或第四晶粒400包含專用積體電路（application-specific integrated circuit；ASIC）晶片、類比晶片、感測器晶片、例如藍牙晶片和射頻晶片的無線應用晶片，或調壓晶片。在一個實施例中，第三晶粒300包含記憶體晶片，且第四晶粒400包含ASIC晶片。
在示例性實施例中，導電特徵310A、導電特徵410A由金屬材料（例如銅或銅合金）製成。在一些實施例中，第三金屬化結構304或第四金屬化結構404的材料包含銅、銅合金、鋁、鋁合金、鈦、鎳或其組合。在一些實施例中，第三介電層305或第四介電層405的材料包含氧化矽、氮化矽或氮氧化矽（SiON）。
在一些實施例中，如圖2中所繪示，進行接合製程以將第三晶粒300和第四晶粒400與第一晶圓100接合。在一些實施例中，接合製程是混合接合（hybrid bonding）製程，包含在約0.5兆帕到5兆帕的壓力下在100℃到280℃範圍內的溫度下進行熱製程。在一些實施例中，通過第一接合結構107和混合接合結構310，第三晶粒300的前側混合接合到第一晶圓100。也就是說，導電特徵310A與第一接合墊108接合，而第三介電層310B與第一晶圓100的第一接合膜106接合。在一些實施例中，通過第一接合結構107和混合接合結構410，第四晶粒400的前側混合接合到第一晶圓100。也就是說，導電特徵410A與第一接合墊108接合，而第四介電層410B與第一晶圓100的第一接合膜106接合。在這些實施例中，第一晶圓100的第一接合結構107與第三晶粒300和第四晶粒400的混合接合結構310、混合接合結構410建立更短且直接的電路徑。在一個實施例中，除了由導電特徵310A、導電特徵410A以及第一接合墊108建立的金屬到金屬接合界面以外，混合接合界面（在圖2中繪示為虛線HB）包含由介電層310B、介電層410B以及第一接合膜106建立的介電到介電界面。儘管未在圖2中明確繪示，但第三晶粒300與第四晶粒400可通過第三晶粒或第四晶粒的導電特徵310A、導電特徵410A、第一接合結構107以及第一內連線結構104中的一些彼此電連接。
任選地，在一些實施例中，第三晶粒300或第四晶粒400可從背側減薄到合乎需要的厚度。在一些實施例中，第三晶粒300或第四晶粒400的減薄製程可包含拋光製程、蝕刻製程或其組合。
在一些實施例中，在圖2中，包封體500形成於第一晶圓100、第三晶粒300以及第四晶粒400之上，且至少橫向地覆蓋安裝在第一晶圓100上的第三晶粒300和第四晶粒400。包封體500覆蓋第一晶圓100的頂側，填充第三晶粒300與第四晶粒400之間的間隙，且包裹第三晶粒300和第四晶粒400的側壁。在一些實施例中，包封體500通過例如包覆模制的模制製程形成，且接著拋光或平坦化以暴露第三晶粒300和第四晶粒400的背側。在一些實施例中，包封體500的材料包含環氧樹脂、酚醛樹脂或含矽樹脂。
在一些實施例中，背側接合膜506形成於包封體500上，覆蓋第三晶粒300和第四晶粒400的背側。在一些實施例中，背側接合膜506的材料包含氧化矽、氮化矽、未摻雜的矽酸鹽玻璃材料或其組合。在一個實施例中，第一接合膜106的材料與背側接合膜506的材料相同。在一個實施例中，第一接合膜106的材料不同於背側接合膜506的材料。
在圖3中，在一些實施例中，設置第二晶圓200，且第二晶圓200包含形成於第二半導體基底202上且覆蓋第二半導體基底202的第二接合膜206，以及嵌入在第二接合膜206中的第二對準標記結構203。在圖3中，第二晶圓200具有面向第三晶粒300和第四晶粒400的背側及第一晶圓100的接合膜206，且直接放置在背側接合膜506上。在第二晶圓200的放置期間，第二晶圓200與第一晶圓100垂直地對準，且第二對準標記結構203分別與對應的第一對準標記結構104B大體上垂直地對準。接著，在使第二晶圓200在第一晶圓100之上對準之後，將第二晶圓200放置在第一晶圓100上且堆疊到第一晶圓100上。在一些實施例中，如圖3中所繪示，進行接合製程以將第二接合膜206與背側接合膜506彼此接合，以便將第二晶圓200接合到第三晶粒300和第四晶粒400的背側且接合到包封體500。在一些實施例中，接合製程是熔融接合（fusion bonding）製程，包含在約0.5兆帕到5兆帕的壓力下在100℃到280℃範圍內的溫度下進行熱製程。在一個實施例中，可將第二接合膜206和背側接合膜506視為第二接合結構207。
在一些實施例中，第二接合膜206的材料包含氧化矽、氮化矽、未摻雜的矽酸鹽玻璃材料或其組合。在一個實施例中，第二接合膜206的材料與背側接合膜506的材料相同。在一個實施例中，第二接合膜206的材料不同於背側接合膜506的材料。在一些實施例中，第二對準標記結構203未從第二接合膜206暴露。在一些實施例中，第二晶圓200是類似於第一晶圓100的半導體晶圓。在一些實施例中，第二晶圓200是與第一晶圓100不同類型的晶圓。在一些實施例中，第二晶圓200是塊狀矽晶圓。在某些實施例中，第二晶圓200不具有主動元件或半導體元件，且可充當中介體或結構支撐件。在一些實施例中，第二對準標記結構203的材料可包含金屬（metal）材料、有金屬特性的（metallic）材料或樹脂材料。第二對準標記結構203位於晶粒定位區之外的區中。
在某些實施例中，在將第二晶圓200放置在下覆的第一晶圓100之上期間，由於存在分別位於第一晶圓100和第二晶圓200中的可用於對準的多個對準標記結構，所以第二晶圓的凹口（notch）可與第一晶圓的凹口精確對準，使得可為隨後的微影製程實現更小的凹口偏移和更好的晶圓對準。舉例來說，第二晶圓中的第二對準標記結構203的位置與對應的第一對準標記結構104B的位置（沿厚度方向）大體上垂直地對準。換句話說，第二對準標記結構203的位置與第一對準標記結構104B的位置垂直地交疊，且第二對準標記結構203在第一對準標記結構104B的相同水平面（或平面）上的垂直投影至少部分地落在下覆的第一對準標記結構104B的跨度或圖案內。將在以下實施例中描述第一對準標記結構或第二對準標記結構的圖案以及對應圖案的匹配的其它細節。
在本實施例中，通過參考第二晶圓中的第二對準標記結構203和對應的第一對準標記結構104B將第二晶圓200與第一晶圓100疊層在一起。因此，第一晶圓100與第二晶圓200的疊層可精確對準，這有利於隨後的製造製程，尤其有利於微影製程。利用存在於晶圓中的全域對準標記，顯著改善了晶圓到晶圓的對準，得到更好的圖案轉印和提高的圖案保真度（fidelity）。因此，提高了封裝結構的良率。
應注意，對準標記結構可用於在線（in-line）對準，尤其可用於在線曝光和蝕刻製程，其旨在減少未對準的風險或對再次加工（rework）的需要，以便提高生產量和生產良率。
在圖4中，在一些實施例中，去除第一晶圓100的第一半導體基底102，但保留第一內連線結構104。在一些實施例中，第一晶圓100的第一半導體基底102的去除可包含拋光製程、蝕刻製程或其組合。獲得包含第一內連線結構104、第三晶粒300、第四晶粒400、包封體500以及第二晶圓200的堆疊結構40W。本文中，第一內連線結構104在去除第一半導體基底102之後暴露。
在圖5中，在一些實施例中，翻轉堆疊結構40W（見圖4），且多個凸塊墊602和多個導電凸塊606形成於內連線結構104上。在一些實施例中，凸塊墊602形成於金屬內連線層104A上，且導電凸塊606形成於凸塊墊602上。在某些實施例中，絕緣層603形成於內連線結構104之上和凸塊墊602上。舉例來說，絕緣層603形成有暴露凸塊墊602的開口。接著，金屬柱604和圓頂（glop）605形成於暴露的凸塊墊602上以形成導電凸塊606。在一些實施例中，絕緣層603的材料包含氧化矽、氮化矽、苯環丁烷（benzocyclobutene；BCB）、環氧樹脂、聚醯亞胺（polyimide；PI）或聚苯並惡唑（polybenzoxazole；PBO）。在一些實施例中，金屬柱604的材料包含銅或銅合金，且圓頂605的材料包含焊料材料。在一個實施例中，金屬柱604和位於金屬柱604上的圓頂605構成微凸塊結構。在替代實施例中，導電凸塊606包含C4凸塊或球柵陣列封裝（ball grid array；BGA）凸塊。
在一些實施例中，在圖5中，進行單體化製程以將堆疊結構40W切割成單獨的封裝結構50。在一些實施例中，單體化製程包含晶圓分割製程或鋸割製程。在一些實施例中，進行單體化製程且沿劃線道SL分割堆疊結構40W，從而切穿絕緣層603、內連線結構104、包封體500、接合膜506、接合膜206以及半導體基底202。多個封裝結構50中的每一個至少包含半導體材料塊202'（切割的半導體基底）、第三晶粒300、第四晶粒400以及包裹第三晶粒和第四晶粒的包封體500'（切割的包封體）。在一些實施例中，多個封裝結構50中的每一個還包含位於塊（半導體材料塊202'）與包封體500'之間的接合膜堆疊210（接合膜206、接合膜506的切割的堆疊結構）、內連線結構104'（切割的內連線結構）、凸塊墊602以及位於凸塊墊602上的導電凸塊606。在一些實施例中，半導體材料塊202'不包含半導體元件且充當結構支撐件。第三晶粒300和第四晶粒400與內連線結構104'電連接且與位於內連線結構104'上的導電凸塊606電連接，但半導體材料塊202'不與第三晶粒或第四晶粒電連接。此外，嵌入在接合膜堆疊210中的第二對準標記結構203可電浮置（floated）。具體來說，第一對準標記結構104B和第二對準標記結構203包含在多個封裝結構50中的每一個內。
在一些實施例中，在不切穿第一對準標記結構104B和第二對準標記結構203的情況下，沿劃線道SL分割堆疊結構40W。在一些實施例中，第一對準標記結構104B和第二對準標記結構203位於封裝結構50的拐角區處。
儘管將方法的步驟示出和描述為一系列動作或事件，但應瞭解，不應以限制意義來解譯這種動作或事件的所示出排序。此外，並不需要全部所示出的製程或步驟來實施本揭露的一個或多個實施例。
圖6A示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。圖6B示出根據本揭露的一些實施例的繪示密封環結構和對準標記結構的圖案相對於示例性封裝結構中的晶粒的位置的佈局的示意性俯視圖。圖6C示出圖6B的右上部分的放大視圖。
參考圖6A，封裝結構60包含晶粒630、晶粒640、包裹晶粒630、晶粒640的包封體650以及半導體材料塊610，以及位於包封體650的頂側上的接合膜堆疊620。在某些實施例中，封裝結構60可使用在以上實施例中所描述的製造方法來形成，且類似或相同材料可用於形成封裝結構中的類似或相同元件。在一些實施例中，封裝結構60還包含位於包封體650的底側處的內連線結構660和導電凸塊670。在一些實施例中，晶粒630和晶粒640與內連線結構660電連接且與位於內連線結構660上的導電凸塊670電連接。位於晶粒630、晶粒640的背側上的半導體材料塊610不與晶粒630、晶粒640電連接。在一些實施例中，接合膜堆疊620包含嵌入在接合膜堆疊620中的一個或多個對準標記結構623。在一些實施例中，內連線結構660包含嵌入在介電材料665中的一個或多個金屬內連線層662和至少一個密封環結構664。在一些實施例中，內連線結構660包含嵌入在介電材料665中的一個或多個對準標記結構664A。在一個實施例中，對準標記結構664A可與金屬內連線層662的最底部金屬層同時製造（也就是通過與最底部金屬層相同的製造步驟製造）。在一個實施例中，密封環結構664與金屬內連線層662中的一些或全部一起製造。在一些實施例中，上方的多個對準標記結構623中的至少一個的位置垂直地對應於（例如，對準）下部的多個對準標記結構664A中的至少一個的位置。
參考圖6B和圖6C，在某些實施例中，密封環結構664具有環形主結構且位於封裝結構60的外圍區中，且晶粒630、晶粒640的跨度的投影（在圖6B中由虛線表示）由環形結構圍住。在圖6B中，繪示密封環結構664的一部分的俯視圖。密封環結構664的部分與對準標記結構664A位於相同水平面處。在一些實施例中，密封環結構664還具有與其環形主結構連接的一個或多個分支部分664B以限定和圍住標記區MR（例如，圖6C中所繪示的梯形區）。標記區MR位於封裝結構60的拐角區處，且對準標記結構664A位於區（標記區MR）內。由於對準標記結構664A位於密封環區域中，所以不存在用於產生額外全域對準標記結構的設計區域損失。在一些實施例中，對準標記結構664A可位於一個或多個標記區MR內，而對應對準標記結構623的垂直投影（在圖6C中由虛線表示）落在標記區MR內。在一些實施例中，對應對準標記結構623的投影不與對準標記結構664A的跨度交疊，而是位於對準標記結構664A旁邊。也就是說，對應對準標記結構623的投影靠近對準標記結構664A但與對準標記結構664A間隔開，如圖6C中所繪示。在一些實施例中，對準標記結構664A和對準標記結構623的圖案在形狀上類似但大小不同。在一個實施例中，如圖6C的俯視圖中所繪示，對準標記結構664A的圖案成形為類似於具有切割角的“L”（也就是由分別連接到一個三角形的兩側的兩個四邊形構成），而對準標記結構623具有類似形狀，但是是顛倒的且大小更小，使得兩個對準標記結構623、對準標記結構664A的投影可用於精確對準且作為對準校準的參考。具體來說，對準標記結構623與對準標記結構664A位於封裝結構60內的不同水平面處。
圖7A示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。圖7B示出根據本揭露的一些實施例的繪示密封環結構和對準標記結構的圖案相對於示例性封裝結構中的晶粒的位置的佈局的示意性俯視圖。
參考圖7A和圖7B，封裝結構70包含晶粒730、晶粒740、橫向地包裹晶粒730、晶粒740的包封體750、位於包封體750的頂側上的半導體材料塊710和接合膜堆疊720，以及位於包封體750的底側上的內連線結構760和導電凸塊770。在一些實施例中，接合膜堆疊720包含嵌入在接合膜堆疊720中的一個或多個對準標記結構723。在一些實施例中，內連線結構760包含嵌入在介電材料765中的一個或多個金屬內連線層762和至少一個密封環結構764。在一些實施例中，內連線結構760包含嵌入在介電材料765中的一個或多個對準標記結構762A。在一個實施例中，對準標記結構762A可與多個金屬內連線層762的最頂部金屬層同時製造。在一個實施例中，密封環結構764與多個金屬內連線層762中的一些或全部一起製造。
參考圖7B，在某些實施例中，密封環結構764具有環形主結構且位於封裝結構70的外圍區中，且晶粒730、晶粒740的跨度的投影（在圖7B中由虛線表示）由環形結構圍住。在圖7B中，僅繪示密封環結構764的一部分的俯視圖，且密封環結構764的部分與對準標記結構762A位於相同水平面處。在圖7B中，多個對準標記結構762A中的至少一個位於密封環結構764旁邊（也就是不位於密封環區內）。在一個實施例中，多個對準標記結構762A中的至少一個位於晶粒730、晶粒740之間。舉例來說，位於密封環結構764旁邊的對準標記結構762A可用於晶圓的外圍對準，而位於晶粒之間的對準標記結構762A可用於晶圓的中心對準，使得即使在可能的翹曲情形下也可針對晶圓到晶圓疊層或接合實現更好的全域對準。
在一些實施例中，上方的對準標記結構723的位置對應於下部的對準標記結構762A的位置且與下部的對準標記結構762A的位置垂直地對準。在一些實施例中，對準標記結構762A的圖案可以是方環結構（在俯視圖中），而對準標記結構723的圖案是方塊。在一些實施例中，對準標記結構762A和對準標記結構723的圖案彼此互補。上方對準標記結構723的投影落在對準標記結構762A的圖案內。也就是說，結構723的方塊的投影落在結構762A的方環結構內，且優選的是，方塊的側面與方環結構的側面大體上平行以用於精確對準。與平行側面的偏差可用於進一步分析和評估以確定對準是否在令人滿意的範圍內。
圖8示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。除在接合膜堆疊中具有輔助對準標記結構之外，封裝結構80類似於封裝結構60。在圖8中，在一些實施例中，封裝結構80包含晶粒830、晶粒840、橫向地包裹晶粒830、晶粒840的包封體850。在圖8中，半導體材料塊810和接合膜堆疊820位於包封體850的頂側上，而內連線結構860和導電凸塊870位於包封體850的另一側上。在一些實施例中，接合膜堆疊820包含嵌入在接合膜堆疊820的頂部接合膜層822中的一個或多個第一對準標記結構821，以及嵌入在接合膜堆疊820的底部接合膜層824中的一個或多個第二對準標記結構823。第一對準標記結構821的位置與第二對準標記結構823的位置垂直地對準。在一個實施例中，第一對準標記結構821的材料與第二對準標記結構823的材料相同。在一個實施例中，第一對準標記結構821的材料不同於第二對準標記結構823的材料。在一些實施例中，內連線結構860包含嵌入在介電材料865中的一個或多個金屬內連線層862和至少一個密封環結構864。第一對準標記結構821和第二對準標記結構823位於密封環結構864上方且位於密封環區中。在晶圓到晶圓堆疊或接合期間，頂部接合膜層822中的第一對準標記結構821和底部接合膜層824中的第二對準標記結構823分別屬於第一晶圓和第二晶圓，以輔助晶圓到晶圓對準。
圖9示出根據本揭露的各種實施例的用於對準標記結構的不同圖案設計。如以上實施例中所描述，位於不同晶圓處的對準標記結構的圖案需要彼此匹配或互補。在圖9中，圖案AA1到圖案AA10指代形成於經歷晶圓到晶圓堆疊或接合的多個晶圓中的一個中的對準標記結構的可能圖案，而圖案BA1到圖案BA10指代形成於經歷晶圓到晶圓堆疊或接合的多個晶圓中的另一個中的另一對準標記結構的可能圖案。對於位於不同晶圓處的對準標記結構，對準標記結構的圖案的匹配意味著（一個晶圓中的）一個水平面處的某些圖案的投影落在位於（另一晶圓中的）另一水平面處的其它對準標記結構的圖案內或落在位於（另一晶圓中的）另一水平面處的其它對準標記結構的圖案的側面。舉例來說，圖案AA3&圖案BA3的匹配意味著十字圖案BA3落在方形環圈圖案AA3內，且優選的是，十字圖案BA3的側面完全落在方形環圈圖案內且以合乎需要的距離間隔開，或側面與方形環圈結構的側面大體上平行以用於精確對準。與合乎需要的距離的偏差可用於進一步分析和評估以確定對準是否在令人滿意的範圍內。
包含一個或多個晶粒的封裝結構50、封裝結構60、封裝結構70、封裝結構80以緊湊（compact）形式封裝，且可進一步組裝有另一封裝單元以形成層疊式封裝（package-on-package；POP）結構，或安裝到電路基底或印刷電路板。
還可包含其它特徵和製程。舉例來說，可包含測試結構以輔助對3D封裝或3DIC元件的校驗測試。測試結構可包含例如形成於重佈線層中或基底上的測試墊，所述測試墊允許對3D封裝或3DIC的測試、探針和/或探針卡的使用以及類似物。可對中間結構以及最終結構進行校驗測試。另外，本文中所揭露的結構和方法可與結合已知良好晶粒的中間校驗的測試方法結合使用以提高良率並降低成本。
在本揭露的一些實施例中，提供一種封裝結構。封裝結構包含由包封體橫向地包封的至少一個晶粒、接合膜以及內連線結構。接合膜位於包封體的第一側上，且接合膜包含第一對準標記結構。封裝結構進一步包含位於接合膜上的半導體材料塊。內連線結構位於包封體的與第一側相對的第二側上，且內連線結構包含第二對準標記結構。第一對準標記結構的位置與第二對準標記結構的位置垂直地對準。在實施例中，所述內連線結構包含密封環結構且所述第二對準標記結構位於所述密封環結構所位於的區內。在實施例中，所述密封環結構包含環形主結構和多個分支部分，所述環形主結構包圍所述至少一個晶粒，所述多個分支部分與所述環形主結構連接以限定多個標記區，且所述第二對準標記結構位於所述多個標記區中的一個內。在實施例中，所述內連線結構包含包圍所述至少一個晶粒的密封環結構，且所述第二對準標記結構位於所述至少一個晶粒旁邊並位於所述密封環結構所位於的區之外。在實施例中，所述至少一個晶粒包含第一晶粒和第二晶粒，且所述第二對準標記結構位於所述第一晶粒與所述第二晶粒之間。在實施例中，所述接合膜包含第一接合膜和第二接合膜，所述第一接合膜貼合到所述半導體材料塊，所述第二接合膜貼合到所述至少一個晶粒的背側和所述包封體，且所述第一接合膜熔融接合到所述第二接合膜。在實施例中，所述第一對準標記結構位於所述第一接合膜內。在實施例中，所述的封裝結構進一步包括位於所述內連線結構上的多個導電凸塊。在實施例中，所述內連線結構包含密封環結構，且所述密封環結構的材料與所述第二對準標記結構的材料相同。在實施例中，所述第一對準標記結構的投影落在所述第二對準標記結構的圖案內。
在本揭露的一些實施例中，提供一種封裝結構，包含由包封體橫向地包封的至少一個晶粒、接合膜堆疊、半導體材料塊以及內連線結構。接合膜堆疊位於包封體的第一側上，且接合膜堆疊包含在其中具有第一對準標記結構的第一接合膜層和在其中具有第二對準標記結構的第二接合膜層。第一對準標記結構的位置與第二對準標記結構的位置垂直地對準。半導體材料塊位於接合膜堆疊上。內連線結構位於包封體的與第一側相對的第二側上。在實施例中，所述第一接合膜貼合到所述半導體材料塊，且所述第二接合膜貼合到所述至少一個晶粒的背側和所述包封體。在實施例中，所述第一對準標記的材料與所述第二對準標記結構的材料相同。在實施例中，所述第一對準標記結構的材料不同於所述第二對準標記結構的材料。
在本揭露的一些實施例中，描述一種用於形成封裝結構的方法。提供具有內連線結構和第一對準標記結構的第一晶圓。將多個半導體晶粒與第一晶圓的內連線結構接合。在第一晶圓之上形成至少橫向地包封多個半導體晶粒的包封體。在包封體和多個半導體晶粒之上形成第一接合膜層。提供具有第二接合膜層和第二對準標記結構的第二晶圓。使第二晶圓在第一晶圓之上對準並堆疊。使第一晶圓薄化以暴露內連線結構。在內連線結構上形成多個導電凸塊。進行分割製程。在實施例中，使所述第二晶圓在所述第一晶圓之上對準包括使所述第二對準標記結構的位置與所述第一對準標記結構的位置垂直地對準。在實施例中，形成封裝結構的方法一步包括在將所述第二晶圓堆疊在所述第一晶圓之上之後將所述第二接合膜層與所述第一接合膜層熔融接合。在實施例中，形成第一接合膜層包含形成第三對準標記結構。在實施例中，所述第一對準標記結構位於所述內連線結構內。在實施例中，進行分割製程包含在不切穿所述第一對準標記結構和所述第二對準標記結構的情況下切穿所述內連線結構、所述包封體以及所述第二晶圓。
前文概述若干實施例的特徵，使得所屬技術領域中具有通常知識者可更好地理解本揭露的方面。所屬技術領域中具有通常知識者應瞭解，其可容易地使用本揭露作為設計或修改用於實行本文中所介紹的實施例的相同目的和/或實現相同優勢的其它製程和結構的基礎。所屬技術領域中具有通常知識者還應認識到，這種等效構造並不脫離本揭露的精神和範圍，且所屬技術領域中具有通常知識者可在不脫離本揭露的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
40W:堆疊結構 50、60、70、80:封裝結構 100:第一晶圓 102:第一半導體基底 104:第一內連線結構 104'、660、760、860:內連線結構 104A、662、762、862:金屬內連線層 104B、821:第一對準標記結構 105、665、765、865:介電材料 106:第一接合膜 107:第一接合結構 108:第一接合墊 200:第二晶圓 202:第二半導體基底 202'、610、710、810:半導體材料塊 203、823:第二對準標記結構 206:第二接合膜 207:第二接合結構 210、620、720、820:接合膜堆疊 300:第三晶粒 302:第三半導體基底 304:第三金屬化結構 305:第三介電層 310、410:混合接合結構 310A、410A:導電特徵 310B:第三接合膜 400:第四晶粒 402:第四半導體基底 404:第四金屬化結構 405:第四介電層 410B:第四接合膜 500、500'、650、750、850:包封體 506:背側接合膜 602:凸塊墊 603:絕緣層 604:金屬柱 605:圓頂 606、670、770、870:導電凸塊 623、664A、723、762A:對準標記結構 630、640、730、740、830、840:晶粒 664、764、864:密封環結構 664B:分支部分 822:頂部接合膜層 824:底部接合膜層 AA1、AA2、AA3、AA4、AA5、AA6、AA7、AA8、AA9、AA10、BA1、BA2、BA3、BA4、BA5、BA6、BA7、BA8、BA9、BA10:圖案 HB、SL:虛線 MR:標記區
結合附圖閱讀以下具體實施方式會最好地理解本揭露的方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1到圖5是根據本揭露的一些實施例的繪示用於形成封裝結構的製造方法的各種階段的示意性橫截面視圖。 圖6A示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。 圖6B示出根據本揭露的一些實施例的繪示密封環結構和對準標記結構的圖案相對於示例性封裝結構中的晶粒的位置的佈局的示意性俯視圖。 圖6C示出圖6B的右上部分的放大視圖。 圖7A示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。 圖7B示出根據本揭露的一些實施例的繪示密封環結構和對準標記結構的圖案相對於示例性封裝結構中的晶粒的位置的佈局的示意性俯視圖。 圖8示出根據本揭露的一些實施例的示例性封裝結構的示意性橫截面視圖。 圖9示出根據本揭露的各種實施例的用於對準標記結構的不同圖案設計。
60:封裝結構
660:內連線結構
662:金屬內連線層
665:介電材料
610:半導體材料塊
620:接合膜堆疊
650:包封體
670:導電凸塊
623、664A:對準標記結構
630、640:晶粒
664:密封環結構

Claims (1)

  1. 一種封裝結構，包括： 至少一個晶粒，由包封體橫向地包封； 接合膜，位於所述包封體的第一側上，其中所述接合膜包含第一對準標記結構； 半導體材料塊，位於所述接合膜上；以及 內連線結構，位於所述包封體的與所述第一側相對的第二側上，其中所述內連線結構包含第二對準標記結構，且其中所述第一對準標記結構與所述第二對準標記結構垂直地對準。
TW109132020A 2019-09-27 2020-09-17 封裝結構和其製造方法 TW202114108A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962906751P 2019-09-27 2019-09-27
US62/906,751 2019-09-27
US16/877,512 2020-05-19
US16/877,512 US11342297B2 (en) 2019-09-27 2020-05-19 Package structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW202114108A true TW202114108A (zh) 2021-04-01

Family

ID=75163702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132020A TW202114108A (zh) 2019-09-27 2020-09-17 封裝結構和其製造方法

Country Status (1)

Country Link
TW (1) TW202114108A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803321B (zh) * 2022-03-03 2023-05-21 南亞科技股份有限公司 具有去耦合單元的半導體元件及其製造方法
TWI817380B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 具有整合對準標記與去耦合特徵的半導體元件及其製備方法
TWI828287B (zh) * 2021-09-23 2024-01-01 美商蘋果公司 可選擇的單塊或外部可擴縮晶粒至晶粒互連系統方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828287B (zh) * 2021-09-23 2024-01-01 美商蘋果公司 可選擇的單塊或外部可擴縮晶粒至晶粒互連系統方法
US11862557B2 (en) 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology
TWI817380B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 具有整合對準標記與去耦合特徵的半導體元件及其製備方法
TWI803321B (zh) * 2022-03-03 2023-05-21 南亞科技股份有限公司 具有去耦合單元的半導體元件及其製造方法

Similar Documents

Publication Publication Date Title
US10797001B2 (en) Three-dimensional integrated circuit structures
US11443995B2 (en) Integrated circuit package and method
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
TWI735008B (zh) 積體電路裝置的封裝及其形成方法
TW202114108A (zh) 封裝結構和其製造方法
US20220246573A1 (en) Package structure and manufacturing method thereof
KR102318303B1 (ko) 다이 스택 및 그 형성 방법
TWI594337B (zh) 製作封裝上封裝構件的方法
TW201813008A (zh) 半導體封裝及其製造方法
KR20200002689A (ko) 반도체 패키지
TWI711149B (zh) 半導體封裝及其製造方法
US11309291B2 (en) Die stack structure and manufacturing method thereof
TW202113997A (zh) 半導體結構及其製造方法
US11532587B2 (en) Method for manufacturing semiconductor package with connection structures including via groups
TW202114081A (zh) 半導體封裝
TW202109824A (zh) 三維堆疊結構和其製造方法
TWI651816B (zh) 具有雙側模封結構的半導體封裝
TWI814027B (zh) 半導體封裝及製造半導體封裝的方法
US20220384388A1 (en) Semiconductor Packaging and Methods of Forming Same
US20230369274A1 (en) Integrated circuit package and method of forming same
TW202312395A (zh) 半導體封裝
TW201911521A (zh) 封裝結構及其製作方法
US20230011353A1 (en) Chip package structure and method for forming the same
KR20240067029A (ko) 물결형 측벽을 가진 적층된 반도체 다이를 갖는 패키지 구조물 및 그 형성 방법