CN111435666A - 图形化结构的soi衬底及其制备方法 - Google Patents

图形化结构的soi衬底及其制备方法 Download PDF

Info

Publication number
CN111435666A
CN111435666A CN201910027528.0A CN201910027528A CN111435666A CN 111435666 A CN111435666 A CN 111435666A CN 201910027528 A CN201910027528 A CN 201910027528A CN 111435666 A CN111435666 A CN 111435666A
Authority
CN
China
Prior art keywords
layer
semiconductor
soi substrate
insulating layer
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910027528.0A
Other languages
English (en)
Inventor
刘强
俞文杰
任青华
陈治西
刘晨鹤
赵兰天
陈玲丽
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201910027528.0A priority Critical patent/CN111435666A/zh
Publication of CN111435666A publication Critical patent/CN111435666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种图形化结构的SOI衬底及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。

Description

图形化结构的SOI衬底及其制备方法
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种图形化结构的SOI衬底及其制备方法。
背景技术
随着微电子器件继续微缩，预计现有的FinFET技术在5nm、3nm节点将面临着较大的技术瓶颈，器件性能不再随着器件尺寸的继续减小而获得大幅提升。这就需要我们采用新的器件技术，例如采用新的器件材料(如应变硅、硅锗、锗、三五族半导体等)，以及采用新的器件结构(如纳米线环栅晶体管等)。
纳米线环栅晶体管可以将导电沟道限制在纳米线中心，而不是纳米线与栅氧层界面，这大大减小了载流子受到的散射，预计纳米线环栅晶体管将是未来的重要发展方向，它将进一步延续摩尔定律的发展。
纳米线环栅晶体管具有多种制备方案，其中一种较为简便的制备方法是基于SOI衬底刻蚀出镂空的纳米线结构，并制备相应的环栅晶体管。一种代表性的纳米线环栅晶体管的制备方法如图1～图12所示，其中，图2显示为图1在A-A’处的截面结构示意图，图3显示为图1在B-B’处的截面结构示意图，图4～图12有同样的对应关系。该方法主要包括步骤：
如图1～图3所示，进行步骤1)，提供SOI衬底，该SOI衬底包括硅衬底101、氧化层102以及顶硅层103，通过光刻工艺及刻蚀工艺在顶硅层103及氧化层102中刻蚀出硅纳米线104；
如图4～图6所示，进行步骤2)，湿法腐蚀去除硅纳米线下方的氧化层102形成镂空孔105；
如图7～图9所示，进行步骤3)，对硅纳米线进行减薄处理；
如图10～图12所示，进行步骤4)，依次沉积栅介质层106以及栅电极107，以形成环栅晶体管。
上述方案具有如下缺点：
第一，在上述步骤1)的刻蚀纳米线结构时，需要将纳米线相邻区域的顶层硅以及顶层硅下方的部分氧化硅刻蚀掉。如图2所示，在刻蚀过程中，需要保持氧化层102不被刻蚀穿，且剩余的氧化硅层仍能保持一定厚度，以防止图11所示栅电极与衬底电极之间(如图11中的108所示)具有较大寄生电容或击穿，这给刻蚀工艺的精确度带来了一定要求。
第二，为了制备具有悬空结构的硅纳米线，需要将纳米线下方的氧化层也刻蚀掉，通常需要采用湿法腐蚀，但由于湿法腐蚀是各向同性腐蚀，因而除了硅纳米线下方以外，其余暴露区域的氧化硅也会被腐蚀掉一部分，并形成不必要的内凹性空腔109，如图8所示。
该内凹性空腔会带来以下不利影响：
如图13及图14所示，其中，图13显示为图11中的C-C’处截面的俯视图，图14显示为图13中虚线框处的放大结构示意图，该内凹性空腔最终会被栅介质层106及栅电极107结构填充。为了保证良好的台阶覆盖性，一般采用ALD工艺制备栅介质层106及栅电极107。但即便是ALD工艺，在填充具有内凹性的半封闭结构时，也容易在填充镀膜的过程中出现膜与膜的提前接触互联，并最终在内凹性结构中形成栅金属内的封闭性空腔，而不是完全填充的。
如图8、13及图14所示，图8中对应的内凹性空腔109中也会填充栅介质层106及栅电极107，使得纳米线下方的栅电极比纳米线上方栅电极更长。这会导致：底层栅与源漏之间有一段不必要的交叠区，该区域的硅沟道受到不对称的栅极电势影响，硅沟道中的载流子将受到一定散射；栅电极与源漏电极之间的电阻变大；源漏寄生电容变大，器件高频特性变差；当交叠区的硅沟道重掺杂时，底层栅与交叠区的硅沟道之间容易产生热电子，增加栅极漏电流，进而导致栅氧被击穿。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形化结构的SOI衬底及其制备方法，用于解决现有技术中传统工艺制备的图形化结构的SOI衬底容易产生内凹性空腔，以及工艺稳定性较低的问题。
为实现上述目的及其他相关目的，本发明提供一种图形化结构的SOI衬底的制备方法，所述制备方法包括：步骤1)，提供第一半导体衬底及第二半导体衬底，于所述第一半导体衬底表面形成绝缘层；步骤2)，于所述第二半导体衬底表面形成交替层叠的牺牲层及半导体层的周期结构，对最底层的牺牲层进行剥离离子注入，于所述最底层的牺牲层中定义剥离界面；步骤3)，图形化刻蚀所述绝缘层，以于所述绝缘层中形成凹槽，所述凹槽未贯穿所述绝缘层；步骤4)，键合所述周期结构及所述绝缘层，所述周期结构封闭所述凹槽，以形成空腔；步骤5)，进行退火工艺加强所述绝缘层与所述周期结构的键合强度，并使所述最底层的牺牲层从剥离界面处剥离，所述周期结构与所述绝缘层结合的部分作为SOI衬底的顶半导体层；其中，步骤4)的键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，步骤5)的退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。
可选地，所述剥离离子包括H离子及He离子中的一种。
可选地，所述退火工艺包括在第一温度下进行退火以使所述最底层的牺牲层从剥离界面处剥离，以及在第二温度下进行退火以加强所述绝缘层与所述周期结构的键合强度，所述第一温度的范围介于200～900℃之间，所述第二温度的范围介于400～1200℃之间。
可选地，步骤5)还包括对所述顶层半导体表面进行CMP抛光的步骤，以去除残留的所述最底层的牺牲层。
可选地，所述最底层的牺牲层的厚度不小于40纳米。
可选地，所述周期结构的最顶层为半导体层，步骤2)还包括对最顶层的所述半导体层进行平坦化处理的步骤，以使得最顶层的所述半导体层的表面粗糙度小于0.2纳米，且最顶层的所述半导体层的厚度与所述周期结构中的半导体层的厚度相等。
可选地，所述平坦化处理包括化学机械抛光或热氧化后去除氧化层中的一种或两种结合。
可选地，所述牺牲层包括SixGe1-x层，所述半导体层包括Si层，其中，0＜x≤1。
可选地，所述牺牲层包括111晶面的Si层，所述半导体层包括GaN层。
可选地，所述牺牲层包括单晶Al2O3层，所述半导体层包括GaN层。
本发明还提供一种图形化结构的SOI衬底，包括：半导体衬底；绝缘层，位于所述半导体衬底上，所述绝缘层中具有凹槽，所述凹槽未贯穿所述绝缘层；周期结构，位于所述绝缘层上，包括交替层叠的半导体层及牺牲层，且所述周期结构的最底层及最顶层均为所述半导体层。
可选地，所述牺牲层包括SixGe1-x层，所述半导体层包括Si层，其中，0＜x≤1。
可选地，所述牺牲层包括111晶面的Si层，所述半导体层包括GaN层。
可选地，所述牺牲层包括单晶Al2O3层，所述半导体层包括GaN层。
可选地，所述周期结构的厚度不大于50纳米，所述绝缘层的厚度不大于150纳米，所述凹槽的深度不大于50纳米。
如上所述，本发明的图形化结构的SOI衬底及其制备方法，具有以下有益效果：
1)本发明提供了一种工艺稳定性良好的SOI衬底的制备方法，该SOI衬底可通过干法刻蚀直接制备镂空的三维堆叠的半导体纳米线，在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
2)本发明的制备过程中，键合时采用的气氛选择为氢气/氮气或氧气/氮气的混合气体，使后续的智能剥离及高温加固键合的过程中，绝缘层空腔内的气体可以从顶半导体层中扩散出去，或被顶半导体层吸收，并降低空腔内的气压，使空腔结构在上述高温环境下，具有与外界大气压相近的内部压强，空腔结构受到的压力较小，其结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
附图说明
图1～图14显示为现有技术中的纳米线环栅晶体管的制备方法各步骤所呈现的结构示意图。
图15～图23显示为本发明的图形化结构的SOI衬底的制备方法各步骤所呈现的结构示意图。
元件标号说明
201 第一硅衬底
202 绝缘层
203 凹槽
204 空腔
301 第二硅衬底
302 第二绝缘层
40 周期结构
401 牺牲层
402 半导体层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图15～图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图15～图23所示，本实施例提供一种图形化结构的SOI衬底的制备方法，所述制备方法包括：
如图15所示，首先进行步骤1)，提供第一硅衬底201及第二硅衬底301，于所述第一硅衬底201表面形成绝缘层202。当然，在其他的实施例中，所述第一硅衬底及所述第二硅衬底也可以是其他的半导体材料，例如，所述第一半导体衬底及第二半导体衬底的材质可以为锗、硅锗、氮化镓、氮化铝、砷化镓、碳化硅、氧化锌及氧化镓及磷化铟中的一种，且并不限于此处所列举的示例。
例如，采用热氧化工艺于所述第一硅衬底201表面形成二氧化硅层，作为绝缘层202，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体可以选用为1000℃。
如图17～图19所示，然后进行步骤2)，于所述第二半导体衬底301表面形成交替层叠的牺牲层401及半导体层402的周期结构40，对最底层的牺牲层401进行剥离离子注入，于所述最底层的牺牲层401中定义剥离界面。
例如，可以采用如化学气相沉积工艺CVD或分子束外延MBE于所述第二半导体衬底301表面形成交替层叠的牺牲层401及半导体层402的周期结构40。例如，在本实施例中，所述牺牲层401可以为SixGe1-x层，所述半导体层402可以为Si层，其中，0＜x≤1。当然，依据不同的腐蚀工艺，也可以将所述牺牲层设置为硅，所述半导体层设置为SixGe1-x层，若所述牺牲层及所述半导体层均为半导体材料，则可互换。所述牺牲层401与所述半导体层402原则为具有相近的晶格参数，并且在同一刻蚀工艺中，具有较高的刻蚀选择比，例如，所述牺牲层401与所述半导体层402的刻蚀选择比不小于10比1。
又如，在另一实施例中，所述牺牲层401可以为111晶面的Si层，所述半导体层402可以为GaN层。
又如，在又一实施例中，所述牺牲层401可以为单晶Al2O3层，所述半导体层402可以为GaN层。
所述周期结构40的最底层为牺牲层401，所述周期结构40的最顶层为半导体层402，在最顶层的半导体层402沉积后，还包括对最顶层的所述半导体层402进行平坦化处理的步骤，以使得最顶层的所述半导体层402的表面粗糙度小于0.2纳米，且最顶层的所述半导体层402的厚度与所述周期结构40中的半导体层402的厚度相等。例如，所述平坦化处理包括化学机械抛光或热氧化后去除氧化层中的一种或两种结合。
在本实施例中，所述最底层的牺牲层401的厚度不小于40纳米。例如，所述最底层的牺牲层401的厚度可以为40～60纳米，该厚度的最底层的牺牲层401，可以有效保证后续离子注入剥离的工艺稳定性，且保证剥离后具有较少的残留层，以节省后续残留层的去除成本。
作为示例，所述剥离离子可以为H离子，离子注入参数视所需的注入深度而定。当然，在其它的实施例中，也可以选用He离子作为剥离离子进行注入，并不限于此处所列举的示例。
如图16所示，接着进行步骤3)，图形化刻蚀所述绝缘层202，以于所述绝缘层202中形成凹槽203，所述凹槽203未贯穿所述绝缘层202。
在本实施例中，所述图形化刻蚀为各项异性的干法刻蚀，以提高所述凹槽203的控制精度。
例如，在本实施例中，所述绝缘层202的厚度为不大于150纳米，所述凹槽203的深度不大于50纳米。以上参数设置可保证所述凹槽203下方保持足够的绝缘层厚度，例如，所述凹槽203下方的绝缘层的厚度为50纳米以上。
如图20所示，然后进行步骤4)，键合所述周期结构40及所述绝缘层202，所述周期结构40封闭所述凹槽203，以形成空腔204。
如图21所示，最后进行步骤5)，进行退火工艺加强所述绝缘层202与所述周期结构40的键合强度，并使所述周期结构40从剥离界面处剥离，所述周期结构40与所述绝缘层202结合的部分作为SOI衬底的顶半导体层；其中，步骤4)的键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，步骤5)的退火工艺过程中，所述空腔204内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔204内的气压。
本发明的制备过程中，键合时采用的气氛选择为氢气/氮气或氧气/氮气的混合气体，使后续的智能剥离及高温加固键合的过程中，绝缘层空腔204内的气体可以从硅中扩散出去，或被硅吸收，例如，氢气可以从半导体层中扩散出去，氧气可以被半导体层吸收，并降低空腔204内的气压，使空腔204结构在上述高温环境下，具有与外界大气压相近的内部压强，空腔204结构受到的压力较小，其结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。例如，在本实施例中，所述顶半导体层的厚度不大于50nm，制备出较薄的顶半导体层，可有效拓展本发明的图形化结构的SOI衬底的应用范围，例如，可以用于刻蚀形成镂空的三维堆叠半导体纳米线，降低半导体纳米线的刻蚀难度，提高半导体纳米线的质量。
具体地，所述退火工艺包括在第一温度下进行退火以使所述最底层的牺牲层401从剥离界面处剥离，以及在第二温度下进行退火以加强所述绝缘层202与所周期结构40的键合强度，所述第一温度的范围介于200～900℃之间，所述第二温度的范围介于400～1200℃之间。
对于不同的第一半导体衬底及第二半导体衬底，上述工艺的参数如下表：
Figure BDA0001943030570000071
最后，如图22所示，对所述顶半导体层表面进行CMP抛光，以去除残留的所述最底层的牺牲层401，以获得表面光洁的顶半导体层。
需要说明的是，上述的制备方法适用于晶圆级的制备，本发明晶圆级的图形化结构的SOI衬底的结构如图23所示。
如图22及图23所示，本实施例还提供一种图形化结构的SOI衬底，包括：半导体衬底201；绝缘层202，位于所述半导体衬底201上，所述绝缘层202中具有凹槽203，所述凹槽203未贯穿所述绝缘层202；周期结构40，位于所述绝缘层202上，包括交替层叠的半导体层401及牺牲层402，且所述周期结构40的最底层及最顶层均为所述半导体层401。
例如，在本实施例中，所述牺牲层401可以为SixGe1-x层，所述半导体层402可以为Si层，其中，0＜x≤1。当然，依据不同的腐蚀工艺，也可以将所述牺牲层设置为硅，所述半导体层设置为SixGe1-x层，若所述牺牲层及所述半导体层均为半导体材料，则可互换。所述牺牲层401与所述半导体层402原则为具有相近的晶格参数，并且在同一刻蚀工艺中，具有较高的刻蚀选择比，例如，所述牺牲层401与所述半导体层402的刻蚀选择比不小于10比1。
又如，在另一实施例中，所述牺牲层401可以为111晶面的Si层，所述半导体层402可以为GaN层。
又如，在又一实施例中，所述牺牲层401可以为单晶Al2O3层，所述半导体层402可以为GaN层。
作为示例，所述周期结构40的厚度不大于50纳米，所述绝缘层202的厚度不大于150纳米，所述凹槽203的深度不大于50纳米。
如上所述，本发明的图形化结构的SOI衬底及其制备方法，具有以下有益效果：
1)本发明提供了一种工艺稳定性良好的SOI衬底的制备方法，该SOI衬底可通过干法刻蚀直接制备镂空的三维堆叠的半导体纳米线，在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
2)本发明的制备过程中，键合时采用的气氛选择为氢气/氮气或氧气/氮气的混合气体，使后续的智能剥离及高温加固键合的过程中，绝缘层空腔内的气体可以从顶半导体层中扩散出去，或被顶半导体层吸收，并降低空腔内的气压，使空腔结构在上述高温环境下，具有与外界大气压相近的内部压强，空腔结构受到的压力较小，其结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种图形化结构的SOI衬底的制备方法，其特征在于，所述制备方法包括：
步骤1)，提供第一半导体衬底及第二半导体衬底，于所述第一半导体衬底表面形成绝缘层；
步骤2)，于所述第二半导体衬底表面形成交替层叠的牺牲层及半导体层的周期结构，对最底层的牺牲层进行剥离离子注入，于所述最底层的牺牲层中定义剥离界面；
步骤3)，图形化刻蚀所述绝缘层，以于所述绝缘层中形成凹槽，所述凹槽未贯穿所述绝缘层；
步骤4)，键合所述周期结构及所述绝缘层，所述周期结构封闭所述凹槽，以形成空腔；
步骤5)，进行退火工艺加强所述绝缘层与所述周期结构的键合强度，并使所述最底层的牺牲层从剥离界面处剥离，所述周期结构与所述绝缘层结合的部分作为SOI衬底的顶半导体层；
其中，步骤4)的键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，步骤5)的退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。
2.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述剥离离子包括H离子及He离子中的一种。
3.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述退火工艺包括在第一温度下进行退火以使所述最底层的牺牲层从剥离界面处剥离，以及在第二温度下进行退火以加强所述绝缘层与所述周期结构的键合强度，所述第一温度的范围介于200～900℃之间，所述第二温度的范围介于400～1200℃之间。
4.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：步骤5)还包括对所述顶层半导体表面进行CMP抛光的步骤，以去除残留的所述最底层的牺牲层。
5.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述最底层的牺牲层的厚度不小于40纳米。
6.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述周期结构的最顶层为半导体层，步骤2)还包括对最顶层的所述半导体层进行平坦化处理的步骤，以使得最顶层的所述半导体层的表面粗糙度小于0.2纳米，且最顶层的所述半导体层的厚度与所述周期结构中的半导体层的厚度相等。
7.根据权利要求6所述的图形化结构的SOI衬底的制备方法，其特征在于：所述平坦化处理包括化学机械抛光或热氧化后去除氧化层中的一种或两种结合。
8.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述牺牲层包括SixGe1-x层，所述半导体层包括Si层，其中，0＜x≤1。
9.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述牺牲层包括111晶面的Si层，所述半导体层包括GaN层。
10.根据权利要求1所述的图形化结构的SOI衬底的制备方法，其特征在于：所述牺牲层包括单晶Al2O3层，所述半导体层包括GaN层。
11.一种图形化结构的SOI衬底，其特征在于，包括：
半导体衬底；
绝缘层，位于所述半导体衬底上，所述绝缘层中具有凹槽，所述凹槽未贯穿所述绝缘层；
周期结构，位于所述绝缘层上，包括交替层叠的半导体层及牺牲层，且所述周期结构的最底层及最顶层均为所述半导体层。
12.根据权利要求11所述的图形化结构的SOI衬底，其特征在于：所述牺牲层包括SixGe1-x层，所述半导体层包括Si层，其中，0＜x≤1。
13.根据权利要求11所述的图形化结构的SOI衬底，其特征在于：所述牺牲层包括111晶面的Si层，所述半导体层包括GaN层。
14.根据权利要求11所述的图形化结构的SOI衬底，其特征在于：所述牺牲层包括单晶Al2O3层，所述半导体层包括GaN层。
15.根据权利要求11所述的图形化结构的SOI衬底，其特征在于：所述周期结构的厚度不大于50纳米，所述绝缘层的厚度不大于150纳米，所述凹槽的深度不大于50纳米。
CN201910027528.0A 2019-01-11 2019-01-11 图形化结构的soi衬底及其制备方法 Pending CN111435666A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910027528.0A CN111435666A (zh) 2019-01-11 2019-01-11 图形化结构的soi衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910027528.0A CN111435666A (zh) 2019-01-11 2019-01-11 图形化结构的soi衬底及其制备方法

Publications (1)

Publication Number Publication Date
CN111435666A true CN111435666A (zh) 2020-07-21

Family

ID=71579858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910027528.0A Pending CN111435666A (zh) 2019-01-11 2019-01-11 图形化结构的soi衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN111435666A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701128A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US20070267695A1 (en) * 2006-05-18 2007-11-22 Macronix International Co., Ltd. Silicon-on-insulator structures and methods of forming same
US20080169508A1 (en) * 2007-01-11 2008-07-17 International Business Machines Corporation Stressed soi fet having doped glass box layer
CN105633001A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN107871780A (zh) * 2017-11-20 2018-04-03 中国科学院上海微系统与信息技术研究所 场效应晶体管结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US20070267695A1 (en) * 2006-05-18 2007-11-22 Macronix International Co., Ltd. Silicon-on-insulator structures and methods of forming same
US20080169508A1 (en) * 2007-01-11 2008-07-17 International Business Machines Corporation Stressed soi fet having doped glass box layer
CN105633001A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN107871780A (zh) * 2017-11-20 2018-04-03 中国科学院上海微系统与信息技术研究所 场效应晶体管结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701128A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法
CN112701128B (zh) * 2020-12-29 2022-04-19 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Similar Documents

Publication Publication Date Title
US10326021B2 (en) Source/drain profile for FinFeT
US7847323B2 (en) Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby
KR100903902B1 (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
TWI597846B (zh) 半導體裝置及其製造方法
CN111435641B (zh) 三维堆叠的环栅晶体管及其制备方法
TW200414326A (en) Planarizing gate material to improve gate critical dimension in semiconductor devices
TW200535933A (en) Tri-gate transistors and methods to fabricate same
US11139165B2 (en) Staggered-type tunneling field effect transistor
WO2014079234A1 (zh) 半导体器件及其制造方法
CN111435642B (zh) 三维堆叠的半导体纳米线结构及其制备方法
TW201824373A (zh) 半導體裝置的形成方法
CN102769033B (zh) 具有高击穿电压的hemt及其制造方法
CN111435643B (zh) 三维堆叠的环栅晶体管的制备方法
WO2012142734A1 (zh) 浅沟槽隔离结构、其制作方法及基于该结构的器件
TW201735178A (zh) 半導體裝置的形成方法
TW201005874A (en) Semiconductor devices with extended active regions
CN111435678B (zh) 环栅晶体管的制备方法
CN111435644B (zh) 环栅晶体管及其制备方法
CN114220858A (zh) 半导体装置
CN111435666A (zh) 图形化结构的soi衬底及其制备方法
TWI798493B (zh) 電晶體、積體電路、與形成半導體材料的方法
CN108346570B (zh) 一种半导体器件的制作方法
KR20060049929A (ko) 층 어레이의 제조 방법
CN111435649B (zh) 基于图形化soi衬底的半导体纳米线结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200721