CN107871780A - 场效应晶体管结构及其制备方法 - Google Patents

场效应晶体管结构及其制备方法 Download PDF

Info

Publication number
CN107871780A
CN107871780A CN201711155137.4A CN201711155137A CN107871780A CN 107871780 A CN107871780 A CN 107871780A CN 201711155137 A CN201711155137 A CN 201711155137A CN 107871780 A CN107871780 A CN 107871780A
Authority
CN
China
Prior art keywords
layer
region
effect transistor
material layer
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711155137.4A
Other languages
English (en)
Inventor
薛忠营
赵兰天
赵清太
俞文杰
狄增峰
张苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201711155137.4A priority Critical patent/CN107871780A/zh
Publication of CN107871780A publication Critical patent/CN107871780A/zh
Priority to PCT/CN2018/108302 priority patent/WO2019095874A1/zh
Priority to US16/337,556 priority patent/US20210343852A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

本发明提供一种场效应晶体管结构及制备方法，制备包括提供基底，于基底表面沉积由至少一层第一材料层及至少一层第二材料层；定义有源区和浅沟槽隔离区；刻蚀有源区形成沟道区及源区和漏区；腐蚀沟道区内的第一材料层或第二材料层，得到至少一条纳米线沟道；于纳米线沟道表面沉积介质层和栅极结构层；于栅极结构层、源区以及漏区表面制作栅电极、源电极以及漏电极，完成所述场效应晶体管的制备。通过上述方案，以堆叠的Si或SiGe材料层形成三维堆叠的环栅纳米线沟道，在相同的平面区域上，增加沟道截面积，增强器件的性能，增强栅控能力并增强器件的稳定性，在减小器件尺寸的同时增强载流子输运能力、提高器件性能，省略源漏掺杂步骤，工艺过程简单。

Description

场效应晶体管结构及其制备方法
技术领域
本发明涉及半导体器件结构及其制备技术领域，特别是涉及一种场效应晶体管结构及其制备方法。
背景技术
近年来，随着微电子技术的不断进步，器件特征尺寸日益缩小，器件性能不断增加。由于器件特征尺寸的缩小，漏致势垒降低等一系列短沟道效应对器件性能的抑制作用不断加强，这严重影响了器件的可靠性，抑制了器件性能的提升。为此，从22nm技术代起，鳍式场效应晶体管(Fin Field-Effect Transistor，简称为FinFET)结构开始成为主流的微电子制备技术，FinFET的多栅结构大大提升了栅极对器件的控制能力，推动了微电子技术一路向10/7nm技术推进。
相比于FinFET结构，纳米线环栅晶体管以纳米线作为沟道区，环型栅形成了栅极对沟道区域的全包围，基满足了器件尺寸缩小的需求，又可以最大程度上增强栅控能力，因此，在未来的微电子技术中有可能取代FinFET形成新一代的核心器件架构。环栅场效应晶体管一般使用SOI材料制备，利用光刻、选择性刻蚀等技术形成硅的纳米线沟道区，但是纳米线场效应晶体管的载流子输运能力受制于纳米线的直径，在较小器件尺寸的情况下，器件的性能会受到影响。另外，对于叠层结构来说，离子注入掺杂难以保证源、漏区掺杂浓度的均匀性，而且工艺复杂，灵活性不够高。
因此，如何提供一种三维叠层纳米线阵列结构以及基于该米线阵列的场效应晶体管以解决上述问题实属必要
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种场效应晶体管的结构及其制备方法，用于解决现有技术中纳米线场效应晶体管的载流子输运能力受制于纳米线沟道的直径以及源漏离子注入难等问题。
为实现上述目的及其他相关目的，本发明提供一种场效应晶体管的制备方法，包括如下步骤：
1)提供一基底，并于所述基底表面沉积由至少一层第一材料层及至少一层第二材料层交替叠置的叠层材料层，且所述第一材料层与所述第二材料层的材料不同；
2)于所述叠层材料层内定义有源区，并形成环绕所述有源区且贯穿所述叠层材料层上下表面的浅沟槽隔离区；
3)刻蚀所述有源区以形成沟道区以及分别连接于所述沟道区两端的源区和漏区；
4)腐蚀步骤3)得到的结构，去除所述沟道区内的所述第一材料层或所述第二材料层，以得到至少一条纳米线沟道；
5)至少于所述纳米线沟道表面沉积一层介质层，并于所述介质层表面形成栅极结构层，其中，所述介质层的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及
6)于所述栅极结构层表面、所述源区表面以及所述漏区表面分别制作栅电极、源电极以及漏电极，以完成所述场效应晶体管的制备。
作为本发明的一种优选方案，步骤2)中，通过光刻-刻蚀工艺于所述叠层材料层内形成浅沟槽结构，以定义出所述有源区，并于所述浅沟槽结构内填充绝缘材料层，以形成所述浅沟槽隔离区。
作为本发明的一种优选方案，步骤2)中，所述有源区包括第一部分以及位于所述第一部分两侧且与所述第一部分相连接的第二部分，所述第一部分用于形成所述沟道区，所述第二部分用于作为连接于所述沟道区两端的源区和漏区。
作为本发明的一种优选方案，步骤3)中，刻蚀所述有源区的步骤包括：
3-1)于步骤2)所得到结构的表面形成一层刻蚀掩膜层，所述刻蚀掩膜层暴露出所述第一部分中后续要形成所述沟道区以外的多余区域；
3-2)以所述刻蚀掩膜层为掩膜，对所述多余区域进行刻蚀直至暴露出所述基底，以得到所述沟道区以及连接于所述沟道区两端的源区和漏区。
作为本发明的一种优选方案，步骤5)中，所述介质层为高K介质层，所述栅极结构层包括位于所述介质层表面的第一部分、连接于所述第一部分两侧且位于所述基底上的第二部分以及连接于所述第二部分裸露的端部的第三部分。
作为本发明的一种优选方案，步骤5)中，形成所述栅极结构层之前，还包括于所述介质层表面形成一层金属阻挡层的步骤。
作为本发明的一种优选方案，步骤5)中，还包括于所述栅极结构层表面形成侧墙结构的步骤，其中，所述侧墙结构填充满所述有源区被刻蚀掉的区域，并暴露出所述栅极结构层的顶部以用于后续形成栅电极。
作为本发明的一种优选方案，步骤6)中，形成所述栅电极、源电极及漏电极之前，还包括于所述栅极结构层顶部表面、所述源区顶部表面以及所述漏区顶部表面形成一层金属硅化物层的步骤。
作为本发明的一种优选方案，所述第一材料层为锗硅材料层，所述第二材料层为硅材料层。
作为本发明的一种优选方案，所述锗硅材料层为硼掺杂或者磷掺杂的锗硅材料层，其中，硼掺杂的掺杂浓度为1e18cm-3～5e19cm-3；磷掺杂的掺杂浓度为1e18cm-3～2e19cm-3。
作为本发明的一种优选方案，步骤4)中去除所述第一材料层采用氢氟酸、双氧水以及醋酸的混合溶液；去除所述第二材料层采用四甲基氢氧化铵溶液。
本发明还提供一种场效应晶体管结构，包括：
基底；
源区及漏区，位于所述基底表面，均包括由至少一层第一材料层及至少一层第二材料层交替叠置的叠层结构，且所述第一材料层与所述第二材料层的材料不同；
沟道区，包括至少一条纳米线沟道，且连接于所述源区和所述漏区之间，其中，当所述纳米线沟道为多条时，相邻所述纳米线沟道呈上下平行间隔排布；
介质层及栅极结构层，所述介质层位于所述纳米线沟道表面且所述介质层上表面高于所述源区及漏区的上表面，所述栅极结构层至少位于所述介质层的表面，其中，当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及
栅电极、源电极以及漏电极，分别形成于所述栅极结构层、所述源区以及所述漏区的顶部表面。
作为本发明的一种优选方案，所述第一材料层为锗硅材料层，其材料为Si1-xGex，锗含量x的范围为0.15～0.6；所述第二材料层为硅材料层。
作为本发明的一种优选方案，所述锗硅材料层为P型掺杂或N型掺杂的锗硅材料层。
作为本发明的一种优选方案，所述场效应晶体管结构还包括位于所述介质层与所述栅极结构层之间的金属阻挡层；所述源区与源电极之间、所述漏区与漏电极之间、所述栅极结构层与栅电极之间均形成有金属硅化物层。
作为本发明的一种优选方案，所述纳米线沟道的长度为10～200nm；所述介质层的厚度为5～20nm；所述栅电极、所述源电极以及所述漏电极的结构相同，均包括由铬层和金层构成的叠层材料层，其中，所述铬层的厚度为1～10nm，所述金层的厚度为150～250nm。
如上所述，本发明的场效应晶体管结构及其制备方法，具有以下有益效果：
本发明以堆叠的悬空的Si材料层或SiGe材料层作为纳米线沟道区，通过形成三维堆叠的环栅纳米线沟道区，可以在相同的平面区域上，尽可能的增加沟道截面积，极大的增强器件的性能，在纳米线沟道域周围填充高介电常数材料做栅介质，形成环栅式结构，最大可能的增强栅控能力并增强器件的稳定性；本发明的场效应晶体管的制备工艺克服了现有技术中形成纳米线沟道的尺寸的限制，采用堆叠的纳米线沟道，可在减小器件尺寸的同时增强载流子输运能力、提高器件性能；本发明中省略了源漏掺杂步骤，工艺过程简单，成本较低，适于批量生产。
附图说明
图1显示为本发明提供的场效应晶体管制备工艺的流程图。
图2显示为本发明提供的场效应晶体管制备中形成叠层材料层的俯视结构示意图。
图3显示为图2中虚线位置的截面图。
图4显示为本发明提供的场效应晶体管制备中形成有源区和浅沟槽隔离区的示意图。
图5显示为图4中虚线位置的截面图。
图6显示为本发明提供的场效应晶体管制备中沟道区及源区和漏区的结构示意图。
图7显示为图6中虚线位置的截面图。
图8显示为本发明提供的场效应晶体管制备中形成纳米线沟道的结构示意图。
图9显示为图8中虚线位置的截面图。
图10显示为本发明提供的场效应晶体管制备中形成介质层及栅极结构层的结构示意图。
图11显示为图10中虚线A-A’位置的截面图。
图12显示为图10中虚线B-B’位置的截面图。
图13显示为本发明提供的场效应晶体管制备中形成侧墙结构的结构示意图。
图14显示为图13中虚线位置的截面图。
图15显示为本发明提供的场效应晶体管制备中形成栅电极、源电极及漏电极的示意图。
图16显示为图15中虚线位置的截面图。
元件标号说明
11 基底
21 第一材料层
22 第二材料层
31 有源区
311 第一部分
312 第二部分
32 浅沟槽隔离区
41 刻蚀掩膜层
51 纳米线沟道
52 源区
53 漏区
61 介质层
71 栅极结构层
81 侧墙结构
91 栅电极
92 源电极
93 漏电极
S1～S6 步骤1)～步骤6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本发明提供一种场效应晶体管的制备方法，包括如下步骤：
1)提供一基底，并于所述基底表面沉积由至少一层第一材料层及至少一层第二材料层交替叠置的叠层材料层，且所述第一材料层与所述第二材料层的材料不同；
2)于所述叠层材料层内定义有源区，并形成环绕所述有源区且贯穿所述叠层材料层上下表面的浅沟槽隔离区；
3)刻蚀所述有源区以形成沟道区以及分别连接于所述沟道区两端的源区和漏区；
4)腐蚀步骤3)得到的结构，去除所述沟道区内的所述第一材料层或所述第二材料层，以得到至少一条纳米线沟道；
5)至少于所述纳米线沟道表面沉积一层介质层，并于所述介质层表面形成栅极结构层，其中，所述介质层的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及
6)于所述栅极结构层表面、所述源区表面以及所述漏区表面分别制作栅电极、源电极以及漏电极，以完成所述场效应晶体管的制备。
下面将结合附图详细介绍本发明的场效应晶体管的制备。
如图1中的S1及图2～3所示，首先进行步骤1)，提供一基底11，并于所述基底11表面沉积由至少一层第一材料层21及至少一层第二材料层22交替叠置的叠层材料层，且所述第一材料层21与所述第二材料层22的材料不同。
作为示例，所述第一材料层21为锗硅材料层，所述第二材料层22为硅材料层。
作为示例，所述锗硅材料层为硼掺杂或者磷掺杂的锗硅材料层，其中，硼掺杂的掺杂浓度为1e18cm-3～5e19cm-3；磷掺杂的掺杂浓度为1e18cm-3～2e19cm-3。
具体的，首先提供一基底11，所述基底11可以为硅材料基底11或绝缘体上硅等，本申请选择为硅衬底，另外，优选通过CVD方式在所述基底11上外延生长所述第一材料层21及第二材料层22，其中，所述第一材料层21与所述第二材料层22为不同的材料层，二者可以对不同的腐蚀液具有不同的腐蚀特性，用于在后续工艺中将其中一者去除，剩下的一者作为沟道，优选地，所述第一材料层21为锗硅材料层，所述第二材料层22为硅材料层，二者的上下位置不做具体限制，二者的层数均至少为一层，其中，所述锗硅材料层的厚度为5～40nm，本示例中选择为20nm，所述硅材料层的厚度为5～40nm，本示例中选择为40nm，依实际需求设定，优选地，形成的所述叠层材料层为3～6层。
另外，所述第一材料层21为锗硅材料层，其材料为Si1-xGex，锗含量x的范围为0.15～0.6，Si1-xGex可以为本征材料，或者为N型掺杂，或者为P型掺杂，其中，当Si1-xGex为硼掺杂时，掺杂浓度1e18cm-3～5e19cm-3，本示例中选择为2e19cm-3；当锗硅Si1-xGex为磷掺杂时，掺杂浓度1e18cm-3～2e19cm-3，本示例中选择为1e19cm-3。
如图1中的S2及图4～5所示，进行步骤2)，于所述叠层材料层内定义有源区31，并形成环绕所述有源区31且贯穿所述叠层材料层上下表面的浅沟槽隔离区32；
接着，再进行步骤2)，定义出有源区31和浅沟槽隔离区32，优选地，采用电子束光刻、刻蚀工艺于所述叠层材料层内先形成一浅沟槽结构，以界定出所述有源区31的区域，其中，所述浅沟槽结构包围着所述有源区31，所述有源区31的形状依据实际情况设定，优选地，本示例中，所述有源区31的形状为十字型，接着，于所述浅沟槽结构内填充绝缘材料层，以形成所述浅沟槽隔离区32，所述绝缘材料层的材料包括但不限于二氧化硅，另外，可以采用化学气相沉积工艺(CVD)沉积氧化物(氧化硅)，再进行化学机械抛光，去除浅沟槽隔离区32以外氧化物，从而形成浅槽隔离区和有源区31。
作为示例，步骤2)中，所述有源区31包括第一部分311以及位于所述第一部分311两侧且与所述第一部分相连接的第二部分312，所述第一部分311用于形成所述沟道区，所述第二部分312用于作为连接于所述沟道区两端的源区和漏区。
具体的，所述有源区31包括用于形成沟道的第一部分以及用于形成源区和漏区的第二部分，在本示例中，所述有源区31呈十字型，十字交叉的区域后续被刻蚀形成沟道区，而沟道区两侧连接的有源区31部分被保留，直接作为器件的源区和漏区，即本发明中的源区和漏区是由刻蚀后的叠层材料层所构成的，本发明摒弃源、漏极的注入、退火工艺，利用硅/锗硅材料能带结构的差异或者通过直接外延具有N型或者P型均匀掺杂浓度的SiGe材料做源、漏区，形成N型或者P型MOSFET，该场效应晶体管的制作省略了源漏掺杂步骤，工艺过程简单，成本较低，适于批量生产。
如图1中的S3及图6～7所示，进行步骤3)，刻蚀所述有源区31以形成沟道区以及分别连接于所述沟道区两端的源区52和漏区53；
接着，进行步骤3)，对所述有源区31进行刻蚀，优选地，采用电子束光刻工艺定义出所述沟道区以及连接于该纳米线两端的源区、漏区的图形，刻蚀所述有源区31的步骤包括：
3-1)于步骤2)所得到结构的表面形成一层刻蚀掩膜层41，所述刻蚀掩膜层41暴露出所述第一部分中后续要形成所述沟道区以外的多余区域；
3-2)以所述刻蚀掩膜层41为掩膜，对所述多余区域进行刻蚀直至暴露出所述基底11，以得到所述沟道区以及连接于所述沟道区两端的源区52和漏区53。
具体的，通过所述刻蚀掩膜层41遮挡住所需要的所述沟道区以及所述源区和所述漏区的区域，再对有源区31的其他区域进行刻蚀，形成所需要的器件结构区。
如图1中的S4及图8～9所示，进行步骤4)，腐蚀步骤3)得到的结构，去除所述沟道区内的所述第一材料层21或所述第二材料层22，以得到至少一条纳米线沟道51；
接着，对刻蚀后的所述有源区31进行腐蚀，以最终得到所述纳米线沟道51，即基于本发明中第1)中所形成的叠层材料层结构，去除其中一种，将另外一种作为纳米线沟道51，从而在器件中形成至少一条纳米线，其中，所述纳米线的长度为10～200nm，优选为50～150nm，本示例中选择为100nm，采用反应离子刻蚀(RIE)和各向异性湿法腐蚀形成三维堆叠的纳米线以及源区和漏区，再进行后续工艺形成环栅器件结构。
环栅场效应晶体管一般使用SOI材料制备，利用光刻、选择性刻蚀等技术形成硅的纳米线沟道51区。但是纳米线场效应晶体管的载流子输运能力受制于纳米线的直径，在较小器件尺寸的情况下，器件的性能会受到影响。通过形成三维堆叠的环栅纳米线沟道51区，可以在相同的平面区域上，尽可能的增加沟道截面积，极大的增强器件的性能。
其中，作为示例，当使用硅作为沟道区域制作晶体管时，所述的各向异性湿法腐蚀液为氢氟酸(1％)、双氧水、醋酸的混合溶液，所用比例为HF：H2O2：CH3COOH＝1：2：3，以去除硅锗材料层；当使用锗硅作为沟道区域制作晶体管时，所述的各向异性湿法腐蚀液为四甲基氢氧化铵(TMAH)，以去除硅材料层。
如图1中的S5及图10～12所示，进行步骤4)，至少于所述纳米线沟道51表面沉积一层介质层61，并于所述介质层61表面形成栅极结构层71，所述介质层61的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道51时，相邻所述纳米线沟道51表面的所述介质层61不连通；
接着，当纳米线沟道51形成以后，继续形成介质层61，作为栅极氧化层，优选地，采用原子层沉积(ALD)技术沉积一层高介电常数的介质层61，其中，薄层的所述介质层61包裹住所述纳米线沟道51横梁，上下不会相连通，当紧挨着所述基底11的叠层材料层被去除后，形成介质层61的过程中可能会沉积在基底11表面，此时，可以认为恰好衬底也有一个硅沟道区，另外，沉积所述介质层61的过程中，还会在被去除的所述叠层材料层中的截面处形成介质层61。
另外，所述介质层61的厚度为5～20nm，优选为10～15nm，本示例中选择为12nm，优选地，所述介质层61为本领域熟知的高K介质层61，所述高K介质层61的材料包括氧化铝、氧化铪或上述材料的堆叠材料层结构。
接着，在所述介质层61表面形成栅极结构层71，其中，所述栅极结构层71的材料包括但不限于多晶硅层，多晶硅层填充于所述有源区31被刻蚀掉的区域中，且填充于上下纳米线沟道51之间的空间，最后，通过光刻和刻蚀形成栅区，最终形成环栅结构。
其中，器件使用堆叠的悬空硅或者锗硅纳米线作为沟道，在沟道区域周围填充高介电常数材料做栅介质，形成环栅式结构，最大可能的增强栅控能力并增强器件的稳定性。采用堆叠的纳米线沟道51结构，可减小器件尺寸的同时，增强载流子输运能力、提高器件性能。
作为示例，所述栅极结构层71包括位于所述介质层61表面的第一部分、连接于所述第一部分两侧且位于所述基底11上的第二部分及连接于所述第二部分裸露的端部的第三部分。
作为示例，还包括于所述介质层61和栅极结构层71之间形成一层金属阻挡层的步骤。
优选地，本示例中所形成的栅极结构层71包括三部分，即填充于纳米线沟道51外围的材料层部分，与此部分垂直且延伸位于有源区31被刻蚀掉的第一部分的空间中的第二部分，以及位于第二部分两端的第三部分，从而为后续在其上表面制备栅电极91提供条件。
另外，还包括于所述介质层61和栅极结构层71之间沉积一层金属阻挡层的步骤，其中，所述金属阻挡层包括但不限于氮化钛(TiN)，其厚度为2～30nm，优选为2～10或10～30或15～25nm，本示例中选择为3nm。
作为示例，步骤5)中，还包括于所述栅极结构层71表面形成侧墙结构81材料层，并最终通过光刻-刻蚀形成侧墙结构81的步骤，其中，所述侧墙结构81填充满所述有源区31被刻蚀掉的区域，并暴露出所述栅极结构层71的顶部以用于后续形成栅电极91。
具体的，形成栅极结构层71后，还包括采用化学气相沉积工艺于其侧壁形成侧墙材料层，并最终通过光刻-刻蚀形成侧墙结构81的步骤，所述侧墙结构81的材料包括但不限于氮化硅(Si3N4)，其厚度为60～200nm，优选为100～150nm，本示例中选择为120nm。
如图1中的S6及图13～16所示，进行步骤4)，于所述栅极结构层71表面、所述源区表面以及所述漏区表面分别制作栅电极91、源电极92以及漏电极93，以完成所述场效应晶体管的制备。
作为示例，形成所述栅电极91、源电极92及漏电极93之前，还包括于所述栅极结构层71顶部表面、所述源区顶部表面以及所述漏区顶部表面形成一层金属硅化物层的步骤。
最后，制备电极以完成场效应晶体管的制备工艺。其中，优选地，所述栅电极91、所述源电极92以及所述漏电极93的结构相同，均包括由铬层和金层构成的叠层材料层，其中，所述铬层的厚度为1～10nm，本示例中选择为5nm，所述金层的厚度为150～250nm，本示例中选择为200nm，当然，也可以为其他材料构成的电极，在此不做具体限制。
另外，还包括形成所述金属硅化物层的步骤，具体为，先于所述栅极结构层71表面、所述源区表面以及所述漏区表面先形成一层金属层，如金属镍层，优选采用物理气相沉积(PVD)的工艺，再经高温退火形成镍硅化物或者镍锗硅化物，其中，形成的所述金属层，如镍金属层的厚度为10～20nm，优选为12～18nm，本示例中选择为15nm，退火温度为500～700℃，优选为550～650℃，本示例中为600℃。
本发明还提供一种场效应晶体管结构，其中，所述场效应晶体管优选采用本发明提供的场效应晶体管的制备工艺得到，包括：
基底11；
源区及漏区，位于所述基底11表面，均包括由至少一层第一材料层21及至少一层第二材料层22交替叠置的叠层结构，且所述第一材料层21与所述第二材料层22的材料不同；
沟道区，包括至少一条纳米线沟道51，且连接于所述源区和所述漏区之间，其中，当所述纳米线沟道51为多条时，相邻所述纳米线沟道51呈上下平行间隔排布；
介质层61及栅极结构层71，所述介质层61位于所述纳米线沟道51表面且所述介质层61上表面高于所述源区及漏区的上表面，所述栅极结构层71至少位于所述介质层61的表面，当形成多条所述纳米线沟道51时，相邻所述纳米线沟道51表面的所述介质层61不连通；
栅电极91、源电极92以及漏电极93，分别形成于所述栅极结构层71、所述源区以及所述漏区的顶部表面。
作为示例，所述第一材料层21为锗硅材料层，其材料为Si1-xGex，锗含量x的范围为0.15～0.6；所述第二材料层22为硅材料层。
作为示例，所述锗硅材料层为P型掺杂或N型掺杂的锗硅材料层。
具体的，所述基底11可以为硅材料基底11或绝缘体上硅等，本申请选择为硅衬底，另外，所述第一材料层21与所述第二材料层22为不同的材料层，二者可以对不同的腐蚀液具有不同的腐蚀特性，其中一者去除，剩下的一者作为沟道，优选地，所述第一材料层21为锗硅材料层，所述第二材料层22为硅材料层，二者的上下位置不做具体限制，二者的层数均至少为一层，其中，所述锗硅材料层的厚度为5～40nm，本示例中选择为40nm，所述硅材料层的厚度为5～40nm，本示例中选择为20nm，依实际需求设定，优选地，形成的所述叠层材料层为3～6层。
另外，所述第一材料层21为锗硅材料层，其材料为Si1-xGex，锗含量x的范围为0.15～0.6，Si1-xGex可以为本征材料，或者为N型掺杂，或者为P型掺杂，其中，当Si1-xGex为硼掺杂时，掺杂浓度1e18cm-3～5e19cm-3，本示例中选择为2e19cm-3；当锗硅Si1-xGex为磷掺杂时，掺杂浓度1e18cm-3～2e19cm-3，本示例中选择为1e19cm-3。
具体的，所述浅沟槽结构包围着所述有源区31，所述有源区31的形状依据实际情况设定，优选地，本示例中，所述有源区31的形状为十字型，于所述浅沟槽结构内填充绝缘材料层，以形成所述浅沟槽隔离区32，所述绝缘材料层的材料包括但不限于二氧化硅。
需要说明的是，本发明摒弃源、漏极的注入、退火工艺，利用硅/锗硅材料能带结构的差异或者通过直接外延具有N型或者P型均匀掺杂浓度的SiGe材料做源、漏区，形成N型或者P型MOSFET，该场效应晶体管的制作省略了源漏掺杂步骤，工艺过程简单，成本较低，适于批量生产。
作为示例，所述场效应晶体管结构还包括位于所述介质层61与所述栅极结构层71之间的金属阻挡层；所述源区与源电极92之间、所述漏区与漏电极93之间、所述栅极结构层71与栅电极91之间均形成有金属硅化物层。
具体的，还包括于所述介质层61和栅极结构层71之间沉积一层金属阻挡层的步骤，其中，所述金属阻挡层包括但不限于氮化钛(TiN)，其厚度为2～30nm，优选为2～10或10～30或15～25nm，本示例中选择为3nm。另外，所述金属硅化物层包括但不限于镍硅化物或者镍锗硅化物，其厚度为10～20nm，优选为12～18nm，本示例中选择为15nm。
作为示例，所述纳米线沟道51的长度为10～200nm；所述介质层61的厚度为5～20nm；所述栅电极91、所述源电极92以及所述漏电极93的结构相同，均包括由铬层和金层构成的叠层材料层，其中，所述铬层的厚度为1～10nm，所述金层的厚度为150～250nm。
具体的，所述纳米线的长度为10～200nm，优选为50～150nm，本示例中选择为100nm。所述介质层61的厚度为5～20nm，优选为10～15nm，本示例中选择为12nm，优选地，所述介质层61为本领域熟知的高K介质层61，所述高K介质层61的材料包括氧化铝、氧化铪或上述材料的堆叠材料层结构。另外，所述栅电极91、所述源电极92以及所述漏电极93的结构相同，均包括由铬层和金层构成的叠层材料层，其中，所述铬层的厚度为1～10nm，本示例中选择为5nm，所述金层的厚度为150～250nm，本示例中选择为200nm，当然，也可以为其他材料构成的电极，在此不做具体限制。
需要说明的是，器件使用堆叠的悬空硅或锗硅纳米线作为沟道，在沟道区域周围填充高介电常数材料做栅介质形成环栅式结构，最大可能的增强栅控能力并增强器件的稳定性。采用堆叠的纳米线沟道51结构，可减小器件尺寸的同时，增强载流子输运能力、提高器件性能。
综上所述，本发明提供一种场效应晶体管结构及其制备方法，制备包括提供一基底，并于所述基底表面沉积由至少一层第一材料层及至少一层第二材料层交替叠置的叠层材料层，且所述第一材料层与所述第二材料层的材料不同；于所述叠层材料层内定义有源区，并形成环绕所述有源区且贯穿所述叠层材料层上下表面的浅沟槽隔离区；刻蚀所述有源区以形成沟道区以及分别连接于所述沟道区两端的源区和漏区；腐蚀上一步得到的结构，去除所述沟道区内的所述第一材料层或所述第二材料层，以得到至少一条纳米线沟道；至少于所述纳米线沟道表面沉积一层介质层，并于所述介质层表面形成栅极结构层，其中，所述介质层的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及于所述栅极结构层表面、所述源区表面以及所述漏区表面分别制作栅电极、源电极以及漏电极，以完成所述场效应晶体管的制备。通过上述方案，本发明以堆叠的悬空的Si材料层或SiGe材料层作为纳米线沟道区，通过形成三维堆叠的环栅纳米线沟道区，可以在相同的平面区域上，尽可能的增加沟道截面积，极大的增强器件的性能，在纳米线沟道域周围填充高介电常数材料做栅介质，形成环栅式结构，最大可能的增强栅控能力并增强器件的稳定性；本发明的场效应晶体管的制备工艺克服了现有技术中形成纳米线沟道的尺寸的限制，采用堆叠的纳米线沟道，可在减小器件尺寸的同时增强载流子输运能力、提高器件性能；本发明中省略了源漏掺杂步骤，工艺过程简单，成本较低，适于批量生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种场效应晶体管的制备方法，其特征在于，包括如下步骤：
1)提供一基底，并于所述基底表面沉积由至少一层第一材料层及至少一层第二材料层交替叠置的叠层材料层，且所述第一材料层与所述第二材料层的材料不同；
2)于所述叠层材料层内定义有源区，并形成环绕所述有源区且贯穿所述叠层材料层上下表面的浅沟槽隔离区；
3)刻蚀所述有源区以形成沟道区以及分别连接于所述沟道区两端的源区和漏区；
4)腐蚀步骤3)得到的结构，去除所述沟道区内的所述第一材料层或所述第二材料层，以得到至少一条纳米线沟道；
5)至少于所述纳米线沟道表面沉积一层介质层，并于所述介质层表面形成栅极结构层，其中，所述介质层的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及
6)于所述栅极结构层表面、所述源区表面以及所述漏区表面分别制作栅电极、源电极以及漏电极，以完成所述场效应晶体管的制备。
2.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤2)中，通过光刻-刻蚀工艺于所述叠层材料层内形成浅沟槽结构，以定义出所述有源区，并于所述浅沟槽结构内填充绝缘材料层，以形成所述浅沟槽隔离区。
3.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤2)中，所述有源区包括第一部分以及位于所述第一部分两侧且与所述第一部分相连接的第二部分，所述第一部分用于形成所述沟道区，所述第二部分用于作为连接于所述沟道区两端的源区和漏区。
4.根据权利要求3所述的场效应晶体管的制备方法，其特征在于，步骤3)中，刻蚀所述有源区的步骤包括：
3-1)于步骤2)所得到结构的表面形成一层刻蚀掩膜层，所述刻蚀掩膜层暴露出所述第一部分中后续要形成所述沟道区以外的多余区域；
3-2)以所述刻蚀掩膜层为掩膜，对所述多余区域进行刻蚀直至暴露出所述基底，以得到所述沟道区以及连接于所述沟道区两端的源区和漏区。
5.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤5)中，所述介质层为高K介质层，所述栅极结构层包括位于所述介质层表面的第一部分、连接于所述第一部分两侧且位于所述基底上的第二部分以及连接于所述第二部分裸露的端部的第三部分。
6.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤5)中，形成所述栅极结构层之前，还包括于所述介质层表面形成一层金属阻挡层的步骤。
7.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤5)中，还包括于所述栅极结构层表面形成侧墙结构的步骤，其中，所述侧墙结构填充满所述有源区被刻蚀掉的区域，并暴露出所述栅极结构层的顶部以用于后续形成栅电极。
8.根据权利要求1所述的场效应晶体管的制备方法，其特征在于，步骤6)中，形成所述栅电极、源电极及漏电极之前，还包括于所述栅极结构层顶部表面、所述源区顶部表面以及所述漏区顶部表面形成一层金属硅化物层的步骤。
9.根据权利要求1～8中任一项所述的场效应晶体管的制备方法，其特征在于，所述第一材料层为锗硅材料层，所述第二材料层为硅材料层。
10.根据权利要求9所述的场效应晶体管的制备方法，其特征在于，所述锗硅材料层为硼掺杂或者磷掺杂的锗硅材料层，其中，硼掺杂的掺杂浓度为1e18cm-3～5e19cm-3；磷掺杂的掺杂浓度为1e18cm-3～2e19cm-3。
11.根据权利要求9所述的场效应晶体管的制备方法，其特征在于，步骤4)中去除所述第一材料层采用氢氟酸、双氧水以及醋酸的混合溶液；去除所述第二材料层采用四甲基氢氧化铵溶液。
12.一种场效应晶体管结构，其特征在于，包括：
基底；
源区及漏区，位于所述基底表面，均包括由至少一层第一材料层及至少一层第二材料层交替叠置的叠层结构，且所述第一材料层与所述第二材料层的材料不同；
沟道区，包括至少一条纳米线沟道，且连接于所述源区和所述漏区之间，其中，当所述纳米线沟道为多条时，相邻所述纳米线沟道呈上下平行间隔排布；
介质层及栅极结构层，所述介质层位于所述纳米线沟道表面且所述介质层上表面高于所述源区及漏区的上表面，所述栅极结构层至少位于所述介质层的表面，其中，当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及
栅电极、源电极以及漏电极，分别形成于所述栅极结构层、所述源区以及所述漏区的顶部表面。
13.根据权利要求12所述的场效应晶体管结构，其特征在于，所述第一材料层为锗硅材料层，其材料为Si1-xGex，锗含量x的范围为0.15～0.6；所述第二材料层为硅材料层。
14.根据权利要求13所述的场效应晶体管结构，其特征在于，所述锗硅材料层为P型掺杂或N型掺杂的锗硅材料层。
15.根据权利要求12所述的场效应晶体管结构，其特征在于，所述场效应晶体管结构还包括位于所述介质层与所述栅极结构层之间的金属阻挡层；所述源区与源电极之间、所述漏区与漏电极之间、所述栅极结构层与栅电极之间均形成有金属硅化物层。
16.根据权利要求12所述的场效应晶体管结构，其特征在于，所述纳米线沟道的长度为10～200nm；所述介质层的厚度为5～20nm；所述栅电极、所述源电极以及所述漏电极的结构相同，均包括由铬层和金层构成的叠层材料层，其中，所述铬层的厚度为1～10nm，所述金层的厚度为150～250nm。
CN201711155137.4A 2017-11-20 2017-11-20 场效应晶体管结构及其制备方法 Pending CN107871780A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711155137.4A CN107871780A (zh) 2017-11-20 2017-11-20 场效应晶体管结构及其制备方法
PCT/CN2018/108302 WO2019095874A1 (zh) 2017-11-20 2018-09-28 场效应晶体管结构及其制备方法
US16/337,556 US20210343852A1 (en) 2017-11-20 2018-09-28 Field-effect transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711155137.4A CN107871780A (zh) 2017-11-20 2017-11-20 场效应晶体管结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107871780A true CN107871780A (zh) 2018-04-03

Family

ID=61754197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711155137.4A Pending CN107871780A (zh) 2017-11-20 2017-11-20 场效应晶体管结构及其制备方法

Country Status (3)

Country Link
US (1) US20210343852A1 (zh)
CN (1) CN107871780A (zh)
WO (1) WO2019095874A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019095874A1 (zh) * 2017-11-20 2019-05-23 中国科学院上海微系统与信息技术研究所 场效应晶体管结构及其制备方法
CN110459542A (zh) * 2018-05-08 2019-11-15 联发科技股份有限公司 半导体装置结构及其形成方法
CN111435641A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的环栅晶体管及其制备方法
CN111435666A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 图形化结构的soi衬底及其制备方法
CN111952187A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有漏电屏蔽结构的soi场效应晶体管及其制备方法
CN113327974A (zh) * 2021-01-29 2021-08-31 上海先进半导体制造有限公司 场效应晶体管及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952181A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的鳍式场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301480A (zh) * 2009-02-17 2011-12-28 国际商业机器公司 纳米线网格器件及其制备方法
US20160027872A1 (en) * 2012-12-28 2016-01-28 Renesas Electronics Corporation Field effect transistor with channel core modified for a backgate bias and method of fabrication
CN106783618A (zh) * 2016-11-30 2017-05-31 东莞市广信知识产权服务有限公司 一种硅纳米线的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
US9704995B1 (en) * 2016-09-20 2017-07-11 Advanced Micro Devices, Inc. Gate all around device architecture with local oxide
CN107871780A (zh) * 2017-11-20 2018-04-03 中国科学院上海微系统与信息技术研究所 场效应晶体管结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301480A (zh) * 2009-02-17 2011-12-28 国际商业机器公司 纳米线网格器件及其制备方法
US20160027872A1 (en) * 2012-12-28 2016-01-28 Renesas Electronics Corporation Field effect transistor with channel core modified for a backgate bias and method of fabrication
CN106783618A (zh) * 2016-11-30 2017-05-31 东莞市广信知识产权服务有限公司 一种硅纳米线的制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019095874A1 (zh) * 2017-11-20 2019-05-23 中国科学院上海微系统与信息技术研究所 场效应晶体管结构及其制备方法
CN110459542A (zh) * 2018-05-08 2019-11-15 联发科技股份有限公司 半导体装置结构及其形成方法
US11195796B2 (en) 2018-05-08 2021-12-07 Mediatek Inc. Semiconductor device structure and method for forming the same
CN110459542B (zh) * 2018-05-08 2022-07-12 联发科技股份有限公司 半导体装置结构及其形成方法
US11562960B2 (en) 2018-05-08 2023-01-24 Mediatek Inc. Semiconductor device structure and method for forming the same
CN111435641A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的环栅晶体管及其制备方法
CN111435666A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 图形化结构的soi衬底及其制备方法
CN111952187A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有漏电屏蔽结构的soi场效应晶体管及其制备方法
CN113327974A (zh) * 2021-01-29 2021-08-31 上海先进半导体制造有限公司 场效应晶体管及其制造方法
CN113327974B (zh) * 2021-01-29 2023-11-24 上海先进半导体制造有限公司 场效应晶体管及其制造方法

Also Published As

Publication number Publication date
US20210343852A1 (en) 2021-11-04
WO2019095874A1 (zh) 2019-05-23

Similar Documents

Publication Publication Date Title
CN107871780A (zh) 场效应晶体管结构及其制备方法
CN103928335B (zh) 半导体器件及其制造方法
US9741626B1 (en) Vertical transistor with uniform bottom spacer formed by selective oxidation
US8551833B2 (en) Double gate planar field effect transistors
US20210074857A1 (en) Semiconductor device, method of manufacturing the same and electronic device including the device
TWI532178B (zh) 針狀外形鰭式場效電晶體裝置
CN103311296B (zh) 具有高迁移率和高能带隙材料的半导体结构及方法
CN104137237B (zh) 具有非分立的源极区和漏极区的纳米线结构
CN103187438B (zh) 鳍式bjt
CN107887274A (zh) 利用应力记忆技术的半导体器件及其制造方法及电子设备
CN113491014B (zh) 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道
CN103811345B (zh) 半导体器件及其制造方法
CN108242469B (zh) 直立2d fet器件
CN103928334B (zh) 半导体器件及其制造方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN103311123B (zh) 半导体器件制造方法
CN103579295A (zh) 半导体器件及其制造方法
CN113498555A (zh) 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道
JP7369289B2 (ja) Ｌｄｍｏｓデバイス及びその製造方法
CN103578996B (zh) 晶体管制造方法
CN103325787B (zh) Cmos器件及其制造方法
CN106298875A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20230037719A1 (en) Methods of forming bottom dielectric isolation layers
CN102646598A (zh) 基于SOI的纵向堆叠式后栅型Si-NWFET制造方法
CN107424994A (zh) 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403