KR20090021833A - Ｓｏｉ 웨이퍼의 제조방법 - Google Patents

Ｓｏｉ 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20090021833A
KR20090021833A KR1020070086681A KR20070086681A KR20090021833A KR 20090021833 A KR20090021833 A KR 20090021833A KR 1020070086681 A KR1020070086681 A KR 1020070086681A KR 20070086681 A KR20070086681 A KR 20070086681A KR 20090021833 A KR20090021833 A KR 20090021833A
Authority
KR
South Korea
Prior art keywords
wafer
bonded
insulating film
device wafer
soi
Prior art date
Application number
KR1020070086681A
Other languages
English (en)
Inventor
심정진
육형상
이상현
송경환
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070086681A priority Critical patent/KR20090021833A/ko
Publication of KR20090021833A publication Critical patent/KR20090021833A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

SOI(silicon on insulator) 웨이퍼 제조방법이 개시된다. 본 발명에 따른 SOI 웨이퍼 제조방법은 디바이스 웨이퍼와 핸들 웨이퍼를 준비하고, 디바이스 웨이퍼의 상면에 절연막을 형성한 후, 디바이스 웨이퍼의 절연막이 형성된 표면으로부터 소정 깊이에 수소 이온을 주입하여 수소 이온 주입층을 형성한다. 그리고 디바이스 웨이퍼의 절연막이 형성된 표면 및 핸들 웨이퍼의 상면 중 적어도 하나의 표면에 표면 플라즈마 활성화 처리를 하고, 디바이스 웨이퍼의 절연막과 핸들 웨이퍼의 상면을 접합하여 접합 웨이퍼를 형성한다. 그리고, 접합 웨이퍼를 100 내지 400℃ 범위의 온도에서 열처리하여 접합 웨이퍼를 수소 이온 주입층을 따라 분리한다. 본 발명에 따르면, 저온 열처리 공정을 통해 접합 웨이퍼의 접합 강도 강화와 분리가 같은 온도에서 일어나므로 공정이 단순화되고 공정시간 단축되며, 이에 따라 생산성이 향상된다. 그리고 접합 웨이퍼의 분리 직후 표면 거칠기도 개선된다.
SOI, 열처리, 수소 이온 주입, 웨이퍼, 표면 플라즈마 활성화 처리

Description

ＳＯＩ 웨이퍼의 제조방법{Method of fabricating SOI wafer}
본 발명은 SOI(Silicon On Insulator) 웨이퍼의 제조방법에 관한 것으로서, 보다 상세하게는 공정 시간이 단축된 SOI 웨이퍼의 제조방법에 관한 것이다.
통상적인 실리콘 집적회로를 제작하기 위해 사용되는 벌크 실리콘 기판에서의 접합 분리(junction isolation)는 적당한 정도의 도핑 수준과 디멘젼(dimension) 하에서 ±30V 정도의 전압으로 접합 파괴(junction breakdown)가 발생되기 때문에 고전압의 응용에는 적합하지 않다. 또한, 접합 분리는 감마선에 의해 pn접합에서 발생되는 과도 광전류(transient photocurrent)에 기인하여 고방사능 환경에서는 효과적이지 못하다. 따라서, pn접합 대신에 절연물로서 소자의 주위를 완전히 둘러싸는 분리기술인 SOI 웨이퍼를 제조하는 공정이 개발되었다.
SOI 웨이퍼는 반도체 기판 위에 절연 역할을 하는 절연막을 형성하고 그 위에 실제 사용되는 반도체 소자를 제조하는 것으로, 소자 분리가 용이하고 전기적 특성이 우수하다. SOI 웨이퍼에서 제작되는 회로는 벌크 실리콘 기판 내에 제작되는 회로와 비교하여 제작과정 및 결과 구조가 단순하여 칩 사이즈를 작게 할 수 있으며, 칩 사이즈의 감소와 더불어 기생 커패시턴스가 감소되기 때문에 회로의 동작 속도가 빠르다는 장점이 있다. 또한, SOI 웨이퍼에서는 상보성 금속산화물 반도체(CMOS; complementary metal oxide semiconductor)를 구현하는 데 있어 웰(well)을 형성하지 않으며, 각각의 MOSFET 활성 영역이 서로 절연되어 있기 때문에 래치업(latch-up)을 방지할 수 있다.
SOI 웨이퍼를 제조하기 위한 공정으로는, 사파이어 기판 상에 헤테로 에피텍셜(hetero epitexial) 실리콘층을 성장시키는 SOS(Silicon On Sapphire) 공정, 실리콘 기판 내에 산소 이온을 주입한 후 어닐링시켜 매몰된 실리콘 산화층을 형성시키는 SIMOX(Separation by IMplanted OXygen) 공정, 표면에 절연막이 형성된 적어도 하나의 웨이퍼와 다른 웨이퍼를 접착시키는 본딩 SOI(Bonding SOI) 공정 등이 알려져 있다.
이러한 본딩 SOI 공정을 이용한 예로서, 유니본드(unibond) 웨이퍼를 제조하기 위해 사용되는 이른바 "스마트-컷(smart-cut)" 공정이 잘 알려져 있다. 스마트-컷 공정은 결합되는 웨이퍼 중의 하나에 수소 이온을 주입하여 수소 이온 주입층을 형성한 후 열처리에 의해 이 수소 이온 주입층을 중심으로 웨이퍼를 분리시키는 공정이다. 이러한 스마트-컷 공정을 이용한 SOI 웨이퍼를 제조하는 방법은 다음과 같다.
먼저, 후속 공정에 의해 서로 접착되는 핸들 웨이퍼(handle wafer)와 디바이스 웨이퍼(device wafer)를 준비한다. 이어서, 디바이스 웨이퍼에 대하여 열산화 공정을 수행하여 디바이스 웨이퍼의 표면에 절연막, 즉 실리콘 산화막을 형성한다. 실리콘 산화막은 SOI 웨이퍼에서 매몰 산화층(Buried Oxide Layer)의 역할을 하는 것으로서 필요에 따라 수십 내지 수천 Å 정도의 두께로 형성할 수 있다.
이어서, 디바이스 웨이퍼에 대하여 고전압의 수소 이온을 주입한다. 수소 이온의 주입에너지는 125 KeV 정도의 고전압 에너지나 그 이하의 에너지를 사용할 수 있다. 특정 에너지를 갖는 수소 이온을 이용하여 실리콘 산화막 아래의 디바이스 웨이퍼의 표면으로부터 원하는 깊이에 수소 이온 주입층을 형성시킨다.
다음으로, 디바이스 웨이퍼와 핸들 웨이퍼를 세정하여 표면의 오염물을 제거한 후 이들 두 웨이퍼를 수평적으로 접착시킨다. 접착 방법은 핸들 웨이퍼를 수평으로 뉘어 놓인 채 그 위로 실리콘 산화막이 형성된 디바이스 웨이퍼의 부분을 수평적으로 평행하게 위치시킨 후 상온에서 전체 웨이퍼의 표면이 동시에 접촉되도록 하부방향으로 디바이스 웨이퍼를 내려놓으면서 두 웨이퍼를 접착시킨다. 이때 두 웨이퍼는 친수성(hydrophilic) 조건하에서 수소결합에 의해 상호 접착된다.
이어서, 저온과 고온의 2단계 열처리를 수행하여 수소 이온 주입층을 분리한다. 열처리는 질소 분위기와 약 200℃ 정도의 온도에서 약 2시간 정도로 유지하여 디바이스 웨이퍼와 핸들 웨이퍼의 접합 에너지를 증대한 후에, 연속적으로 500℃에서 약 1시간 내지 2시간 정도 수행하여 수소 이온 주입층의 분리를 유도한다. 이와 같은 2단계 열처리의 온도와 시간에 관해서 도 1에 나타내었다.
이어서, 실리콘층의 분리면에 대하여 화학기계적 연마(CMP; chemical mechanical polishing) 공정을 수행한다. CMP 공정은 반도체소자의 채널이 형성되는 소자 형성 영역의 두께가 원하는 두께가 될 때까지 수행할 수 있다.
한편, 수소 이온 주입층에서 분리가 일어나기 위해서는 핸들 웨이퍼와 디바 이스 웨이퍼를 접합시킬 때, 이 두 웨이퍼 사이에 강한 접합 강도가 요구된다. 접합된 두 웨이퍼 사이에 충분히 강한 결합이 이루어져 있지 않으면 접합된 계면에서의 분리가 먼저 일어나 접합이 떨어질 수 있다. 따라서 접합 강도를 높이기 위해 열처리를 하게 된다. 그러나 처음부터 고온에서 열처리를 하게 되면, 수소 이온 주입층에 존재하는 수소 이온이 아웃 디퓨전(out diffusion)되므로 수소 이온 주입층에서의 분리가 완벽하게 일어날 수 없다. 또한 접합된 두 웨이퍼가 서로 다른 열팽창 계수를 가지는 경우에는 고온에서 접합 웨이퍼의 변형, 비접합, 파괴 등이 발생될 수 있다.
따라서 이를 방지하기 위해 상술한 바와 같이, 초기에는 접합 웨이퍼의 접합 강도 강화를 위해 200℃의 온도에서 2시간 동안 저온 열처리를 수행하고, 저온 열처리 이후에 연속적으로 접합 웨이퍼의 분리를 위해 500℃의 온도에서 1시간 동안 고온 열처리를 수행한다. 이와 같이 2단계 열처리를 통하게 되면 접합 강도를 높이면서 접합된 웨이퍼를 분리시키는 것이 가능하게 되지만, 공정이 복잡하게 되고 공정 시간이 많이 소요되어 생산성이 떨어지는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 공정이 단순화되고 공정 시간이 단축된 SOI 웨이퍼 제조방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 SOI 웨이퍼 제조방법은 디바이스 웨이퍼와 핸들 웨이퍼를 준비하는 단계; 상기 디바이스 웨이퍼의 상면에 절연막을 형성하는 단계; 상기 디바이스 웨이퍼의 절연막이 형성된 표면으로부터 소정 깊이에 수소 이온을 주입하여 수소 이온 주입층을 형성하는 단계; 상기 디바이스 웨이퍼의 절연막이 형성된 표면 및 상기 핸들 웨이퍼의 상면 중 적어도 하나의 표면에 표면 플라즈마 활성화 처리를 하는 단계; 상기 디바이스 웨이퍼의 절연막과 상기 핸들 웨이퍼의 상면을 접합하여 접합 웨이퍼를 형성하는 단계; 및 상기 접합 웨이퍼를 100 내지 400℃ 범위의 온도에서 열처리하여 상기 접합 웨이퍼를 상기 수소 이온 주입층을 따라 분리하는 단계;를 갖는다.
본 발명에 따른 SOI 웨이퍼 제조방법에 의하면, 400℃ 이하의 열처리 공정을 통해 접합 웨이퍼의 접합 강도 강화와 분리가 같은 온도에서 일어나므로 공정이 단순화되고 공정 시간이 단축되며, 이에 따라 생산성이 향상된다. 그리고 접합 웨이퍼의 분리 직후 표면 거칠기(surface roughness)도 개선된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 SOI 웨이퍼 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 SOI 웨이퍼 제조방법에 대한 바람직한 일 실시예에 대한 수행과정을 나타내는 흐름도이고, 도 3a 내지 도 3e는 도 2에 나타낸 일 실시예에 해당하는 순차 단면도들이다. 도 2 및 도 3a 내지 도 3e를 참조하여 본 발명에 따른 SOI 웨이퍼 제조방법에 대한 실시예를 설명한다.
먼저 도 2 및 도 3a를 참조하면, 우선 디바이스 웨이퍼(311; Device wafer)와 핸들 웨이퍼(320; handle wafer)를 준비한다(S210). 디바이스 웨이퍼(311)는 후속 공정에 의해 반도체 소자의 채널이 형성되는 웨이퍼이고, 핸들 웨이퍼(320)는 SOI 웨이퍼를 물리적으로 지지해주는 역할을 한다. 디바이스 웨이퍼(311)와 핸들 웨이퍼(320)는 단결정 실리콘으로 형성된 것을 이용한다.
다음으로, 도 3a에 도시한 바와 같이 디바이스 웨이퍼(311)의 상부에 절연막(312)을 형성한다(S220). 이때 절연막(312)은 단결정 실리콘으로 이루어진 디바이스 웨이퍼(311)의 상부에 통상의 다양한 방법으로, 예컨대 디바이스 웨이퍼(311)를 열산화하여 형성할 수 있다. 절연막(312)은 매몰 산화층(buried oxide layer)의 역할을 하는 것으로서 필요에 따라 수십 내지 수만 Å정도의 두께로 형성할 수 있다.
그리고 절연막(312)이 형성된 디바이스 웨이퍼(310)에 도 3b에 도시한 바와 같이 수소 이온을 주입하여 디바이스 웨이퍼(310) 내부의 소정 깊이에 수소 이온 주입층(313)을 형성한다(S230). 수소 이온의 주입에너지는 50 KeV 이하의 에너지를 사용한다. 특정 값의 에너지를 갖는 수소 이온을 이용하게 되면 디바이스 웨이퍼(310)의 표면으로부터 원하는 깊이에 수소 이온이 주입되어 해당 깊이에 수소 이온 주입층(313)이 형성된다. 그리고 수소 이온 주입층(313)을 경계로 후술할 접합 웨이퍼(도 3c의 330)는 소자 형성부(311a)와 제거부(311b)로 구분된다. 수소 이온 주입층(313)을 형성한 후, 디바이스 웨이퍼(310) 표면을 세정하여 오염물질을 제거한다.
다음으로, 디바이스 웨이퍼(310)의 절연막(312)이 형성된 표면과 핸들 웨이퍼(320)의 표면 중 적어도 하나를 표면 플라즈마 활성화(surface plasma activation) 처리를 한다(S240). 표면 플라즈마 활성화 처리는 별도의 표면 플라즈마 활성화 챔버 내에서 진행된다. 이러한 표면 플라즈마 활성화 챔버를 도 4에 나타내었다. 표면 플라즈마 활성화 챔버(410)는 내부에 플라즈마 발생공간(470)이 형성되어 있는 반응기(420), RF 파워를 공급하는 상부 전극(430) 및 웨이퍼(W)가 안착되며 접지되어 있는 하부 전극(440)으로 구성된다. 그리고 반응기(420)에는 플라즈마에 이용될 가스가 공급될 가스 공급구(450)와 반응기(420) 내의 가스가 배기되는 배기구(460)가 형성되어 있다. 표면 플라즈마 활성화 처리는 상온에서 수행되며, 질소 가스를 이용한다. 그리고 이때 반응기(420) 내부의 압력은 0.25 mbar이다. 이를 위해 가스 공급구(450)를 통해 질소 가스를 공급하고, 펌프(도면 미도시) 를 배기구(460)와 연결하여 압력을 유지시킨다. 도 4에서는 하부 전극(440)을 접지하고 상부 전극(430)에 RF 파워를 인가하는 경우에 대해서 도시하였으나, 이에 한정되지 않고 반대의 경우나 상부 전극(430)과 하부 전극(440) 모두에 RF 파워를 인가할 수도 있다.
한편, SOI 웨이퍼는 디바이스 웨이퍼(310)와 핸들 웨이퍼(320)를 접합시켜 제작한다. 이때 두 웨이퍼(310, 320)는 접착제나 전기장과 같은 외부 작용 없이 웨이퍼 표면에 위치한 원자 상호 작용을 통해서 접합되므로 접합 직후에는 접합 강도가 그다지 크지 않다. 따라서 후술할 열처리를 통해서 접합 강도를 증가시키게 되는데, 상술한 바와 같이 종래에는 저온과 고온의 2단계 열처리를 수행하였다. 그러나 공정을 단순하게 하고 공정 시간을 단축시키기 위해서는 짧은 시간 동안 1단계의 열처리를 수행하는 것이 바람직하다. 또한, 수소 이온의 아웃 디퓨전을 방지하기 위해서 열처리는 저온에서 수행하는 것이 바람직하다. 다만 저온에서 짧은 시간동안 열처리 하는 경우에는 디바이스 웨이퍼(310)와 핸들 웨이퍼(320) 사이의 접합강도가 문제된다.
저온에서 짧은 시간 동안 열처리를 하더라도 두 웨이퍼(310, 320) 사이에 강한 접합 강도를 가지기 위해서는 열처리 전의 접합 강도가 강해야 한다. 이를 위해서 본 발명에서는 디바이스 웨이퍼(310)와 핸들 웨이퍼(320)의 표면을 표면 플라즈마 활성화 처리를 하는 것이다. 표면 플라즈마 활성화 처리를 하면 웨이퍼 표면의 원자 간에 결합 밀도가 증가하여 화학 반응성이 향상되므로 접합 강도가 강해진다.
표면 플라즈마 활성화 처리 유무에 따른 접합 웨이퍼(330)의 접합 강도를 측 정한 결과를 도 5에 나타내었다. 이때 플라즈마를 발생시키기 위한 가스로는 질소를 이용하였고, 반응기(420) 내부 온도는 상온으로 유지시켰고, 내부 압력은 0.25mbar로 유지시켰다. 그리고 상부 전극(430)에는 100W의 RF 파워를 인가하였고, 하부 전극(440)은 접지시키지 않고 75W의 RF 파워를 인가하였으며, 표면 플라즈마 활성화 처리는 10초 동안 수행하였다.
도 5에 도시된 바와 같이 표면 플라즈마 활성화 처리를 한 것(520, 530, 540)이 그렇지 않은 것(510)에 비하여 접합 강도가 증가함을 알 수 있다. 다만, 표면 플라즈마 활성화 처리를 하지 않은 것(510)의 접합 강도는 1.268 J/m2이고, 핸들 웨이퍼(320)만 표면 플라즈마 활성화 처리를 한 것(520)의 접합 강도는 1.474 J/m2으로서, 약 16% 정도 접합 강도가 증가하였다. 이에 비해 핸들 웨이퍼(320)와 디바이스 웨이퍼(310) 모두 표면 플라즈마 활성화 처리를 한 것(530)의 접합 강도는 2.705 J/m2으로서, 표면 플라즈마 활성화 처리를 하지 않은 것(510)에 비하여 2배 이상 접합 강도가 증가하였다. 그리고 디바이스 웨이퍼(310)만 표면 플라즈마 활성화 처리를 한 것(540)의 접합 강도는 5.596 J/m2으로서, 표면 플라즈마 활성화 처리를 하지 않은 것(510)에 비하여 4.5배에 가깝게 접합 강도가 증가하였다. 따라서 접합 강도를 증가시키기 위한 표면 플라즈마 활성화 처리는 디바이스 웨이퍼(310)만 수행하는 것이 바람직하다.
다음으로, 도 3c에 도시된 바와 같이 디바이스 웨이퍼(310)의 절연막이 형성 된 표면과 핸들 웨이퍼(320)의 상면을 접합시킨다(S250). 그리고 접합된 두 웨이퍼를 접합 웨이퍼(330)라 칭한다. 접합 방법은 핸들 웨이퍼(320)를 수평으로 뉘어 놓은 채 그 위로 절연막(312)이 형성된 디바이스 웨이퍼(310)의 부분을 수평적으로 평행하게 위치시킨 후 상온에서 두 웨이퍼(310, 320)의 표면 전체가 동시에 접촉되도록 하부방향으로 디바이스 웨이퍼(310)를 내려놓으면서 두 웨이퍼(310, 320)를 접착시킨다. 이때, 두 웨이퍼(310, 320)는 상술한 바와 같이, 전기장과 같은 외력이나 접착제 없이 친수성(hydrophilic) 조건 하에서 수소 결합에 의해 상호 접합된다.
이어서, 열처리 과정을 통해 도 3d에 도시된 바와 같이, 디바이스 웨이퍼(310)의 수소 이온 주입층(313)이 형성된 부분을 분리(split)한다(S260). 이로써, 핸들 웨이퍼(320) 상부에 절연막(312)과 함께 소자 형성부(311a)가 형성된 SOI 웨이퍼(340)가 만들어진다. 열처리 과정은 상술한 바와 같이, 공정의 단순화와 공정 시간의 단축을 위해 100 내지 400℃ 범위의 온도에서 10 내지 60분 동안 수행한다. 바람직하게는 350℃ 정도의 온도에서 30분 동안 수행한다. 100℃보다 낮은 온도에서 열처리를 수행하게 되면 접합 웨이퍼(330)의 분리가 일어나기에 용이치 않다. 그리고 10분보다 작은 시간 동안 열처리를 수행하게 되면 접합 웨이퍼(330)의 분리가 일어나기에 용이치 않고, 60분보다 긴 시간 동안 열처리를 수행하게 되면 수소 이온의 아웃 디퓨전이 상대적으로 많이 발생하고 생산량이 떨어진다.
이와 같은 열처리 조건을 도 6에 나타내었다. 이와 같이 열처리를 수행하게 되면, 열처리 동안에 수소 이온 주입층(313)의 버블(bubble)들이 상호 작용하여 충 분한 블리스터(blister)가 형성되고 이들이 전파되면서 플레이크(flake) 현상이 일어나면서 이루어진다. 한편 열처리는 열풍을 이용하며, 열풍의 방향은 접합 웨이퍼(330)에 수직이 되도록 한다. 열풍으로는 질소 가스를 이용하며, 유량은 약 75 slm 정도로 흘려준다. 이와 같이 열풍을 접합 웨이퍼(330)에 수직이 되도록 흘려주면, 접합 웨이퍼(330) 분리 후에 형성되는 SOI 웨이퍼(340)의 표면 상태 및 에지 익스클루젼(edge exclusion)을 양호하게 된다.
이때, 분리된 웨이퍼 표면의 RMS(Root mean square) 표면 미소 거칠기 값은 도 1에 도시된 바와 같은 종래의 2단계 열처리 방법에 의한 경우에는 약 35.54Å이었으나, 본 발명에 따른 열처리 방법에 의한 경우(350℃, 30분)에는 약 31.25Å로서 약 12% 정도 개선된다. 이는 고온 열처리에 비해 저온 열처리를 할 경우 수소 이온의 아웃 디퓨전이 줄어들기 때문이다.
다음으로, 접합 웨이퍼(330)에서 분리되어 형성된 SOI 웨이퍼(340)를 표면 처리 방법을 이용하여 표면 처리를 한다(S270). 표면 처리 방법에는 화학적 기계적 연마와 같은 방법이 사용된다. 이와 같은 표면 처리를 하여 표면 거칠기를 완화하고 원하는 소자 형성부(311a)의 두께를 얻을 수 있다.
이상에서, 핸들 웨이퍼(320)와 디바이스 웨이퍼(310)로서 단결정 실리콘 웨이퍼를 사용하는 것에 대하여 도시하고 설명하였으나, 이에 한정되지 않는다. 예컨대, 디바이스 웨이퍼(310)에 절연막(312)을 형성하기 전에 실리콘저머늄 에피층(SiGe epi-layer)을 형성하고, 수소 이온 주입층(313)이 실리콘저머늄 에피층 아래에 형성토록 하여 소자 형성부(311a)가 단결정 실리콘이 아닌 실리콘 저머늄이 되도록 할 수 있다. 같은 방식으로 GaAs로서 소자 형성부(311a)가 형성되도록 할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
그리고 본 발명은 SOI 웨이퍼 제작을 위한 접합 및 분리 공정 외에도 동종 혹은 이종 물질 간의 저온 열처리를 통한 접합 및 분리 공정에도 적용될 수 있다.
도 1은 종래의 SOI 웨이퍼 제조방법에 따른 열처리 조건을 나타내는 도면,
도 2는 본 발명에 따른 SOI 웨이퍼 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 도면,
도 3a 내지 도 3e는 본 발명에 따른 SOI 웨이퍼 제조방법에 대한 바람직한 일 실시예의 순차 단면도들,
도 4는 본 발명에 이용되는 표면 플라즈마 활성화 챔버에 대한 개략적인 구조를 나타내는 도면,
도 5는 본 발명에 따른 SOI 웨이퍼 제조방법에 있어서, 표면 플라즈마 활성화 처리 유무에 따른 접합 강도를 나타내는 도면, 그리고,
도 6는 본 발명에 따른 SOI 웨이퍼 제조방법에 있어서, 열처리 조건을 나타내는 도면이다.

Claims (5)

  1. 디바이스 웨이퍼와 핸들 웨이퍼를 준비하는 단계;
    상기 디바이스 웨이퍼의 상면에 절연막을 형성하는 단계;
    상기 디바이스 웨이퍼의 절연막이 형성된 표면으로부터 소정 깊이에 수소 이온을 주입하여 수소 이온 주입층을 형성하는 단계;
    상기 디바이스 웨이퍼의 절연막이 형성된 표면 및 상기 핸들 웨이퍼의 상면 중 적어도 하나의 표면에 표면 플라즈마 활성화 처리를 하는 단계;
    상기 디바이스 웨이퍼의 절연막과 상기 핸들 웨이퍼의 상면을 접합하여 접합 웨이퍼를 형성하는 단계; 및
    상기 접합 웨이퍼를 100 내지 400℃ 범위의 온도에서 열처리하여 상기 접합 웨이퍼를 상기 수소 이온 주입층을 따라 분리하는 단계;를 포함하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  2. 제1항에 있어서,
    상기 표면 플라즈마 활성화 처리 단계는 상기 디바이스 웨이퍼의 절연막이 형성된 표면에 표면 플라즈마 활성화 처리를 하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  3. 제1항에 있어서,
    상기 열처리는 10 내지 60분 동안 수행하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  4. 제1항에 있어서,
    상기 열처리는 상기 접합 웨이퍼에 수직한 방향으로 열풍을 공급하여 이루어지는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  5. 제4항에 있어서,
    상기 열풍은 질소 가스를 이용하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
KR1020070086681A 2007-08-28 2007-08-28 Ｓｏｉ 웨이퍼의 제조방법 KR20090021833A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086681A KR20090021833A (ko) 2007-08-28 2007-08-28 Ｓｏｉ 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086681A KR20090021833A (ko) 2007-08-28 2007-08-28 Ｓｏｉ 웨이퍼의 제조방법

Publications (1)

Publication Number Publication Date
KR20090021833A true KR20090021833A (ko) 2009-03-04

Family

ID=40691807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086681A KR20090021833A (ko) 2007-08-28 2007-08-28 Ｓｏｉ 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR20090021833A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397196B2 (en) 2014-09-15 2016-07-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices that include performing hydrogen plasma treatment on insulating layer
KR102586083B1 (ko) * 2022-07-15 2023-10-05 성균관대학교산학협력단 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397196B2 (en) 2014-09-15 2016-07-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices that include performing hydrogen plasma treatment on insulating layer
KR102586083B1 (ko) * 2022-07-15 2023-10-05 성균관대학교산학협력단 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템
WO2024014784A1 (ko) * 2022-07-15 2024-01-18 성균관대학교산학협력단 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템

Similar Documents

Publication Publication Date Title
KR100232886B1 (ko) Soi 웨이퍼 제조방법
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US20070029636A1 (en) Semiconductor Device and Manufacturing Method Thereof
US6384422B2 (en) Method for manufacturing semiconductor device and ultrathin semiconductor device
US7955937B2 (en) Method for manufacturing semiconductor device comprising SOI transistors and bulk transistors
JP2006503442A (ja) 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス
US9824891B1 (en) Method of manufacturing the thin film
JP2001210811A (ja) 半導体基板の製造方法
KR20210055749A (ko) 하이브리드 집적을 위한 진보된 기판 생성 프로세스
CN111276542B (zh) 沟槽型mos器件及其制造方法
KR20090021833A (ko) Ｓｏｉ 웨이퍼의 제조방법
EP3929971A1 (en) A method for inducing stress in semiconductor devices
TW201729339A (zh) 絕緣體上半導體型基板
JPH10242266A (ja) 半導体装置およびその製造に用いられる半導体接合基板
JP5386862B2 (ja) 半導体装置の製造方法
JP2017157814A (ja) Ｓｏｉ基板及びその製造方法
US20140199823A1 (en) Method for manufacturing semiconductor device
JP2839088B2 (ja) 半導体装置
TWI786782B (zh) 製造絕緣體上矽晶片的方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
CN115188704B (zh) 绝缘体上半导体衬底及其制造方法
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
KR100774818B1 (ko) Ｓｏｉ기판
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
JP2017157815A (ja) Ｓｏｉ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070828

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090130

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20090731

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100129

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090731

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20090130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I