JP2009087980A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳＯＩ構造を有する半導体装置において、基板と金属層との間の抵抗差を低減させることができる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、基板（低濃度基板１１）と、基板上に形成された絶縁層（酸化膜１２）と、絶縁層上に形成された活性層１３と、基板の裏面に形成された金属層（金属薄膜１５）と、を有し、基板と金属層はオーミック接触する、ことを特徴とする。基板と金属層をオーミック接触させることで、基板と金属層間の抵抗差を低減させることができる。
【選択図】図１

Description

本発明は、半導体装置に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する基板の裏面に金属薄膜が形成された半導体装置に関する。

従来より、支持基板と活性層との間に絶縁膜が形成されたＳＯＩ構造を有する半導体装置が知られている。ＳＯＩ構造を用いたＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、高耐圧化が容易であり、ラッチアップや外部から発生するサージに起因する誤動作が生じにくい。そのため、ＳＯＩ構造を用いたＩＣは、自動車の電子制御回路などに使用されている。

自動車等に搭載されるＳＯＩ構造のＩＣでは、実装時の熱ストレスや動作時の高熱環境に耐えうるよう、半田によって基板がＩＣパッケージ内のリードフレームにマウントされる。このような半田によるダイマウントは、接合が強固であり、繰り返し負荷される応力に対して耐性が良い。また、半田によるダイマウントは、熱導電性や電気導電性においても優れた特性を有している。これに対し、銀ペーストによるダイマウントでは、接合部に繰り返される温度変化により機械的ストレスが負荷されることで、銀ペーストの剥離やクラックが発生する。

半田によってダイマウントを行う場合には、ＩＣの裏面に、リードフレームとの接合部となる金属薄膜を形成する必要がある。図１１は、従来の半導体装置の構成を示す縦断面図である。低濃度基板１１１の上には、酸化膜１１２を介して活性層１１３が形成されている。低濃度基板１１１の酸化膜１１２が形成された面の対向面には、金属薄膜１１５が形成されている。金属薄膜１１５は、リードフレームと接合される接合面となる。このような半導体基板及びその製造方法については、例えば、特許文献１にも記載されている。

図１２は、他の従来の半導体装置の構成を示す断面図である。低濃度基板１２１の上には、酸化膜１２２を介して活性層１２３が形成されている。活性層１２３の酸化膜１２２に接する面には、高濃度の不純物を含む高濃度層１２４が形成されている。このように、活性層１２３に高濃度層１２４を設けることにより、活性層１２３の低抵抗化を図るよう構成することがある。また、活性層１２３には、表面から酸化膜１２２に達する深いトレンチ１２３ａが形成されている。トレンチ１２３ａの内部には、絶縁材１２６が形成されている。トレンチ１２３ａ及び絶縁材１２６は、両側の活性層１２３を島状に分離するために設けられている。トレンチ１２３ａを設けることで、高周波動作時においても、隣接する他の活性層１２３に流れる電流によって、活性層１２３に形成された半導体素子が誤動作しないよう構成することができる。
特開２００１−２３０３９２号公報

しかしながら、図１１に示す従来のＳＯＩ構造を有するＩＣでは、金属薄膜は、低濃度のＳｉ基板の裏面に形成される。そのため、金属薄膜とＳｉ基板との接触面がショットキー接触となる。図１３は、図１１に示す従来の半導体装置におけるサージ電流の流れを示す図である。また、図１３中には、半導体装置の等価回路についても示されている。等価回路において、活性層１１３と低濃度基板１１１によって挟まれた絶縁膜１１２は、コンデンサＣとして示されている。また、低濃度基板１１１と金属薄膜１１５とはショットキー接触しているため、低濃度基板１１１と金属薄膜１１５との間の回路は、ショットキーバリアダイオードＳＢＤとして示されている。

活性層１１３中には、トランジスタ等の回路素子（図示せず）が形成される。外来ノイズは、この回路素子を通して活性層１１３に流れ込み、サージ電流となる。ここで、半導体装置の外部で発生した外来ノイズ等により、低濃度基板１１１に金属薄膜１１５側から−側のサージ電流が発生すると、−側のサージ電流はショットキーバリアダイオードＳＢＤの順方向に流れ、低濃度基板１１１側に流れ込む。一方、活性層１１３で発生した＋側のサージ電流は、ショットキーバリアダイオードＳＢＤに流れ込むが、ショットキーバリアダイオードＳＢＤの逆耐圧方向となるため低濃度基板１１１から金属薄膜１１５に電流が流れにくい。このようなショットキー接触の整流効果により、低濃度基板１１１に次第に電荷が蓄積され、低濃度基板１１１の電位が上昇する。この結果、低濃度基板１１１の上方に形成された活性層１１３に形成された半導体素子の誤動作を招く、という問題がある。

図１４は、図１３に示す従来の他の半導体装置におけるサージ電流が流れる様子を示す図である。また、図１４中には、従来の他の半導体装置の等価回路についても示されている。図１４に示すように、低濃度基板１２１と金属薄膜１２５はショットキー接触しているため、低濃度基板１２１と金属薄膜１２５の接触抵抗は、ショットキーバリアダイオードＳＢＤに等価することができる。活性層１２３側から発生した＋側のサージ電流は、ショットキーバリアダイオードＳＢＤの整流性により、金属薄膜１２５側に流れにくい状態となっている。ここで、酸化膜１２２の上には高濃度層１２４が形成されているため、＋側で発生したサージ電流は、ショットキーバリアダイオードＳＢＤ側に流れ図に、隣接する活性層１２３側に流入しやすくなる。この結果、トレンチ１２３ａ及び絶縁材１２６によって分離されたはずの活性層１２３が、互いに影響を及ぼしあい、活性層１２３に形成された半導体素子が誤動作するという問題を有する。

本発明に係る半導体装置の一態様は、基板と、前記基板上に形成された絶縁層と、前記絶縁層上に形成された活性層と、前記基板の裏面に形成された金属層と、を有し、前記基板と前記金属層はオーミック接触する、ものである。

このように、基板と金属層をオーミック接触させることで、基板と金属層と間の接触抵抗を低減させ、接触面の整流性を低減させることができる。

また、本発明に係る半導体装置の製造方法の一態様は、基板と、前記基板上に形成された絶縁層と、前記絶縁層上に形成された活性層と、を有する半導体装置の製造方法であって、前記基板の前記絶縁層が形成された面の対向面に、オーミック接触させるように金属層を形成する、ものである。

このように、基板にオーミック接触させるように金属層を形成することで、基板と金属層との間の接触抵抗を低減させ、接触面の整流性を低減させることができる。

本発明に係る半導体装置の一態様によれば、半導体装置の特性を向上させることができる。

以下、添付した図面を参照して本発明の実施の形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置１０の一構成例を示す断面図である。本発明に係る半導体装置１０は、基板（低濃度基板１１）と、基板上に形成された絶縁層（酸化膜１２）と、絶縁層上に形成された活性層１３と、基板の裏面に形成された金属層（金属薄膜１５）と、を有し、基板と金属層はオーミック接触する、ことを特徴とする。

図１に示すように、第１の実施形態に係る半導体装置１０は、低濃度基板１１、酸化膜１２、活性層１３、高濃度層１４、及び金属薄膜１５を有している。低濃度基板１１は、半導体基板であり、リン等の低濃度の不純物が含まれたシリコン基板である。低濃度基板１１は、引き上げ法等によって形成することができる。低濃度基板１１は、一般的に、不純物濃度が１×１０^１５ｃｍ^−３程度であり、条件的には１×１０^１４〜１×１０^１６ｃｍ^−３程度であればよい。低濃度基板１１は、裏面に高濃度層１４が形成されている。高濃度層１４は、低濃度基板１１の他の部分に比べて、不純物濃度が高い。高濃度層１４は、イオン注入によって高濃度のリンをドープすることにより形成することができる。ドーズ量は、１×１０^−１５ｃｍ^−２程度であり、エネルギ量は、数１０ｋｅＶ程度である。

低濃度基板１１の上には、酸化膜１２が形成されている。酸化膜１２は、例えばスチーム酸化法によって形成することができる。酸化膜１２の膜厚は、低濃度基板１１と活性層１３との間の絶縁性を十分確保できる厚さに設定されている。酸化膜１２は、絶縁できる電圧が５〜８ＭＶ／ｃｍ程度となるよう構成されている。酸化膜１２の上には、活性層１３が形成されている。活性層１３には、イオン注入や薄膜形成などによって、半導体素子が形成されている（図示せず）。活性層１３に形成された半導体素子は、例えば、アルミ配線等によって接続される。完成したＩＣが自動車等に搭載される場合には、この活性層１３に形成された半導体素子には、０〜１０Ｖ程度の電圧が印加されることとなる。

低濃度基板１１の高濃度層１４側には、金属薄膜１５が形成されている。ここで、高濃度層１４の不純物濃度が１×１０^１９ｃｍ^−３以上であれば、低濃度基板１１と金属薄膜１５との接触は、オーミック接触となる。高濃度層１４は、低濃度基板１１と金属薄膜１５とがショットキー接続しないよう設けられている。なお、ここでいうオーミック接触とは、必ずしも流れる電流と印加される電圧との関係が厳密な線形性を有していることを必要としない。また、ここで示すオーミック接触とは、低濃度基板１１の電位変動が、活性層１３に形成される半導体素子の誤動作に影響を及ぼさない程度の整流性を許容するものとする。例えば、この半導体装置１０が自動車に搭載される場合にあっては、活性層１３の半導体素子に５Ｖ程度の電圧が負荷される。このような場合には、低濃度基板１１の電位変動を±１０Ｖ程度とすれば、活性層１３の半導体素子には誤動作が発生しないと考えられる。そのため、ここでは、低濃度基板１１の電位変動を±１０Ｖ程度とする低濃度基板１１と金属薄膜１５との接触を、オーミック接触と呼んでいる。

金属薄膜１５は、蒸着又はスパッタによって形成することができる。金属薄膜１５は、金属膜を積層することによって構成することができる。例えば、高濃度層１４側から順に、第１層としてＴｉ及び／又はＣｒ等を堆積し、第２層にＮｉ、第３層にＡｇを堆積させることで、金属薄膜１５を形成することができる。

このように構成された半導体装置１０は、図示しないリードフレームに半田によって接続されている。半導体装置１０は、半田によってリードフレームに接続された状態で、図示しないパッケージによって外周が覆われている。このように構成された半導体装置１０は、例えば自動車等の制御回路に搭載される。

次に、このように構成された半導体装置１０の製造方法について説明する。図２は、第１の実施形態に係る半導体装置１０の製造工程を示す図である。図２は、それぞれの半導体装置１０にチップ化する前のウェハの製造工程を示している。

はじめに（ａ）低濃度不純物を含むシリコン基板を引き上げ法によって形成する。これにより、低濃度基板１１が形成される。（ｂ）低濃度基板１１の第一面にイオン注入を行い、高濃度の不純物（例えば、リン）を注入する。これによって、低濃度基板１１の第一面に所定の深さまで高濃度層１４が形成される。高濃度層１４の不純物濃度は、１×１０^１９ｃｍ^ー３程度である。（ｃ）そして、高濃度層１４が、活性層１３が接続される面と反対側となるよう、低濃度基板１１を載置する。

一方、（ｄ）ボロンを含むシリコン基板を引き上げ法により形成する。これにより、活性層１３が形成される。ボロンの濃度は、１×１０^１５ｃｍ^−３程度である。（ｅ）活性層１３の表面に酸化膜１２を形成する。この酸化膜１２の形成には、例えば、スチーム酸化を用いることができる。酸化膜１２は、低濃度基板１１と活性層１３との間の絶縁性を十分確保できる厚さに形成される。例えば、酸化膜１２は、電気絶縁できる電圧／厚さが５〜８ＭＶ／ｃｍ程度になるよう形成される。

（ｆ）ここで、（ｃ）に示す低濃度基板１１の高濃度層１４とは反対側の面と、（ｅ）に示す酸化膜１２が形成された活性層１３を貼り合わせる。（ｆ）そして、アニールを行う。これにより、低濃度基板１１と活性層１３の接着が強固になる。（ｇ）低濃度基板１１と接する面の対向面から活性層１３の表面の酸化膜１２を研削又は研磨し、活性層１３を露面させる。（ｇ）低濃度基板１１の裏面に、金属薄膜１５を形成する。これにより、低濃度基板１１と金属薄膜１５は、オーミック接触する。

このように構成されたウェハは、ダイシング装置などによって個片化される。個片化されたチップは、リードフレームに半田によってマウントされる。半田によって、リードフレームと低濃度基板１１を強固に接続することができる。なお、（ｇ）に示される半導体装置では、半導体装置の側面にも酸化膜１２が形成されているが、これは１つのウェハの外周に形成される酸化膜１２を示しており、１つずつのチップ化された半導体装置の側面には酸化膜１２は形成されていない。すなわち、（ｇ）に示す外周が酸化膜１２によって覆われた半導体装置を個片化することで、図１に示す半導体装置１０が得られる。

なお、（ｅ）の高濃度層１４を形成する工程は、ウェハ製造の最終工程で行っても良い。この場合、活性層１３と低濃度基板１１が接合されたウェハの裏面を研削した後に、低濃度基板１１の裏面に高濃度の不純物をイオン注入する。その後、金属薄膜１５をスパッタ若しくは蒸着により形成する。このような構成としても、低濃度基板１１と金属薄膜１５はオーミック接触するため、本実施形態の効果を奏することができる。

図３は、第１の実施形態に係る半導体装置１０において、サージ電流が流れる様子を示した図である。また、図３中には、半導体装置１０の等価回路が示されている。活性層１３と低濃度基板１１によって挟まれた酸化膜１２の寄生容量をコンデンサＣとする。また、低濃度基板１１と金属薄膜１５はオーミック接触しているため、低濃度基板１１と金属薄膜１５との接触を抵抗Ｒとして示す。図３（Ａ）に示すように、活性層１３にはトランジスタ等の回路素子が形成される。この回路素子に、外来ノイズ等に起因して、活性層１３から低濃度基板１１に流れる＋側のサージ電流が発生する。この＋側のサージ電流は、抵抗Ｒを介して金属薄膜１５に流れる。

一方、図３（Ｂ）に示すように、外来ノイズなどによって金属薄膜１５に−側のサージ電流が発生する。金属薄膜１５から低濃度基板１１に流入した−側のサージ電流は、抵抗Ｒを介して活性層１３側に流れる。このように、半導体装置１０では、＋側のサージ電流及び−側のサージ電流が抵抗Ｒを通って双方に流れることができる。この結果、低濃度基板１１の蓄積電荷による電位上昇を低減することができる。

このように、本実施形態に係る半導体装置１０は、低濃度基板１１に高濃度層１４を形成することで、低濃度基板１１と金属薄膜１５との間の接触抵抗を低減させることができる。これにより、基板電位の変動（上昇）を防止し、活性層１３に形成された回路素子の誤動作を防止することができる。この結果、半導体装置１０の特性を向上させることができる。

［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体装置２０の一構成例を示す縦断面である。図４に示すように、半導体装置２０は、高濃度基板２１、酸化膜１２、活性層２３、及び金属薄膜１５を備えている。高濃度基板２１は、半導体基板であり、リン等の不純物が含まれたシリコン基板である。高濃度基板２１は、引き上げ法等によって形成することができる。高濃度基板２１の不純物濃度は、１×１０^１８ｃｍ^−３以上とすることが好ましい。不純物濃度が１×１０^１８ｃｍ^−３以上であれば、金属薄膜１５との接触が、４Ｖ以下の低い逆耐圧を有するオーミック接触となる。高濃度基板２１に含まれる不純物は、種々用いることができる。例えば、不純物として、Ｓｂ、Ａｓ、Ｐ及びＢなどを用いることができる。

なお、ここでいうオーミック接触とは、必ずしも流れる電流と印加される電圧との関係が厳密な線形性を有している必要はない。ここで示すオーミック接触とは、低濃度基板１１の電位変動が、活性層１３に形成される半導体素子の誤動作に影響を及ぼさない程度の整流性を許容するものとする。

酸化膜１２は、活性層２３と高濃度基板２１との間の絶縁を確保できる厚さに形成されている。酸化膜１２は、電気絶縁できる電圧／厚さが、５〜８ＭＶ／ｃｍ程度に構成されている。酸化膜１２は、例えば、スチーム酸化によって構成される。通常では、酸化膜１２中の不純物濃度は、高濃度基板２１中の不純物濃度よりも低い。酸化膜１２は、膜厚が１μｍで５００Ｖ程度の電気絶縁となる。

活性層２３は、酸化膜１２側に高濃度層２４を有している。高濃度層２４は、活性層２３を低抵抗化させるために設けられている。活性層２３には、活性層２３の表面から酸化膜１２に達するトレンチ２３ａが形成されている。トレンチ２３ａの内部には、絶縁材２６が形成されている。トレンチ２３ａ及び絶縁材２６は、両側の活性層２３を分割するために設けられている。すなわち、トレンチ２３ａは、活性層２３を島状に分離するために設けられている。トレンチ２３ａを設けることにより、活性層２３の素子を高周波で動作させる際にも、それぞれの活性層２３間の動作を容易に分離させて制御することができる。

金属薄膜１５は、高濃度基板２１の酸化膜１２が形成された面の対向面に形成されている。金属薄膜１５は、金属膜を積層することによって構成することができる。例えば、高濃度層１４側から順に、第１層としてＴｉ及び／又はＣｒ等を堆積し、第２層にＮｉ、第３層にＡｇを堆積させることで、金属薄膜１５を形成することができる。

次に、このように構成された半導体装置２０の製造方法について説明する。図５は、第２の実施形態に係る半導体装置２０の製造方法を示す図である。なお、図５は、チップ化される前のウェハの製造工程を示している。（ａ）はじめに、高濃度不純物を含むシリコン基板を、引き上げ法などによって形成する。これによって高濃度基板２１が形成される。なお、高濃度基板２１の不純物濃度は、１×１０^１８ｃｍ^−３程度である。（ｂ）高濃度基板２１の表面に、スチーム酸化などによって酸化膜１２を形成する。通常、酸化膜１２中の不純物濃度は、高濃度基板２１の不純物濃度よりも低く、この酸化工程では、酸化と同時にシリコン中の高濃度不純物が酸化膜１２中に取り込まれる。一方、（ｃ）シリコン基板を引き上げ法によって生成する。これによって活性層２３が形成される。活性層２３は、不純物濃度が１×１０^１４〜１×１０^１６ｃｍ^−３程度である。例えば、活性層２３に濃度が１×ｅ^１５ｃｍ^ー３のボロンを含むよう形成する。

（ｄ）（ｂ）に示す高濃度基板２１と、（ｃ）に示される表面に酸化膜１２が形成された活性層２３とを貼り合わせる。（ｅ）アニールを行う。これにより、酸化膜１２中の不純物が活性層２３に熱拡散する。この結果、活性層２３の酸化膜１２側に高濃度層２４が形成される。なお、高濃度層２４の不純物濃度のピーク値は、高濃度基板２１の不純物濃度のピーク値よりも低い。（ｇ）そして、活性層２３に、薄膜堆積やエッチングを繰り返し、半導体素子（図示せず）を形成する。半導体素子の形成には、イオン注入や酸化などの熱処理なども行われる。また、半導体素子の形成と同時に、活性層２３に深いトレンチ２３ａを形成し、トレンチ２３ａの内部に絶縁部材を埋め込む。これによって、活性層２３が島状に分離される。半導体素子やトレンチが形成された後に、アルミ配線を半導体素子に接続する。

更に、高濃度基板２１の活性層２３が形成された面の対向面の酸化膜１２を研削する。これにより、活性層２３が露面する。なお、より低接触抵抗を下げるためには、高濃度基板２１の裏面をエッチングして鏡面状に加工してもよい。この面に金属薄膜１５を蒸着若しくはスパッタによって形成する。これにより、金属薄膜１５と高濃度基板２１とがオーミック接触（非ショットキー接触）する。以上の工程により形成されたウェハはダイシング装置によって、個片化する。これによって、図３に示す半導体装置２０が得られる。半導体装置２０は、半田によって図示しないリードフレームにダイマウントされる。

ここで、酸化膜１２中の不純物は、半導体製造工程中の熱処理によっても活性層２３に熱拡散する。そのため、製造工程終了時において所望の不純物の分布を得るためには、高濃度基板２１に含まれる不純物濃度と、それぞれの工程における熱処理の温度や時間を考慮すればよい。

図６〜１１は、異なる不純物の種類や不純物濃度を有する高濃度基板２１を用いた際の、深さ（μｍ）と不純物濃度（ｃｍ^−３）との関係を示すシミュレーション結果である。なお、縦軸の不純物濃度は、対数（ｌｏｇ）目盛りが付されている。図６は、高濃度基板２１として、Ｓｂが３×１０^１８ｃｍ^−３が含まれる基板を用いた際の、深さ（μｍ）と不純物濃度（ｃｍ^−３）との関係を示すシミュレーション結果である。図６において、実線はＳｂの濃度を示し、一点破線はＮ型不純物とＰ型不純物の濃度差（Ｎｅｔ）を示し、点線はＢの濃度を示している。例えば、深さ４．００μｍにおいて一点破線がほぼ０になっている箇所では、Ｎ型不純物とＰ型不純物は同じ濃度ずつ含まれていることとなる。図６に示すように、高濃度気基板２１の有するＳｂが、酸化膜１２を介して活性層２３に熱拡散されたことが分かる。

図７は、高濃度基板２１として、Ｓｂが２×１０^１９ｃｍ^−３が含まれる基板を用いた際の、深さ（μｍ）と不純物濃度（ｃｍ^−３）との関係を示すシミュレーション結果である。図７において、実線はＳｂの濃度を示し、一点破線はＮ型不純物とＰ型不純物の濃度差（Ｎｅｔ）を示し、点線はＢの濃度を示している。このように、図７に示す基板では、図６に示す基板よりも高濃度基板２１に含まれるＳｂの濃度が高いため、高濃度基板２１のＳｂが活性層２３の表面側まで拡散していることが分かる。

図８は、高濃度基板２１として、Ａｓが２×１０^１９ｃｍ^−３が含まれる基板を用いた際の、深さ（μｍ）と不純物濃度（ｃｍ^−３）との関係を示すシミュレーション結果である。図８において、実線はＡｓの濃度を示し、一点破線はＮ型不純物とＰ型不純物の濃度差（Ｎｅｔ）を示し、点線はＢの濃度を示している。このように、図８に示す基板では、図７に示す基板のＳｂの濃度と同じであるが、Ａｓは活性層２３の表面側まで拡散していないことがわかる。

図９は、高濃度基板２１として、Ｂが７×１０^１８ｃｍ^−３が含まれる基板を用いた際の、深さ（μｍ）と不純物濃度（ｃｍ^−３）との関係を示すシミュレーション結果である。図９において、実線はＢの濃度を示し、一点破線はＮ型不純物とＰ型不純物の濃度差（Ｎｅｔ）を示し、点線はＰの濃度を示している。

このように、第２の実施形態に係る半導体装置２０では、高濃度基板２１に含まれる不純物の種類や濃度を選択することで容易に所望の不純物の濃度分布を得ることができる。

図１０は、第２の実施形態に係る半導体装置２０における、サージ電流が流れる様子を示す図である。なお、図１０には、半導体装置２０の等価回路が示されている。活性層２３と高濃度基板２１によって挟まれた酸化膜１２の寄生容量をコンデンサＣとする。また、高濃度基板２１と金属薄膜１５はオーミック接触しているため、低濃度基板１１と金属薄膜１５との接触を抵抗Ｒとして示す。図１０（Ａ）に示すように、回路素子等（図示せず）に負荷される電圧によって活性層１３から高濃度基板２１に＋側のサージ電流が発生する。この＋側のサージ電流は、高濃度基板２１を介して金属薄膜１５側に流れる。

一方、図１０（Ｂ）に示すように、外来ノイズなどによって金属薄膜１５側に−側のサージ電流が発生する。発生した−側のサージ電流は、抵抗Ｒを介して高濃度基板２１側に流れる。このように、半導体装置２０では、発生した＋側のサージ電流及び−側のサージ電流を、抵抗Ｒを介して双方向に流すことができる。この結果、整流効果による高濃度基板２１の電位変動を低減することができ、高濃度基板２１の上に形成された半導体素子の誤動作を防止することができる。

このように、第２の実施形態に係る半導体装置では、第１の実施形態と同様に、活性層２３に生じたサージ電流は高濃度基板２１側に流すことができる。これにより、繰り返し発生するサージ電流による整流効果を低減させることができる。これによって、＋側のサージ電流による回路素子の誤動作を防止することができ、半導体装置１０の性能を向上させることができる。

従来の半導体装置では、低濃度基板の上に酸化膜が形成され、その上に高濃度層が形成されていた。このような従来の半導体装置では、高濃度層から低濃度層側に電流が流れにくく、高濃度層側に発生したサージ電流は、隣接する活性層２３に流出してしまっていた。これに対し、本実施形態は、基板全体が高濃度になっているので、基板電位が変動しにくい。そのため、高濃度層２４側に発生した＋側のサージ電流は、隣接する活性層２３に流出せず、高濃度基板２１側に流れることとなる。これにより、ＳＯＩ絶縁膜の容量Ｃを介した活性層２３間の結合が低減されるので、高周波動作時でも活性層２３間の分離が完全にできる。

ここで、比較例として、一般的な１３Ωｃｍの基板を用い、本実施形態の効果について具体的に検証する。一般的な１３Ωｃｍの基板では、基板の厚さを０.３ｍｍ、面積を３ｍｍ^２とすると、１.３Ωの抵抗が寄生する。これに対し、本実施形態に係る半導体装置２０では、０．１Ωの高濃度基板２１を用いれば、寄生抵抗が１０ｍΩとなり、一般的な基板に比べて十分寄生抵抗が低くなる。裏面側にコレクタやドレインをもつ、大面積の出力トランジスタでは、２ｍｍ^２の面積があれば絶縁膜は7０ｐＦの寄生容量となる。半導体装置のテスト方法として用いられるＥＩＡＪ（Electronic Industries Association of Japan）による規格や、ＥＯＳ（Electro-Optical Sampling）法といったＥＳＤ耐量試験では、半導体装置に数百Ｖでピーク電流１０数Ａのサージが加えられる。

一般的な１３Ωｃｍの基板の場合では、ピーク電流が１０数Ａ程度になり、１.３Ω×１０Ａ＝１０Ｖ程度の基板電位上昇が考えられる。この基板電位の上昇は、絶縁層によって分離されている隣接した活性層へ電気的な影響を与える。これに対し、本実施形態に係る０．１Ωの高濃度基板２１を用いれば、半導体装置２０に数百Ｖでピーク電流１０数Ａのサージが加えられ際の基板の電位変動を１Ｖ程度に抑えることができる。これにより、隣接する活性層２３への電気的な影響を低減し、高周波動作においても隣接する活性層２３を絶縁層２６、酸化膜１２によって電気的に分離することができる。

このように、第２の実施形態に係る半導体装置２は、高濃度基板２１を用い、高濃度基板２１の活性層２３が形成されていない裏面に金属薄膜１５を形成することにより、高濃度基板２１の電位変動を防止することができる。これにより、基板の電位変動によって生じていた活性層２３の素子の誤動作を防止することができる。

また、第２の実施形態に係る半導体装置２０は、酸化膜１２を介して高濃度基板２１と活性層２３を貼りあわせ、熱処理を行うことで、容易に活性層２３に高濃度層２４を形成することができる。従来の半導体装置においては、活性層２３に高濃度層２４を形成するためには、別工程でイオン注入を行っていた。これに対し、本実施形態は、熱処理を行うことにより、活性層２３に高濃度層２４を形成することができるため、従来の製造工程数を削減することができる。

尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

本発明の第１の実施形態に係る半導体装置の一構成例を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す図である。 第１の実施形態に係る半導体装置においてサージ電流に流れる様子を示す図である。 本発明の第２の実施形態に係る半導体装置の一構成例を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す図である。 高濃度基板が濃度３×１０^１８ｃｍ^−３のＳｂを含む場合の、深さ（μｍ）と濃度（ｃｍ^-3）との関係を示す図である。 高濃度基板が濃度２×１０^１９ｃｍ^−３のＡｓを含む場合の、深さ（μｍ）と濃度（ｃｍ^-3）との関係を示す図である。 高濃度基板が濃度２×１０^１９ｃｍ^−３のＢを含む場合の、深さ（μｍ）と濃度（ｃｍ^-3）との関係を示す図である。 高濃度基板が濃度７×１０^１８ｃｍ^−３のＳｂを含む場合の、深さ（μｍ）と濃度（ｃｍ^-3）との関係を示す図である。 第２の実施形態に係る半導体装置２０においてサージ電流の流れる様子を示す図である。 従来の半導体装置の構成を示す図である。 従来の他の半導体装置の構成を示す図である。 従来の半導体装置におけるサージ電流の流れを示す図である。 従来の他の半導体装置におけるサージ電流の流れを示す図である。

符号の説明

１０ 半導体装置
１１ 低濃度基板
１２ 酸化膜
１３ 活性層
１４ 高濃度層
１５ 金属薄膜
２０ 半導体装置
２１ 高濃度基板
２３ 活性層
２３ａ トレンチ
２４ 高濃度層
２６ 絶縁材
Ｒ 抵抗
Ｃ コンデンサ

Claims (19)

1. 基板と、
   前記基板上に形成された絶縁層と、
   前記絶縁層上に形成された活性層と、
   前記基板の裏面に形成された金属層と、
   を有し、
   前記基板と前記金属層はオーミック接触する
   半導体装置。
2. 前記基板は、高濃度基板によって構成される
   請求項１記載の半導体装置。
3. 前記活性層は、活性領域及び前記活性領域よりも不純物濃度が高い高濃度領域を有し、
   前記高濃度領域は、前記活性層の前記絶縁層に接する面に形成されている
   請求項２記載の半導体装置。
4. 前記高濃度基板は、不純物濃度が１×１０^１８ｃｍ^−３以上である
   請求項２又は３記載の半導体基板。
5. 前記活性層は、前記絶縁膜まで達するトレンチを有し、
   前記トレンチ内は絶縁層が形成されている
   請求項２乃至４のうちいずれか１項に記載の半導体装置。
6. 前記基板は、低濃度基板によって形成され、
   前記低濃度基板は、前記金属層側に高濃度層が形成されている
   請求項１記載の半導体装置。
7. 前記低濃度基板は、不純物濃度が１×１０^１４乃至１×１０^１６ｃｍ^−３であり、
   前記高濃度層の不純物濃度は、当該不純物濃度より高い
   請求項６記載の半導体装置。
8. 前記高濃度層は、不純物濃度が１×１０^１９ｃｍ^−３以上である
   請求項６又は７記載の半導体装置。
9. 基板と、前記基板上に形成された絶縁層と、前記絶縁層上に形成された活性層と、を有する半導体装置の製造方法であって、
   前記基板の前記絶縁層が形成された面の対向面に、オーミック接触させるように金属層を形成する
   半導体装置の製造方法。
10. 前記基板は、高濃度基板である
    請求項９記載の半導体装置の製造方法。
11. 前記高濃度基板は、不純物濃度が１×１０^１８ｃｍ^−３以上である
    請求項１０記載の半導体装置の製造方法。
12. 前記絶縁層を介して前記高濃度基板と前記活性層を貼り合わせ、
    熱処理によって前記活性層に不純物を拡散させる
    請求項９乃至１１のうちいずれか１項に記載の半導体装置の製造方法。
13. 前記絶縁層及び前記活性層は、
    前記活性層を酸化して前記活性層の表面に前記絶縁層を形成し、
    前記絶縁層が形成された前記活性層と前記高濃度基板とを貼り合わせ、
    前記活性層が貼り合わされた面の対向面から前記活性層が露面するまで前記絶縁層を研磨することにより形成される
    請求項９乃至１２のうちいずれか１項に記載の半導体装置の製造方法。
14. 前記絶縁層及び前記基板は、
    前記基板を酸化して前記基板の表面に前記絶縁層を形成し、
    前記絶縁層が形成された前記基板と前記活性層とを貼り合わせ、前期基板の絶縁膜を除去し、
    前記活性層が貼り合わされた面の対向面から前記活性層を研磨することにより形成される
    請求項９乃至１２のうちいずれか１項に記載の半導体装置の製造方法。
15. 低濃度基板の第１面に不純物を注入して高濃度層を形成し、
    前記高濃度層の上に前記金属層を形成する
    請求項９記載の半導体装置の製造方法。
16. 前記絶縁層及び前記活性層は、
    前記活性層を酸化して前記活性層の表面に前記絶縁層を形成し、
    前記絶縁層が形成された前記活性層と前記低濃度基板とを貼り合わせ、
    前記活性層が貼り合わされた面の対向面から前記活性層が露面するまで前記絶縁層を研磨することにより形成される
    請求項１５記載の半導体装置の製造方法。
17. 前記絶縁層及び前記基板は、
    前記基板を酸化して前記基板の表面に前記絶縁層を形成し、
    前記絶縁層が形成された前記基板と前記活性層とを貼り合わせ、
    前記活性層が貼り合わされた面の対向面から前記活性層を研磨することにより形成される
    請求項１５記載の半導体装置の製造方法。
18. 前記低濃度基板は、不純物濃度が１×１０^１４乃至１×１０^１６ｃｍ^−３であり、
    前記高濃度層の不純物濃度は、当該不純物濃度より高い
    請求項１５記載の半導体装置の製造方法。
19. 前記高濃度層は、不純物濃度が１×１０^１９ｃｍ^−３以上である
    請求項１５乃至１８のうちいずれか１項に記載の半導体装置の製造方法。

Images