CN110301033A - 化合物半导体层叠基板及其制造方法以及半导体元件 - Google Patents

化合物半导体层叠基板及其制造方法以及半导体元件 Download PDF

Info

Publication number
CN110301033A
CN110301033A CN201880012091.7A CN201880012091A CN110301033A CN 110301033 A CN110301033 A CN 110301033A CN 201880012091 A CN201880012091 A CN 201880012091A CN 110301033 A CN110301033 A CN 110301033A
Authority
CN
China
Prior art keywords
compound semiconductor
face
wafer
substrate
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880012091.7A
Other languages
English (en)
Other versions
CN110301033B (zh
Inventor
长泽弘幸
久保田芳宏
秋山昌次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cusic Ltd By Share Ltd, Shin Etsu Chemical Co Ltd filed Critical Cusic Ltd By Share Ltd
Publication of CN110301033A publication Critical patent/CN110301033A/zh
Application granted granted Critical
Publication of CN110301033B publication Critical patent/CN110301033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明为化合物半导体层叠基板，是将为包含A和B作为构成元素的相同组成、具有相同的原子排列的2张单晶的化合物半导体基板直接贴合层叠而成的基板，其特征在于，该层叠基板的表面背面为包含A或B的同种的原子的极性面，层叠界面为包含B或A中的任一者的原子之间的键合、并且它们的晶格匹配的单极性的反相位区域边界面。由此，使化合物半导体层叠基板的表面背面的极性面成为单一极性，使半导体元件的工序设计变得容易，同时无需施加复杂的基板加工，可制造低成本、高性能、稳定的半导体元件。

Description

化合物半导体层叠基板及其制造方法以及半导体元件
技术领域
涉及功率半导体元件的制造中能够优选使用的化合物半导体层叠基板，特别地，涉及使半导体元件制造工序中的表面处理特性的最优化、工序设计容易的化合物半导体层叠基板及其制造方法以及半导体元件。
背景技术
以碳化硅、氮化镓等为首的化合物半导体由于其物理特性·化学特性·电特性，作为高温·高耐压·低损耗的功率半导体元件、超高速开关元件等凭借一般使用的硅不能实现的高性能半导体元件的材料，受到关注。实际上，通过使用化合物半导体作为开关电源、电车、汽车等的马达驱动用的开关元件的基板材料，从而开始实现显著的节能特性、小型·轻质化。
如上所述，化合物半导体具有优异的特长，但与硅这样的单质的半导体相比，存在几个使用上的限制。该限制之一是化合物半导体结晶表面具有极性。即，由构成元素A和B构成的单晶的化合物半导体基板必然具有：由A原子构成(封端)、该A原子的未键合端露出的极性面(A极性面，以下也称为A面)和由B原子构成(封端)、该B原子的未键合端露出的极性面(B极性面，以下也称为B面)。
此时，在化合物半导体结晶为立方晶、六方晶以及菱面体的情况下，极性面出现在晶格的最密面。即，立方晶的最密面为{111}面，但对于硅而言，所有的{111}面都为Si极性面，是等价的，对于立方晶的化合物半导体结晶而言，(111)面成为阳离子原子露出的面，其相反侧的(-1-1-1)面成为阴离子原子露出的面。具体地，在立方晶碳化硅(SiC)中(111)面成为Si面，而且其相反侧的面即(-1-1-1)面成为C面。另一方面，六方晶、菱面体的化合物半导体结晶的最密面为{0001}面，(0001)面与(000-1)面不等价，前者是阳离子原子露出的面，后者是阴离子原子露出的面。在六方晶碳化硅中(0001)面成为Si面，(000-1)面成为C面。同样地，在镓砷(GaAs)中(111)面成为Ga面，(-1-1-1)面成为As面，在镓磷(GaP)中(111)面成为Ga面，(-1-1-1)面成为P面，在氮化镓(GaN)中(0001)面成为Ga面，(000-1)面成为N面。
使制造使用了化合物单晶基板的半导体元件困难的主要因素在于物理特性·化学特性·电特性根据极性面而不同的这点，如果对于特定的极性面谋求元件的最优化，常常发生损害另一极性面上的特性的事态。这样的极性面的特性的不同起因于以下这两点：(1)最表面的原子与其一层下的原子的键能因极性而变化，(2)反映每个原子的离子化倾向的不同，表面电位也不同。
由于以上这样的极性面的不同，例如半导体与金属的接合特性不同，虽然一个面显示整流性，但另一个面显示欧姆特性，产生显示不同的接触电阻等问题。
另外，氧化速度也根据极性面而不同，如果实施热氧化处理，在基板的表面和背面在氧化膜的膜厚上也有时产生大的差异。例如，在碳化硅中，C面的热氧化速度为Si面的热氧化速度的3倍，因此要在Si面上得到所期望的膜厚的热氧化膜，则在C面上形成其3倍的厚度的热氧化膜。因此，对于每个极性面进行各自的氧化处理、将一个氧化膜蚀刻到所期望的膜厚等多余的工序变得必要。
另外，用于使表面平滑化的研磨条件也是极性面各不相同。例如，在碳化硅基板中得到平滑的表面时有时实施化学机械研磨(CMP)，根据用于CMP处理的浆料的pH，C面和Si面的研磨速度变化。例如，对于Si面得到平滑的表面的碱条件下的CMP中，由于将C面比Si面快地蚀刻，因此不再能够在C面上得到平滑的面。因此，就Si面和C面而言，不得不应用不同的CMP条件，不能将两面同时研磨。
更深刻的问题是化合物半导体基板上的同质外延生长条件也受到极性面的影响。在使化合物半导体结晶外延生长时，无论固相、液相、气相的区别，必须将其多个构成元素向基板表面供给。这种情况下，元素的收进效率对每个极性面都不同。例如，在以供给速度控制下的由元素A和元素B构成的化合物半导体结晶的外延生长为前提的情况下，对A极性面上的外延生长速度进行速度控制的是B原子的供给量，对另一B极性面上的外延生长速度进行速度控制的是A原子的供给量。必然地，如果增加A原子的供给量，则B极性面的外延生长速度增加，A极性面的外延生长速度降低。此外，各极性面中的杂质的收进效率也变化。即，将A原子的晶格位置置换的杂质的浓度随着B极性面的生长速度的增加而降低，将B原子的晶格位置置换的杂质的浓度随着A极性面的生长速度的增加而降低。如上所述，在化合物半导体结晶中在全部的极性面上同时得到所期望的膜厚和杂质浓度的外延生长膜困难，必须采用各个极性面固有的条件实施外延生长，产生工序的复杂化和成本增加等问题。
特别地，在碳化硅的外延生长中，必须正确地搬运最密面的层叠顺序。因此，如专利文献1(美国专利第5011549号说明书)中所提示那样，使用将结晶生长的表面从最密面向特定方向微倾斜而将层叠顺序在横向上搬运的台阶流动外延生长。不过，最佳的微倾斜角对每个极性面都不相同，因此如图7所示的截面图那样，在Si面(A面)和C面(B面)中不同的微倾斜角变得必要，基板截面形状成为楔状，损害平行度，因此产生半导体元件制造时光刻工序变得困难等问题。
为了解决上述问题，在专利文献2(日本特开2012-151177号公报)中公开了通过准备2张六方晶碳化硅基板、将它们的(0001)Si面之间贴合从而两面成为(000-1)C面的碳化硅基板的结构和制造方法。由此，基板的表面背面都成为相同的C面，能够制成适于半导体元件的面，但使用其实际形成半导体元件时，有时发生动作不良。
现有技术文献
专利文献
专利文献1：美国专利第5011549号说明书
专利文献2：日本特开2012-151177号公报
专利文献3：日本专利第3576432号公报
专利文献4：国际公开第2012/067105号
专利文献5：日本特开2011-84435号公报
专利文献6：日本特开2003-119097号公报
非专利文献1：H.Nagasawa,R.Gurunathan,M.Suemitsu,Materials ScienceForum第821-823卷(2015)108-114
非专利文献2：Naoki Hatta,Takamitsu Kawahara,Kuniaki Yagi,HiroyukiNagasawa,Sergey Reshanov,Adolf Schoner；Materials Science Forum第717-720卷(2012),第173-176页
非专利文献3：T.Kawahara,N.Natta,K.Yagi,H.Uchida,M.Kobayashi,M.Abe,H.Nagasawa,B.Zippelius,G.Pensl,Materials Science Forum第645-648卷(2010)第339-342页
发明内容
发明要解决的课题
本发明鉴于上述实际情况而完成，目的在于提供化合物半导体层叠基板及其制造方法、以及半导体元件，该化合物半导体层叠基板使化合物半导体层叠基板的表面背面的极性面成为单一极性(彼此相同的极性)，使半导体元件的工序设计变得容易，并且不需实施复杂的基板加工，可制造低成本、高性能、稳定的半导体元件。
用于解决课题的手段
本发明人首先对上述专利文献2的发明中确认的半导体元件的动作不良进行了调查，结果获知：在专利文献2的发明中，在将层叠基板的基板之间贴合的界面处形成不匹配界面(晶格变得不连续的面)、晶界(二个晶格倾斜地部分地连接的面)，由此产生位错等结晶缺陷，有时其使半导体元件的动作劣化。
即，在专利文献2中，作为SiC半导体基板的制造方法，记载了可使用贴合用的基板(n+型SiC基板11、12)的表面背面的面方位相对于(0001)Si面、(000-1)C面的正(just)面具有偏向角(オフ角)的偏向基板(オフ基板)，在此时的基板11、12间偏向方向、偏向角度可不同(段落[0042])。这意味着在专利文献2中没有限定贴合的面之间的结晶方位，而且也没有考虑晶轴的旋转，成为上述的缺陷产生的主要因素。例如，如果没有特别限定贴合面的方位而将具有不同倾斜角的晶面贴合，则如图8中所示那样在接合界面(用一点划线表示的边界)产生倾角晶界，如果不消除晶轴的旋转(如果将以晶轴为中心具有旋转关系的晶面贴合)，则在接合界面(图中用虚线包围的区域)产生图9中所示的扭曲晶界。
进而，在专利文献2中叙述了通过使导电膜介于贴合界面之间，也获得效果，但由于导电膜与碳化硅的功函数不同，因此判明在导电膜附近的碳化硅产生空间电荷区域，其使电阻成分增加，得不到所期望的低损耗性能。
此外，在贴合界面(也称为接合界面)的晶格匹配，形成了反相位区域边界面(也称为反相位边界面、Anti-phase boudary(APB)面。后面将详述。)的情况下，其界面处的晶格的截面结构成为图10、图11、图12中的任一个。
其中，在图10中，在晶格的拖动型面(shuffle-set)存在APB面，用与在表面背面露出的元素不同的元素构成APB面。另一方面，在图11中，在晶格的滑动型面(glide-set)存在APB面，用与在表面背面露出的元素相同的元素构成APB面。由于所有的结构都是用单一的元素构成APB面，因此规定称为单极性APB面。
但是，专利文献2中所贴合的两者的面方位没有严格地一致，并且容许面的表面粗度Ra(算术平均粗糙度)直至5nm，因此即使在贴合的界面偶然地产生了APB面，其结构也成为图10中所示的类型的APB与图11中所示的类型的APB混在一起的接合界面(即，反相位区域边界面分离为滑动型面和拖动型面)。其结果，形成图12中所示的两极性APB面。这种情况下，由于后述的原因，两极性APB面具有半金属的电行为，在功率半导体元件中漏电流增大，损害低损耗性能。
即，为了使基板表面背面的极性面等同并且作为功率半导体元件的材料使用，其接合面的晶格连续(匹配界面)并且所形成的APB面为单极性(即，只采用特定的一个元素之间的键合形成：图10或图11的任一个的类型)是必要的。
其中，在制造高性能的半导体元件上，化合物半导体结晶中的结晶缺陷成为大的阻碍要因。与硅不同，在化合物半导体结晶中含有大量的缺陷，其对半导体元件的动作产生影响。例如，作为线缺陷的位错沿着结晶中的特定的结晶方位搬运，损害半导体元件的阻断特性。另外，位错的轨迹作为层叠缺陷残留，其阻碍结晶中的载流子的移动，或者作为泄漏通道起作用。进而，位错也因外部应力、电场、载流子消灭时的能量而移动，使半导体元件的长期的动作特性不稳定。
目前为止，关于位错、层叠缺陷的对策，形成了大量的发明。例如，在专利文献3(日本专利第3576432号公报)中，提供了通过设置与使碳化硅外延生长时的硅基板表面的特定方向大致平行的起伏，使特定的极性面在特定方向上取向从而消除反相位区域边界面、层叠缺陷等的手段。但是，留有在碳化硅的外延生长之前必须对硅基板实施加工、不能抑制外部应力引起的位错的运动、而且由于可动位错的运动而产生的层叠缺陷不能完全消除等课题。
另外，为了完全抑制位错的运动，同时使层叠缺陷的密度显著地减少，在专利文献4(国际公开第2012/067105号)中公开了在结晶的内部设置内包区域、用该内包区域阻碍位错的搬运的手段。在该发明中，位错、层叠缺陷密度能够大幅地减少，但在结晶内部形成内包区域的工序复杂，同时内包区域提高电阻，用低成本制造高效率的半导体元件变得困难。
另外，在非专利文献1(H.Nagasawa,R.Gurunathan,M.Suemitsu,MaterialsScience Forum第821-823卷(2015)108-114)中发现无需使用内包区域，反相位区域边界面将位错的运动完全地阻止。因此，只要有意地在结晶内部产生反相位区域边界面，就实现位错和层叠缺陷的消除。因此，在专利文献5(日本特开2011-84435号公报)中公开了如下手段：使专利文献3公开的手段发展，在使碳化硅生长的基板表面设置离散的起伏而产生反相位区域边界面，由此阻止层叠缺陷的扩大。
但是，采用专利文献5的方法不能控制反相位区域边界面的极性。反相位区域边界面为化合物结晶特有的面缺陷，其为应由异种原子之间的键合形成的晶格由同种的元素的原子之间的键合构成的面。如果用阴离子之间的键合形成反相位区域边界面，则传导带的下端的能量降低。相反地，如果用阳离子之间的键合形成反相位区域边界面，则价电子带的上端的能量升高。因此，如果在反相位区域边界面含有阴离子-阴离子的键合和阳离子-阳离子的键合这两者(形成两极性APB面)，则本来应为半导体的电子物性变化为半金属的电子物性，半导体元件的阻断特性大幅地劣化。因此，专利文献5公开的结构中，尽管能够减少层叠缺陷，但残留的反相位区域边界面成为半金属，得到实用的半导体元件变得困难。另外，与专利文献3同样地，在基板表面设置起伏等附加的工序增加，减少成本变得困难。
本发明人为了实现上述目的，对用于将单晶的化合物半导体基板的表面背面的极性统一、同时抑制位错的运动的手段进行了深入研究。
首先，关注化合物半导体的单晶(也称为化合物半导体结晶)的极性面出现在最密面；而且该结晶中的特定的极性面的相反侧的面也是极性面，其极性不同。即，如果将化合物半导体结晶加工成平板状以使最密面在表面和背面露出，则该平板的表面侧和背面侧成为不同的极性面。可认为其与如果磁铁的一方为N极、则其相反侧必定成为S极相同。
在此，如图1(a)那样，设想化合物半导体单晶的板(原板1)，其为包含A和B作为构成元素的化合物半导体的单晶基板，使其一个主面为由A原子(元素A的原子)构成、该A原子的未键合端露出的极性面1cp1即A面，使另一主面为由B原子构成、该B原子的未键合端露出的极性面1cp2即B面，且厚度一定。将该原板1相对于表面水平地切断的情况下，原板1分离为基板1a和基板1b这2张化合物半导体基板(图1(b))。由于基板1a的表面为A面，因此其背面侧(切断面)成为B面。另一方面，由于基板1b的背面为B面，因此在表面侧(切断面)出现A面。其结果，如果使基板1a上下反转而与基板1b接合，则两者的基板完成具有将A面之间接合的界面1ab的新的基板(化合物半导体层叠基板10)(图1(c))。其中，层叠基板10的表面和背面都成为B面，虽然为单晶的化合物半导体的基板，但在该层叠基板10的表面背面露出的极性面被统一成单一极性(彼此相同的极性)。
此外在以基板1a与基板1b的晶格没有倾斜、旋转的情况下正确地一致的方式(即，匹配(整合))接合的情况下，新形成的层叠基板10中所含的界面1ab为由同种的元素的原子之间的键合(A原子-A原子、或B原子-B原子)构成的匹配界面(晶格之间连续地连接的界面)，因此与专利文献2的层叠基板的层叠界面不同，可视为是单极性的反相位区域边界面(反位相領域境界面，单极性APB面)。这种情况下，如非专利文献1中记载那样，由于界面1ab阻碍位错的运动，因此层叠基板10中所含的位错密度、层叠缺陷密度与专利文献5中所公开的发明同样地可减少，并且使用了其的半导体元件的工作特性的长期稳定性提高。另外，与专利文献5不同，反相位区域边界面为阴离子-阴离子键合、阳离子-阳离子键合中的任一者，因此没有成为半金属的行为，消除大幅损害半导体元件的阻断特性的弊害。进而，界面1ab没有在表面露出，因此制造在表面附近形成活性区域这样的MOSFET(金属氧化物半导体场效应晶体管，metal-oxide-semiconductor field-effect transistor)、SBD(肖特基势垒二极管，Schottky Barrier Diode)时，作为界面1ab的反相位区域边界面完全没有产生影响。
本发明人基于如上所述得到的认识进一步进行研究，完成了本发明。
即，本发明提供下述的化合物半导体层叠基板及其制造方法以及半导体元件。
[1]化合物半导体层叠基板，是将为包含A和B作为构成元素的相同组成、具有相同的原子排列的2张单晶的化合物半导体基板直接贴合层叠而成的基板，其特征在于，该层叠基板的表面背面为由A或B的同种的原子构成的极性面，层叠界面为由B或A中的任一者的原子之间的键合构成、并且它们的晶格匹配的单极性的反相位区域边界面。
[2][1]所述的化合物半导体层叠基板，其特征在于，由碳化硅、氮化镓、镓砷、镓磷、铟磷、氮化铝或铟锑构成。
[3][1]或[2]所述的化合物半导体层叠基板，其中，层叠的化合物半导体基板各自具有均匀的厚度。
[4][1]～[3]中任一项所述的化合物半导体层叠基板，其中，所述2张化合物半导体基板中的一者为化合物半导体的薄膜。
[5][4]所述的化合物半导体层叠基板，其中，所述2张化合物半导体基板中的一者为外延生长膜。
[6]化合物半导体层叠基板的制造方法，其特征在于，准备2张使一个主面为由A原子构成的极性面即A面、使另一主面为由B原子构成的极性面即B面的单晶的化合物半导体基板，所述单晶的化合物半导体基板为包含A和B作为构成元素的相同组成、具有相同的原子排列，将这2张化合物半导体基板的B面之间或A面之间在使两基板的各自特定的晶面一致的状态下直接贴合，将所述2张化合物半导体基板层叠，得到该层叠基板的表面背面为由A或B的同种的原子构成的极性面、层叠界面成为了由B或A中的任一者的原子之间的键合构成、并且它们的晶格匹配的单极性的反相位区域边界面的化合物半导体层叠基板。
[7][6]所述的化合物半导体层叠基板的制造方法，其中，通过使可识别所述化合物半导体基板的特定的晶面而赋予的定向平面或缺口在两基板间成为规定的位置关系，从而使所述各自特定的晶面一致。
[8][6]或[7]所述的化合物半导体层叠基板的制造方法，其中，对于所述2张化合物半导体基板中的一个化合物半导体基板，对与另一化合物半导体基板接合的面预先进行离子注入，在所述接合后在该离子注入区域使其剥离，进行化合物半导体基板的薄层化。
[9][6]或[7]所述的化合物半导体层叠基板的制造方法，其中，所述2张化合物半导体基板中的一个化合物半导体基板在与另一化合物半导体基板接合的面预先形成了与该一个化合物半导体基板相同的化合物的同质外延生长层。
[10][9]所述的化合物半导体层叠基板的制造方法，其中，在所述一个化合物半导体基板与同质外延生长层之间设置了在相同化合物中掺杂杂质而成的缓冲层。
[11][9]或[10]所述的化合物半导体层叠基板的制造方法，其中，对所述同质外延生长层预先进行离子注入，在所述接合后，作为化合物半导体基板的薄层化，进行在该离子注入区域使其剥离、使该同质外延生长层的一部分转印。
[12][6]～[11]中任一项所述的化合物半导体层叠基板的制造方法，其中，所述2张化合物半导体基板从相同的单晶的化合物半导体基板取得。
[13][6]～[12]中任一项所述的化合物半导体层叠基板的制造方法，其中，对于所述2张化合物半导体基板，采用相同的处理条件同时实施表面处理，使两基板的接合面的表面状态成为等价的表面状态。
[14][6]～[13]中任一项所述的化合物半导体层叠基板的制造方法，其中，在所述接合前，对所述2张化合物半导体基板的两者的接合面采用相同的处理条件实施表面活化处理。
[15]半导体元件，其使用了[1]～[5]中任一项所述的化合物半导体层叠基板。
发明的效果
根据本发明的化合物半导体层叠基板，虽然是化合物半导体结晶的基板，但由于其表面和背面为相同的极性，因此表面背面的各种物理性质和化学性质(氧化速度、蚀刻速度、研磨速度等)严格地一致，对于基板的表面背面的晶片加工条件(倾斜角、清洗、磨削、研磨等)一致，因此表面背面的同时处理成为可能。特别地，在对晶片表面背面实施加工处理这样的离散半导体用的晶片制造时，表面背面都通过相同的处理而得到相同的性状的面，因此是有益的。
进而，本发明的化合物半导体层叠基板在其内部含有单一极性的反相位区域边界面作为必要构成。由于反相位区域边界面为单一极性，因此没有成为半金属的性质而保持半导体元件的阻断特性。另外，由于反相位区域边界面阻碍结晶中的位错的运动(搬运)，因此位错密度、层叠缺陷密度的降低以及半导体元件的长期的稳定性变得可靠。
附图说明
图1为表示本发明涉及的化合物半导体层叠基板的构成和制造步骤的概念图。
图2为表示本发明涉及的化合物半导体层叠基板的截面构成的概略图。
图3为表示本发明涉及的化合物半导体层叠基板的制造方法的实施方式1中的制造工序的图。
图4为表示本发明中使用的化合物半导体基板的外观的图。
图5为表示本发明涉及的化合物半导体层叠基板的制造方法的实施方式2中的制造工序的图。
图6为表示本发明涉及的化合物半导体层叠基板的制造方法的实施方式3中的制造工序的图。
图7为表示对于极性面施以最适合外延生长的微倾斜加工的现有的化合物半导体基板的构成的截面图。
图8为表示将具有不同的倾斜角的结晶贴合的界面的晶格配置(倾角晶界)的截面示意图。
图9为表示将以晶轴为中心处于旋转关系的结晶贴合的界面(扭曲晶界)的晶格配置的截面示意图。
图10为表示晶格匹配、用与表面背面不同的元素构成的单一极性的反相位区域边界面的结构的截面示意图。
图11为表示晶格匹配、用与表面背面相同的元素构成的单一极性的反相位区域边界面的结构的截面示意图。
图12为表示晶格匹配的两极性的反相位区域边界面的结构的截面示意图。
具体实施方式
以下对本发明的实施方式进行说明。
[化合物半导体层叠基板]
在图2中示出本发明涉及的化合物半导体层叠基板的截面构成。如图2中所示那样，化合物半导体层叠基板20是将相同组成、具有相同的原子排列的2张单晶的化合物半导体基板2a、2b直接贴合而层叠的基板，其特征在于，该层叠基板20的表面背面为由构成化合物半导体基板2a、2b的多个元素中的同种(任一个)的元素的原子构成、并且该原子的未键合端露出的极性面，其层叠界面为与层叠基板20的表面(表面20f和背面20r)平行、由构成化合物半导体基板2a、2b的多个元素中的任一个同种的元素的原子之间的键合构成、并且它们的晶格匹配的单极性的反相位区域边界面2ab。或者，化合物半导体层叠基板20是将为含有A和B作为构成元素的相同组成、具有相同的原子排列的2张单晶的化合物半导体基板2a、2b直接贴合并层叠的基板，其特征在于，该层叠基板20的表面背面为由A或B的同种(任一者)的原子构成、并且该原子的未键合端露出的极性面，其层叠界面为与层叠基板20的表面(表面20f和背面20r)平行、由B或A中的任一者的原子之间的键合构成、并且它们的晶格匹配的单极性的反相位区域边界面2ab。
应予说明，层叠基板20的表面背面为由A或B的同种(任一者)的原子构成、并且该原子的未键合端露出的极性面，是指层叠基板20的表面背面都成为了化合物半导体结晶的晶格中的A原子的最密面(A面)或者都成为了B原子的最密面(B面)。
换言之，这是指层叠基板20的表面背面都成为了面指数(密勒指数)相同的晶面。例如，在层叠基板20由结晶多型4H-SiC的碳化硅(SiC)构成的情况下，表面背面都为(0001)Si面，或者都为(000-1)C面。
其中，化合物半导体层叠基板20由含有A和B作为构成元素的组成的化合物半导体构成，优选由A和B的2元系化合物半导体构成，例如，优选由碳化硅、氮化镓、镓砷、镓磷、铟磷、氮化铝或铟锑构成，更优选由碳化硅、氮化镓、镓砷或镓磷构成，特别优选由碳化硅构成。
在化合物半导体层叠基板20由碳化硅(SiC)构成的情况下，化合物半导体层叠基板20具有如下的构成：为将由具有相同的原子排列的单晶SiC构成的化合物半导体基板2a、2b层叠而成的基板，该层叠基板20的表面背面20f、20r分别用构成化合物半导体基板2a、2b的Si和C中的Si原子(或C原子)封端(即，由Si原子(或C原子)构成)，为其未键合端露出的具有彼此相同的极性的极性面，层叠界面与层叠基板20的表面(表面20f和背面20r)平行，为构成化合物半导体基板2a、2b的Si和C中的任一者的同种的元素的原子(即，C原子或Si原子)之间键合(C-C键或Si-Si键)，并且这些晶格匹配的单极性的反相位区域边界面(单极性APB面)2ab。该单极性APB面2ab成为了图10、图11中任一个的接合界面。
另外，所谓它们的晶格匹配，是指在整个层叠界面，化合物半导体基板2a侧的晶格与化合物半导体基板2b侧的晶格连续地连接的状态(晶格匹配)。此时，基板2a侧的结晶方位与基板2b侧的结晶方位吻合。再有，这种情况下，最优选这些晶格之间完全地连接的状态，也容许某种程度的未连接的状态。
其中，晶格之间没有连接的程度(不匹配界面密度)用每单位面积的层叠界面处的原子未键合的数的比率、具体地每单位面积的层叠界面处的(键合断开的原子对的数)/(键合对象的原子对的总数)×100(％)表示，优选为构成界面的原子密度的0.1％以下，更优选为0.02％以下。应予说明，该比率可利用电子自旋共振测定。
另外，如果在层叠界面存在不匹配界面，则捕获半导体元件中的承担导电的载流子而离子化。其结果，损害半导体元件的低损耗性能。为了避免该问题的发生，优选使界面处的陷阱密度成为109/cm2以下，优选所层叠的晶格的公差角度、旋转角度为50arcsec以下，更优选20arcsec以下。
再有，为了得到上述反相位区域边界面2ab，需要如后所述对制造方法下工夫，仅凭单纯地将基板2a、2b的A面之间或B面之间贴合得不到。
构成化合物半导体基板2a、2b的单晶化合物半导体的结晶多型(crystalpolymorphisms)只要相同，即，只要为相同的晶系、结晶中的原子的排列的方式相同，则并无特别限定。例如，在碳化硅(SiC)的情况下，只要其结晶多型相同，4H-SiC、6H-SiC、3C-SiC等均可。不过，优选所接合的基板(2a、2b)的各自的表面为完全相同的状态。原因在于，如果各自的表面状态不同，则如图12那样产生两极性的APB面。因此，优选在基板的接合前同时采用相同的条件对基板2a、2b进行表面处理。
另外，就化合物半导体层叠基板20而言，对其厚度并无特别限定，例如优选为100～800μm，更优选为200～500μm。再有，化合物半导体层叠基板20优选具有均匀的厚度(即，表面20f与背面20r平行)。
另外，就层叠的化合物半导体基板2a、2b而言，对其厚度也无特别限定。另外，化合物半导体基板2a、2b未必为彼此相同的厚度，优选各自具有均匀的厚度。例如，2张化合物半导体基板2a、2b中的一者可以是化合物半导体的薄膜。这种情况下，化合物半导体的薄膜可以是从成为原板的化合物半导体基板采用离子注入剥离法剥离了的转印膜。进而，化合物半导体的薄膜也可以是将外延生长膜转印而成的产物。在化合物半导体基板2a、2b中的一者成为化合物半导体的薄膜的情况下，另一基板成为该薄膜的支承基板。
作为化合物半导体基板2a、2b的厚度，例如可在优选100nm～1000μm的范围、更优选200nm～650μm的范围内选择。
根据本发明的层叠基板20，通过其表面背面都成为了面指数相同的晶面，从而表面背面的各种物理性质和化学性质(氧化速度、蚀刻速度、研磨速度等)严格地一致，由于对于基板的表面背面的晶片加工条件(倾斜角、清洗、磨削、研磨等)一致，因此表面背面的同时处理成为可能。特别地，在对晶片表面背面实施加工处理这样的离散半导体用的晶片制造时，表面背面都通过相同的处理获得相同的性状的面，因此是有益的。除此以外，在半导体元件的制造时也可对化合物半导体层叠基板的表面背面同时施以相同的工序条件作为最佳的工序条件，促进成本减少。另外，在要在化合物结晶上得到高品质的同质外延生长层的情况下，使用有意地相对于晶面具有特定的微倾斜的表面作为基板，如果使用根据本发明的基板，由于表面背面都为相同的性状的晶面，因此最佳的微倾斜角也在表面背面完全一致，不会损害表面背面的平行度，能够得到适于元件制造的平行度高的晶片。特别地，由于采用与化合物半导体层叠基板的表面同样的条件在背面侧也可外延生长，因此在背面侧通过外延生长形成成为IGBT(InsulatedGate Bipolar Transistor)的集电极层的p型的层成为可能，半导体元件制造工序的自由度增加。
另外，由于其层叠界面为单极性的反相位区域边界面2ab，因此没有成为半金属的性质，保持半导体元件的阻断特性。另外，由于反相位区域边界面2ab阻碍结晶中的位错的运动(搬运)，因此位错密度、层叠缺陷密度的降低以及半导体元件的长期的稳定性变得可靠。再有，所谓半导体元件的阻断特性，是即使对该半导体元件的主电极间的特定方向施加高电位差，在主电极间也无电流流过(或使其难以流过)的特性。
该效果在具有极性的化合物半导体结晶例如碳化硅、氮化镓、镓砷、镓磷、铟磷、氮化铝、铟锑中同样地显现。
[化合物半导体层叠基板的制造方法]
对于上述的本发明的化合物半导体层叠基板的制造方法的实施方式1、2、3进行说明。
(实施方式1)
对于本发明涉及的化合物半导体层叠基板的制造方法的实施方式1，使用图3进行说明。
首先，准备使最密面在基板的表面和背面取向的(成为基板的表面背面的)单晶的2张化合物半导体基板3a、3b(图3(a))。
此时，必须使各个基板3a、3b的构成元素和构成元素比相同(即，使其成为相同组成)。另外，就其晶系而言，只要两者为相同的晶系，则能够从三斜晶、单斜晶、斜方晶(直方晶)、正方晶(正方晶)、三方晶、立方晶、六方晶、菱面体的组合中任意地选择，基板3a、3b中的原子排列必须相同。例如，在基板3a、3b由碳化硅构成的情况下，基板3a、3b都为4H-SiC，都为6H-SiC，或者都为3C-SiC。
另外，例如，在晶系为立方晶的情况下，最密面成为{111}面，在六方晶、菱面体的情况下，最密面成为{0001}面。
另外，在使化合物半导体基板3a、3b为含有A和B作为构成元素的相同组成、具有相同的原子排列的情况下，基板3a、3b各自的表面成为由同种的元素的原子构成，并且该原子的未键合端露出的极性面，背面成为由与表面不同的同种的元素的原子构成，并且该原子的未键合端露出的极性面。其中，在上述最密面中，将由阳离子侧的原子构成、该原子的未键合端露出的极性面定义为A面，将由阴离子侧的原子构成、该原子的未键合端露出的面定义为B面。
再有，确定化合物半导体基板3a、3b中的A面、B面的方法因构成元素而异，例如在碳化硅的情况下，可列举出比较热氧化速度。即，如果A面的热氧化速度比B面的热氧化速度高，则能够确定A面为碳面，B面为硅面。另外，离子性高的化合物半导体(镓砷、镓磷、铟磷等)也可通过使用探针显微镜测定表面的电位来确定。或者，在施以同质外延生长、使供给的阴离子原子的供给量增加的情况下，在生长速度相对降低的情形下也能够判断为阴离子面，相反在生长速度相对增加的情形下也能够判断为阳离子面。
如上所述确定化合物半导体基板3a、3b中的A面、B面，在该基板3a、3b各自的对层叠基板30的性能不产生影响的部位标注可判别A面、B面的标记。
另外，在基板3a、3b分别标注可识别基板3a、3b的预定贴合面(A面或B面)中的特定的方位(密勒指数)的晶面的标记。作为该标记，可有效利用原本赋予单晶晶片的定向平面(也称为定向平面、OF)、缺口。即，如图4中所示那样，预先对基板3a、3b赋予定向平面3of、缺口3n以致可识别作为基板3a、3b的预定贴合面的A面或B面中的各个特定的晶面。例如，在使用4H-SiC晶片的化合物半导体基板3a(和3b)的情况下，设置沿着该基板3a和3b的(11-20)面的(平坦的边(直线状的边)与其晶面平行的)定向平面3of，同时在将作为预定贴合面(待接合的面)的(000-1)C面作为表面时在相对于定向平面3of旋转了右侧90°的位置设置缺口3n(图4)。或者，在使用3C-SiC晶片的化合物半导体基板3a(和3b)的情况下，设置沿着该基板3a和3b的(110)面的(平坦的边与其晶面平行的)定向平面3of，同时在将作为预定贴合面的(111)Si面作为表面时在相对于定向平面3of旋转了右侧90°的位置设置缺口3n(图4)。
或者，可将长度不同的2个定向平面赋予基板以致分别与不同的特定的晶面平行。这种情况下，将长的定向平面(OF1)设置在晶面的[11-20]方位，将短的定向平面(OF2)平行地设置在晶面的[1-100]方位。具体地，对于2张基板，都使定向平面OF1为钟表的6点方向的位置，对于一个基板，以其定向平面OF2成为该钟表的3点方向的位置的方式设置，对于另一基板，以其定向平面OF2成为该钟表的9点方向的位置的方式设置。即，在所有的基板中，都是定向平面OF1与定向平面OF2成为正交关系，因此如果使用L字型的夹具，将各个定向平面OF1之间、而且各个定向平面OF2之间对齐，则可以容易地进行高精度对位。
此时，优选使图4的定向平面3of与特定的结晶方位的公差为50arcsec以内，更优选使其为20arcsec以内。如果成为上述公差以内，则在后述的接合工序(贴合工序)后在接合部成为晶格匹配的匹配界面，形成目标的单极性的反相位区域边界面，能够容易地抑制扭曲晶界、倾角晶界等位错的起源的发生而优选。
另外，化合物半导体基板3a、3b优选由碳化硅、氮化镓、镓砷、镓磷、铟磷、氮化铝或铟锑构成，更优选由碳化硅、氮化镓、镓砷或镓磷构成，特别优选由碳化硅构成。例如，在由碳化硅构成的情况下，阳离子面成为Si面，阴离子面成为C面，在由氮化镓构成的情况下，阳离子面成为Ga面，阴离子面成为N面，在由镓砷构成的情况下，阳离子面成为Ga面，阴离子面成为As面，在由镓磷构成的情况下，阳离子面成为Ga面，阴离子面成为P面，在由氮化镓构成的情况下，阳离子面成为Ga面，阴离子面成为N面。
另外，也考虑在后面工序中实施同质外延生长，也可使化合物半导体基板3a、3b的表面与背面的最密面的取向方位(最密面的结晶方位)相对于基板的法线在规定的方向上微倾斜。此时的倾斜角设为所期望的面极性下的最佳的值，在基板3a、3b中如果为在镜面对称方向上相同的倾斜角度，使表面与背面的倾斜角度相等，则也保持化合物半导体基板表面的平行度，同时接合面成为匹配界面。
另外，优选进行用于使基板3a、3b的至少接合面的表面状态严格地等价的表面处理。具体地，只要同时采用相同的处理条件实施基板3a、3b的表面处理，则各自的表面状态变得严格地相等，得到图10、图11中所示的单极性的反相位区域边界面而优选。另一方面，如果将非等价的表面之间接合，则形成图12那样的两极性的APB面，损害半导体元件的特性。应予说明，表面状态等价是指2张基板都是其表面的末端全部用构成化合物半导体的任一个相同的元素的原子齐整的状态。
为此，将基板3a、3b配对，同时进行表面处理。最佳的表面处理方法依赖于基板的材质，例如在碳化硅基板的情况下，可列举出如下的方法：用过氧化氢水与硫酸的混酸清洗后，通过将表面的氧化膜用稀氢氟酸除去，从而得到清洁的表面。进而，如果为了规定单极性APB面的结构而用氢气氛加热，将表面用氢封端，则表面极性的控制性提高，可以确实地得到图10中所示的拖动型面位置的APB面作为接合界面。
或者，如果在上述氢处理后进行1600℃以上的升温，在最表面形成单层石墨烯，进而将石墨烯氧化而除去的表面之间接合，则也可得到图11中所示的滑动型面位置的APB面作为接合界面。
接下来，将化合物半导体基板3a的A面(或B面)与化合物半导体基板3b的A面(或B面)在将两基板3a、3b的各自特定的晶面吻合的状态下贴合并接合，以使A面之间(或B面之间)直接相接(图3(b))。
在此，优选使用如上所述可识别基板3a、3b的各自特定的晶面地赋予的标记，将该各自特定的晶面对齐(即，使各个特定的结晶方位完全地一致，即使夹着层叠界面也维持晶格的连续性)。例如，通过使沿着基板3a、3b的某晶面(平坦的边平行于该晶面)而赋予的定向平面3of或在对应于某晶面的方向上设置的切痕状的缺口3n在两基板间严格地一致以致成为规定的位置关系，从而可使上述各自特定的晶面吻合(即，可使基板3a的特定的结晶方位与基板3b的特定的结晶方位一致)。由此，使得接合面处的基板3a、3b各自的原子排列吻合(揃う)，使得它们的晶格匹配，形成反相位区域边界面3ab。
例如，在由六方晶构成的基板3a、3b中，优选进行贴合以使基板3a的[1-100]方位与基板3b的[-1100]方位一致。另外，在由立方晶构成的基板3a、3b中，优选进行贴合以使基板3a的[110]方位与基板3b的[-1-10]方位一致(合致)。
此时，基板3a与基板3b的它们的结晶方位的公差(应一致的基板3a的结晶方位与基板3b的结晶方位的角度差)优选50arcsec以下，更优选20arcsec以下。由此，在接合界面处晶格匹配，形成单极性的反相位区域边界面，使得本发明的效果更显著地显现。另外，在贴合面(接合面)的匹配界面处抑制位错、层叠缺陷的产生，能够减少化合物半导体基板内的缺陷密度。
在本发明中，准备2张赋予了与结晶方位对应的定向平面等的标记的(进行了外形加工的)基板，通过用两者彼此的标记严格地对位，从而使2张基板间的各自的特定的结晶方位吻合，通过将规定的晶面重叠而接合，从而使层叠界面成为单极性APB面。这种情况下，重要的是使贴合的2张基板的重叠面间的结晶方位的公差(板面旋转方向的偏离)尽可能小。
因此，在本发明中，如上所述，为了可确定规定的结晶方位，对基板赋予了相对于规定的结晶方位而成为规定的位置关系的多个定向平面等的标记，通常可赋予第一标记、第二标记这2个标记，只要使它们具有彼此不同的形状以致可识别即可。例如，在定向平面的情况下，使得具有在可通过目视识别的程度上不同的长度。优选赋予这些标记，以致在各基板中相对于规定的结晶方位的公差(板面旋转方向的偏离)尽可能变小。
另外，在2张基板的贴合时，优选使用夹具将2张基板固定，以致在对各个基板赋予的标记之间严格地对位。具体地，可对2张基板分别赋予作为上述第一、第二标记的2种定向平面(第一定向平面、第二定向平面)以致它们的平坦的边的延长线交叉的角度成为90°，在将2张基板重叠时，在以第一定向平面之间、第二定向平面之间各自的位置对齐的方式重叠后，使用成为90°的当金(当金)的L字形状的石英夹具将第一定向平面之间、第二定向平面之间各自的端面对齐而固定，进行接合。
再有，在如上所述进行2张基板的贴合之前，优选对每个基板用劳厄相机、X射线衍射峰位置求出上述基板的外形加工后的表面、定向平面的偏向方位的系统误差，以它们为基准进行基板的筛选，以致成为在成为贴合配对的基板间相互抵消系统误差的补正关系，将这些基板配对并进行贴合。根据该方法，最终的基板间的结晶方位的公差(板面旋转方向的偏离)只成为起因于偶然公差的成分，可以进一步提高满足目标的公差以内(例如优选50arcsec以下，更优选20arcsec以下)的层叠基板的收率。
另外，进而，如果将贴合后的层叠基板固定于3轴的测向器，用劳厄相机、X射线衍射峰位置测定层叠基板表面和背面各自的晶面的取向方位，则由两者的差异能够求出接合时的公差，由该公差测定结果可以判别满足目标的公差以内(例如优选50arcsec以下，更优选20arcsec以下)的层叠基板。
另外，就如上所述重叠的2张基板的接合方法而言，能够从同种的元素的原子之间可连续地键合的手段中选择任意的方法。例如，可在预先对2张化合物半导体基板3a、3b中的任一者或两者的接合面实施了表面活化处理后将两者贴合。作为表面活化处理，可进行等离子体活化处理、真空离子束处理或在臭氧水中的浸渍处理。
其中，在进行等离子体活化处理的情况下，在真空腔室中载置化合物半导体基板3a、3b，将等离子体用气体在减压下导入后，暴露于100W左右的高频等离子体5～10秒左右，对表面进行等离子体活化处理。作为等离子体用气体，能够使用氧气、氢气、氮气、氩气、或者它们的混合气体或氢气与氦气的混合气体。
就真空离子束处理而言，在高真空的腔室内载置化合物半导体基板3a、3b，对待进行贴合的表面照射Ar等的离子束，进行活化处理。
就在臭氧水中的浸渍处理而言，将化合物半导体基板3a、3b浸渍于溶解有臭氧气体的臭氧水中，对其表面进行活化处理。
就上述的表面活化处理而言，优选对于化合物半导体基板3a、3b的A面(或B面)两者采用相同的处理条件进行。原因在于，基板的表面状态严格地一致，变得容易形成单极性的反相位区域边界面。另外，表面活化处理可以是上述方法中的任一个，也可进行组合的处理。进而，进行化合物半导体基板3a、3b的表面活化处理的面优选为进行贴合的面(接合面)。
接下来，在将化合物半导体基板3a与化合物半导体基板3b贴合后，进行优选150～350℃、更优选150～250℃的热处理，提高化合物半导体基板3a与化合物半导体基板3b的贴合面的结合强度。化合物半导体基板3a与化合物半导体基板3b为同质的材料，因此抑制热膨胀率差引起的基板的翘曲，可酌情采用适于各个基板的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2～24小时。
由此，化合物半导体基板3a与化合物半导体基板3b牢固地密合，得到一张化合物半导体层叠基板30(图3(c))。
在此，图3中，化合物半导体层叠基板30的表面背面各自成为由构成元素中的同种的元素的原子(B原子)构成，并且该原子的未键合端露出的极性面(B面)。或者，在将化合物半导体基板3a、3b的B面之间接合的情况下，化合物半导体层叠基板30的表面背面各自成为由A原子构成，并且该A原子的未键合端露出的极性面(A面)。
另外，图3中，化合物半导体层叠基板30在其内部，作为层叠界面形成与层叠基板30的表面平行、A原子之间键合的单极性的反相位区域边界面3ab。或者，在将化合物半导体基板3a、3b的B面之间接合的情况下，化合物半导体层叠基板30在其内部，作为层叠界面形成与层叠基板30的表面平行、B原子之间键合的单极性的反相位区域边界面3ab。该反相位区域边界面3ab是上述的单极性的反相位区域边界面2ab，只采用阳离子-阳离子之间(或者阴离子-阴离子之间)的同种的元素的原子之间的键合形成，因此不损害半导体元件的阻断特性。
另外，在上述化合物半导体层叠基板30中，也可在其表面和背面各自形成载流子浓度受控的规定的厚度的外延生长层作为半导体元件的活性层。制造碳化硅的基板时，将采用上述工序制造的层叠基板30纵向地载置于多晶碳化硅制的舟皿中，在气相生长炉内升温到1340℃，导入流量200sccm的SiH2Cl2和流量50sccm的C2H2，通过使压力成为15Pa，从而能够形成规定的厚度的外延生长层。外延生长层的厚度可采用生长时间来控制，其电子浓度、空穴浓度可通过分别在生长气体中适当地混合N2气、三甲基铝等来控制。
通过以上的操作，在层叠基板30的两面形成同样的同质外延生长层，只在单面形成外延生长层时，也可用氧化膜将不需要外延生长的面被覆后，进行外延生长操作，或者在外延生长后实施研磨，将外延生长层除去。
如以上所述得到在基板加工、半导体元件制造中不受表面的极性的不同产生的影响、阻碍结晶中的位错的运动、不损害阻断特性的化合物半导体层叠基板。
再有，例如，在使用由碳化硅构成的化合物半导体基板3a、3b的情况下，阳离子面为Si面，阴离子面为C面，在使用由氮化镓构成的化合物半导体基板3a、3b的情况下，阳离子面为Ga面，阴离子面为N面，在使用由镓砷构成的化合物半导体基板3a、3b的情况下，阳离子面为Ga面，阴离子面为As面，在使用由镓磷构成的化合物半导体基板3a、3b的情况下，阳离子面为Ga面，阴离子面为P面，在使用由氮化镓构成的化合物半导体基板3a、3b的情况下，阳离子面为Ga面，阴离子面为N面。在本发明中，将各自的阳离子面之间(或阴离子面之间)接合，形成由阳离子之间(或阴离子之间)构成的单极性的反相位区域边界面，并且在层叠基板30的表面背面形成具有相同的极性的阴离子面(或阳离子面)，获得上述的本发明的作用效果。
(实施方式2)
对于本发明涉及的化合物半导体层叠基板的制造方法的实施方式2，使用图5进行说明。
首先，准备使最密面在基板的表面和背面取向的单晶的化合物半导体基板4a、4b(图5(a))。该化合物半导体基板4a、4b与实施方式1中的化合物半导体基板3a、3b相同。
其次，对于2张化合物半导体基板4a、4b中的一个化合物半导体基板4a，在与另一化合物半导体基板4b接合的面，作为用于将化合物半导体基板4a的A面(或B面)的表面层分离的处理，预先注入氢离子等，形成离子注入区域4ion(图5(b))。
在此，向化合物半导体基板4a的离子注入时，用能够从其表面到所期望的深度形成离子注入区域4ion的注入能量，注入规定的照射剂量的至少氢离子(H+)或氢分子离子(H2 +)。作为此时的条件，可设定离子注入能量以致成为所期望的薄膜的厚度。可同时注入He离子、B离子等，只要获得相同的效果，可采用任何离子。不过，从减轻对化合物半导体晶格的损伤的观点出发，优选尽可能为轻元素的离子。
注入化合物半导体基板4a的氢离子(H+)的剂量优选为1.0×1016原子/cm2～9.0×1017原子/cm2。如果不到1.0×1016原子/cm2，有时不发生界面的脆化，如果超过9.0×1017原子/cm2，在贴合后的热处理中成为气泡，有时成为转印不良。
使用氢分子离子(H2 +)作为注入离子的情况下，其剂量优选为5.0×1015原子/cm2～4.5×1017原子/cm2。如果不到5.0×1015原子/cm2，有时不发生界面的脆化，如果超过4.5×1017原子/cm2，在贴合后的热处理中成为气泡，有时成为转印不良。
从离子注入的基板表面到离子注入区域4ion的深度(即，离子打入深度)对应于在化合物半导体基板4b上设置的薄层化的化合物半导体基板即化合物半导体薄膜4a’的所期望的厚度，通常为100～2000nm，优选为300～500nm，更优选为400nm左右。另外，离子注入区域4ion的深度(即，离子分布厚度)可为利用机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
接下来，优选进行用于使作为化合物半导体基板4a的离子注入面的A面(或B面)与化合物半导体基板4b的A面(或B面)的表面状态严格地等价的表面处理。原因在于，如果将非等价的表面之间接合，则形成图12那样的两极性的APB面，损害半导体元件的特性。因此，将基板4a、4b配对，同时地采用相同的处理条件进行表面处理。最佳的表面处理方法依赖于基板的材质，例如可列举出如下的方法：在碳化硅基板的情况下采用过氧化氢水和硫酸的混酸清洗后，通过将表面的氧化膜用稀氢氟酸除去，从而得到正常的表面。进而，为了规定单极性APB面的结构而用氢气氛加热，将表面用氢封端，则表面极性的控制性提高，可确实地得到图10中所示的拖动型面位置的APB面作为接合界面。
接下来，在使两基板4a、4b的各自特定的晶面吻合的状态(即，基板4a的特定的结晶方位与基板4b的特定的结晶方位一致的状态)下使A面之间(或B面之间)直接相接，贴合并接合，即，将化合物半导体基板4a、4b的进行了表面活化处理的A面之间(或B面之间)作为接合面贴合(图5(c))。其中，接合方法、表面活化方法等可以是与实施方式1相同的方法。
接下来，在将化合物半导体基板4a与化合物半导体基板4b贴合后，进行优选150～350℃、更优选150～250℃的热处理，提高化合物半导体基板4a与化合物半导体基板4b的贴合面的结合强度。化合物半导体基板4a与化合物半导体基板4b为同质的材料，因此抑制热膨胀率差引起的基板的翘曲，可酌情采用适于各个基板的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2～24小时。
对于如上所述贴合的基板，对经离子注入的部分赋予热能或机械能，在离子注入区域4ion使化合物半导体基板4a的表面层剥离，在化合物半导体基板4b上将单晶化合物半导体薄膜4a’转印而得到化合物半导体层叠基板40(图5(d))。
其中，作为剥离方法，例如能够应用如下的热剥离法：将上述贴合的基板加热到高温，利用该热在离子注入区域4ion中产生离子注入的成分的微小的气泡体，从而发生剥离，将化合物半导体基板4a分离。或者，能够应用如下的机械剥离法：施以不发生热剥离的程度的低温热处理(例如500～900℃，优选500～700℃)，同时对离子注入区域4ion的一端施加物理的冲击，机械地发生剥离，将化合物半导体基板4a分离。机械剥离法与热剥离法相比，单晶化合物半导体薄膜转印后的转印表面的粗糙度比较小，因此更优选。
再有，在剥离处理后，可进行如下的热处理：采用加热温度为700～1000℃且比剥离处理时高的温度、加热时间为1～24小时的条件将化合物半导体基板4b加热，改善与化合物半导体薄膜4a’的密合性。此时，薄膜4a’由于牢固地与化合物半导体基板4b密合，因此不发生在离子注入区域4ion中的剥离部分以外的部分的剥离。
再有，就剥离后的单晶化合物半导体基板4a″而言，通过对表面再次施以研磨、清洗等，从而可再次作为单晶化合物半导体基板再利用。
由此，化合物半导体薄膜4a’与化合物半导体基板4b牢固地密合，得到一张化合物半导体层叠基板40(图5(d))。
在此，图5中，化合物半导体层叠基板40的表面背面各自成为由构成元素中的同种的元素的原子(B原子)构成，并且该原子的未键合端露出的极性面(B面)。或者，在将化合物半导体基板4a、4b的B面之间接合的情况下，化合物半导体层叠基板40的表面背面各自成为由A原子构成，并且该A原子的未键合端露出的极性面(A面)。
另外，图5中，化合物半导体层叠基板40在其内部，作为层叠界面形成与层叠基板40的表面平行、A原子、B原子中的任一者之间键合的反相位区域边界面4ab。或者，在将化合物半导体基板4a、4b的B面之间接合的情况下，化合物半导体层叠基板40在其内部，作为层叠界面形成与层叠基板40的表面平行、A原子、B原子中的任一者之间键合的反相位区域边界面4ab。该反相位区域边界面4ab是上述的单极性的反相位区域边界面2ab，只采用阳离子-阳离子之间(或者阴离子-阴离子之间)的同种的元素的原子之间的键合形成。
另外，在上述化合物半导体层叠基板40中，也可在其表面和背面各自形成载流子浓度受控的规定的厚度的外延生长层作为半导体元件的活性层。制造碳化硅的基板时，将采用上述工序制造的层叠基板40纵向地载置于多晶碳化硅制的舟皿中，在气相生长炉内升温到1340℃，导入流量200sccm的SiH2Cl2和流量50sccm的C2H2，通过使压力成为15Pa，从而能够形成规定的厚度的外延生长层。外延生长层的厚度可采用生长时间来控制，其电子浓度、空穴浓度可通过分别在生长气体中适当地混合N2气、三甲基铝等来控制。
通过以上的操作，在层叠基板40的两面形成同样的同质外延生长层，只在单面形成外延生长层时，也可用氧化膜将不需要外延生长的面被覆后，进行外延生长操作，或者在外延生长后实施研磨，将外延生长层除去。
通过使用如以上所述得到的层叠基板40，从而在基板加工、半导体元件制造中不受表面的极性的不同产生的影响，阻碍结晶中的位错的运动。例如，在非专利文献2中报道了通过阻碍位错的运动从而能够形成层叠缺陷密度为120/cm以下的碳化硅；在非专利文献3中报道了通过使层叠缺陷的密度成为60000/cm2以下(245/cm以下)，从而能够使碳化硅的pn结中的泄漏电流密度成为0.1mA以下。如果使用根据本发明的由碳化硅构成的化合物半导体层叠基板，则得到不损害阻断特性的半导体元件。
另外，同样地，在使用由氮化镓构成的化合物半导体基板4a、4b的情况下，阳离子面为Ga面，阴离子面为N面，在使用由镓砷构成的化合物半导体基板4a、4b的情况下，阳离子面为Ga面，阴离子面为As面，在使用由镓磷构成的化合物半导体基板4a、4b的情况下，阳离子面为Ga面，阴离子面为P面，在使用由氮化镓构成的化合物半导体基板4a、4b的情况下，阳离子面为Ga面，阴离子面为N面。在本发明中，将各自的阳离子面之间(或阴离子面之间)接合，形成由阳离子之间(或阴离子之间)构成的单极性的反相位区域边界面，并且在层叠基板40的表面背面形成具有相同的极性的阴离子面(或阳离子面)，获得上述的本发明的作用效果。
(实施方式3)
对于本发明涉及的化合物半导体层叠基板的制造方法的实施方式3，使用图6进行说明。实施方式3是作为上述实施方式2中的化合物半导体基板4a使用了在该基板4a的与化合物半导体基板4b接合的面预先形成了同质外延生长层的产物的情形。
首先，准备使最密面在基板的表面和背面取向的单晶的化合物半导体基板5a、5b(图6(a))。该化合物半导体基板5a、5b与实施方式1中的化合物半导体基板3a、3b相同。其中，将基板5a也称为转印基板，将基板5b也称为支承基板。
其次，对于2张化合物半导体基板5a、5b中的一个化合物半导体基板5a，在与另一化合物半导体基板5b接合的面形成与基板5a相同的化合物的同质外延生长层5e(图6(b))。即，在基板5a的一个主面上使作为与该基板5a相同的化合物且具有相同的原子排列的外延结晶生长成层状。
使其进行同质外延生长的方法可采用公知的外延生长法，例如优选气相外延生长法。
同质外延生长层5e的厚度优选为500nm～5μm，更优选为600nm～1μm。由此，可采用后述的离子注入转印法将同质外延生长层5e的一部分以层状在基板5b上转印。
再有，如果在化合物半导体基板5a与同质外延生长层5e之间形成在相同化合物中掺杂杂质而成的缓冲层5c，则能够不将在基板5a表面露出的结晶缺陷搬运到同质外延生长层5e而优选(图6(b))。缓冲层5c的厚度优选为100～1000nm。
其中，由于在基板5a的A面(阳离子面)上形成同质外延生长层5e，因此同质外延生长层5e的表面也成为A面(阳离子面)。再有，在基板5a的B面上设置了同质外延生长层5e的情况下，同质外延生长层5e的表面成为B面(阴离子面)。
接下来，对于一个化合物半导体基板5a，在与另一化合物半导体基板5b接合的面、即同质外延生长层5e，作为用于将该同质外延生长层5e的A面(或B面)的表面层分离的处理，预先注入氢离子等，形成离子注入区域5ion(图6(c))。此时的离子注入处理方法可与实施方式2相同。
再有，从离子注入的基板表面到离子注入区域5ion的深度(即，离子打入深度)对应于在化合物半导体基板5b上设置的薄层化的化合物半导体基板即同质外延生长层5e’的所期望的厚度，通常为100～2000nm，优选为300～500nm，更优选为400nm左右。另外，离子注入区域5ion的深度(即，离子分布厚度)可为利用机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
接下来，优选进行用于使基板5a、5b的至少接合面的表面状态严格地等价的表面处理。原因在于，如果将非等价的表面之间接合，则产生图12那样的两极性的APB面，损害半导体元件的特性。因此，将基板5a、5b配对，同时地采用相同的处理条件进行表面处理。最佳的表面处理方法依赖于基板的材质，例如可列举出如下的方法：在碳化硅基板的情况下采用过氧化氢水和硫酸的混酸清洗后，通过将表面的氧化膜用稀氢氟酸除去，从而得到正常的表面。进而，为了规定单极性APB面的结构而用氢气氛加热，将表面用氢封端，则表面极性的控制性提高，可确实地得到图10中所示的拖动型面位置的APB面。
接下来，在使两基板5a、5b的各自特定的晶面吻合的状态(即，基板5a的特定的结晶方位与基板5b的特定的结晶方位一致的状态)下将化合物半导体基板5a(即，同质外延生长层5e)的作为离子注入面的A面(或B面)与化合物半导体基板5b的A面(或B面)以A面之间(或B面之间)直接相接的方式贴合并接合，即，将化合物半导体基板5a(同质外延生长层5e)与化合物半导体基板5b的进行了表面活化处理的A面之间(或B面之间)作为接合面贴合(图6(d))。此时的接合方法、表面清洗方法、表面活化方法等可以是与实施方式1相同的方法。
接下来，在将化合物半导体基板5a(同质外延生长层5e)与化合物半导体基板5b贴合后，进行优选150～350℃、更优选150～250℃的热处理，提高同质外延生长层5e与化合物半导体基板5b的贴合面的结合强度。化合物半导体基板5a(同质外延生长层5e)与化合物半导体基板5b为同质的材料，因此抑制热膨胀率差引起的基板的翘曲，可酌情采用适于各个基板的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2～24小时。
对于如上所述贴合的基板，对经离子注入的部分赋予热能或机械能，在离子注入区域5ion使同质外延生长层5e的表面层剥离，在化合物半导体基板5b上将单晶化合物半导体薄膜5e’转印而得到化合物半导体层叠基板50(图6(e))。此时的剥离方法可与实施方式2相同。根据需要可进行改善密合性的热处理。
再有，就剥离后的单晶化合物半导体基板5a而言，通过对表面再次施以研磨、清洗等，从而可再次作为单晶化合物半导体基板再利用。
由此，化合物半导体薄膜5e’与化合物半导体基板5b牢固地密合，得到一张化合物半导体层叠基板50(图6(e))。
在此，图6中，化合物半导体层叠基板50的表面背面各自成为由构成元素中的同种的元素的原子(B原子)构成，并且该原子的未键合端露出的极性面(B面)。或者，在将化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的B面之间接合的情况下，化合物半导体层叠基板50的表面背面各自成为由A原子构成，并且该A原子的未键合端露出的极性面(A面)。
另外，图6中，化合物半导体层叠基板50在其内部，作为层叠界面形成与层叠基板50的表面平行、A原子之间键合的反相位区域边界面5eb。或者，在将化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的B面之间接合的情况下，化合物半导体层叠基板50在其内部，作为层叠界面形成与层叠基板50的表面平行、B原子之间键合的反相位区域边界面5eb。该反相位区域边界面5eb是上述的单极性的反相位区域边界面2ab，只采用阳离子-阳离子之间(或者阴离子-阴离子之间)的同种的元素的原子之间的键合形成。
另外，在上述化合物半导体层叠基板50中，也可在其表面和背面各自形成载流子浓度受控的规定的厚度的外延生长层作为半导体元件的活性层。制造碳化硅(3C-SiC)的基板时，例如将采用上述工序制造的层叠基板50纵向地载置于多晶碳化硅制的舟皿中，在气相生长炉内升温到1340℃，导入流量200sccm的SiH2Cl2和流量50sccm的C2H2，通过使压力成为15Pa，从而能够形成规定的厚度的外延生长层。外延生长层的厚度可采用生长时间来控制，其电子浓度、空穴浓度可通过分别在生长气体中适当地混合N2气、三甲基铝等来控制。
通过以上的操作，在层叠基板50的两面形成同样的同质外延生长层，只在单面形成外延生长层时，也可用氧化膜将不需要外延生长的面被覆后，进行外延生长操作，或者在外延生长后实施研磨，将外延生长层除去。
通过使用如以上所述得到的层叠基板50，从而在基板加工、半导体元件制造中不受表面的极性的不同产生的影响，阻碍结晶中的位错的运动。例如，在非专利文献2中报道了通过阻碍位错的运动从而能够形成层叠缺陷密度为120/cm以下的碳化硅；在非专利文献3中报道了通过使层叠缺陷的密度成为60000/cm2以下(245/cm以下)从而能够使碳化硅的pn结中的泄漏电流密度成为0.1mA以下。如果使用根据本发明的由碳化硅构成的化合物半导体层叠基板，则得到不损害阻断特性的半导体元件。
另外，同样地，在使用由氮化镓构成的化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的情况下，阳离子面为Ga面，阴离子面为N面，在使用由镓砷构成的化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的情况下，阳离子面为Ga面，阴离子面为As面，在使用由镓磷构成的化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的情况下，阳离子面为Ga面，阴离子面为P面，在使用由氮化镓构成的化合物半导体基板5a(同质外延生长层5e)、化合物半导体基板5b的情况下，阳离子面为Ga面，阴离子面为N面。在本发明中，将各自的阳离子面之间(或阴离子面之间)接合，形成由阳离子之间(或阴离子之间)构成的单极性的反相位区域边界面，并且在层叠基板50的表面背面形成具有相同的极性的阴离子面(或阳离子面)，获得上述的本发明的作用效果。
实施例
以下列举实施例，对本发明更具体地说明，但本发明并不限定于这些实施例的记载。
[实施例1]
制作相当于实施方式1的、图3(c)中所示的具有单极性的反相位区域边界面(APB面)的化合物半导体层叠基板30和不具有单极性APB面的层叠基板，进行了评价。
首先，准备了4种II-VI公司制造的直径4英寸的单晶4H-SiC晶片。就第一晶片W11(4张)和第二晶片W12(2张)而言，使表面为(0001)Si面，就第三晶片W13(1张)而言，使表面为(000-1)C面。各个晶片的表面的法线轴与[0001]轴的公差为0.3度以内。另外，就第四晶片W14(1张)而言，使表面为从(0001)Si面向[11-20]方位倾斜了4度的面。再有，在各个晶片中设置与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面，第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W11进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W12、W13、W14进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。
另外，晶片W11由于在后述的贴合工序后成为层叠体的支承基板部分(基台)(相当于图3的基板3b)，因此需要保持机械强度，使晶片厚度为0.5mm。另一方面，使晶片W12、W13、W14的厚度均为0.15mm。
对于这样的晶片W11、W12、W13、W14的表面和背面实施机械研磨处理和化学机械研磨(CMP)，使表面的算术平均粗糙度(Ra、JIS B0601：2013、下同)为0.2nm以下。这样实施平滑化的原因在于，在后述的晶片接合工序中减少未接合区域。而且，同时采用相同的处理条件、用过氧化氢水和硫酸的混酸对晶片W11、W12、W13、W14进行清洗(SPM清洗)后，通过稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，在溶解有臭氧气体的臭氧水中将各个晶片同时浸渍10分钟，将其表面活化。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，作为晶片W11与晶片W12的组合(2组)、晶片W11与晶片W13的组合以及晶片W11与晶片W14的组合，在各个组合中以晶片的表面之间抵接的方式接合。此时，以晶片W11和晶片W12的组合中的1组(实施例)以及晶片W11和晶片W13的组合(比较1)中的各个晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致的方式，使用L字形状的石英夹具将定向平面端面吻合。这种情况下，抵接的晶片端面的公差为20arcsec以内。
另外，相对于晶片W11与晶片W12的组合中的另一组(比较2)中的晶片W11的第一定向平面，使得晶片W12的第一定向平面在逆时针方向上旋转2度以上。通过这样的旋转，后述的接合后的界面没有成为匹配界面，而成为扭曲晶界。
另外，以晶片W11与晶片W14的组合(比较3)中的各个晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致的方式，使用L字形状的石英夹具使定向平面端面吻合。这种情况下抵接的晶片端面的公差为20arcsec以内。再有，在晶片W11与晶片W14的组合中，在贴合界面处相对于晶片W11，晶片W14的晶格倾斜，因此后述的接合后的界面没有成为匹配界面，而成为倾角晶界。
其中，将通过晶片W11与晶片W12的组合中的1组(实施例)的晶片W11与晶片W12的抵接而一体化的晶片称为W112，将通过晶片W11与晶片W13的组合(比较1)中的晶片W11与晶片W13的抵接而一体化的晶片称为W113。另外，将通过晶片W11与晶片W12的组合中的另一组(比较2)中的晶片W11与晶片W12的抵接而一体化的晶片称为W112’，将通过晶片W11与晶片W14的组合(比较3)中的晶片W11与晶片W14的抵接而一体化的晶片称为W114。
晶片W112的接合面由Si-Si键的单极性APB面构成，其表面和背面成为C面。另一方面，晶片W113的接合面成为Si-C键，不含APB面。另外，晶片W113的表面侧(相当于晶片W13的背面)成为Si面，晶片W113的背面侧(相当于晶片W11的背面)成为C面。另外，晶片W112’、W114的表面和背面成为C面，但接合面未必成为Si原子之间结合了的单极性APB面，由两极性APB面和扭曲晶界、或倾角晶界构成。因此，如果设置pn结、肖特基电极，使空间电荷区域向接合界面扩张，则作为载流子的泄漏通道起作用。
接下来，对于晶片W112、W113、W112’、W114进行250℃、24小时的热处理，提高了接合面的接合强度。
在此，在化合物半导体基板、化合物半导体层叠基板的表面，各种结晶缺陷露出，在这些基板中支配性的缺陷为基底面位错(BPD：Basal Plane Dislocation)和贯通位错(TD：Threading Dislocation)。不能通过目视来观察各个缺陷，但通过将氢氧化钾(KOH)的结晶载置于晶片表面或外延生长层表面，加热到500℃而使其熔融，从而可促进缺陷的蚀刻，使其明显而观察(将其称为熔融KOH处理)。在此，对于熔融KOH处理后的观察对象表面，计数在100倍的光学显微镜的多个视野中观察到的缺陷，求出缺陷密度(在以后的实施例中也相同)。
首先，对于如上所述得到的晶片W112、W113、W112’、W114的晶片W12侧的表面、W13侧的表面、W14侧的表面实施熔融KOH处理，测定在该表面露出的BPD密度，结果晶片W112、W113、W112’、W114的BPD密度为相同程度，为7900～12000/cm2。
接下来，对于晶片W112、W113、W112’、W114，作为相当于同质外延生长的热处理，实施了1650℃、300分的热处理后，实施熔融KOH处理，测定了晶片表面(晶片W12侧的表面、W13侧的表面、W14侧的表面)的BPD密度。其结果，在晶片W112中为9500/cm2，而在其他层叠晶片中为其两倍以上，在晶片W113中为21000/cm2，在晶片W112’中为26000/cm2，在晶片W114中为31000/cm2。
在作为本发明的层叠基板的晶片W112中，推定在接合界面形成了的单极性APB面阻碍层叠基板内从晶片W11侧向晶片W12的BPD的扩张(搬运)，抑制了BPD密度的增加。另一方面，推定在比较用的晶片W113中在层叠界面没有形成APB面，因此在层叠基板内BPD从晶片W11侧向晶片W13搬运，BPD密度增加。另外，在比较用的晶片W112’、W114中，推定在层叠界面处没有形成单极性APB面，由于与两极性APB面一起产生的不匹配界面，产生新的BPD，BPD密度增加。
应予说明，在本实施例中，作为晶片W12，使用了缺陷密度比较大的碳化硅基板，如果使用缺陷密度低的碳化硅基板作为晶片W12来制作晶片W112，即使晶片W11表面的缺陷密度大，用APB面也将这些缺陷的搬运阻挡，因此可得到与晶片W12表面同样的低缺陷密度的碳化硅层叠基板。作为缺陷密度低的碳化硅基板，例如可使用采用日本特开2003-119097号公报记载的方法制造的低缺陷密度的碳化硅基板。
[实施例2]
制作相当于实施方式2的、图5(d)中所示的具有单极性的反相位区域边界面(APB面)的化合物半导体层叠基板40与不具有单极性APB面的层叠基板，进行了评价。
首先，准备3种口径4英寸的单晶4H-SiC基板(晶片)。其中，第一晶片W21(2张)成为层叠体的支承基板部分(相当于图5的基板4b)，在从其表面的法线轴向[11-20]方位倾斜了4度的方向上使(0001)Si面取向。第二晶片W22(1张)(相当于图5的基板4a)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(0001)Si面取向而成的(转印基板)。第三晶片W23(2张)(比较用)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(000-1)C面取向而成的(转印基板)。使用这样的微倾斜基板的原因在于，具现将[0001]轴方向的晶面的层叠顺序在横向上搬运而保持结晶的多型(保持原子排列)的台阶控制外延生长(ステップ制御エピタキシー)。另外，使对象面的微倾斜方向在晶片W21与W22和W23中成为相反方向的原因在于，将各个表面接合时抑制倾角晶界的产生，形成匹配界面。
另外，在各个晶片中设置了与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W21，进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W22、W23进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
再有，采用上述的熔融KOH处理测定的晶片W21、W22、W23的BPD密度均为相同程度，为9300～11000/cm2。
接下来，对各晶片表面进行化学机械研磨(CMP)处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。这样实施平滑化的原因在于，在后述的晶片接合工序中减少未接合区域、两极性APB面的产生。
接下来，在晶片W22、W23各自的表面设置了脆弱层(相当于图5(b)的离子注入区域4ion)。其为使晶片W22、W23与晶片W21抵接接合后用于只将各自的表面层在晶片W21上转印的处理。因此，将氢离子注入晶片W22、W23的预定贴合的表面，形成了图5(b)中所示的离子注入区域4ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，同时采用相同的处理条件、用过氧化氢水和硫酸的混酸将晶片W21、W22、W23清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W22、W23的表面分别与晶片W21的表面抵接而接合(相当于图5(c)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W21的定向平面方位，使晶片W22、W23的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)而贴合，使[11-20]方位的晶面的偏差为20arcsec以下。
由此，晶片W21与晶片W22间以及晶片W21与晶片W23间的不匹配界面(晶格变得不连续的界面)密度减小到可忽视的程度。
在此，着眼于晶片W21/W22界面与晶片W21/W23界面的差异。在晶片W21与晶片W22间的界面，由于Si极性面彼此地相对，因此存在着Si-Si键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W21与晶片W23间的界面中，相对于晶片W21的Si极性面，晶片W23的C极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W21、W22的接合体以及晶片W21、W23的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W21的表面(相当于图5(d)中所示的处理)。将由于断裂而将晶片W22侧的薄膜层转印于晶片W21表面而成的晶片称为W212，将晶片W23侧的薄膜层转印于晶片W21表面而成的晶片称为W213。晶片W212和W213表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W212、W213的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W212、W213独立地设置于外延生长装置内后，导入3slm的氢，在13Pa的压力下升温到1600℃。为了使外延生长装置内的温度均匀化，在温度到达1600℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。晶片W213由于Si面在表面露出，因此SiH4气和C3H8气的流量分别设为10sccm和8sccm，对于晶片W212，SiH4气和C3H8气的流量分别设为8sccm和10sccm。采用该条件继续75分钟的处理，实施了10μm的同质外延生长。通过后面实施的容量-电压测定(CV测定)确认：同质外延生长层显示n型的导电性，残留载流子浓度示出3×1015/cm3。
接下来，为了测定在晶片W212、W213上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W212表面的BPD密度停留在与W22表面同样的9700/cm2，晶片W213表面的BPD密度增加到W23表面的约2倍的22000/cm2。即，认为在晶片W212中，利用层叠界面的单极性APB面阻止BPD的搬运，而在晶片W213中，由于不存在APB面，因此晶片W21表面的BPD贯通W23，直至到达外延生长层表面。
通过以上所述，验证了本发明的效果。
应予说明，在本实施例中，作为晶片W22，使用了缺陷密度比较大的碳化硅基板，如果使用缺陷密度低的碳化硅基板作为晶片W22来制作晶片W212，即使晶片W21表面的缺陷密度大，它们的缺陷的搬运也被APB面阻断，因此可得到与晶片W22表面同样的低缺陷密度的碳化硅层叠基板。作为缺陷密度低的碳化硅基板，可使用例如采用日本特开2003-119097号公报记载的方法制造的低缺陷密度的碳化硅基板。
[实施例3]
制作图6(e)中所示的具有单极性反相位区域边界面(APB面)的化合物半导体层叠基板50和不具有单极性APB面的层叠基板，将在这些基板上同质外延生长而成的薄膜的基底面位错(BPD)密度进行比较。
首先，准备了3种单晶4H-SiC基板(晶片)。第一晶片W31(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，是在从其表面的法线轴向[11-20]方位倾斜了4度的方向上使(0001)Si面取向而成的。第二晶片W32(1张)(相当于图6的基板5a)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(0001)Si面取向而成的(转印基板)。第三晶片W33(1张)(比较用)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(000-1)C面取向而成的(转印基板)。这样使用微倾斜基板的原因在于，具现将[0001]轴方向的晶面的层叠顺序在横向上搬运而保持结晶的多型(保持原子排列)的台阶控制外延生长。另外，使对象面的微倾斜方向在晶片W31与W32和W33中成为相反方向的原因在于，将各自的表面接合时抑制倾角晶界、两极性的反相位区域边界面的产生，形成匹配界面。
另外，在各个晶片中设置了与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W31进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W32、W33进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W31、W32、W33，使用硫酸和过氧化氢水的混合溶液，同时采用相同的处理条件进行清洗(SPM清洗)后，通过稀氢氟酸处理(HF处理)将表面的氧化膜除去。
接下来，在晶片W32、W33的表面实施了4H-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内独立地配置晶片W32、W33后，导入3slm的氢，在13Pa的压力下升温到1600℃。为了使外延生长装置内的温度均匀化，在温度到达1600℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。此时，使对于晶片W32的SiH4气和C3H8气的流量分别为10sccm和8sccm，使对于晶片W33的SiH4气和C3H8气的流量分别为8sccm和10sccm。这样在晶片W32、W33中改变了气体的流量的原因在于，根据各自的表面的极性面的不同(Si面和C面)，用于促进从微倾斜面的横向生长的最佳条件改变。
通过测定晶片表面的温度的放射温度计的温度振动确认了基于各个条件的SiC的生长速度为约8μm/h(测定方法在以下的实施例中是相同的)。
再有，在上述外延生长处理的最初，为了使得不将在晶片表面露出的结晶缺陷搬运至同质外延生长层，通过在上述气体中添加40sccm的氮气，从而使生长初期的厚度1μm部分成为氮浓度1×1018原子/cm3的氮添加层，形成了缓冲层(相当于图6(b)的缓冲层5c)。此时，从晶片表面向外延层搬运的基底面位错(BPD)在缓冲层内发生向贯通位错(TD)的结构变化，其表面的BPD密度减小。
接下来，在厚1μm的缓冲层形成后停止氮气添加，实施了10μm厚的同质外延生长。采用后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出3×1015/cm3。
在外延生长前后的表面，各种结晶缺陷露出，支配性的缺陷为基底面位错(BPD)和贯通位错(TD)。确认了通过熔融KOH处理测定的晶片W32、W33的BPD密度在外延生长前为9300～11000/cm2(即，晶片W31中的BPD密度也相同)，在外延生长后都减少到80～250/cm2。
另一方面，所有的晶片的TD密度在外延生长前后都为800/cm2，没有变化。
接下来，对晶片W32、W33上的外延生长层表面进行化学机械研磨(CMP)处理，使表面的算术平均粗糙度Ra从1nm减小到0.2nm。这样实施平滑化的原因在于，在后述的晶片接合工序中减少未接合区域。
接下来，在晶片W32、W33各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。这是在使晶片W32、W33与晶片W31抵接并接合后用于只将各自的表面层在晶片W31上转印的处理。因此，将氢离子注入晶片W32、W33的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W31、W32、W33，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W32、W33的表面分别与晶片W31的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W31的定向平面方位，使晶片W32、W33的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[11-20]方位的晶面的偏差为20arcsec以下。
由此，晶片W31与晶片W32间以及晶片W31与晶片W33间的不匹配界面(晶格变得不连续的界面)密度减小到可忽视的程度。
在此，着眼于晶片W31/W32界面与晶片W31/W33界面的差异。在晶片W31与晶片W32间的界面，由于Si极性面彼此地相对，因此存在着Si-Si键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W31与晶片W33间的界面中，相对于晶片W31的Si极性面，晶片W33的C极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W31、W32的接合体以及晶片W31、W33的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W31的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W32侧的薄膜层转印于晶片W31表面而成的晶片称为W312，将晶片W33侧的薄膜层转印于晶片W31表面而成的晶片称为W313。晶片W312和W313表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W312、W313的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W312、W313独立地设置于外延生长装置内后，导入3slm的氢，在13Pa的压力下升温到1600℃。为了使外延生长装置内的温度均匀化，在温度到达1600℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。晶片W313由于Si面在表面露出，因此与晶片W32上的外延生长同样地，SiH4气和C3H8气的流量分别设为10sccm和8sccm，对于晶片W312，与晶片W33同样地，SiH4气和C3H8气的流量分别设为8sccm和10sccm。采用该条件继续75分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出3×1015/cm3。
接下来，为了测定在晶片W312、W313上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W312表面的BPD密度停留在与外延生长前相同程度的87～375/cm2，晶片W313表面的BPD密度与外延生长前的晶片W31表面同样、增加到8700～15000/cm2。即，认为在晶片W312中，利用界面的单极性APB面阻止BPD的搬运，而在晶片W313中，由于不存在APB面，因此晶片W31表面的BPD也贯通缓冲层，直至到达外延生长层表面。
[实施例4]
在实施例3中，作为单晶基板，将其A面、B面更换而使用，制作层叠基板并评价。
首先，准备了3种单晶4H-SiC基板(晶片)。第一晶片W41(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，是在从其表面的法线轴向[11-20]方位倾斜了4度的方向上使(000-1)C面取向而成的。第二晶片W42(1张)(相当于图6的基板5a)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(000-1)C面取向而成的。第三晶片W43(1张)(比较用)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(0001)Si面取向而成的。这样使用微倾斜基板的原因在于，具现将[0001]轴方向的晶面的层叠顺序在横向上搬运而保持结晶的多型(保持原子排列)的台阶控制外延生长。另外，使对象面的微倾斜方向在晶片W41与W42和W43中成为相反方向的原因在于，将各自的表面接合时抑制倾角晶界的产生，形成匹配界面。
另外，在各个晶片中设置了与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W41进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W42、W43进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W41、W42、W43，同时采用相同的处理条件进行SPM清洗后，通过HF处理将表面的氧化膜除去。
接下来，在晶片W42、W43的表面实施了4H-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内独立地配置晶片W42、W43后，导入3slm的氢，在13Pa的压力下升温到1600℃。为了使外延生长装置内的温度均匀化，在温度到达1600℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。此时，使对于晶片W42的SiH4气和C3H8气的流量分别为8sccm和10sccm，使对于晶片W43的SiH4气和C3H8气的流量分别为10sccm和8sccm。
基于各个条件的SiC的生长速度为约8μm/h。
再有，在上述外延生长处理的最初，为了使得不将在晶片表面露出的结晶缺陷搬运至同质外延生长层，通过在上述气体中添加40sccm的氮气，从而使生长初期的厚度1μm部分成为氮浓度1×1018原子/cm3的氮添加层，形成了缓冲层(相当于图6(b)的缓冲层5c)。
接下来，在厚1μm的缓冲层形成后停止氮气添加，实施了10μm厚的同质外延生长。采用后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出3×1015/cm3。
在此，确认了通过500℃的熔融KOH处理测定的晶片W42、W43的BPD密度在外延生长前为9300～11000/cm2，在外延生长后都减少到35～140/cm2。另一方面，所有的晶片的TD密度在外延生长前后都为800/cm2，没有变化。
接下来，对晶片W42、W43上的外延生长层表面进行CMP处理，使表面的算术平均粗糙度(Ra)从1nm减小到0.2nm。
接下来，在晶片W42、W43各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。即，将氢离子注入晶片W42、W43的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W41、W42、W43，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W42、W43的表面分别与晶片W41的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W41的定向平面方位，使晶片W42、W43的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[11-20]方位的晶面的偏差为20arcsec以下。
由此，晶片W41与晶片W42间以及晶片W41与晶片W43间的不匹配界面(晶格变得不连续的界面)密度减小到可忽视的程度。
在此，着眼于晶片W41/W42界面与晶片W41/W43界面的差异，在晶片W41与晶片W42间的界面，由于C极性面彼此地相对，因此存在着C-C键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W41与晶片W43间的界面中，相对于晶片W41的C极性面，晶片W43的Si极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W41、W42的接合体以及晶片W41、W43的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W41的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W42侧的薄膜层转印于晶片W41表面而成的晶片称为W412，将晶片W43侧的薄膜层转印于晶片W41表面而成的晶片称为W413。晶片W412和W413表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W412、W413的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W412、W413独立地设置于外延生长装置内后，导入3slm的氢，在13Pa的压力下升温到1600℃。为了使外延生长装置内的温度均匀化，在温度到达1600℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。晶片W413由于C面在表面露出，因此与晶片W42上的外延生长同样地，SiH4气和C3H8气的流量分别设为8sccm和10sccm，对于晶片W412，与晶片W43同样地，SiH4气和C3H8气的流量分别设为10sccm和8sccm。采用该条件继续75分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出3×1015/cm3。
接下来，为了测定在晶片W412、W413上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W412表面的BPD密度停留在与外延生长前相同程度的84～184/cm2，晶片W413表面的BPD密度与外延生长前的晶片W41表面同样、增加到9200～15000/cm2。即，认为在晶片W412中，利用界面的单极性APB面阻止BPD的搬运，而在晶片W413中，由于不存在APB面，因此晶片W41表面的BPD也贯通缓冲层，直至到达外延生长层表面。
[实施例5]
在实施例3中，变为结晶结构(结晶的排列)不同的单晶基板，制作层叠基板并评价。
首先，准备了3种单晶6H-SiC基板(晶片)。第一晶片W51(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，是在从其表面的法线轴向[11-20]方位倾斜了4度的方向上使(0001)Si面取向而成的。第二晶片W52(1张)(相当于图6的基板5a)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(0001)Si面取向而成的。第三晶片W53(1张)(比较用)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(000-1)C面取向而成的。
另外，在各个晶片中设置了与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W51进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W52、W53进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W51、W52、W53，同时采用相同的处理条件进行SPM清洗后，通过HF处理将表面的氧化膜除去。
接下来，在晶片W52、W53的表面实施了6H-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内独立地配置晶片W52、W53后，导入3slm的氢，在13Pa的压力下升温到1550℃。为了使外延生长装置内的温度均匀化，在温度到达1550℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。此时，使对于晶片W52的SiH4气和C3H8气的流量分别为10sccm和8sccm，使对于晶片W53的SiH4气和C3H8气的流量分别为8sccm和10sccm。
基于各个条件的SiC的生长速度为约8μm/h。
再有，在上述外延生长处理的最初，为了使得不将在晶片表面露出的结晶缺陷搬运至同质外延生长层，通过在上述气体中添加40sccm的氮气，从而使生长初期的厚度1μm部分成为氮浓度1×1018原子/cm3的氮添加层，形成了缓冲层(相当于图6(b)的缓冲层5c)。
接下来，在厚1μm的缓冲层形成后停止氮气添加，实施了10μm厚的同质外延生长。采用后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出3×1015/cm3。
在此，确认了通过500℃的熔融KOH处理测定的晶片W52、W53的BPD密度在外延生长前为8700～12000/cm2，在外延生长后都减少到38～260/cm2。另一方面，所有的晶片的TD密度在外延生长前后都为300/cm2，没有变化。
接下来，对晶片W52、W53上的外延生长层表面进行CMP处理，使表面的算术平均粗糙度(Ra)从1nm减小到0.2nm。
接下来，在晶片W52、W53各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。即，将氢离子注入晶片W52、W53的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W51、W52、W53，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W52、W53的表面分别与晶片W51的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W51的定向平面方位，使晶片W52、W53的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[11-20]方位的晶面的偏差为20arcsec以下。
在此，着眼于晶片W51/W52界面与晶片W51/W53界面的差异，在晶片W51与晶片W52间的界面，由于Si极性面彼此地相对，因此存在着Si-Si键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W51与晶片W53间的界面中，相对于晶片W51的Si极性面，晶片W53的C极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W51、W52的接合体以及晶片W51、W53的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W51的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W52侧的薄膜层转印于晶片W51表面而成的晶片称为W512，将晶片W53侧的薄膜层转印于晶片W51表面而成的晶片称为W513。晶片W512和W513表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W512、W513的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W512、W513独立地设置于外延生长装置内后，导入3slm的氢，在13Pa的压力下升温到1550℃。为了使外延生长装置内的温度均匀化，在温度到达1550℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。晶片W513由于Si面在表面露出，因此与晶片W52上的外延生长同样地，SiH4气和C3H8气的流量分别设为10sccm和8sccm，对于晶片W512，与晶片W53同样地，SiH4气和C3H8气的流量分别设为8sccm和10sccm。采用该条件继续75分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出3×1015/cm3。
接下来，为了测定在晶片W512、W513上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W512表面的BPD密度停留在与外延生长前相同程度的42～292/cm2，晶片W513表面的BPD密度与外延生长前的晶片W51表面同样、增加到1400～18000/cm2。即，认为在晶片W512中，利用界面的单极性APB面阻止BPD的搬运，而在晶片W513中，由于不存在APB面，因此晶片W31表面的BPD也贯通缓冲层，直至到达外延生长层表面。
[实施例6]
在实施例5中，作为单晶基板，将其A面、B面更换使用，制作层叠基板并评价。
首先，准备了3种单晶6H-SiC基板(晶片)。第一晶片W61(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，是在从其表面的法线轴向[11-20]方位倾斜了4度的方向上使(000-1)C面取向而成的。第二晶片W62(1张)(相当于图6的基板5a)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(000-1)C面取向而成的。第三晶片W63(1张)(比较用)是在从表面的法线轴向[-1-120]方位倾斜了4度的方向上使(0001)Si面取向而成的。
另外，在各个晶片中设置了与[11-20]方位平行的第一定向平面和与[1-100]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W61进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W62、W63进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W61、W62、W63，同时采用相同的处理条件进行SPM清洗后，通过HF处理将表面的氧化膜除去。
接下来，在晶片W62、W63的表面实施了6H-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内独立地配置晶片W62、W63后，导入3slm的氢，在13Pa的压力下升温到1550℃。为了使外延生长装置内的温度均匀化，在温度到达1550℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。此时，使对于晶片W62的SiH4气和C3H8气的流量分别为8sccm和10sccm，使对于晶片W63的SiH4气和C3H8气的流量分别为10sccm和8sccm。
基于各个条件的SiC的生长速度为约8μm/h。
再有，在上述外延生长处理的最初，为了使得不将在晶片表面露出的结晶缺陷搬运至同质外延生长层，通过在上述气体中添加40sccm的氮气，从而使生长初期的厚度1μm部分成为氮浓度1×1018原子/cm3的氮添加层，形成了缓冲层(相当于图6(b)的缓冲层5c)。
接下来，在厚1μm的缓冲层形成后停止氮气添加，实施了10μm厚的同质外延生长。采用后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出3×1015/cm3。
在此，确认了通过500℃的熔融KOH处理测定的晶片W62、W63的BPD密度在外延生长前为8700～12000/cm2，在外延生长后都减少到29～84/cm2。另一方面，所有的晶片的TD密度在外延生长前后都为300/cm2，没有变化。
接下来，对晶片W62、W63上的外延生长层表面进行CMP处理，使表面的算术平均粗糙度(Ra)从1nm减小到0.2nm。
接下来，在晶片W62、W63各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。即，将氢离子注入晶片W62、W63的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W61、W62、W63，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W62、W63的表面分别与晶片W61的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W61的定向平面方位，使晶片W62、W63的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[11-20]方位的晶面的偏差为20arcsec以下。
由此，晶片W61与晶片W62间以及晶片W61与晶片W63间的不匹配界面(晶格变得不连续的界面)密度减小到可忽视的程度。
在此，着眼于晶片W61/W62界面与晶片W61/W63界面的差异，在晶片W61与晶片W62间的界面，由于C极性面彼此地相对，因此存在着C-C键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W61与晶片W63间的界面中，相对于晶片W61的C极性面，晶片W63的Si极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W61、W62的接合体以及晶片W61、W63的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W61的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W62侧的薄膜层转印于晶片W61表面而成的晶片称为W612，将晶片W63侧的薄膜层转印于晶片W61表面而成的晶片称为W613。晶片W612和W613表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W612、W613的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W612、W613独立地设置于外延生长装置内后，导入3slm的氢，在13Pa的压力下升温到1550℃。为了使外延生长装置内的温度均匀化，在温度到达1550℃后10分钟后追加导入SiH4气和C3H8气，开始外延生长。晶片W613由于C面在表面露出，因此与晶片W62上的外延生长同样地，SiH4气和C3H8气的流量分别设为8sccm和10sccm，对于晶片W612，与晶片W63同样地，SiH4气和C3H8气的流量分别设为10sccm和8sccm。采用该条件继续75分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出3×1015/cm3。
接下来，为了测定在晶片W612、W613上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W612表面的BPD密度停留在与外延生长前相同程度的31～94/cm2，晶片W613表面的BPD密度与外延生长前的晶片W61表面同样、增加到312～824/cm2。即，认为在晶片W612中，利用界面的单极性APB面阻止BPD的搬运，而在晶片W613中，由于不存在APB面，因此晶片W61表面的BPD也贯通缓冲层，直至到达外延生长层表面。
[实施例7]
在实施例3中，变为结晶结构(结晶多型)不同的单晶基板，制作层叠基板并评价。
首先，准备了3种单晶3C-SiC基板(晶片)。第一晶片W71(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，以(111)Si面作为表面。第二晶片W72(1张)(相当于图6的基板5a)也以(111)Si面作为表面。第三晶片W73(1张)(比较用)以(-1-1-1)C面作为表面。
另外，在各个晶片中设置了与[110]方位平行的第一定向平面和与[1-10]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W71进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W72、W73进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W71、W72、W73，同时采用相同的处理条件进行SPM清洗后，通过HF处理将表面的氧化膜除去。
接下来，在晶片W72、W73的表面实施了3C-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内将晶片W72、W73独立地配置后，导入500sccm的氢，在1Pa的压力下升温到1350℃。为了使外延生长装置内的温度均匀化，在温度到达1350℃后10分钟后追加导入SiH2Cl2气和C2H2气，开始外延生长。此时，使对于晶片W72的SiH2Cl2气和C2H2气的流量分别为50sccm和12sccm，使对于晶片W73的SiH2Cl2气和C2H2气的流量分别为50sccm和14sccm。这样在晶片W72、W73中改变了C2H2气的流量的原因在于，根据各个表面的极性面的差异(Si面和C面)，表面的过饱和度改变，最佳的外延生长条件改变。
基于各个条件的SiC的生长速度为约21μm/h。
实施该同质外延生长29分钟，得到了10μm厚的同质外延生长层。通过后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出2×1016/cm3。
在此，通过500℃的熔融KOH处理使晶片W72、W73的外延生长层表面的层叠缺陷(SF：stacking fault)明显化，结果外延生长层的SF密度都为368～890/cm2。
接下来，对晶片W72、W73上的外延生长层表面进行CMP处理，使表面的算术平均粗糙度(Ra)从1nm减小到0.2nm。
接下来，在晶片W72、W73各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。即，将氢离子注入晶片W72、W73的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W71、W72、W73，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W72、W73的表面分别与晶片W71的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W71的定向平面方位，使晶片W72、W73的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[110]方位的晶面的偏差为20arcsec以下。
由此，晶片W71-W72间以及晶片W71-W73间的不匹配界面密度减小到可忽视的程度。
在此，着眼于晶片W71/W72界面与晶片W71/W73界面的差异。在晶片W71与晶片W72间的界面，由于Si极性面彼此地相对，因此存在着Si-Si键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W71与晶片W73间的界面中，相对于晶片W71的Si极性面，晶片W73的C极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W71、W72的接合体以及晶片W71、W73的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W71的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W72侧的薄膜层转印于晶片W71表面而成的晶片称为W712，将晶片W73侧的薄膜层转印于晶片W71表面而成的晶片称为W713。晶片W712和W713表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W712、W713的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W712、W713独立地设置于外延生长装置内后，导入500sccm的氢，在1Pa的压力下升温到1350℃。为了使外延生长装置内的温度均匀化，在温度到达1350℃后10分钟后追加导入SiH2Cl2气和C2H2气，开始外延生长。此时，使对于晶片W712的SiH2Cl2气和C2H2气的流量分别为50sccm和14sccm，使对于晶片W713的SiH2Cl2气和C2H2气的流量分别为50sccm和12sccm。采用该条件继续29分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出2×1016/cm3。
接下来，为了测定在晶片W712、W713上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W712表面的SF密度停留在与外延生长前相同程度的456～917/cm2，晶片W713表面的SF密度增加到16000～23000/cm2。即，认为在晶片W712中，利用界面的单极性APB面阻止SF的搬运，而在晶片W713中，由于不存在APB面，因此晶片W71表面的SF直至到达外延生长层表面。
[实施例8]
在实施例7中，作为单晶基板，将其A面、B面更换使用，制作层叠基板并评价。
首先，准备了3种单晶3C-SiC基板(晶片)。第一晶片W81(2张)成为层叠体的支承基板部分(相当于图6的基板5b)，以(-1-1-1)C面作为表面。第二晶片W82(1张)(相当于图6的基板5a)也以(-1-1-1)C面作为表面。第三晶片W83(1张)(比较用)以(111)Si面作为表面。
另外，在各个晶片中设置了与[110]方位平行的第一定向平面和与[1-10]方位平行的第二定向平面。第一定向平面的长度设为38.5mm，第二定向平面的长度设为18mm。另外，对于晶片W81进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的3点方向的关系。对于晶片W82、W83进行了加工，以致观看表面时，成为第一定向平面为钟表的6点方向、第二定向平面为钟表的9点方向的关系。各晶片厚度为0.5mm。
对于这样的晶片W81、W82、W83，同时采用相同的处理条件进行SPM清洗后，通过HF处理将表面的氧化膜除去。
接下来，在晶片W82、W83的表面实施了3C-SiC的同质外延生长(图6(b))。
首先，在外延生长之前，在外延生长装置内将晶片W82、W83独立地配置后，导入500sccm的氢，在1Pa的压力下升温到1350℃。为了使外延生长装置内的温度均匀化，在温度到达1350℃后10分钟后追加导入SiH2Cl2气和C2H2气，开始外延生长。此时，使对于晶片W82的SiH2Cl2气和C2H2气的流量分别为50sccm和14sccm，使对于晶片W83的SiH2Cl2气和C2H2气的流量分别为50sccm和12sccm。
基于各个条件的SiC的生长速度为约21μm/h。
实施该同质外延生长29分钟，得到了10μm厚的同质外延生长层。通过后面实施的容量-电压测定(CV测定)确认了同质外延生长层(相当于图6(b)的同质外延生长层5e)显示n型的导电性，残留载流子浓度示出2×1016/cm3。
在此，通过500℃的熔融KOH处理使晶片W82、W83的外延生长层表面的层叠缺陷(SF)明显化，结果外延生长层的SF密度都为244～883/cm2。
接下来，对晶片W82、W83上的外延生长层表面进行CMP处理，使表面的算术平均粗糙度(Ra)从1nm减小到0.2nm。
接下来，在晶片W82、W83各自的外延生长层表面设置了脆弱层(相当于图6(c)的离子注入区域5ion)。即，将氢离子注入晶片W82、W83的外延生长层表面，形成了图6(c)中所示的离子注入区域5ion。注入的氢离子(H+)的剂量设为1.0×1017原子/cm2，离子的加速能量设为65keV以使脆弱层的深度成为400nm。
然后，对于晶片W81、W82、W83，同时采用相同的处理条件用过氧化氢水和硫酸的混酸清洗(SPM清洗)后，采用稀氢氟酸处理(HF处理)将表面的氧化膜除去。接下来，通过在氢气氛中实施10分钟700℃的热处理，从而将基板表面用氢封端，使各个基板的极性均匀化。
接下来，将晶片W82、W83的表面分别与晶片W81的表面抵接而接合(相当于图6(d)中所示的处理)。不过，对于抵接前的各个晶片表面，采用相同的处理条件照射Ar等离子体，使其活化。另外，与实施例1同样地使用L字状的石英夹具，相对于晶片W81的定向平面方位，使晶片W82、W83的定向平面方位分别一致(即，使得晶片的第一定向平面之间、而且第二定向平面之间的位置正确地一致)地贴合，使[110]方位的晶面的偏差为20arcsec以下。
由此，晶片W81-W82间以及晶片W81-W83间的不匹配界面密度减小到可忽视的程度。
在此，着眼于晶片W81/W82界面与晶片W81/W83界面的差异。在晶片W81与晶片W82间的界面，由于C极性面彼此地相对，因此存在着C-C键。即，存在着一分子层的单极性反相位区域边界(APB)面。另一方面，在晶片W81与晶片W83间的界面中，相对于晶片W81的C极性面，晶片W83的Si极性面相对。因此，界面由Si-C的键合形成，不存在APB面。
接下来，将晶片W81、W82的接合体以及晶片W81、W83的接合体加热到800℃，在通过氢离子注入而形成的脆弱层引起断裂，只使厚400nm的薄膜层残留(转印)于晶片W81的表面(相当于图6(e)中所示的处理)。将由于断裂而将晶片W82侧的薄膜层转印于晶片W81表面而成的晶片称为W812，将晶片W83侧的薄膜层转印于晶片W81表面而成的晶片称为W813。晶片W812和W813表面通过断裂处理，表面的算术平均粗糙度Ra增加到超过1nm，因此实施CMP处理，使表面的算术平均粗糙度Ra减小到0.2nm以下。
接下来，对晶片W812、W813的表面实施了进一步的同质外延生长。在同质外延生长之前，将晶片W812、W813独立地设置于外延生长装置内后，导入500sccm的氢，在1Pa的压力下升温到1350℃。为了使外延生长装置内的温度均匀化，在温度到达1350℃后10分钟后追加导入SiH2Cl2气和C2H2气，开始外延生长。此时，使对于晶片W812的SiH2Cl2气和C2H2气的流量分别为50sccm和12sccm，使对于晶片W813的SiH2Cl2气和C2H2气的流量分别为50sccm和14sccm。采用该条件继续21分钟的处理，实施了10μm的同质外延生长。通过后面实施的CV测定确认：同质外延生长层显示n型的导电性，残留载流子浓度示出2×1016/cm3。
接下来，为了测定在晶片W812、W813上形成的外延生长层表面的缺陷密度，通过将氢氧化钾载置于表面，在500℃下加热5分钟使其熔融，从而促进缺陷的蚀刻，实施了明显化处理。通过该熔融KOH处理测定的结果：晶片W812表面的SF密度停留在与外延生长前相同程度的277～1000/cm2，晶片W813表面的SF密度增加到11000～34000/cm2。即，认为在晶片W812中，利用界面的单极性APB面阻止SF的搬运，而在晶片W813中，由于不存在APB面，因此晶片W81表面的SF直至到达外延生长层表面。
将实施例3～8的层叠基板中的外延生长层的表面缺陷密度的结果汇总示于表1。应予说明，实施例3、4(4H-SiC)、实施例5、6(6H-SiC)的缺陷密度为BPD密度，实施例7、8(3C-SiC)的缺陷密度为SF密度。
如表1中所示那样，虽然化合物半导体基板的结晶结构(晶系、结晶排列)不同，但对于本发明的层叠基板而言，获得单极性APB面产生的抑制缺陷搬运的效果。
[表1]
[表1]
再有，目前为止用实施方式对本发明进行了说明，但本发明并不限定于这些实施方式，其他的实施方式、追加、变形、削除等能够在本领域技术人员能想到的范围内进行变形，只要所有的方案都取得本发明的作用效果，则包含在本发明的范围内。
例如，在本实施例中，关于基板上的同质外延生长，采用了使用了SiH4+C3H8+H2、SiH2Cl2+C2H2+H2系作为混合气体的气相生长法，但本发明的效果不依赖于外延生长的方式、原料而显现，例如即使使用分子束外延生长、溶液生长也获得同样的效果。
附图标记的说明
1 原板(单晶化合物半导体原板)
1a、1b、2a、2b、3a、3b、4a、4a″、4b、5a、5b、90 化合物半导体基板
1ab、2ab、3ab、4ab、5eb 单极性反相位区域边界面
1cp1、1cp2 极性面
3of 定向平面(定向平面、OF)
3n 缺口
4a’、5e’ 化合物半导体薄膜
4ion、5ion 离子注入区域
5c 缓冲层
5e 同质外延生长层
10、20、30、40、50 化合物半导体层叠基板
20f 表面
20r 背面

Claims (15)

1.化合物半导体层叠基板，是将为包含A和B作为构成元素的相同组成、具有相同的原子排列的2张单晶的化合物半导体基板直接贴合层叠而成的基板，其特征在于，该层叠基板的表面背面为包含A或B的同种的原子的极性面，层叠界面为包含B或A中的任一者的原子之间的键合、并且它们的晶格匹配的单极性的反相位区域边界面。
2.根据权利要求1所述的化合物半导体层叠基板，其特征在于，包含碳化硅、氮化镓、镓砷、镓磷、铟磷、氮化铝或铟锑。
3.根据权利要求1或2所述的化合物半导体层叠基板，其中，层叠的化合物半导体基板各自具有均匀的厚度。
4.根据权利要求1～3中任一项所述的化合物半导体层叠基板，其中，所述2张化合物半导体基板中的一者为化合物半导体的薄膜。
5.根据权利要求4所述的化合物半导体层叠基板，其中，所述2张化合物半导体基板中的一者为外延生长膜。
6.化合物半导体层叠基板的制造方法，其特征在于，准备2张使一个主面为包含A原子的极性面即A面、使另一主面为包含B原子的极性面即B面的单晶的化合物半导体基板，所述单晶的化合物半导体基板为包含A和B作为构成元素的相同组成、具有相同的原子排列，将这2张化合物半导体基板的B面之间或A面之间在使两基板的各自特定的晶面吻合的状态下直接贴合，将所述2张化合物半导体基板层叠，得到该层叠基板的表面背面为包含A或B的同种的原子的极性面、层叠界面成为了包含B或A中的任一者的原子之间的键合、并且它们的晶格匹配的单极性的反相位区域边界面的化合物半导体层叠基板。
7.根据权利要求6所述的化合物半导体层叠基板的制造方法，其中，通过使可识别所述化合物半导体基板的特定的晶面地赋予的定向平面或缺口在两基板间成为规定的位置关系，从而使所述各自特定的晶面吻合。
8.根据权利要求6或7所述的化合物半导体层叠基板的制造方法，其中，对于所述2张化合物半导体基板中的一个化合物半导体基板，对与另一化合物半导体基板接合的面预先进行离子注入，在所述接合后在该离子注入区域使其剥离，进行化合物半导体基板的薄层化。
9.根据权利要求6或7所述的化合物半导体层叠基板的制造方法，其中，所述2张化合物半导体基板中的一个化合物半导体基板在与另一化合物半导体基板接合的面预先形成了与该一个化合物半导体基板相同的化合物的同质外延生长层。
10.根据权利要求9所述的化合物半导体层叠基板的制造方法，其中，在所述一个化合物半导体基板与同质外延生长层之间设置了在相同化合物中掺杂杂质而成的缓冲层。
11.根据权利要求9或10所述的化合物半导体层叠基板的制造方法，其中，对所述同质外延生长层预先进行离子注入，在所述接合后，作为化合物半导体基板的薄层化，进行在该离子注入区域使其剥离、使该同质外延生长层的一部分转印。
12.根据权利要求6～11中任一项所述的化合物半导体层叠基板的制造方法，其中，所述2张化合物半导体基板从相同的单晶的化合物半导体基板取得。
13.根据权利要求6～12中任一项所述的化合物半导体层叠基板的制造方法，其中，对于所述2张化合物半导体基板，采用相同的处理条件同时实施表面处理，使两基板的接合面的表面状态成为等价的表面状态。
14.根据权利要求6～13中任一项所述的化合物半导体层叠基板的制造方法，其中，在所述接合前，对所述2张化合物半导体基板的两者的接合面采用相同的处理条件实施表面活化处理。
15.半导体元件，其使用了根据权利要求1～5中任一项所述的化合物半导体层叠基板。
CN201880012091.7A 2017-02-16 2018-02-15 化合物半导体层叠基板及其制造方法以及半导体元件 Active CN110301033B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017027069 2017-02-16
JP2017-027069 2017-02-16
PCT/JP2018/005169 WO2018151189A1 (ja) 2017-02-16 2018-02-15 化合物半導体積層基板及びその製造方法、並びに半導体素子

Publications (2)

Publication Number Publication Date
CN110301033A true CN110301033A (zh) 2019-10-01
CN110301033B CN110301033B (zh) 2023-06-09

Family

ID=63170662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880012091.7A Active CN110301033B (zh) 2017-02-16 2018-02-15 化合物半导体层叠基板及其制造方法以及半导体元件

Country Status (7)

Country Link
US (1) US11177123B2 (zh)
EP (1) EP3584821A4 (zh)
JP (1) JP6721062B2 (zh)
KR (1) KR102481927B1 (zh)
CN (1) CN110301033B (zh)
RU (1) RU2753180C2 (zh)
WO (1) WO2018151189A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN117253790A (zh) * 2023-11-17 2023-12-19 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300787B (zh) * 2018-09-21 2019-07-12 苏州汉骅半导体有限公司 回收碳面极性碳化硅衬底的方法
FR3123759B1 (fr) * 2021-06-03 2023-06-23 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072249A1 (en) * 2000-05-31 2002-06-13 Hoya Corporation Method of manufacturing silicon carbide, silicon carbide, composite material, and semiconductor element
US20110089431A1 (en) * 2009-10-15 2011-04-21 Hoya Corporation Compound single crystal and method for producing the same
US20120181550A1 (en) * 2011-01-17 2012-07-19 Denso Corporation Compound semiconductor substrate and manufacturing method of the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111794A (en) 1974-07-18 1976-01-30 Kojin Kk Shinkina piroro * 1*22b * isokinorinjudotaino seizohoho
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US5958132A (en) * 1991-04-18 1999-09-28 Nippon Steel Corporation SiC single crystal and method for growth thereof
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
JP3576432B2 (ja) 1998-10-10 2004-10-13 Ｈｏｙａ株式会社 炭化珪素膜及びその製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP4689153B2 (ja) * 2003-07-18 2011-05-25 株式会社リコー 積層基体および半導体デバイス
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP2009158867A (ja) * 2007-12-27 2009-07-16 Seiko Epson Corp 積層基板、半導体装置および電子機器
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
KR101025980B1 (ko) * 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
US20130228797A1 (en) 2010-11-15 2013-09-05 Hoya Corporation Silicon carbide substrate and semiconductor device
FI20115255A0 (fi) * 2011-03-14 2011-03-14 Optogan Oy Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä
JP6039888B2 (ja) 2011-06-05 2016-12-07 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP5587848B2 (ja) * 2011-10-11 2014-09-10 日本電信電話株式会社 半導体積層構造の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072249A1 (en) * 2000-05-31 2002-06-13 Hoya Corporation Method of manufacturing silicon carbide, silicon carbide, composite material, and semiconductor element
US20110089431A1 (en) * 2009-10-15 2011-04-21 Hoya Corporation Compound single crystal and method for producing the same
US20120181550A1 (en) * 2011-01-17 2012-07-19 Denso Corporation Compound semiconductor substrate and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN117253790A (zh) * 2023-11-17 2023-12-19 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件
CN117253790B (zh) * 2023-11-17 2024-02-09 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件

Also Published As

Publication number Publication date
EP3584821A1 (en) 2019-12-25
RU2019128437A (ru) 2021-03-16
CN110301033B (zh) 2023-06-09
US11177123B2 (en) 2021-11-16
US20200006046A1 (en) 2020-01-02
WO2018151189A1 (ja) 2018-08-23
RU2753180C2 (ru) 2021-08-12
EP3584821A4 (en) 2020-12-16
JP6721062B2 (ja) 2020-07-08
RU2019128437A3 (zh) 2021-06-25
KR20190117650A (ko) 2019-10-16
JPWO2018151189A1 (ja) 2019-12-12
KR102481927B1 (ko) 2022-12-28

Similar Documents

Publication Publication Date Title
CN110301033A (zh) 化合物半导体层叠基板及其制造方法以及半导体元件
Kimoto Material science and device physics in SiC technology for high-voltage power devices
KR102551812B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
Higashiwaki et al. Recent progress in Ga2O3 power devices
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
US9761493B2 (en) Thin epitaxial silicon carbide wafer fabrication
Carey et al. Comparison of dual-stack dielectric field plates on β-Ga2O3 Schottky rectifiers
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
Bormashov et al. Thin large area vertical Schottky barrier diamond diodes with low on-resistance made by ion-beam assisted lift-off technique
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
KR20120023710A (ko) 반도체 장치
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
JP2017114694A (ja) 化合物半導体積層基板及びその製造方法、並びに半導体素子
CN105789029B (zh) 晶体管、晶体管制造方法以及衬底
US9153661B2 (en) Semiconductor device and method for manufacturing same
US9099308B2 (en) Semiconductor wafer and method for manufacturing the same
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US20150259828A1 (en) Epitaxial wafer and method for fabricating the same
US20140117382A1 (en) Epitaxial Wafer, Method for Fabricating the Wafer, and Semiconductor Device Including the Wafer
JP2012151177A (ja) 化合物半導体基板およびその製造方法
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
CN108140541A (zh) SiC复合基板的制造方法
Dahal et al. Fabrication of thick free-standing lightly-doped n-type 4H-SiC wafers
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant