JP4689153B2 - 積層基体および半導体デバイス - Google Patents
積層基体および半導体デバイス Download PDFInfo
- Publication number
- JP4689153B2 JP4689153B2 JP2003199081A JP2003199081A JP4689153B2 JP 4689153 B2 JP4689153 B2 JP 4689153B2 JP 2003199081 A JP2003199081 A JP 2003199081A JP 2003199081 A JP2003199081 A JP 2003199081A JP 4689153 B2 JP4689153 B2 JP 4689153B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- layer
- film
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層基体および半導体デバイスに関する。
【０００２】
【従来の技術】
高度情報化社会の急激な進展とともに、情報伝送の高速・大容量化と情報処理の高速化が益々必要とされている。
【０００３】
Ｓｉ−ＬＳＩと化合物半導体電子デバイスや光デバイスとを同一基板上に集積する光電子集積回路や光電子融合集積回路は、これらのニーズに応えるのに有望なデバイスとして、精力的に研究開発されている。
【０００４】
このような集積回路を実現する最も主要な課題は、Ｓｉ基板上に結晶品質の良い化合物半導体を大面積で安定したプロセスで設けることである。
【０００５】
このため、Ｓｉ基板上に化合物半導体膜をヘテロエピタキシャル成長させることが検討されてきている。
【０００６】
具体的に、Ｓｉ基板上に、まず低温ＧａＡｓを成長させる２段階成長法、あるいは、Ｓｉ基板上に、ＧａＰ層、ＩｎＧａＡｓ／ＧａＡｓ，ＧａＡｓＰ／ＧａＡｓ歪超格子などの化合物半導体中間層を設ける方法、あるいは、ＳｒＴｉＯ３などの酸化物中間層を設ける方法が検討されている。
【０００７】
しかし、これらの方法のうち、Ｓｉ基板上に直接ＧａＡｓ層を成長させたものや、ＧａＡｓ，ＩｎＧａＡｓ，ＧａＡｓＰなどの中間層を用いたものは、大面積Ｓｉ基板上では以下の問題が顕在化する。
【０００８】
すなわち、Ｓｉ上で大面積に完全に均一な清浄表面を得るのは難しい。Ｓｉは、Ｏとの親和性が強く、酸化性水溶液による処理とそれに続くＨＦ処理では表面に酸化層が残る。この後、７００〜１０００℃程度で熱処理を行うが、この範囲の低い温度では酸化層の除去が不完全になり、完全にＳｉの酸化物を除去するため熱処理温度を高めにすると、意図しない原子ステップ，キンク構造が生成され、大面積で無欠陥の単結晶のエピタキシャル層を堆積させるのが難しくなる。このため、ＧａＡｓ，ＧａＰなどの化合物半導体層または化合物半導体中間層を直接この清浄化したＳｉ表面に成長させても、大面積では良質のエピタキシャル膜は得にくい。
【０００９】
また、Ｓｉの熱膨張係数は２．６×１０−６ ℃−１であり、また、ＧａＡｓの熱膨張係数は５．９×１０−６℃−１であり、その差が大きい。そのため、Ｓｉ系基板とＧａＡｓ系膜とが直接に接する構成は、この界面で構成膜が剥離したり、構成膜にクラックが発生したりする。さらに、ＧａＡｓ系デバイスを駆動させる場合に発生する熱によっても、同様な欠陥が発生しやすい。
【００１０】
これらの問題を解決するため、例えば特許文献１には、ＳｒＴｉＯ３を中間層し、この中間層とＳｉ基板との間に非晶質ＳｉＯ２層を設けたＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉの構成で、良好なＧａＡｓエピタキシャル層が得られると記載されている。この構造では、中間層として、Ｓｉより酸素と親和性が強いＳｒ，Ｔｉを含み、Ｓｉと格子整合性のよいＳｒＴｉＯ３層を用いている。中間層形成過程の初期段階でＳｉ上のＳｉＯｘ層のＯ原子が容易に形成過程中の中間層側に移動するため、中間層の成長時に広い面積にわたりＳｉ基板表面のＳｉＯｘ層は消滅する。このため、下地Ｓｉ基板の結晶構造を反映し、良好にＳｒＴｉＯ３層がエピタキシャル成長する。この後、過剰の酸化雰囲気の下、ＳｒＴｉＯ３層と接するＳｉ基板を酸化させて非晶質のＳｉＯ２層を形成し、この非晶質ＳｉＯ２層に応力を緩和させる役割を持たせている。
【００１１】
しかし、この特許文献１では、中間層として、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＳｒＨｆＯ３、ＢａＺｒＯ３、ＢａＨｆＯ３、ＢａＳｎＯ３、ＳｒｘＢａ１−ｘＴｉＯ３だけを開示している。このため物性及び作製法が限定されるので、素子設計上の自由度が小さく、素子製造上の選択肢も小さいという問題がある。
【００１２】
【特許文献１】
米国特許第６，３９２，２５７号
【００１３】
【発明が解決しようとする課題】
本発明は、素子設計上の自由度が大きく、素子製造上の選択肢も大きくすることの可能な積層基体および半導体デバイスを提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、ＭｇＯ、ＭｇＴｉ ２ Ｏ ４ 、Ｍｇ ２ ＴｉＯ ４ 、ＣａＴｉＯ ３ 、ＴｉＯ、ＴｉＯ ２ 、ＳｒＯ、ＳｒＣｅＯ ３ 、ＢａＯ、ＢａＣｅＯ ３ 、ＢａＴｈＯ ３ 、ＢａＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＬａＴｉＯ ３ 、ＴｈＯ ２ 、Ｌｉ ０．５ Ａｌ ２．５ Ｏ４、Ｌｉ １．３３ Ｔｉ １．６７ Ｏ ４ 、ＬｉＡｌＴｉＯ ４ 、または、ＬｉＴｉＯ ２ からなるエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有していることを特徴としている。
【００１７】
また、請求項２記載の発明は、請求項１記載の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されていることを特徴としている。
【００１８】
また、請求項３記載の発明は、請求項１記載の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されていることを特徴としている。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
（第１の実施形態）
本発明の第１の実施形態は、図１に示すように、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板と、該単結晶基板上にエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有している積層基体において、
前記酸化物中間層の少なくとも１層は、
Ｌｉ，Ｂｅ，Ｍｇ，Ｃａ，Ｂａ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｓｍ，Ｅｕ，Ｔｍ，Ｙｂ，Ａｌ，Ｔｈ，Ｔａの金属元素のうちの少なくとも１つを含み、該酸化物中間層の結晶格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地の単結晶基板表面の原子配置と整合していることを特徴としている。
【００３３】
（第２の実施形態）
本発明の第２の実施形態は、図１に示すように、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板と、該単結晶基板上にエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有している積層基体において、
前記酸化物中間層の少なくとも１層は、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、または、ＬｉＴｉＯ２からなることを特徴としている。
【００３４】
（第３の実施形態）
本発明の第３の実施形態は、第１または第２の実施形態の積層基体において、前記単結晶基板と前記酸化物中間層との間に、非晶質ＳｉＯ２層が設けられていることを特徴としている。
【００３５】
第１乃至第３の実施形態において、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板とは、少なくとも基板の表面がＳｉまたはＳｉＧｅまたはＧｅからなる単結晶構造のものであり、単結晶ウェハ、ＳＯＩのような膜、超格子構造多層膜の場合もある。
【００３６】
第１乃至第３の実施形態において、酸化物中間層がＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上にエピタキシャル成長する第１の条件を述べる。
【００３７】
酸化物が成長を開始する段階においては、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に付着する金属原子又は酸素不足の金属酸化物は、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板表面に残留するＳｉＯｘ，ＧｅＯｘのＯを取り込み、Ｓｉ，Ｇｅを還元する必要がある。
【００３８】
これは、化１の反応におけるＧｉｂｂｓエネルギー（△Ｇ）が負である必要があることである。
【００３９】
なお、以下の反応の式、及び、エネルギーの値は、エネルギーの比較を容易にするため、Ｏ原子１ｍｏｌあたりに統一する。また、以降の反応は、Ｓｉ基板で検討する。ＳｉＧｅ，Ｇｅの場合は、ＳｉよりもＯとの親和性が弱く、その酸化物はＳｉの酸化物よりも容易に還元されるため、Ｓｉの酸化物が還元される条件ではＧｅの酸化物は確実に還元されるためである。
【００４０】
【化１】
（１／２）ＳｉＯ２＋ｘＭ→ＭｘＯ＋Ｓｉ ・・・ △Ｇ１
（Ｍは金属元素）
【００４１】
この化１の反応式を分解すると、次式（化２，化３）のようになる。
【００４２】
【化２】
（１／２）ＳｉＯ２→（１／２）Ｏ２＋（１／２）Ｓｉ ・・・ −△Ｇｆ２
【００４３】
【化３】
ｘＭ＋（１／２）Ｏ２→ＭｘＯ ・・・ △Ｇｆ３
【００４４】
よって、△Ｇ１が負であるためには、（−△Ｇｆ２＋△Ｇｆ３）＜０、つまり、△Ｇｆ３＜△Ｇｆ２である必要がある。これが第１の条件である。これらのエネルギーは酸化物の生成エネルギーとして既知であり、便覧，文献等により容易に得られる。
【００４５】
次表（表１）には、標準状態におけるＳｉＯ２、及び、第１の実施形態で挙げた金属元素からなる酸化物の生成エネルギーを示す。
【００４６】
【表１】
【００４７】
標準状態において、△Ｇｆ２は−４２８ｋＪ／ｍｏｌであり、また、表１に挙げた酸化物の△Ｇｆ３は△Ｇｆ２より負であることがわかる。
【００４８】
なお、一般的な半導体プロセス温度は、室温から１０００℃程度の範囲である。この温度範囲においての△Ｇｆ２Ｔ 、△Ｇｆ３Ｔを、同様な既知情報源から標準状態の△Ｈｆ、△Ｓｆを得、△Ｇｆ＝△Ｈｆ−Ｔ△Ｓｆより算出すると、やはり△Ｇｆ３Ｔ＜△Ｇｆ２Ｔ の関係にあることがわかる。
【００４９】
このように、まず、第１の実施形態に挙げた１種金属元素の酸化物はエピタキシャル成長の第１の条件を満たすことがわかる。
【００５０】
酸化物中間層がＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上にエピタキシャル成長する第２の条件を述べる。
【００５１】
下地となるＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に直接に接して成長する酸化膜が下地のＳｉまたはＳｉＧｅまたはＧｅの結晶構造の影響を受けエピタキシャル成長するためには、下地のＳｉまたはＳｉＧｅまたはＧｅと格子整合することが必要である。これが、酸化物中間層がエピタキシャル成長する第２の条件である。
【００５２】
格子整合の形態をＳｉ集積回路及びＧａＡｓデバイスで最も多く用いられる（１００）基板の場合で説明する。
【００５３】
格子整合の形態は、以下の２通り（Ａ，Ｂ）が例として挙げられる。
【００５４】
格子整合の形態Ａ
格子整合の形態Ａでは、図２に示すように、酸化物中間層の結晶単位格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子と重なる。
【００５５】
格子整合率を次式（数１）で表す。
【００５６】
【数１】
格子整合率（％）＝（酸化物中間層での整合する原子配置の寸法）×１００／（下地Ｓｉ、ＳｉＧｅ、Ｇｅ基板での整合する原子配置の寸法）
【００５７】
この格子整合率が９０〜１１０％の場合に、酸化物中間層は良好にエピタキシャル成長する。Ｓｉ，ＳｉＧｅ，Ｇｅは結晶構造がダイヤモンド構造で、格子定数が５．４３〜５．６５Åである。よって、前記酸化物中間層の整合する四角形の辺の長さは、４．８９〜６．２２Åであることが必要である。
【００５８】
なお、この格子整合の形態Ａの変形として、酸化物中間層の結晶単位格子の結晶面内において、構成元素のうちの１種の原子配置からなる四角形の寸法のｍ倍が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子のｎ倍と重なることによって整合する場合が挙げられる。ＭｇＯの場合は、作製法により、この格子整合の形態Ａの変形と下記格子整合の形態ＢでＳｉ上に成長する。
【００５９】
格子整合の形態Ｂ
格子整合の形態Ｂでは、図３に示すように、酸化物中間層の結晶単位格子の少なくとも１つの結晶面内において、構成元素のうち１種の原子配置からなる四角形が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子と４５°の角度をなす。
【００６０】
よって、この場合、前記酸化物中間層の整合する四角形の辺の長さは、３．８４〜４．４０Åであることが必要である。
【００６１】
なお、ＧａＡｓは、Ｓｉと結晶構造は異なるが、同じ立方晶系であり、類似した原子配置をもつ。たとえば（１００）では、ＧａとＡｓの原子配置は同一で、Ｓｉとも同一である。また、格子定数も近い。（格子定数；Ｓｉ：５．４３Å、ＧａＡｓ：５．６５Å）
【００６２】
よって、Ｓｉ（１００）に酸化物中間層が良好にエピタキシャル成長していれば、その上にＧａＡｓ膜を成長させれば、同様に良好にエピタキシャル成長する。よって、本発明の積層基体のＧａＡｓも良好にエピタキシャル成長する。
【００６３】
酸化物中間層がエピタキシャル成長する第１及び第２の両方の条件を満たす材料の例を挙げれば、次表（表２）に示すように、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、ＬｉＴｉＯ２などの酸化物が挙げられる。
【００６４】
【表２】
【００６５】
なお、これらの酸化物のうち、ＬｉＴｉＯ２などの複合酸化物も第１の条件を満たすことを以下で説明する。表２に挙げた複合酸化物のすべては、表１に挙げた複数の単一金属からなる酸化物を適切な組成比で混合し熱処理した場合、高収率で生成することができる。これは、その環境で化４の反応エネルギー△Ｇ４が負であることを示す。
【００６６】
複合酸化物ＡｘＢ（ｚ×ｙ）Ｏ（１＋ｚ）が単一金属元素Ａ，Ｂからなる２種の酸化物ＡｘＯ、ＢｙＯから生成される場合は、次式（化４）のような反応式になる。
【００６７】
【化４】
ＡｘＯ＋ｚＢｙＯ→ＡｘＢ（ｚ×ｙ）Ｏ（１＋ｚ） ・・・ △Ｇ４
【００６８】
この式（化４）をＯ元素１ｍｏｌあたりに書き換えると、次式（化５）のようになる。
【００６９】
【化５】
（ＡｘＯ＋ｚＢｙＯ）／（１＋ｚ）→Ａｘ／（１＋ｚ）Ｂ（ｚ×ｙ）／（１＋ｚ）Ｏ・・・ △Ｇ３ＡＢ（＝△Ｇ４／（１＋ｚ））
【００７０】
酸化物ＡｘＯ，ＢｙＯのＯ元素１ｍｏｌあたりの生成エネルギーは、次式（化６，化７）のようになる。
【００７１】
【化６】
ｘＡ＋Ｏ→ＡｘＯ ・・・ △Ｇｆ３Ａ
【００７２】
【化７】
ｙＢ＋Ｏ→ＢｙＯ ・・・ △Ｇｆ３Ｂ
【００７３】
よって、化５の（ＡｘＯ＋ｚＢｙＯ）／（１＋ｚ）の生成エネルギーは、（△Ｇｆ３Ａ＋ｚ×△Ｇｆ３Ｂ ）／（１＋ｚ）となる。
【００７４】
（△Ｇｆ３Ａ＋ｚ×△Ｇｆ３Ｂ）／（１＋ｚ）＝△Ｇｆ３Ｓ とすると、次式（化８）が成立する。
【００７５】
【化８】
△Ｇｆ３Ｓ −△Ｇｆ２
＝［（△Ｇｆ３Ａ −△Ｇｆ２ ）＋ｚ×（△Ｇｆ３Ｂ−△Ｇｆ２ ）］／（１＋ｚ）
【００７６】
表１より、（△Ｇ３Ａ −△Ｇｆ２）＜０、（△Ｇ３Ｂ−△Ｇｆ２ ）＜０である。
ゆえに、（△Ｇ３Ｓ −△Ｇｆ２）＜０であり、次式（化９）の反応は右に進むことがわかる。
【００７７】
【化９】
（１／２）ＳｉＯ２ ＋ｘ／（１＋ｚ）Ａ＋（ｚ×ｙ）／（１＋ｚ）Ｂ→Ａｘ／（１＋ｚ）Ｂ（ｚ×ｙ）／ （１＋ｚ）Ｏ＋Ｓｉ ・・・ △Ｇ５（＝△Ｇ３Ｓ −△Ｇｆ２）
【００７８】
表２に挙げた複合酸化物のＯ元素１ｍｏｌあたりの生成エネルギー（△Ｇｆ３Ｓ）は、ＳｉＯ２のＯ元素１ｍｏｌあたりの生成エネルギー（△Ｇｆ２）より負であり、これらの複合酸化物中間層がエピタキシャル成長する第１の条件を満たすことがわかる。
【００７９】
作製例１
本発明のＧａＡｓ／酸化物中間層／Ｓｉ積層基体は、例えば次のようにして作製することができる。ＭＢＥ法を用い、図４に示すように、ＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ積層基体を作製する場合で説明する。
【００８０】
作製例１では、まず、Ｓｉ（１００）基板の清浄化を行う。代表的な２つの方法を示す。
【００８１】
第１の方法は、ＨＦ処理法である。ＨＦ処理法では、Ｓｉ基板を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ ｄｉｐ処理する。次に、ＨＦ水溶液中にｄｉｐし、表面酸化膜を除去し、同時に表面を水素化する。次に、この試料をＭＢＥ装置に入れ、超高真空中で７００℃程度に加熱し、表面のＨを脱離させ清浄化する。
【００８２】
また、第２の方法は、高温フラッシュ法である。高温フラッシュ法では、Ｓｉ基板を、ＨＣｌ／Ｈ２Ｏ沸騰処理し、１ｎｍ程度の薄い酸化膜を形成する。次に、この試料をＭＢＥ装置に入れ、超高真空中で１０００℃程度に加熱し、表面の酸化物を蒸発させ清浄化する。
【００８３】
このような清浄化処理の後、連続して超高真空中，７５０℃程度で、Ａｌを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は付着したＡｌに吸収され、Ｓｉ基板表面は還元され清浄化される。
【００８４】
この後、少量のＯ２ガス、Ｎ２Ｏガス、ＣＯ２ガス、Ｈ２ＯガスなどのＯを含むガスを、分圧を制御しながら導入するとともに、Ｌａ２Ｏ３を昇華させる。この時点で、Ｓｉ基板上には、Ｏ原子が不足しているＬａＡｌＯ３ （１００）構造膜がエピタキシャル成長する。
【００８５】
この後、Ｏを含むガスの分圧を増加させ、ＬａＡｌＯ３ （１００）構造膜を化学量論的組成になるまで酸化する。
【００８６】
このとき、Ｏを含むガスの分圧をＳｉが酸化するほどに高めにし、ＬａＡｌＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層を成長させるのが好ましい。
【００８７】
次に、このＬａＡｌＯ３／Ｓｉ基板試料を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ＧａＡｓ層をエピタキシャル成長させる。
【００８８】
このようなＧａＡｓ／酸化物中間層／Ｓｉ積層基体を作製する場合、Ｓｉ基板清浄化は低温プロセスであるＨＦ処理法を用いれば、良好に、６インチウェハ程度の大面積Ｓｉ基板上でも、ほほ全域で高結晶品質のＧａＡｓ膜を得ることができる。
【００８９】
しかし、直接ＧａＡｓ層や、ＩｎＧａＡｓ／ＧａＡｓ歪超格子中間層を介しＧａＡｓ層を成長させると、大面積Ｓｉ基板では、全域でエピタキシャル成長させることは難しい。
【００９０】
この理由は次のように考えられる。まず、ＨＦ処理法などの低温プロセスの清浄化法は、Ｓｉ表面のＳｉＯｘを完全には除去できない。化合物半導体はＳｉＯｘと接しても、これを還元できないが、本発明の酸化物中間層の構成材料はＳｉＯｘを還元できる。なお、高温フラッシュ清浄化法では、本発明の酸化物中間層を介しても、直接ＧａＡｓ層や、ＩｎＧａＡｓ／ＧａＡｓ歪超格子中間層を介しても、大面積では良好なＧａＡｓエピタキシャル層は得にくい。これは、高温プロセスなので、Ｓｉ表面が荒れるためと推察される。
【００９１】
膜作製法は、ＭＢＥ法に限らず、酸化条件及び基板に付着する原子，分子種を制御できる構成であれば、ＭＯＣＶＤ法，ＣＢＥ法，ＥＢ蒸着法などを用いることができる。
【００９２】
なお、本発明の積層基体のＧａＡｓ層の組成は、ＧａＡｓのほか、ＡｌｘＧａｙＩｎｚＰｕＡｓｖ（ｘ＋ｙ＋ｚ＝１， ｕ＋ｖ＝１）を含む。ただし、本発明では、便宜上、ＧａＡｓ層と表記する。
【００９３】
なお、本発明の積層基体のＳｉ基板上又は基板中には、従来のＳｉ−ＬＳＩ製造技術により、以下のような回路部が、予め、又は、積層基体加工途中、又は、積層基体加工後に構築される場合もある。
・積層基体のＧａＡｓ膜を機能膜とするデバイス、積層基体上に設けられたＧａＡｓ系デバイスを駆動する駆動回路部
・論理演算部
・メモリー部
・Ｉ／Ｏインターフェース部
・センサー、アクチュエータ
【００９４】
本発明の第１の実施形態の酸化物中間層の構成材料は、Ｓｉ基板上のＳｉＯｘを消滅させることができるので、大面積で良好な結晶品質をもつエピタキシャル成長ＧａＡｓ膜をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９５】
また、本発明の第１の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層を大面積で良好な結晶品質をもちエピタキシャル成長させる条件を提供しているので、容易に、適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９６】
また、本発明の第２の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９７】
また、本発明の第３の実施形態では、Ｓｉ基板と該酸化物中間層との間に非晶質ＳｉＯ２層を設けることで、応力が緩和され、これにより、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９８】
（第４の実施形態）
本発明の第４の実施形態は、第１乃至第３のいずれかの実施形態の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されていることを特徴とする半導体デバイスである。
【００９９】
ＧａＡｓ層上またはＧａＡｓ層中に構成される電子デバイスとしては、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ ＦＥＴ）などが挙げられる。
【０１００】
前述のように、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓの膜厚を数μｍ以上にすると、剥離やクラックが発生しやすくなる。ＧａＡｓの膜厚が薄いほど、このような欠陥は発生しにくくなる。従って、この積層基体のＧａＡｓの膜厚は３μｍ以下が好ましい。
【０１０１】
前述のような電子デバイスの活性層の厚さは、０．５μｍ程度かそれ以下である。よって、３μｍ以下のＧａＡｓ膜厚をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体上又は基体中に、このようなデバイスの構成膜を作製すれば、良好な特性をもつＳｉ上ＧａＡｓデバイスが得られる。
【０１０２】
作製例２
作製例２では、前述した作製例１と同様に、ノンドープＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ構造膜を作製する。最上面のエピタキシャル成長ノンドープＧａＡｓ膜の厚さは、０．５μｍである。連続して、同一ＭＢＥ成長室でｎ−ＧａＡｓチャネル層を厚さ０．１５μｍで、ｎ＋−ＧａＡｓコンタクト層を厚さ０．０４μｍでエピタキシャル成長させ、ｎ＋−ＧａＡｓ／ｎ−ＧａＡｓ／ノンドープＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ積層基体を作製する。
【０１０３】
この後、通常の化合物半導体加工技術により、図５のようなＭＥＳＦＥＴ素子を作製する。このような素子は、良好なトランジスタ特性を示す。
【０１０４】
このように、構成膜が薄いデバイスをＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ層中に作製することで、大面積のＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、剥離やクラックがない、高い品質の高速・高周波デバイスを形成することができる。
【０１０５】
よって、高価なＧａＡｓ基板を用いることなく、低コストでＧａＡｓ系電子デバイスを作製できる。
【０１０６】
また、この電子デバイスを駆動した際に発生する熱は、主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので（熱伝導率；Ｓｉ １．４Ｗ／ｃｍＫ、ＧａＡｓ ０．５４Ｗ／ｃｍＫ）、ＧａＡｓ基板上に形成した電子デバイスよりも高いデバイス特性が得られる。
【０１０７】
このように、第４の実施形態では、低コストなＧａＡｓ系電子デバイスの提供、及び、ＧａＡｓ系高速・高周波デバイスとＳｉ系デバイスの集積化が可能な高性能な要素デバイスの提供が可能となる。
【０１０８】
（第５の実施形態）
本発明の第５の実施形態は、第１乃至第３のいずれかの実施形態の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されていることを特徴とする半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）である。
【０１０９】
この場合、積層基体のＧａＡｓの膜厚は、後述する理由により、３．０μｍを超えないことが望ましい。
【０１１０】
また、直接接合とは、図６に示すように、平滑な基板又は膜同士を、金属や接着材を介さずに直接重ね合わせ、界面の原子間力で結合力を生じさせるものである。大気中，室温で重ね合わせただけでも、ある程度の接合強度が得られる。この後、界面の結合をより強固にするため、熱処理するのが一般的である。
【０１１１】
文献「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１９９０）ｐｐ．２４１９−２４２１」に示されているとおり、ＧａＡｓ単結晶同士を直接接合させた場合は、接合界面にできる中間層の厚さが１ｎｍから４ｎｍと薄いが、ＳｉＯ２／Ｓｉなどの異種材料とＧａＡｓ単結晶を直接接合する場合は１０ｎｍ以上の厚さの中間層ができる。このことは、本発明のようなＧａＡｓ単結晶同士を直接接合する場合は、ＳｉＯ２／Ｓｉ基板とＧａＡｓを直接接合する場合と比較し、より容易に強固な接合が得られることを示す。
【０１１２】
実際的には、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体とＧａＡｓ系デバイス構成体とを直接接合する場合は、数十℃から５００℃程度で十分な接合強度が得られる。
【０１１３】
一方、ＳｉＯ２自然酸化膜を表面に有するＳｉ基板とＧａＡｓ系デバイス構成体とを直接接合させる場合は、５００℃以上の高い熱処理温度を必要する。この場合、熱応力が大きくなることと、あらゆるＧａＡｓ系膜からＡｓ，Ｐ，Ｉｎ元素などのヌケ・拡散が見られ、好ましくない。
【０１１４】
なお、本発明の熱処理の温度は、直接接合法を用いず、使用する積層基体上にそのままＧａＡｓ系デバイス構成体の層構造を積層する場合のプロセス温度よりも低い温度とする。この温度以下であれば、熱応力が小さい素子を作製することができる。
【０１１５】
また、ＧａＡｓ系デバイス構成体とは、別途ＧａＡｓウェハ上にエピタキシャル成長した多層膜から作製したもので、この状態でデバイスとして完成している構成をとる場合や、Ｓｉ上ＧａＡｓデバイスの完成時点にデバイスとして動作する構成の場合もある。
【０１１６】
また、ＧａＡｓ系デバイス構成体の接合される面のＧａＡｓ層の組成は、ＧａＡｓのほかＡｌｘＧａｙＩｎｚＰｕＡｓｖ（ｘ＋ｙ＋ｚ＝１，ｕ＋ｖ＝１）を含む。ただし、本発明では、便宜上、ＧａＡｓ層と表記する。
【０１１７】
また、Ｓｉ上ＧａＡｓデバイスとは、前記のＧａＡｓ／酸化物中間層／Ｓｉ積層基体とその上に設けられるＧａＡｓ系デバイス構成体を加工し、作製し、独立してデバイスとして動作するものであるとする。
【０１１８】
前述のように、ＧａＡｓ系エピタキシャル成長膜で作製される端面発光型レーザや導波路や光スイッチ等の構成膜の厚さは２〜３μｍであるのに対し、面発光レーザ（ＶＣＳＥＬ）の構成膜の厚さは８〜１５μｍ程度と厚い。一般に、膜を高い基板温度（ＧａＡｓでは５００〜７００℃）で成長させる場合、成長温度では膜応力がほとんどない状態であっても、成長が終了し室温まで試料温度を下げた時、異種材料間の熱膨張係数差により熱応力が発生する。この応力は、膜厚が大きいほど大きい。そのため、このような厚い膜の場合、容易に剥離やクラックが発生することになる。
【０１１９】
しかし、本発明の第５の実施形態では、すべての構成膜をエピタキシャル成長で作製する場合と比較し、デバイス構成膜のＧａＡｓ面とＧａＡｓ膜が薄いＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ表面とを直接接合してデバイスを構成するので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ないＳｉ上ＧａＡｓデバイスが得られる。
【０１２０】
より詳細に、Ｓｉ基板上にＧａＡｓ系デバイス構成膜を直接接合する場合と比較し、接合面がＧａＡｓ面同士なので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ないＳｉ上ＧａＡｓデバイスが得られる。
【０１２１】
さらに、この積層基体側のＧａＡｓ層が大面積で良質のエピタキシャル層なので、より接合が容易になり、接合の信頼性も高くなり、よって、信頼性の高い低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１２２】
Ｓｉ上ＧａＡｓデバイスを駆動した際に発生する熱は、主にＧａＡｓより熱伝導率が高いＳｉ基板に流れる。よって、ＧａＡｓ基板上に形成したデバイスより高いデバイス特性をもつＳｉ上ＧａＡｓデバイスが得られる。
【０１２３】
このように、第５の実施形態では、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化することが可能な、信頼性が高く、高性能な要素デバイスの提供が可能となる。
【０１２４】
（第６の実施形態）
本発明の第６の実施形態は、第５の実施形態の半導体デバイスにおいて、
前記積層基体の前記酸化物中間層の少なくとも１層は、
Ｌｉ，Ｂｅ，Ｍｇ，Ｃａ，Ｂａ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｓｍ，Ｅｕ，Ｔｍ，Ｙｂ，Ａｌ，Ｔｈ，Ｔａ，Ｓｒ，Ｔｉ，Ｚｒ，Ｈｆの金属元素のうちの少なくとも１つを含み、該酸化物中間層の結晶格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地の単結晶基板表面の原子配置と整合していることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１２６】
この第６の実施形態においても、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１２７】
この第６の実施形態で挙げた酸化物からなる酸化物中間層は、大面積のＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、良好にエピタキシャル成長する第１，第２の条件を満たす。よって、酸化物中間層上のＧａＡｓ系膜が大面積で良好にエピタキシャル成長する。
【０１２８】
ゆえに、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ表面上に、ＧａＡｓ系デバイス構成体を、直接接合で容易に信頼性良く接合することができる。よって、容易に、適切な仕様，コストで、大面積で欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１２９】
また、直接接合用の積層基体に用いることができる酸化膜中間層材料を示したので、酸化膜中間層材料の選択の幅を拡げることができる。よって、より適切にデバイスの設計ができるようになり、より低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１３０】
このように、第６の実施形態では、確実に、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化が可能になる要素デバイスの提供が可能となる。
【０１３１】
（第７の実施形態）
本発明の第７の実施形態は、第６の実施形態の半導体デバイスにおいて、
積層基体中の酸化物中間層の少なくとも１層は、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、ＬｉＴｉＯ２、ＳｒＨｆＯ３、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、または、ＳｒｘＢａ１−ｘＴｉＯ３からなることを特徴とする半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）である。
【０１３４】
この第７の実施形態においても、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１３５】
この第７の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつ直接接合用ＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。よって、より容易に、適切な仕様，コストで、大面積で欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１３６】
また、直接接合用の積層基体に用いることができる酸化膜中間層材料を明確に示したので、酸化膜中間層材料の選択の幅をひろげることができる。よって、より適切にデバイスの設計ができるようになり、より低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１３７】
このように、第７の実施形態では、より確実に、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化が可能になる要素デバイスの提供が可能となる。
【０１３８】
（第８の実施形態）
本発明の第８の実施形態は、第６または第７の実施形態の半導体デバイスにおいて、前記積層基体中の単結晶基板と酸化物中間層との間に、非晶質ＳｉＯ２層が設けられていることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１３９】
この第８の実施形態においても、ＧａＡｓ／酸化物中間層／非晶質ＳｉＯ２／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１４０】
この第８の実施形態では、直接接合用ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層とＳｉ基板との間に、ＳｉＯ２層が設けられているので、デバイスの応力を緩和でき、直接接合法をとることで得られる効果（すなわち、応力を減少させる効果）をさらに高めることができる。よって、大面積でより欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１４１】
このように、第８の実施形態では、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化することが可能な、より信頼性が高く、より高性能な要素デバイスの提供が可能となる。
【０１４２】
（第９の実施形態）
本発明の第９の実施形態は、第６乃至第８のいずれかの実施形態の半導体デバイスにおいて、該半導体デバイスはＧａＡｓ系光デバイスであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１４３】
ここで、ＧａＡｓ系光デバイスとは、ＧａＡｓ系半導体レーザ，ＧａＡｓ系ＬＥＤなどの発光デバイス、ＧａＡｓ系受光デバイス、ＧａＡｓ系変調器、ＧａＡｓ系光スイッチ、ＧａＡｓ系導波路等を指す。
【０１４４】
この第９の実施形態では、半導体デバイスが光デバイスなので、構成膜の厚さが大きい。これらのデバイスを、直接接合を用いて作製することにより、デバイスの欠陥を少なくし、歩留まりを向上させる効果がより大きく現れる。よって、Ｓｉ基板上に欠陥の発生が少ないＳｉ上ＧａＡｓ光デバイスが容易に得られる。
【０１４５】
また、他の接合法と比較し、高さの位置精度良く、強固に、Ｓｉ基板上に構築することが可能になるので、発光デバイス、受光デバイス、光スイッチ、変調器、導波路などの光デバイス間や光デバイスとファイバーとの整合が容易になる。よって、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化集積化に適するＳｉ上ＧａＡｓデバイスが得られる。
【０１４６】
このように、第９の実施形態では、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１４７】
（第１０の実施形態）
本発明の第１０の実施形態は、第９の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、端面発光レーザであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１４８】
端面発光レーザの構成を、代表的なＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造で説明する。ＳＣＨ構造の端面発光レーザは、図７に示すように、ＧａＡｓ基板上に、下部クラッド層、下部ガイド層、活性層、上部ガイド層、上部クラッド層膜、コンタクト層が設けられ、低い屈折率のクラッド層によりガイド層に光が閉じ込められ、バンドギャップが小さい活性層にキャリアが閉じ込められ発光するようになっている。なお、へき開面等からなる２枚ミラーにより膜面方向に光共振器が形成される。また、キャリアは、コンタクト層と基板から注入される構成をとる。
【０１４９】
ＧａＡｓ基板上に作製できる端面発光レーザでの、活性層−クラッド層の組み合わせの例として、次の第１，第２の例のようなものが挙げられる。
【０１５０】
第１の例
Ｇａ１−ｘＡｌｘＡｓ−Ｇａ１−ｙＡｌｙＡｓ （ｘ＜ｙ） （発振波長 ０．７〜０．９μｍ）
【０１５１】
第２の例
ＩｎＧａＰ−ＩｎＧａＡｌＰ （発振波長 ０．６６〜０．６９μｍ）
【０１５２】
このような半導体膜の成長法としては、例えば、ＭＯＣＶＤ法，ＭＢＥ法，ＣＢＥ法などが挙げられる。
【０１５３】
第１０の実施形態では、このような端面発光レーザのデバイス構成体ウェハ、または、このようなウェハをへき開等により分離した一個以上のデバイス構成体を含む基体と、第６，第７，第８の実施形態に示すＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する。
【０１５４】
図８には、端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合する場合が示されている。
【０１５５】
端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合した後、通常の半導体プロセスでＳｉ上ＧａＡｓ端面発光レーザを形成することができる。なお、端面発光レーザのデバイス構成体ウェハとＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する場合は、ドライエッチング等により共振器ミラー面を形成する。
【０１５６】
端面発光レーザは、光出力方向が膜面と平行であるため、Ｓｉウェハを基材とするＧａＡｓ／酸化物中間層／Ｓｉ積層基体に直接接合した場合、端面発光レーザと、受光素子，光スイッチ，変調器，導波路，ファイバー等の他の機能素子との光軸の整合が容易となり、平面で配列，集積することが容易となる。よって、Ｓｉ−ＬＳＩのチップ内，チップ間光伝送用光源、ボード内，ボード間光伝送用光源に特に適し、それらのデバイスを高集積化，高性能化できる。
【０１５７】
このように、第１０の実施形態では、基板と平行な面での光接続に向き、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１５８】
（第１１の実施形態）
本発明の第１１の実施形態は、第９の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、面発光レーザ（ＶＣＳＥＬ）であることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１５９】
面発光レーザは、図９に示すように、半導体基板と垂直方向にレーザ共振器を構成し、光を基板と垂直に出射する構成をとる。すなわち、基板と表面に１つづつミラーが設けられ、これらは、高反射率の半導体多層膜反射鏡（半導体ＤＢＲ）や誘電体多層膜反射鏡（誘電体ＤＢＲ）や金属反射鏡からなっている。そして、これらの反射鏡の間に活性層が設けられている。そして、活性層と２つの反射鏡との間に、上下２つのスペーサ層が設けられている。さらに、活性層近傍に電流と光を閉じ込める必要があるため、及び、高速変調では寄生容量を低減する必要があるため、レーザ構造としては半導体柱構造をとり、且つ、活性層近傍に電流狭窄する構造を設ける場合が一般的である。
【０１６０】
このように、面発光レーザ素子は、活性層体積を小さくできることから、低いしきい値電流，低い消費電力で駆動できる。また、共振器のモード体積が小さいため、数十ＧＨｚの変調が可能であり、高速伝送に向く。また、出射光の広がり角が小さく、光ファイバへの結合が容易である。さらに、面発光レーザは、作製にへき開を必要とせず、素子面積も小さいので、並列化及び２次元高密度アレイ化が可能である。
【０１６１】
面発光レーザは、これらの利点をもつため、近年、益々、伝送する情報が高速，大容量になっている光通信システムの分野、及び、コンピューター間，チップ間，チップ内の高速データ伝送が可能な光インターコネクションの分野において、キーデバイスになると考えられている。
【０１６２】
ここで、基板側のミラー層（下部ミラー層）は、基板上にエピタキシャル成長できるので、良質な膜が得られることから、半導体ＤＢＲが好ましく、ＧａＡｓ基板上に、ＡｌＡｓ／ＧａＡｓ，ＡｌＡｓ／ＡｌＧａＡｓ，ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓなどの多層膜を設けて形成することができる。
【０１６３】
また、素子の表面側のミラー層（上部ミラー層）は、半導体ＤＢＲや誘電体ＤＢＲや金属反射鏡で形成することができる。
【０１６４】
半導体ＤＢＲの例としては、ＡｌＡｓ／ＧａＡｓ，ＡｌＡｓ／ＡｌＧａＡｓ，ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓなどが挙げられる。
【０１６５】
また、誘電体ＤＢＲの例としては、ＺｒＯ２／ＳｉＯ２，ＭｇＯ／ＳｉＯ２，ＭｇＯ／Ｓｉ，Ａｌ２Ｏ３／ＭｇＦ２などが挙げられる。
【０１６６】
また、金属反射鏡の例としては、Ａｕ，Ａｌ，Ｐｔ，Ｐｄ，Ａｇ，Ｎｉ，Ｃｒ，Ｔｉやそれらの合金などが挙げられる。
【０１６７】
誘電体膜と金属膜の成長法としては、例えば、電子ビーム蒸着法，スパッタリング法，抵抗加熱法，ＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などが挙げられる。
【０１６８】
また、面発光レーザの活性層と基板（活性層／基板）としては、ＧａＩｎＮＡｓ／ＧａＡｓ（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ／ＧａＡｓ（０．９８μｍ帯）、ＧａＡｌＡｓ／ＧａＡｓ（０．８５μｍ帯）、ＡｌＧａＩｎＰ／ＧａＡｓ（０．６５μｍ帯）などが挙げられる。
【０１６９】
また、２つのスペーサ層は、キャリアを活性層まで輸送して共振器長を調節する働きをし、発光する光に透明である必要があり、活性層材料により、ＧａＡｓ，ＧａＩｎＡｓＰ，ＡｌＧａＩｎＰ，ＧａＩｎＰなどから選択される。
【０１７０】
第１１の実施形態では、図１０に示すように、このような面発光レーザのデバイス構成体ウェハ、または、このようなウェハをへき開等により分離した１個以上のデバイス構成体を含む基体と、第６，第７，第８の実施形態に示すＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する。この場合、面発光レーザのＧａＡｓ基板の裏面と積層基体のＧａＡｓ表面同士を接合する場合もあり、両方又はどちらか一方をエッチング加工等で面発光レーザの構成膜中のＧａＡｓと積層基体の内部のＧａＡｓ面を接合する場合もある。
【０１７１】
このように接合した後、通常の半導体プロセスでＳｉ上ＧａＡｓ面発光レーザを形成することができる。
【０１７２】
面発光レーザは、光出力方向が膜面に垂直であり、低電力で駆動でき、高周波特性がよく、光ファイバとの結合性がよいため、Ｓｉ−ＬＳＩのチップ間，チップ内間光伝送用光源、ボード間，ボード内光伝送用光源に特に適し、それらのデバイスを高集積化，高性能化できる。
【０１７３】
また、面発光レーザは、共振器ミラーを形成するのにへき開を必要としないため、面発光レーザのデバイス構成体ウェハとＧａＡｓ／酸化物中間層／Ｓｉ積層基体ウェハとを直接接合し、その後、通常の半導体プロセスで一括してウェハ上にＳｉ上ＧａＡｓ面発光レーザを形成することが可能になる。
【０１７４】
このように、第１１の実施形態では、基板と垂直方向での光接続に向き、低コストで作製できる、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１７５】
（第１２の実施形態）
本発明の第１２の実施形態は、第１０の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、ＧａＩｎＮＡｓを活性層に含む端面発光デバイスであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１７６】
近年になり急速に注目され出した長波長帯（例えば、１．１μｍ以上の波長帯）のＧａＩｎＮＡｓ系材料を活性層に用いたレーザは、発振波長が長波長帯なので、石英系ファイバとの整合性が高い。
【０１７７】
さらに、ＧａＡｓ基板上に形成できるので、スペーサ層等の活性層周りの層にワイドバンドギャップ材料を選択できて、キャリアの閉じ込めが良好になり、温度特性が高い。このため、ＩｎＰ基板上に形成するＧａＩｎＡｓＰを活性層とする従来の長波長帯レーザの場合と異なり、冷却装置を必要としない。
【０１７８】
ＧａＩｎＮＡｓ系材料は、ＮとＡｓを含むIII−Ｖ族混晶半導体で構成されており、具体的には、ＧａＮＡｓ、ＧａＩｎＮＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＰ、ＧａＮＰ、ＧａＮＡｓＳｂ、ＧａＩｎＮＡｓＳｂ、ＩｎＮＡｓ、ＩｎＮＰＡｓなどで構成される。
【０１７９】
一般的なＧａＩｎＮＡｓ系発光デバイスを端面発光型レーザと面発光型レーザの例で説明する。
【０１８０】
先ず、ＧａＩｎＮＡｓ膜を活性層するＳＣＨ型レーザー素子の場合で、端面発光型レーザの構成例を示す。この端面発光型レーザは、ＧａＡｓ単結晶基板上に、ｎ−ＡｌＧａＡｓやｎ−ＧａＩｎＰのクラッド層、ＧａＡｓやＧａＩｎＰのガイド層、ＧａＩｎＮＡｓ活性層、ＧａＡｓやＧａＩｎＰのガイド層、ｐ−ＡｌＧａＡｓやｐ−ＧａＩｎＰのクラッド層を順次設け、ｐ−電極部、ｎ−電極部を設け、へき開により膜面に平行な共振器を形成し、作製することができる。このような端面発光型レーザでは、ｐ−クラッド層とｎ−クラッド層に、それぞれ正孔と電子を注入し、活性層で発光させる。
【０１８１】
また、第１０の実施形態と同様な工程で、Ｓｉ上ＧａＩｎＮＡｓ系端面発光レーザを作製することができる。
【０１８２】
この第１２の実施形態では、ＧａＩｎＮＡｓ系材料を活性層に含む端面発光レーザの発振波長が長波長帯なので、レーザ光はＳｉ中やＧａＡｓ中をほとんど吸収されずに透過できる。また、ファイバー中も吸収・散乱がほとんどなく伝播できる。また、ＧａＩｎＮＡｓ系材料は温度特性が良好であり、さらに、基板がＳｉなので、放熱性が優れる。このため、第１０の実施形態の作用効果に次の点が加えられる。
【０１８３】
すなわち、第１２の実施形態では、平面内の実装精度が高くなり、また、Ｓｉ基板を通した光接続が可能になるので、Ｓｉ−ＬＳＩ中のチップ内，チップ間，ボード内，ボード間の光接続がさらに容易になる。よって、それらのデバイスをさらに高速化，高集積化，高性能化できる。
【０１８４】
また、整合性良く高密度に実装でき、且つ、冷却器が不要となるため、長中距離光伝送光源の高集積化・簡便化が可能になる。
【０１８５】
このように、第１２の実施形態では、基板と平行な面での光接続と基板を通しての光接続に向き、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１８６】
（第１３の実施形態）
本発明の第１３の実施形態は、第１１の実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）において、ＧａＡｓ系光デバイスは、ＧａＩｎＮＡｓを活性層に含む面発光デバイスであることを特徴としている。
【０１８７】
ＧａＩｎＮＡｓ膜をウェル層としＧａＡｓをバリア層とする量子井戸構造（ＱＷ）活性層の面発光型レーザの一般的な構成例は、ＧａＡｓ単結晶基板上に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓなどの３５ペア程度からなる半導体多層膜反射鏡、ｎ−ＧａＡｓ、ｎ−ＧａＩｎＰ、ｎ−ＡｌＧａＡｓなどのスペーサ層、ＧａＩｎＮＡｓ／ＧａＡｓ 量子井戸（ＱＷ）活性層、ｐ−ＧａＡｓ、ｐ−ＧａＩｎＰ、ｐ−ＡｌＧａＡｓなどのスペーサ層、ｐ−ＧａＩｎＰ／ｐ−ＧａＡｓなどの３０ペア程度からなる半導体多層膜反射鏡を順次設けたものとなっている。さらに、活性層近傍にＡｌＡｓ膜を酸化して絶縁性のＡｌｘＯｙ膜を形成したり、この活性層近傍にプロトンや酸素イオンのインプランテーション等により絶縁領域を形成して、電流狭窄部を設ける場合もある。そして、ｐ−電極部，ｎ−電極部を形成して、膜面に垂直な共振器構造をもつ面発光型レーザを作製することができる。
【０１８８】
このような面発光型レーザでは、ｐ−半導体多層膜反射鏡とｎ−半導体多層膜反射鏡に、それぞれ正孔と電子を注入し、活性層で発光させる。
【０１８９】
このようなＳｉ上ＧａＩｎＮＡｓ系面発光レーザは、第１０の実施形態と同様な工程で作製することができる。
【０１９０】
この第１３の実施形態では、前述のように、ＧａＩｎＮＡｓ系材料を活性層に含む面発光レーザの発振波長が長波長帯なので、レーザ光はＳｉ中やＧａＡｓ中をほとんど吸収されずに透過できる。また、基板と垂直方向に光が出力される。このため、第１１の実施形態の作用効果に次の点が加えられる。
【０１９１】
すなわち、この第１３の実施形態では、Ｓｉ−ＬＳＩ中のチップ間，チップ内，ボード間，ボード内の光接続がさらに容易になる。特に、それらの基板を通した光接続が容易になる。それらのデバイスの高速化，高集積化，高性能化できる。
【０１９２】
このように、第１３の実施形態では、基板と垂直方向での光接続に向き、さらには基板を通しての光接続に向き、低コストで作製できるＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１９３】
（第１４の実施形態）
本発明の第１４の実施形態は、第９乃至第１３のいずれかの実施形態の半導体デバイスの単結晶基板の表面，裏面，または内部において、ＧａＡｓ系光デバイスが出力する光の光路上に、光学素子が設けられていることを特徴とする光半導体デバイス（例えば、Ｓｉ上ＧａＡｓ光デバイス）である。
【０１９４】
この第１４の実施形態では、図１１（ａ），（ｂ），（ｃ）に示すように、Ｓｉ基板を加工して、又は、Ｓｉ基板と一体で、マイクロレンズ、回折レンズ、ミラー及び導波路等の光学素子を設ける。これらの光学素子は、現状のマイクロマシニング技術により容易に作製できる。
【０１９５】
第１４の実施形態では、Ｓｉ基板にこれらの光学素子を設けることにより、Ｓｉ−ＬＳＩ中のチップ間，チップ内，ボード間，ボード内の光接続がさらに容易になり、それらのデバイスをさらに高集積化，高性能化，高機能化，多機能化することができる。
【０１９６】
このように、第１４の実施形態では、基板を通しての光接続に向き、高機能化，多機能化が容易な光電融合要素デバイスの提供が可能となる。
【０１９７】
（第１５の実施形態）
本発明の第１５の実施形態は、図１２に示すように、第１乃至第３のいずれかの実施形態の積層基体に、第９乃至第１３のいずれかの実施形態の光半導体デバイス（例えば、複数のＧａＡｓ系光デバイス）が、直接接合されていることを特徴とする光半導体デバイス（例えば、集積化Ｓｉ上ＧａＡｓ光デバイス）である。
【０１９８】
すなわち、例えば、Ｓｉ上ＧａＡｓ系光デバイス構成体を形成したＧａＡｓウェハ、または、複数のＧａＡｓ系光デバイス構成体を含む基板と、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体を設けたウェハとを、直接接合し、その後、デバイス加工を行うことにより、複数のＳｉ上ＧａＡｓ系光デバイスを容易に形成できる。
【０１９９】
または、複数のＧａＡｓ系光デバイス構成体を含む基板を、一括して直接接合することが可能になる。また、この場合、他のＧａＡｓ系機能デバイスも同時に接合することができる。よって、容易に高性能多機能集積化Ｓｉ上ＧａＡｓ系光デバイスが得られる。
【０２００】
この第１５の実施形態では、低コストで高性能多機能集積化光電融合Ｓｉ上ＧａＡｓデバイスを得ることができる。
【０２０１】
すなわち、従来のように、はんだバンプや樹脂接着剤により接合する方法は、これらの接合材の耐熱性と耐食性が低いため、接合後は、熱処理，エッチング等のプロセスを行うことができない。よって、これらの場合は、接合前にデバイス構成がほとんど完成している必要があり、デバイス構成と作製プロセスが限定される。また、位置精度に限界がある。
【０２０２】
これに対し、第１５の実施形態では、積層基体に、直接接合でＧａＡｓ系光デバイスを接合する構成なので、容易に、一括して、複数のＧａＡｓ系光デバイスを積層基体上に位置精度良く搭載することができる。よって、低コストで高性能多機能集積化光電融合Ｓｉ上ＧａＡｓデバイスを得ることができる。
【０２０３】
（第１６の実施形態）
本発明の第１６の実施形態は、第９乃至第１３のいずれかの実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）、または、第１４または第１５の実施形態の光半導体デバイス（例えば、集積化Ｓｉ上ＧａＡｓデバイス）を備えていることを特徴とする光伝送システムである。
【０２０４】
図１３は、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた並列伝送方式光伝送システムの一例を示す図である。図１３の並列伝送方式光伝送システムでは、ＧａＡｓ系発光デバイスからの信号を複数のファイバを用いて同時に伝送することが可能となっている。
【０２０５】
また、図１４は、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた多波長伝送方式光伝送システムの一例を示す図である。図１４の多波長伝送方式光伝送システムでは、発振波長の異なる複数のＧａＡｓ系発光デバイスからの光信号が、それぞれ光ファイバを介して光合波器に導入される。この波長の異なる複数の光信号は合波器で合波され、１本の光ファイバ中に導入され伝送される。伝送された光信号は、伝送先の機器に接続されている光分波器を通って元の波長の異なる複数の光信号に分離され、それぞれファイバを介して複数の受光素子に達する。
【０２０６】
この第１６の実施形態では、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを搭載して光伝送システムを構成しているので、より低コストで、高速，高機能，高性能なデータ伝送システムを得ることができる。
【０２０７】
（第１７の実施形態）
本発明の第１７の実施形態は、第６乃至第１３のいずれかの実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）、または、第１４または第１５の実施形態の光半導体デバイスの単結晶基板中または単結晶基板上（例えば、Ｓｉ基板中又はＳｉ基板上に）に電子回路（例えば、Ｓｉ電子回路）が設けられていることを特徴とする光電子融合デバイス（例えば、光電子融合集積回路）である。
【０２０８】
図１５には、光電子融合集積回路の構成例が示されている。
【０２０９】
Ｓｉ電子回路は、集積回路であることが望ましく、図１５の例では、ＧａＡｓデバイスを駆動する回路、論理演算回路、メモリー回路、信号処理回路、光検出器などからなり、従来のＳｉ−ＬＳＩ製造技術を主体にした技術で作製される。
【０２１０】
また、ＧａＡｓデバイスは、半導体レーザ，ＬＥＤのほか、光スイッチ，光変調器，導波路などからなる。
【０２１１】
この第１５の実施形態では、Ｓｉ基板に電子回路を設けているので、光電子融合集積回路が作製でき、高速、大容量のデータ処理・データ通信能力をもつ光電子融合デバイスが実現できるようになる。
【０２１２】
【実施例】
次に、本発明の実施例を説明する。
【０２１３】
（実施例１）
実施例１は、図１６に示すように、Ｓｉ基板上にＧａＡｓ ＭＥＳＦＥＴを作製する例である。
【０２１４】
実施例１では、先ず、６インチＳｉ（１００）基板を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ ｄｉｐ処理する。次に、ＨＦ水溶液中にｄｉｐする。
【０２１５】
次に、この試料をＭＢＥ装置に入れ、２×１０−８ Ｐａの超高真空中で基板温度７５０℃に加熱し、Ｓｉ基板表面を清浄化する。
【０２１６】
次いで、基板温度６００℃でＡｌを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＡｌに吸収され、Ｓｉ基板表面は還元される。
【０２１７】
この後、Ｌａ２Ｏ３とＡｌの分子線を入射させながら、Ｎ２Ｏガスを分圧が５×１０−５ Ｐａになるように導入する。この時点で、Ｓｉ基板上には、Ｏ原子がやや不足しているＬａＡｌＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２１８】
この後、基板温度６００℃でＮ２Ｏガスを分圧が２×１０−４ Ｐａになるように導入する。この時点で、ＬａＡｌＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＬａＡｌＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ３ｎｍ成長する。
【０２１９】
次に、このＬａＡｌＯ３／Ｓｉ基板試料を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ｎｏｎ−ｄｏｐｅ ＧａＡｓ層を厚さ１．５μｍにエピタキシャル成長させる。
【０２２０】
続いて、基板温度５５０℃で、ＧａとＡｓとＳｉの分子線を入射させながら、厚さ１５ｎｍでドープ量７×１０１７ｃｍ−３のＧａＡｓ活性層と厚さ４０ｎｍでドープ量６×１０１８ｃｍ−３のＧａＡｓコンタクト層をエピタキシャル成長させ、大面積で欠陥の少ないｎ＋−ＧａＡｓ／ｎ−ＧａＡｓ／ノンドープＧａＡｓ／ＬａＡｌＯ３ ／ＳｉＯ２緩衝膜／Ｓｉ積層基体が得られる。
【０２２１】
続いて、通常の化合物半導体加工技術を用い、次の手順でＭＥＳＦＥＴを作製する。すなわち、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏを用いてＧａＡｓ層をエッチングし、素子分離を行う。次いで、リフトオフ法により、ＡｕＧｅ／Ｎｉ／Ａｕ ソース、ドレイン電極を作製する。次いで、ＨＢｒ／ＨＮＯ３／Ｈ２Ｏを用いてリセスエッチングを行い、ゲート周辺のコンタクト層をエッチングする。次いで、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕゲート電極を作製する。
【０２２２】
この各電極に電流，電圧を印加すると、ＭＥＳＦＥＴは良好なトランジスタ特性を示す。
【０２２３】
この実施例１では、Ｌａ，Ａｌを含む酸化物からなり、Ｓｉ格子整合性の良好なＬａＡｌＯ３中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有する積層基体が得られる。
【０２２４】
そのため、高価なＧａＡｓ基板を用いないで、良好なトランジスタ特性をもつＧａＡｓ ＭＥＳＦＥＴが得られる。
【０２２５】
また、実施例１では、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成した素子よりも高いトランジスタ特性が得られる。
【０２２６】
また、実施例１では、高速・高周波特性の良いＭＥＳＦＥＴと、Ｓｉ−ＬＳＩの集積が可能な要素デバイスが得られる。
【０２２７】
（実施例２）
実施例２は、Ｓｉ基板上にＧａＩｎＮＡｓ系端面発光レーザを作製する例である。
【０２２８】
実施例２では、まず、ＭＯＣＶＤ法により、図１７に示すように、ＧａＩｎＮＡｓ活性層のＧａＡｓ系デバイス構成体を形成する。
【０２２９】
すなわち、ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板上に、ｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層（厚さ１００ｎｍ）、ｎｏｎ−ｄｏｐｅ ＡｌＡｓ層（厚さ２００ｎｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓ直接接合層（厚さ１００ｎｍ）、ｎ−ＧａＩｎＰクラッド層（厚さ１．３μｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓガイド層（厚さ１３０ｎｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓをバリア層（厚さ８ｎｍ）とするＧａＩｎＮＡｓ２重量子井戸構造活性層（ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓガイド層（厚さ１３０ｎｍ）、ｐ−ＧａＩｎＰクラッド層（厚さ１．３μｍ）、ｐ＋−ＧａＡｓ コンタクト層（厚さ３００ｎｍ）を順次積層し、
ｐ＋−ＧａＡｓ ／ｐ−ＧａＩｎＰ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／［ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ］／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎ−ＧａＩｎＰ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板のレーザ構造積層膜を形成する。
【０２３０】
なお、ソース原料は次のとおりである。
Ｇａ原料は、（ＣＨ３）３Ｇａ：ＴＭＧである。
Ｉｎ原料は、（ＣＨ３）３Ｉｎ：ＴＭＩである。
Ｐ原料は、ＰＨ３：ホスフィンである。
Ａｓ原料は、ＡｓＨ３ ：アルシンである。
Ｎ原料は、Ｈ２（ＣＨ３）２Ｎ２ ：ジメチルヒドラジンである。
Ａｌ原料は、（ＣＨ３）３Ａｌ：ＴＭＡである。
ｎ型ドープ原料は、ＳｅＨ２である。
ｐ型ドープ原料は、ＣＢｒ４である。
【０２３１】
このレーザ構造積層膜を共振器長（５００μｍ）の幅で板状にへき開し、棒状レーザ構造積層膜を形成する。この棒状レーザ構造積層膜の積層膜表面を，セラミック板にワックスで貼りつける。
【０２３２】
これをＢＨＦにｄｉｐして、ｎｏｎ−ｄｏｐｅ ＡｌＡｓを選択エッチングして、棒状ＧａＡｓ系デバイス構成体からノンドープＧａＡｓバッファ層／ノンドープＧａＡｓ基板を除去し、棒状ＧａＡｓ系デバイス構成体を形成する。
【０２３３】
また、これとは別プロセスで、ＧａＡｓ／酸化物中間層／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２３４】
すなわち、６インチＳｉ（１００）基板を、実施例１と同様にＭＢＥ装置に入れ、清浄化処理を行う。
【０２３５】
そして、基板温度６００℃で、Ｔｉを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＴｉに吸収され、Ｓｉ基板表面は還元される。
【０２３６】
この後、ＣａＯとＴｉの分子線を入射させながら、Ｏ２ガスを分圧が１×１０−４ Ｐａになるように導入する。この時点で、Ｓｉ基板上にはＯ原子がやや不足しているＣａＴｉＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２３７】
この後、基板温度６００℃でＯ２ガスを分圧が１×１０−４ Ｐａになるように導入する。この時点で、ＣａＴｉＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＣａＴｉＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ２ｎｍで成長する。
【０２３８】
次に、このＣａＴｉＯ３ ／ＳｉＯ２／Ｓｉ基板を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ｎｏｎ−ｄｏｐｅ ＧａＡｓ層を厚さ０．５μｍにエピタキシャル成長させる。これにより、図１８に示すようなｎｏｎ−ｄｏｐｅ ＧａＡｓ／ＣａＴｉＯ３ ／ＳｉＯ２／Ｓｉ積層基体が得られる。
【０２３９】
次に、図１９に示すように、室温で、積層基体と、前述の棒状ＧａＡｓ系デバイス構成体のｎｏｎ−ｄｏｐｅ ＧａＡｓ面とを、直接接合で接続する。直接接合の前処理では、酸洗浄後、水洗する。このとき、これらの試料の表面は、僅かに水分が吸着しているようにする。接合時の荷重は３ｋｇ／ｃｍ２程度である。この後、ワックスを溶かしセラミックス板から分離し洗浄した後、荷重をかけながらＨ２雰囲気中で、２５０℃，３時間ほど熱処理を行う。
【０２４０】
この後、へき開面をレジストで被覆する。次に、ＧａＡｓ層はＨ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液、ＧａＩｎＰ層はＨＣｌ／Ｈ２Ｏ液を用いて、ｐ−ＧａＩｎＰの上面までエッチングし、リッジストライプを形成する。
【０２４１】
ＨＣｌ／Ｈ２Ｏ液とＨ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液を用いて素子間のＧａＩｎＰとＧａＡｓ層をエッチングし素子分離する。へき開面を被覆していたレジストを有機溶剤で除去する。このようにして、図２０に示すような構造の端面発光レーザを作製することができる。
【０２４２】
最後に、ｐ側ＺｎＡｕ／Ａｕ電極をｐ＋−ＧａＡｓコンタクト層上に形成し、また、ｎ側ＧｅＡｕ／Ｎｉ／Ａｕ電極をｎ−ＧａＩｎＰ層上に形成し、光電子融合要素デバイスを作製する。このデバイスでは、各電極から電流を注入し、レーザ発振させることができる。ここで、レーザ光はＳｉ基板と平行に出力される。
【０２４３】
この実施例２のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２４４】
また、実施例２のデバイスでは、直接接合を用いるので、膜面に平行に光出力する端面発光レーザを容易に位置精度良く、特に発光部の高さを位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い、特にチップ間伝送に適用性が高い、光電子融合要素デバイスが得られる。
【０２４５】
また、実施例２では、ＣａとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＣａＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＣａＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系端面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２４６】
また、実施例２のデバイスは、ＧａＩｎＮＡｓ系端面発光レーザなので、温度制御装置が不要になり、これによって、より集積度が高い光電子融合要素デバイスが得られる。
【０２４７】
また、実施例２のデバイスは、ＧａＩｎＮＡｓ系レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２４８】
（実施例３）
実施例３は、Ｓｉ基板上にＧａＩｎＮＡｓ系面発光レーザを作製する例である。
【０２４９】
実施例３では、まず、ＭＯＣＶＤ法により、図２１に示すように、ＧａＩｎＮＡｓ活性層のＧａＡｓ系デバイス構成体を形成する。
【０２５０】
すなわち、ＭＯＣＶＤ法により、ｎｏｎ−ｄｏｐｅ ＧａＡｓ（１００）基板上に、ｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層（厚さ１００ｎｍ）／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ犠牲層（厚さ１５０ｎｍ）／ｎ＋−ＧａＡｓ 直接接合層（厚さ９６ｎｍ）／ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓの３５．５ペアからなる下部ＤＢＲ（全厚６．８μｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓ下部スペーサ層（厚さ１９１ｎｍ）、ＧａＩｎＮＡｓ／ＧａＡｓ ２重量子井戸活性層、ＧａＡｓ上部スペーサ層（厚さ１９１ｎｍ）、ＡｌＡｓ選択酸化層（厚さ３０ｎｍ）、ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓの２８．５ペアからなる上部ＤＢＲ（全厚５．５μｍ）を順次成長させ、
［ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ ＤＢＲ］／ｐ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／［ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ］／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ ／［ｎ−ＡｌＧａＡｓ／ｐ−ＧａＡｓＤＢＲ］／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎ＋−ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板からなるレーザ構造積層膜を形成する。
【０２５１】
なお、上部ＤＢＲの最上層のＧａＡｓ層に、Ｃを２．０×１０１８ｃｍ−３ドープし、上部コンタクト層を兼ねる構成にする。
【０２５２】
つづいて、図２２に示すように、フォトリソ工程でフォトレジストマスクパターンを上記コンタクト層上に形成し、Ｃｌ２ガスを用いるドライエッチングを行い、半導体柱を形成する。半導体柱の低部は、下部ＤＢＲ中になるようにする。
【０２５３】
次に、Ｈ２Ｏ蒸気により４００℃で、上記ＡｌＡｓ選択酸化層を２５μｍ２のＡｌＡｓ層を残して酸化し、電流狭窄構造を作製する。
【０２５４】
次に、感光性ポリイミド前駆体を塗布し、ホトリソグラフィーにより半導体柱上面のコンタクト層の縁を残した領域のポリイミド前駆体を除去した後、キュアし、ポリイミド保護膜を形成する。
【０２５５】
次に、試料表面にｐ側Ｃｒ／ＡｕＺｎ／Ａｕ電極を蒸着した後、リフトオフ法により、半導体柱上面の光出力部を開口した電極部を形成し、Ｎ２雰囲気中で４００℃でアロイングする。
【０２５６】
このウェハ試料を、必要な素子を含むようにへき開により分離する。この分割した板状試料をセラミック板にワックスで貼りつける。
【０２５７】
これをＢＨＦにｄｉｐして、ｎｏｎ−ｄｏｐｅ ＡｌＡｓ犠牲層を選択エッチングして、ＧａＡｓ系デバイス構成体からｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板を除去し、ＧａＡｓ系デバイス構成体を形成する。
【０２５８】
また、これとは別プロセスで、ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２５９】
すなわち、６インチＳｉ（１００）基板を、実施例１と同様にＭＢＥ装置に入れ、清浄化処理を行う。
【０２６０】
そして、基板温度６００℃でＴｉを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＴｉに吸収され、Ｓｉ基板表面は還元される。
【０２６１】
この後、ＳｒとＴｉの分子線を入射させながら、Ｏ２ガスを分圧が２×１０−４ Ｐａになるように導入する。この時点で、Ｓｉ基板上にはＯ原子がやや不足しているＳｒＴｉＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２６２】
この後、基板温度６００℃でＯ２ガスを分圧が４×１０−４ Ｐａになるように導入する。この時点で、ＳｒＴｉＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＳｒＴｉＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ２ｎｍで成長する。
【０２６３】
次に、このＳｒＴｉＯ３ ／ＳｉＯ２／Ｓｉ基板を、別のＭＢＥ成長室に搬送し、ＧａとＡｓとＳｉの分子線を入射させ、ｎ−ＧａＡｓ層を厚さ０．５μｍにエピタキシャル成長させる。これにより、図２３に示すようなｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。
【０２６４】
次に、図２４に示すように、実施例２と同じ条件で、ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体のｎ−ＧａＡｓ表面と前述のＧａＡｓ系デバイス構成体のｎ−ＧａＡｓ表面とを、直接接合で接続する。
【０２６５】
この後、ｎ−ＤＢＲ層，２層のｎ−ＧａＡｓ層を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液でエッチングして素子分離を行う。つづいて、同様に、ｎ側電極部を形成するため、ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体のｎ−ＧａＡｓ膜中までエッチングする。
【０２６６】
最後に、リフトオフ法によりｎ側 ＧｅＡｕ／Ｎｉ／Ａｕ電極を形成し、Ｎ２雰囲気中４００℃でアロイングし、図２５に示すようなＳｉ上ＧａＡｓ系光デバイスを作製することができる。
【０２６７】
この実施例３のデバイスでは、各電極から電流を注入し、レーザ発振させる。レーザ光は、Ｓｉ基板と垂直で表面方向に出力される。
【０２６８】
なお、ｎ側電極から注入される電流は、直接接合した界面を通るが、この界面では良好に電流が流れる。この理由は次のように考えられる。前述の文献「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１９９０）ｐｐ．２４１９−２４２１」では、ＧａＡｓ／ＧａＡｓ接合界面では１〜４ｎｍの非晶質領域が生成し、それ以外の領域では単結晶構造のままであることが示されている。本実施例の場合も、同様の界面構造をもつと思われる。このため、キャリアは容易に通りぬけると考えられる。
【０２６９】
この実施例３のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２７０】
また、実施例３のデバイスでは、ＳｒとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＳｒＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２７１】
また、実施例３のデバイスでは、直接接合を用いるので、膜面に垂直に光出力する面発光レーザを、容易に位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い光電子融合要素デバイスが得られる。
【０２７２】
また、実施例３のデバイスは、発振波長が１．１〜１．５５μｍであるＧａＩｎＮＡｓ系面発光レーザなので、組成を調整すれば、出力光はＳｉ基板中を損失が少なく通過伝播する。よって、特にボード間インターコネクションにより、適用性が高い光電子融合要素デバイスが得られる。
【０２７３】
また、実施例３のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、温度制御装置が不要になり、これによって、より集積度が高い光電子融合要素デバイスが得られる。
【０２７４】
また、実施例３のデバイスは、ＧａＩｎＮＡｓ系系面発光レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２７５】
（実施例４）
実施例４は、裏面にマイクロレンズを形成したＳｉ基板上にＧａＩｎＮＡｓ系面発光レーザを作製する例である。
【０２７６】
実施例４では、まず、次に示す上下ＤＢＲの層数が異なる以外は全て実施例３と同一のＧａＡｓ系デバイス構成体を形成する。
【０２７７】
すなわち、実施例４では、下部ＤＢＲは、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓの２８．５ペア（全厚５．５μｍ）であり、上部ＤＢＲは、ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓの３５．５ペア（全厚６．８μｍ）である。また、ｐ側電極の形は、半導体柱上面に光出力用の開口を設けない形状である。
【０２７８】
また、これとは別プロセスで、裏面マイクロレンズ付ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２７９】
すなわち、まず、両面研磨６インチＳｉウェハの一方の面に、レジストを塗布し、マイクロレンズを形成する領域を遮光度が異なるフォトマスクを用いて露光，現像し、エッチング用レジストマスクを作製する。これを、ＣＦ４を導入したドライエッチング法でマイクロレンズを形成する。マイクロレンズを設ける位置は、その光軸が以後作製する要素デバイスのレーザ光の光軸と同一になる位置にする。
【０２８０】
このウェハの他方の面に、実施例３と同一のＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。後の工程は、マイクロレンズの光軸とレーザ光の光軸を一致させて直接接合する以外は同一の工程で、図２６に示すようなＳｉ上ＧａＡｓ系光デバイスを作製することができる。
【０２８１】
この実施例４のデバイスでは、各電極から電流を注入し、レーザ発振させる。レーザ光は、Ｓｉ基板と垂直で裏面方向に出力される。このレーザ光の広がりは、マイクロレンズがない場合と比較して、小さくなっている。
【０２８２】
この実施例４のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２８３】
また、実施例４のデバイスでは、ＳｒとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＳｒＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２８４】
また、実施例４のデバイスでは、直接接合を用いるので、膜面に垂直に光出力する面発光レーザを、容易に位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い光電子融合要素デバイスが得られる。
【０２８５】
また、実施例４のデバイスは、発振波長が１．２〜１．５５μｍであるＧａＩｎＮＡｓ系面発光レーザなので、出力光はＳｉ基板中を損失が少なく通過伝播する。よって、特にボード間インターコネクションにより、適用性が高い光電子融合要素デバイスが得られる。
【０２８６】
また、実施例４のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、温度制御装置が不要になり、これにより、より集積度が高い光電子融合要素デバイスが得られる。
【０２８７】
また、実施例４のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２８８】
上述した各実施形態，各実施例では、基板（単結晶基板）がＳｉである場合を例にとって説明したが、基板（単結晶基板）は、Ｓｉのかわりに、ＳｉＧｅまたはＧｅなどであっても良い。
【０２８９】
【発明の効果】
以上に説明したように、請求項１記載の発明によれば、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、ＭｇＯ、ＭｇＴｉ ２ Ｏ ４ 、Ｍｇ ２ ＴｉＯ ４ 、ＣａＴｉＯ ３ 、ＴｉＯ、ＴｉＯ ２ 、ＳｒＯ、ＳｒＣｅＯ ３ 、ＢａＯ、ＢａＣｅＯ ３ 、ＢａＴｈＯ ３ 、ＢａＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＬａＴｉＯ ３ 、ＴｈＯ ２ 、Ｌｉ ０．５ Ａｌ ２．５ Ｏ４、Ｌｉ １．３３ Ｔｉ １．６７ Ｏ ４ 、ＬｉＡｌＴｉＯ ４ 、または、ＬｉＴｉＯ ２ からなるエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有しており、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／積層基体（Ｓｉ積層基体）を得ることができる。
【０２９３】
また、請求項２記載の発明によれば、請求項１記載の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されているので（すなわち、例えば、構成膜が薄いデバイスをＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ層中に作製するので）、大面積の単結晶基板上に、剥離やクラックがない、高い品質の高速・高周波デバイスを設けることができる。よって、高価なＧａＡｓ基板を用いないので、低コストでＧａＡｓ系電子デバイスを作製できる。
【０２９４】
また、この電子デバイスを駆動した際発生する熱は、ＧａＡｓよりも熱伝導率が高い基板（例えばＳｉ基板）に流れるので、ＧａＡｓ基板上に形成した電子デバイスよりも高いデバイス特性が得られる。
【０２９５】
また、請求項３記載の発明によれば、請求項１記載の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されているので（すなわち、すべての構成膜をエピタキシャル成長で作製する場合と比較し、デバイス構成膜のＧａＡｓ面と、ＧａＡｓ膜が薄いＧａＡｓ／酸化物中間層／積層基体（Ｓｉ積層基体）のＧａＡｓ表面とを、直接接合してデバイスを構成するので）、プロセス温度を低くでき、よって、熱応力が少なくなり、欠陥の発生が少ない半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９６】
すなわち、基板（例えば、Ｓｉ基板）上にＧａＡｓ系デバイス構成膜を直接接合する場合と比較し、接合面がＧａＡｓ面同士なので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ない半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９７】
さらに、この積層基体側のＧａＡｓ層が大面積で良質のエピタキシャル層なので、より接合が容易になり、接合の信頼性も高くなり、よって、信頼性の高い低コストな半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９８】
また、半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）を駆動した際に発生する熱は、主にＧａＡｓよりも熱伝導率が高いＳｉ基板に流れる。よって、ＧａＡｓ基板上に形成したデバイスよりも高いデバイス特性をもつ半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０３１６】
以上のように、本発明は、素子設計上の自由度が大きく、素子製造上の選択肢も大きくすることができる。
【０３１７】
前述した特許文献１に示されているＧａＡｓ／酸化物中間層／Ｓｉの構成では、結晶品質のよいＧａＡｓ膜が得られるので、この膜を利用しＦＥＴなどの薄膜デバイスを作製すれば、Ｓｉ基板上に大面積のＧａＡｓ系高速・高周波電子デバイスが得られるが、端面発光型レーザや面発光レーザ（ＶＣＳＥＬ）等の光デバイスは、全膜厚が、それぞれ１．５〜３μｍ、８〜１５μｍ程度と厚い。ＧａＡｓ／酸化物中間層／Ｓｉ基板上にこれらの素子構成の膜をエピタキシャル成長させると、成長後室温まで降温するとき、各材料の熱膨張係数の差からＧａＡｓ／酸化物中間層／Ｓｉのいずれかの界面で剥離が発生したり、エピタキシャル成長膜にクラックが発生したりする。この欠陥の発生は、ＧａＡｓ／酸化物中間層／ＳｉＯ２応力緩衝層／Ｓｉ基板を用いても防ぐことは難しい。
【０３１８】
これに対し、本発明では、ＧａＡｓ／酸化物中間層／単結晶基板（例えばＳｉ基板）上に厚い構成膜をもつＧａＡｓ系光デバイスを欠陥なく構築することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層基体の構成例を示す図である。
【図２】格子整合の形態Ａを示す図である。
【図３】格子整合の形態Ｂを示す図である。
【図４】作製例１の積層基体を示す図である。
【図５】作製例２のＭＥＳＦＥＴ素子を示す図である。
【図６】直接接合過程を説明するための図である。
【図７】一般的な端面発光レーザの構成例を示す図である。
【図８】端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合する場合を示す図である。
【図９】一般的な面発光レーザの構成例を示す図である。
【図１０】第１１の実施形態を説明するための図である。
【図１１】第１４の実施形態を説明するための図である。
【図１２】第１５の実施形態を説明するための図である。
【図１３】本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた並列伝送方式光伝送システムの一例を示す図である。
【図１４】本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた多波長伝送方式光伝送システムの一例を示す図である。
【図１５】光電子融合集積回路の構成例を示す図である。
【図１６】実施例１のＧａＡｓ ＭＥＳＦＥＴを示す図である。
【図１７】実施例２のＧａＩｎＮＡｓ系端面発光レーザを示す図である。
【図１８】実施例２の積層基体を示す図である。
【図１９】実施例２での直接接合を説明するための図である。
【図２０】実施例２の端面発光レーザを示す図である。
【図２１】実施例３の面発光レーザ構造積層膜を示す図である。
【図２２】実施例３の面発光レーザＧａＡｓ系デバイス構成体を示す図である。
【図２３】実施例３の積層基体を示す図である。
【図２４】実施例３の直接接合過程を説明するための図である。
【図２５】実施例３のＳｉ上ＧａＡｓ系光デバイスを示す図である。
【図２６】実施例４のＳｉ上ＧａＡｓ系光デバイスを示す図である。
【発明の属する技術分野】
本発明は、積層基体および半導体デバイスに関する。
【０００２】
【従来の技術】
高度情報化社会の急激な進展とともに、情報伝送の高速・大容量化と情報処理の高速化が益々必要とされている。
【０００３】
Ｓｉ−ＬＳＩと化合物半導体電子デバイスや光デバイスとを同一基板上に集積する光電子集積回路や光電子融合集積回路は、これらのニーズに応えるのに有望なデバイスとして、精力的に研究開発されている。
【０００４】
このような集積回路を実現する最も主要な課題は、Ｓｉ基板上に結晶品質の良い化合物半導体を大面積で安定したプロセスで設けることである。
【０００５】
このため、Ｓｉ基板上に化合物半導体膜をヘテロエピタキシャル成長させることが検討されてきている。
【０００６】
具体的に、Ｓｉ基板上に、まず低温ＧａＡｓを成長させる２段階成長法、あるいは、Ｓｉ基板上に、ＧａＰ層、ＩｎＧａＡｓ／ＧａＡｓ，ＧａＡｓＰ／ＧａＡｓ歪超格子などの化合物半導体中間層を設ける方法、あるいは、ＳｒＴｉＯ３などの酸化物中間層を設ける方法が検討されている。
【０００７】
しかし、これらの方法のうち、Ｓｉ基板上に直接ＧａＡｓ層を成長させたものや、ＧａＡｓ，ＩｎＧａＡｓ，ＧａＡｓＰなどの中間層を用いたものは、大面積Ｓｉ基板上では以下の問題が顕在化する。
【０００８】
すなわち、Ｓｉ上で大面積に完全に均一な清浄表面を得るのは難しい。Ｓｉは、Ｏとの親和性が強く、酸化性水溶液による処理とそれに続くＨＦ処理では表面に酸化層が残る。この後、７００〜１０００℃程度で熱処理を行うが、この範囲の低い温度では酸化層の除去が不完全になり、完全にＳｉの酸化物を除去するため熱処理温度を高めにすると、意図しない原子ステップ，キンク構造が生成され、大面積で無欠陥の単結晶のエピタキシャル層を堆積させるのが難しくなる。このため、ＧａＡｓ，ＧａＰなどの化合物半導体層または化合物半導体中間層を直接この清浄化したＳｉ表面に成長させても、大面積では良質のエピタキシャル膜は得にくい。
【０００９】
また、Ｓｉの熱膨張係数は２．６×１０−６ ℃−１であり、また、ＧａＡｓの熱膨張係数は５．９×１０−６℃−１であり、その差が大きい。そのため、Ｓｉ系基板とＧａＡｓ系膜とが直接に接する構成は、この界面で構成膜が剥離したり、構成膜にクラックが発生したりする。さらに、ＧａＡｓ系デバイスを駆動させる場合に発生する熱によっても、同様な欠陥が発生しやすい。
【００１０】
これらの問題を解決するため、例えば特許文献１には、ＳｒＴｉＯ３を中間層し、この中間層とＳｉ基板との間に非晶質ＳｉＯ２層を設けたＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉの構成で、良好なＧａＡｓエピタキシャル層が得られると記載されている。この構造では、中間層として、Ｓｉより酸素と親和性が強いＳｒ，Ｔｉを含み、Ｓｉと格子整合性のよいＳｒＴｉＯ３層を用いている。中間層形成過程の初期段階でＳｉ上のＳｉＯｘ層のＯ原子が容易に形成過程中の中間層側に移動するため、中間層の成長時に広い面積にわたりＳｉ基板表面のＳｉＯｘ層は消滅する。このため、下地Ｓｉ基板の結晶構造を反映し、良好にＳｒＴｉＯ３層がエピタキシャル成長する。この後、過剰の酸化雰囲気の下、ＳｒＴｉＯ３層と接するＳｉ基板を酸化させて非晶質のＳｉＯ２層を形成し、この非晶質ＳｉＯ２層に応力を緩和させる役割を持たせている。
【００１１】
しかし、この特許文献１では、中間層として、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＳｒＨｆＯ３、ＢａＺｒＯ３、ＢａＨｆＯ３、ＢａＳｎＯ３、ＳｒｘＢａ１−ｘＴｉＯ３だけを開示している。このため物性及び作製法が限定されるので、素子設計上の自由度が小さく、素子製造上の選択肢も小さいという問題がある。
【００１２】
【特許文献１】
米国特許第６，３９２，２５７号
【００１３】
【発明が解決しようとする課題】
本発明は、素子設計上の自由度が大きく、素子製造上の選択肢も大きくすることの可能な積層基体および半導体デバイスを提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、ＭｇＯ、ＭｇＴｉ ２ Ｏ ４ 、Ｍｇ ２ ＴｉＯ ４ 、ＣａＴｉＯ ３ 、ＴｉＯ、ＴｉＯ ２ 、ＳｒＯ、ＳｒＣｅＯ ３ 、ＢａＯ、ＢａＣｅＯ ３ 、ＢａＴｈＯ ３ 、ＢａＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＬａＴｉＯ ３ 、ＴｈＯ ２ 、Ｌｉ ０．５ Ａｌ ２．５ Ｏ４、Ｌｉ １．３３ Ｔｉ １．６７ Ｏ ４ 、ＬｉＡｌＴｉＯ ４ 、または、ＬｉＴｉＯ ２ からなるエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有していることを特徴としている。
【００１７】
また、請求項２記載の発明は、請求項１記載の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されていることを特徴としている。
【００１８】
また、請求項３記載の発明は、請求項１記載の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されていることを特徴としている。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
（第１の実施形態）
本発明の第１の実施形態は、図１に示すように、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板と、該単結晶基板上にエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有している積層基体において、
前記酸化物中間層の少なくとも１層は、
Ｌｉ，Ｂｅ，Ｍｇ，Ｃａ，Ｂａ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｓｍ，Ｅｕ，Ｔｍ，Ｙｂ，Ａｌ，Ｔｈ，Ｔａの金属元素のうちの少なくとも１つを含み、該酸化物中間層の結晶格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地の単結晶基板表面の原子配置と整合していることを特徴としている。
【００３３】
（第２の実施形態）
本発明の第２の実施形態は、図１に示すように、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板と、該単結晶基板上にエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有している積層基体において、
前記酸化物中間層の少なくとも１層は、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、または、ＬｉＴｉＯ２からなることを特徴としている。
【００３４】
（第３の実施形態）
本発明の第３の実施形態は、第１または第２の実施形態の積層基体において、前記単結晶基板と前記酸化物中間層との間に、非晶質ＳｉＯ２層が設けられていることを特徴としている。
【００３５】
第１乃至第３の実施形態において、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板とは、少なくとも基板の表面がＳｉまたはＳｉＧｅまたはＧｅからなる単結晶構造のものであり、単結晶ウェハ、ＳＯＩのような膜、超格子構造多層膜の場合もある。
【００３６】
第１乃至第３の実施形態において、酸化物中間層がＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上にエピタキシャル成長する第１の条件を述べる。
【００３７】
酸化物が成長を開始する段階においては、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に付着する金属原子又は酸素不足の金属酸化物は、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板表面に残留するＳｉＯｘ，ＧｅＯｘのＯを取り込み、Ｓｉ，Ｇｅを還元する必要がある。
【００３８】
これは、化１の反応におけるＧｉｂｂｓエネルギー（△Ｇ）が負である必要があることである。
【００３９】
なお、以下の反応の式、及び、エネルギーの値は、エネルギーの比較を容易にするため、Ｏ原子１ｍｏｌあたりに統一する。また、以降の反応は、Ｓｉ基板で検討する。ＳｉＧｅ，Ｇｅの場合は、ＳｉよりもＯとの親和性が弱く、その酸化物はＳｉの酸化物よりも容易に還元されるため、Ｓｉの酸化物が還元される条件ではＧｅの酸化物は確実に還元されるためである。
【００４０】
【化１】
（１／２）ＳｉＯ２＋ｘＭ→ＭｘＯ＋Ｓｉ ・・・ △Ｇ１
（Ｍは金属元素）
【００４１】
この化１の反応式を分解すると、次式（化２，化３）のようになる。
【００４２】
【化２】
（１／２）ＳｉＯ２→（１／２）Ｏ２＋（１／２）Ｓｉ ・・・ −△Ｇｆ２
【００４３】
【化３】
ｘＭ＋（１／２）Ｏ２→ＭｘＯ ・・・ △Ｇｆ３
【００４４】
よって、△Ｇ１が負であるためには、（−△Ｇｆ２＋△Ｇｆ３）＜０、つまり、△Ｇｆ３＜△Ｇｆ２である必要がある。これが第１の条件である。これらのエネルギーは酸化物の生成エネルギーとして既知であり、便覧，文献等により容易に得られる。
【００４５】
次表（表１）には、標準状態におけるＳｉＯ２、及び、第１の実施形態で挙げた金属元素からなる酸化物の生成エネルギーを示す。
【００４６】
【表１】
標準状態において、△Ｇｆ２は−４２８ｋＪ／ｍｏｌであり、また、表１に挙げた酸化物の△Ｇｆ３は△Ｇｆ２より負であることがわかる。
【００４８】
なお、一般的な半導体プロセス温度は、室温から１０００℃程度の範囲である。この温度範囲においての△Ｇｆ２Ｔ 、△Ｇｆ３Ｔを、同様な既知情報源から標準状態の△Ｈｆ、△Ｓｆを得、△Ｇｆ＝△Ｈｆ−Ｔ△Ｓｆより算出すると、やはり△Ｇｆ３Ｔ＜△Ｇｆ２Ｔ の関係にあることがわかる。
【００４９】
このように、まず、第１の実施形態に挙げた１種金属元素の酸化物はエピタキシャル成長の第１の条件を満たすことがわかる。
【００５０】
酸化物中間層がＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上にエピタキシャル成長する第２の条件を述べる。
【００５１】
下地となるＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に直接に接して成長する酸化膜が下地のＳｉまたはＳｉＧｅまたはＧｅの結晶構造の影響を受けエピタキシャル成長するためには、下地のＳｉまたはＳｉＧｅまたはＧｅと格子整合することが必要である。これが、酸化物中間層がエピタキシャル成長する第２の条件である。
【００５２】
格子整合の形態をＳｉ集積回路及びＧａＡｓデバイスで最も多く用いられる（１００）基板の場合で説明する。
【００５３】
格子整合の形態は、以下の２通り（Ａ，Ｂ）が例として挙げられる。
【００５４】
格子整合の形態Ａ
格子整合の形態Ａでは、図２に示すように、酸化物中間層の結晶単位格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子と重なる。
【００５５】
格子整合率を次式（数１）で表す。
【００５６】
【数１】
格子整合率（％）＝（酸化物中間層での整合する原子配置の寸法）×１００／（下地Ｓｉ、ＳｉＧｅ、Ｇｅ基板での整合する原子配置の寸法）
【００５７】
この格子整合率が９０〜１１０％の場合に、酸化物中間層は良好にエピタキシャル成長する。Ｓｉ，ＳｉＧｅ，Ｇｅは結晶構造がダイヤモンド構造で、格子定数が５．４３〜５．６５Åである。よって、前記酸化物中間層の整合する四角形の辺の長さは、４．８９〜６．２２Åであることが必要である。
【００５８】
なお、この格子整合の形態Ａの変形として、酸化物中間層の結晶単位格子の結晶面内において、構成元素のうちの１種の原子配置からなる四角形の寸法のｍ倍が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子のｎ倍と重なることによって整合する場合が挙げられる。ＭｇＯの場合は、作製法により、この格子整合の形態Ａの変形と下記格子整合の形態ＢでＳｉ上に成長する。
【００５９】
格子整合の形態Ｂ
格子整合の形態Ｂでは、図３に示すように、酸化物中間層の結晶単位格子の少なくとも１つの結晶面内において、構成元素のうち１種の原子配置からなる四角形が下地であるＳｉまたはＳｉＧｅまたはＧｅの単位格子と４５°の角度をなす。
【００６０】
よって、この場合、前記酸化物中間層の整合する四角形の辺の長さは、３．８４〜４．４０Åであることが必要である。
【００６１】
なお、ＧａＡｓは、Ｓｉと結晶構造は異なるが、同じ立方晶系であり、類似した原子配置をもつ。たとえば（１００）では、ＧａとＡｓの原子配置は同一で、Ｓｉとも同一である。また、格子定数も近い。（格子定数；Ｓｉ：５．４３Å、ＧａＡｓ：５．６５Å）
【００６２】
よって、Ｓｉ（１００）に酸化物中間層が良好にエピタキシャル成長していれば、その上にＧａＡｓ膜を成長させれば、同様に良好にエピタキシャル成長する。よって、本発明の積層基体のＧａＡｓも良好にエピタキシャル成長する。
【００６３】
酸化物中間層がエピタキシャル成長する第１及び第２の両方の条件を満たす材料の例を挙げれば、次表（表２）に示すように、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、ＬｉＴｉＯ２などの酸化物が挙げられる。
【００６４】
【表２】
なお、これらの酸化物のうち、ＬｉＴｉＯ２などの複合酸化物も第１の条件を満たすことを以下で説明する。表２に挙げた複合酸化物のすべては、表１に挙げた複数の単一金属からなる酸化物を適切な組成比で混合し熱処理した場合、高収率で生成することができる。これは、その環境で化４の反応エネルギー△Ｇ４が負であることを示す。
【００６６】
複合酸化物ＡｘＢ（ｚ×ｙ）Ｏ（１＋ｚ）が単一金属元素Ａ，Ｂからなる２種の酸化物ＡｘＯ、ＢｙＯから生成される場合は、次式（化４）のような反応式になる。
【００６７】
【化４】
ＡｘＯ＋ｚＢｙＯ→ＡｘＢ（ｚ×ｙ）Ｏ（１＋ｚ） ・・・ △Ｇ４
【００６８】
この式（化４）をＯ元素１ｍｏｌあたりに書き換えると、次式（化５）のようになる。
【００６９】
【化５】
（ＡｘＯ＋ｚＢｙＯ）／（１＋ｚ）→Ａｘ／（１＋ｚ）Ｂ（ｚ×ｙ）／（１＋ｚ）Ｏ・・・ △Ｇ３ＡＢ（＝△Ｇ４／（１＋ｚ））
【００７０】
酸化物ＡｘＯ，ＢｙＯのＯ元素１ｍｏｌあたりの生成エネルギーは、次式（化６，化７）のようになる。
【００７１】
【化６】
ｘＡ＋Ｏ→ＡｘＯ ・・・ △Ｇｆ３Ａ
【００７２】
【化７】
ｙＢ＋Ｏ→ＢｙＯ ・・・ △Ｇｆ３Ｂ
【００７３】
よって、化５の（ＡｘＯ＋ｚＢｙＯ）／（１＋ｚ）の生成エネルギーは、（△Ｇｆ３Ａ＋ｚ×△Ｇｆ３Ｂ ）／（１＋ｚ）となる。
【００７４】
（△Ｇｆ３Ａ＋ｚ×△Ｇｆ３Ｂ）／（１＋ｚ）＝△Ｇｆ３Ｓ とすると、次式（化８）が成立する。
【００７５】
【化８】
△Ｇｆ３Ｓ −△Ｇｆ２
＝［（△Ｇｆ３Ａ −△Ｇｆ２ ）＋ｚ×（△Ｇｆ３Ｂ−△Ｇｆ２ ）］／（１＋ｚ）
【００７６】
表１より、（△Ｇ３Ａ −△Ｇｆ２）＜０、（△Ｇ３Ｂ−△Ｇｆ２ ）＜０である。
ゆえに、（△Ｇ３Ｓ −△Ｇｆ２）＜０であり、次式（化９）の反応は右に進むことがわかる。
【００７７】
【化９】
（１／２）ＳｉＯ２ ＋ｘ／（１＋ｚ）Ａ＋（ｚ×ｙ）／（１＋ｚ）Ｂ→Ａｘ／（１＋ｚ）Ｂ（ｚ×ｙ）／ （１＋ｚ）Ｏ＋Ｓｉ ・・・ △Ｇ５（＝△Ｇ３Ｓ −△Ｇｆ２）
【００７８】
表２に挙げた複合酸化物のＯ元素１ｍｏｌあたりの生成エネルギー（△Ｇｆ３Ｓ）は、ＳｉＯ２のＯ元素１ｍｏｌあたりの生成エネルギー（△Ｇｆ２）より負であり、これらの複合酸化物中間層がエピタキシャル成長する第１の条件を満たすことがわかる。
【００７９】
作製例１
本発明のＧａＡｓ／酸化物中間層／Ｓｉ積層基体は、例えば次のようにして作製することができる。ＭＢＥ法を用い、図４に示すように、ＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ積層基体を作製する場合で説明する。
【００８０】
作製例１では、まず、Ｓｉ（１００）基板の清浄化を行う。代表的な２つの方法を示す。
【００８１】
第１の方法は、ＨＦ処理法である。ＨＦ処理法では、Ｓｉ基板を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ ｄｉｐ処理する。次に、ＨＦ水溶液中にｄｉｐし、表面酸化膜を除去し、同時に表面を水素化する。次に、この試料をＭＢＥ装置に入れ、超高真空中で７００℃程度に加熱し、表面のＨを脱離させ清浄化する。
【００８２】
また、第２の方法は、高温フラッシュ法である。高温フラッシュ法では、Ｓｉ基板を、ＨＣｌ／Ｈ２Ｏ沸騰処理し、１ｎｍ程度の薄い酸化膜を形成する。次に、この試料をＭＢＥ装置に入れ、超高真空中で１０００℃程度に加熱し、表面の酸化物を蒸発させ清浄化する。
【００８３】
このような清浄化処理の後、連続して超高真空中，７５０℃程度で、Ａｌを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は付着したＡｌに吸収され、Ｓｉ基板表面は還元され清浄化される。
【００８４】
この後、少量のＯ２ガス、Ｎ２Ｏガス、ＣＯ２ガス、Ｈ２ＯガスなどのＯを含むガスを、分圧を制御しながら導入するとともに、Ｌａ２Ｏ３を昇華させる。この時点で、Ｓｉ基板上には、Ｏ原子が不足しているＬａＡｌＯ３ （１００）構造膜がエピタキシャル成長する。
【００８５】
この後、Ｏを含むガスの分圧を増加させ、ＬａＡｌＯ３ （１００）構造膜を化学量論的組成になるまで酸化する。
【００８６】
このとき、Ｏを含むガスの分圧をＳｉが酸化するほどに高めにし、ＬａＡｌＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層を成長させるのが好ましい。
【００８７】
次に、このＬａＡｌＯ３／Ｓｉ基板試料を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ＧａＡｓ層をエピタキシャル成長させる。
【００８８】
このようなＧａＡｓ／酸化物中間層／Ｓｉ積層基体を作製する場合、Ｓｉ基板清浄化は低温プロセスであるＨＦ処理法を用いれば、良好に、６インチウェハ程度の大面積Ｓｉ基板上でも、ほほ全域で高結晶品質のＧａＡｓ膜を得ることができる。
【００８９】
しかし、直接ＧａＡｓ層や、ＩｎＧａＡｓ／ＧａＡｓ歪超格子中間層を介しＧａＡｓ層を成長させると、大面積Ｓｉ基板では、全域でエピタキシャル成長させることは難しい。
【００９０】
この理由は次のように考えられる。まず、ＨＦ処理法などの低温プロセスの清浄化法は、Ｓｉ表面のＳｉＯｘを完全には除去できない。化合物半導体はＳｉＯｘと接しても、これを還元できないが、本発明の酸化物中間層の構成材料はＳｉＯｘを還元できる。なお、高温フラッシュ清浄化法では、本発明の酸化物中間層を介しても、直接ＧａＡｓ層や、ＩｎＧａＡｓ／ＧａＡｓ歪超格子中間層を介しても、大面積では良好なＧａＡｓエピタキシャル層は得にくい。これは、高温プロセスなので、Ｓｉ表面が荒れるためと推察される。
【００９１】
膜作製法は、ＭＢＥ法に限らず、酸化条件及び基板に付着する原子，分子種を制御できる構成であれば、ＭＯＣＶＤ法，ＣＢＥ法，ＥＢ蒸着法などを用いることができる。
【００９２】
なお、本発明の積層基体のＧａＡｓ層の組成は、ＧａＡｓのほか、ＡｌｘＧａｙＩｎｚＰｕＡｓｖ（ｘ＋ｙ＋ｚ＝１， ｕ＋ｖ＝１）を含む。ただし、本発明では、便宜上、ＧａＡｓ層と表記する。
【００９３】
なお、本発明の積層基体のＳｉ基板上又は基板中には、従来のＳｉ−ＬＳＩ製造技術により、以下のような回路部が、予め、又は、積層基体加工途中、又は、積層基体加工後に構築される場合もある。
・積層基体のＧａＡｓ膜を機能膜とするデバイス、積層基体上に設けられたＧａＡｓ系デバイスを駆動する駆動回路部
・論理演算部
・メモリー部
・Ｉ／Ｏインターフェース部
・センサー、アクチュエータ
【００９４】
本発明の第１の実施形態の酸化物中間層の構成材料は、Ｓｉ基板上のＳｉＯｘを消滅させることができるので、大面積で良好な結晶品質をもつエピタキシャル成長ＧａＡｓ膜をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９５】
また、本発明の第１の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層を大面積で良好な結晶品質をもちエピタキシャル成長させる条件を提供しているので、容易に、適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９６】
また、本発明の第２の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９７】
また、本発明の第３の実施形態では、Ｓｉ基板と該酸化物中間層との間に非晶質ＳｉＯ２層を設けることで、応力が緩和され、これにより、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。
【００９８】
（第４の実施形態）
本発明の第４の実施形態は、第１乃至第３のいずれかの実施形態の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されていることを特徴とする半導体デバイスである。
【００９９】
ＧａＡｓ層上またはＧａＡｓ層中に構成される電子デバイスとしては、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ ＦＥＴ）などが挙げられる。
【０１００】
前述のように、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓの膜厚を数μｍ以上にすると、剥離やクラックが発生しやすくなる。ＧａＡｓの膜厚が薄いほど、このような欠陥は発生しにくくなる。従って、この積層基体のＧａＡｓの膜厚は３μｍ以下が好ましい。
【０１０１】
前述のような電子デバイスの活性層の厚さは、０．５μｍ程度かそれ以下である。よって、３μｍ以下のＧａＡｓ膜厚をもつＧａＡｓ／酸化物中間層／Ｓｉ積層基体上又は基体中に、このようなデバイスの構成膜を作製すれば、良好な特性をもつＳｉ上ＧａＡｓデバイスが得られる。
【０１０２】
作製例２
作製例２では、前述した作製例１と同様に、ノンドープＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ構造膜を作製する。最上面のエピタキシャル成長ノンドープＧａＡｓ膜の厚さは、０．５μｍである。連続して、同一ＭＢＥ成長室でｎ−ＧａＡｓチャネル層を厚さ０．１５μｍで、ｎ＋−ＧａＡｓコンタクト層を厚さ０．０４μｍでエピタキシャル成長させ、ｎ＋−ＧａＡｓ／ｎ−ＧａＡｓ／ノンドープＧａＡｓ／ＬａＡｌＯ３ ／Ｓｉ積層基体を作製する。
【０１０３】
この後、通常の化合物半導体加工技術により、図５のようなＭＥＳＦＥＴ素子を作製する。このような素子は、良好なトランジスタ特性を示す。
【０１０４】
このように、構成膜が薄いデバイスをＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ層中に作製することで、大面積のＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、剥離やクラックがない、高い品質の高速・高周波デバイスを形成することができる。
【０１０５】
よって、高価なＧａＡｓ基板を用いることなく、低コストでＧａＡｓ系電子デバイスを作製できる。
【０１０６】
また、この電子デバイスを駆動した際に発生する熱は、主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので（熱伝導率；Ｓｉ １．４Ｗ／ｃｍＫ、ＧａＡｓ ０．５４Ｗ／ｃｍＫ）、ＧａＡｓ基板上に形成した電子デバイスよりも高いデバイス特性が得られる。
【０１０７】
このように、第４の実施形態では、低コストなＧａＡｓ系電子デバイスの提供、及び、ＧａＡｓ系高速・高周波デバイスとＳｉ系デバイスの集積化が可能な高性能な要素デバイスの提供が可能となる。
【０１０８】
（第５の実施形態）
本発明の第５の実施形態は、第１乃至第３のいずれかの実施形態の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されていることを特徴とする半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）である。
【０１０９】
この場合、積層基体のＧａＡｓの膜厚は、後述する理由により、３．０μｍを超えないことが望ましい。
【０１１０】
また、直接接合とは、図６に示すように、平滑な基板又は膜同士を、金属や接着材を介さずに直接重ね合わせ、界面の原子間力で結合力を生じさせるものである。大気中，室温で重ね合わせただけでも、ある程度の接合強度が得られる。この後、界面の結合をより強固にするため、熱処理するのが一般的である。
【０１１１】
文献「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１９９０）ｐｐ．２４１９−２４２１」に示されているとおり、ＧａＡｓ単結晶同士を直接接合させた場合は、接合界面にできる中間層の厚さが１ｎｍから４ｎｍと薄いが、ＳｉＯ２／Ｓｉなどの異種材料とＧａＡｓ単結晶を直接接合する場合は１０ｎｍ以上の厚さの中間層ができる。このことは、本発明のようなＧａＡｓ単結晶同士を直接接合する場合は、ＳｉＯ２／Ｓｉ基板とＧａＡｓを直接接合する場合と比較し、より容易に強固な接合が得られることを示す。
【０１１２】
実際的には、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体とＧａＡｓ系デバイス構成体とを直接接合する場合は、数十℃から５００℃程度で十分な接合強度が得られる。
【０１１３】
一方、ＳｉＯ２自然酸化膜を表面に有するＳｉ基板とＧａＡｓ系デバイス構成体とを直接接合させる場合は、５００℃以上の高い熱処理温度を必要する。この場合、熱応力が大きくなることと、あらゆるＧａＡｓ系膜からＡｓ，Ｐ，Ｉｎ元素などのヌケ・拡散が見られ、好ましくない。
【０１１４】
なお、本発明の熱処理の温度は、直接接合法を用いず、使用する積層基体上にそのままＧａＡｓ系デバイス構成体の層構造を積層する場合のプロセス温度よりも低い温度とする。この温度以下であれば、熱応力が小さい素子を作製することができる。
【０１１５】
また、ＧａＡｓ系デバイス構成体とは、別途ＧａＡｓウェハ上にエピタキシャル成長した多層膜から作製したもので、この状態でデバイスとして完成している構成をとる場合や、Ｓｉ上ＧａＡｓデバイスの完成時点にデバイスとして動作する構成の場合もある。
【０１１６】
また、ＧａＡｓ系デバイス構成体の接合される面のＧａＡｓ層の組成は、ＧａＡｓのほかＡｌｘＧａｙＩｎｚＰｕＡｓｖ（ｘ＋ｙ＋ｚ＝１，ｕ＋ｖ＝１）を含む。ただし、本発明では、便宜上、ＧａＡｓ層と表記する。
【０１１７】
また、Ｓｉ上ＧａＡｓデバイスとは、前記のＧａＡｓ／酸化物中間層／Ｓｉ積層基体とその上に設けられるＧａＡｓ系デバイス構成体を加工し、作製し、独立してデバイスとして動作するものであるとする。
【０１１８】
前述のように、ＧａＡｓ系エピタキシャル成長膜で作製される端面発光型レーザや導波路や光スイッチ等の構成膜の厚さは２〜３μｍであるのに対し、面発光レーザ（ＶＣＳＥＬ）の構成膜の厚さは８〜１５μｍ程度と厚い。一般に、膜を高い基板温度（ＧａＡｓでは５００〜７００℃）で成長させる場合、成長温度では膜応力がほとんどない状態であっても、成長が終了し室温まで試料温度を下げた時、異種材料間の熱膨張係数差により熱応力が発生する。この応力は、膜厚が大きいほど大きい。そのため、このような厚い膜の場合、容易に剥離やクラックが発生することになる。
【０１１９】
しかし、本発明の第５の実施形態では、すべての構成膜をエピタキシャル成長で作製する場合と比較し、デバイス構成膜のＧａＡｓ面とＧａＡｓ膜が薄いＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ表面とを直接接合してデバイスを構成するので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ないＳｉ上ＧａＡｓデバイスが得られる。
【０１２０】
より詳細に、Ｓｉ基板上にＧａＡｓ系デバイス構成膜を直接接合する場合と比較し、接合面がＧａＡｓ面同士なので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ないＳｉ上ＧａＡｓデバイスが得られる。
【０１２１】
さらに、この積層基体側のＧａＡｓ層が大面積で良質のエピタキシャル層なので、より接合が容易になり、接合の信頼性も高くなり、よって、信頼性の高い低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１２２】
Ｓｉ上ＧａＡｓデバイスを駆動した際に発生する熱は、主にＧａＡｓより熱伝導率が高いＳｉ基板に流れる。よって、ＧａＡｓ基板上に形成したデバイスより高いデバイス特性をもつＳｉ上ＧａＡｓデバイスが得られる。
【０１２３】
このように、第５の実施形態では、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化することが可能な、信頼性が高く、高性能な要素デバイスの提供が可能となる。
【０１２４】
（第６の実施形態）
本発明の第６の実施形態は、第５の実施形態の半導体デバイスにおいて、
前記積層基体の前記酸化物中間層の少なくとも１層は、
Ｌｉ，Ｂｅ，Ｍｇ，Ｃａ，Ｂａ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｓｍ，Ｅｕ，Ｔｍ，Ｙｂ，Ａｌ，Ｔｈ，Ｔａ，Ｓｒ，Ｔｉ，Ｚｒ，Ｈｆの金属元素のうちの少なくとも１つを含み、該酸化物中間層の結晶格子の少なくとも１つの結晶面内において、構成元素のうちの１種の原子配置からなる四角形が下地の単結晶基板表面の原子配置と整合していることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１２６】
この第６の実施形態においても、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１２７】
この第６の実施形態で挙げた酸化物からなる酸化物中間層は、大面積のＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、良好にエピタキシャル成長する第１，第２の条件を満たす。よって、酸化物中間層上のＧａＡｓ系膜が大面積で良好にエピタキシャル成長する。
【０１２８】
ゆえに、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ表面上に、ＧａＡｓ系デバイス構成体を、直接接合で容易に信頼性良く接合することができる。よって、容易に、適切な仕様，コストで、大面積で欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１２９】
また、直接接合用の積層基体に用いることができる酸化膜中間層材料を示したので、酸化膜中間層材料の選択の幅を拡げることができる。よって、より適切にデバイスの設計ができるようになり、より低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１３０】
このように、第６の実施形態では、確実に、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化が可能になる要素デバイスの提供が可能となる。
【０１３１】
（第７の実施形態）
本発明の第７の実施形態は、第６の実施形態の半導体デバイスにおいて、
積層基体中の酸化物中間層の少なくとも１層は、
ＭｇＯ、ＭｇＡｌ２Ｏ４、ＭｇＴｉ２Ｏ４、Ｍｇ２ＴｉＯ４、ＣａＴｉＯ３、γ−Ａｌ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＳｒＯ、ＳｒＣｅＯ３、ＢａＯ、ＢａＣｅＯ３、ＢａＴｈＯ３、ＢａＴｉＯ３、ＬａＡｌＯ３、ＬａＴｉＯ３、ＣｅＯ２、ＴｈＯ２、Ｌｉ０．５Ａｌ２．５Ｏ４、Ｌｉ１．３３Ｔｉ１．６７Ｏ４、ＬｉＡｌＴｉＯ４、ＬｉＴｉＯ２、ＳｒＨｆＯ３、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、または、ＳｒｘＢａ１−ｘＴｉＯ３からなることを特徴とする半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）である。
【０１３４】
この第７の実施形態においても、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１３５】
この第７の実施形態では、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつ直接接合用ＧａＡｓ／酸化物中間層／Ｓｉ積層基体を得ることができる。よって、より容易に、適切な仕様，コストで、大面積で欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１３６】
また、直接接合用の積層基体に用いることができる酸化膜中間層材料を明確に示したので、酸化膜中間層材料の選択の幅をひろげることができる。よって、より適切にデバイスの設計ができるようになり、より低コストなＳｉ上ＧａＡｓデバイスが得られる。
【０１３７】
このように、第７の実施形態では、より確実に、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化が可能になる要素デバイスの提供が可能となる。
【０１３８】
（第８の実施形態）
本発明の第８の実施形態は、第６または第７の実施形態の半導体デバイスにおいて、前記積層基体中の単結晶基板と酸化物中間層との間に、非晶質ＳｉＯ２層が設けられていることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１３９】
この第８の実施形態においても、ＧａＡｓ／酸化物中間層／非晶質ＳｉＯ２／Ｓｉ積層基体の作製方法は、第１，第２，第３の実施形態のものと同一である。
【０１４０】
この第８の実施形態では、直接接合用ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層とＳｉ基板との間に、ＳｉＯ２層が設けられているので、デバイスの応力を緩和でき、直接接合法をとることで得られる効果（すなわち、応力を減少させる効果）をさらに高めることができる。よって、大面積でより欠陥の少ないＳｉ上ＧａＡｓデバイスを得ることができる。
【０１４１】
このように、第８の実施形態では、厚膜のＧａＡｓ系デバイスでもＳｉ系電子デバイスと融合化することが可能な、より信頼性が高く、より高性能な要素デバイスの提供が可能となる。
【０１４２】
（第９の実施形態）
本発明の第９の実施形態は、第６乃至第８のいずれかの実施形態の半導体デバイスにおいて、該半導体デバイスはＧａＡｓ系光デバイスであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１４３】
ここで、ＧａＡｓ系光デバイスとは、ＧａＡｓ系半導体レーザ，ＧａＡｓ系ＬＥＤなどの発光デバイス、ＧａＡｓ系受光デバイス、ＧａＡｓ系変調器、ＧａＡｓ系光スイッチ、ＧａＡｓ系導波路等を指す。
【０１４４】
この第９の実施形態では、半導体デバイスが光デバイスなので、構成膜の厚さが大きい。これらのデバイスを、直接接合を用いて作製することにより、デバイスの欠陥を少なくし、歩留まりを向上させる効果がより大きく現れる。よって、Ｓｉ基板上に欠陥の発生が少ないＳｉ上ＧａＡｓ光デバイスが容易に得られる。
【０１４５】
また、他の接合法と比較し、高さの位置精度良く、強固に、Ｓｉ基板上に構築することが可能になるので、発光デバイス、受光デバイス、光スイッチ、変調器、導波路などの光デバイス間や光デバイスとファイバーとの整合が容易になる。よって、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化集積化に適するＳｉ上ＧａＡｓデバイスが得られる。
【０１４６】
このように、第９の実施形態では、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１４７】
（第１０の実施形態）
本発明の第１０の実施形態は、第９の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、端面発光レーザであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１４８】
端面発光レーザの構成を、代表的なＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造で説明する。ＳＣＨ構造の端面発光レーザは、図７に示すように、ＧａＡｓ基板上に、下部クラッド層、下部ガイド層、活性層、上部ガイド層、上部クラッド層膜、コンタクト層が設けられ、低い屈折率のクラッド層によりガイド層に光が閉じ込められ、バンドギャップが小さい活性層にキャリアが閉じ込められ発光するようになっている。なお、へき開面等からなる２枚ミラーにより膜面方向に光共振器が形成される。また、キャリアは、コンタクト層と基板から注入される構成をとる。
【０１４９】
ＧａＡｓ基板上に作製できる端面発光レーザでの、活性層−クラッド層の組み合わせの例として、次の第１，第２の例のようなものが挙げられる。
【０１５０】
第１の例
Ｇａ１−ｘＡｌｘＡｓ−Ｇａ１−ｙＡｌｙＡｓ （ｘ＜ｙ） （発振波長 ０．７〜０．９μｍ）
【０１５１】
第２の例
ＩｎＧａＰ−ＩｎＧａＡｌＰ （発振波長 ０．６６〜０．６９μｍ）
【０１５２】
このような半導体膜の成長法としては、例えば、ＭＯＣＶＤ法，ＭＢＥ法，ＣＢＥ法などが挙げられる。
【０１５３】
第１０の実施形態では、このような端面発光レーザのデバイス構成体ウェハ、または、このようなウェハをへき開等により分離した一個以上のデバイス構成体を含む基体と、第６，第７，第８の実施形態に示すＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する。
【０１５４】
図８には、端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合する場合が示されている。
【０１５５】
端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合した後、通常の半導体プロセスでＳｉ上ＧａＡｓ端面発光レーザを形成することができる。なお、端面発光レーザのデバイス構成体ウェハとＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する場合は、ドライエッチング等により共振器ミラー面を形成する。
【０１５６】
端面発光レーザは、光出力方向が膜面と平行であるため、Ｓｉウェハを基材とするＧａＡｓ／酸化物中間層／Ｓｉ積層基体に直接接合した場合、端面発光レーザと、受光素子，光スイッチ，変調器，導波路，ファイバー等の他の機能素子との光軸の整合が容易となり、平面で配列，集積することが容易となる。よって、Ｓｉ−ＬＳＩのチップ内，チップ間光伝送用光源、ボード内，ボード間光伝送用光源に特に適し、それらのデバイスを高集積化，高性能化できる。
【０１５７】
このように、第１０の実施形態では、基板と平行な面での光接続に向き、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１５８】
（第１１の実施形態）
本発明の第１１の実施形態は、第９の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、面発光レーザ（ＶＣＳＥＬ）であることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１５９】
面発光レーザは、図９に示すように、半導体基板と垂直方向にレーザ共振器を構成し、光を基板と垂直に出射する構成をとる。すなわち、基板と表面に１つづつミラーが設けられ、これらは、高反射率の半導体多層膜反射鏡（半導体ＤＢＲ）や誘電体多層膜反射鏡（誘電体ＤＢＲ）や金属反射鏡からなっている。そして、これらの反射鏡の間に活性層が設けられている。そして、活性層と２つの反射鏡との間に、上下２つのスペーサ層が設けられている。さらに、活性層近傍に電流と光を閉じ込める必要があるため、及び、高速変調では寄生容量を低減する必要があるため、レーザ構造としては半導体柱構造をとり、且つ、活性層近傍に電流狭窄する構造を設ける場合が一般的である。
【０１６０】
このように、面発光レーザ素子は、活性層体積を小さくできることから、低いしきい値電流，低い消費電力で駆動できる。また、共振器のモード体積が小さいため、数十ＧＨｚの変調が可能であり、高速伝送に向く。また、出射光の広がり角が小さく、光ファイバへの結合が容易である。さらに、面発光レーザは、作製にへき開を必要とせず、素子面積も小さいので、並列化及び２次元高密度アレイ化が可能である。
【０１６１】
面発光レーザは、これらの利点をもつため、近年、益々、伝送する情報が高速，大容量になっている光通信システムの分野、及び、コンピューター間，チップ間，チップ内の高速データ伝送が可能な光インターコネクションの分野において、キーデバイスになると考えられている。
【０１６２】
ここで、基板側のミラー層（下部ミラー層）は、基板上にエピタキシャル成長できるので、良質な膜が得られることから、半導体ＤＢＲが好ましく、ＧａＡｓ基板上に、ＡｌＡｓ／ＧａＡｓ，ＡｌＡｓ／ＡｌＧａＡｓ，ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓなどの多層膜を設けて形成することができる。
【０１６３】
また、素子の表面側のミラー層（上部ミラー層）は、半導体ＤＢＲや誘電体ＤＢＲや金属反射鏡で形成することができる。
【０１６４】
半導体ＤＢＲの例としては、ＡｌＡｓ／ＧａＡｓ，ＡｌＡｓ／ＡｌＧａＡｓ，ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓなどが挙げられる。
【０１６５】
また、誘電体ＤＢＲの例としては、ＺｒＯ２／ＳｉＯ２，ＭｇＯ／ＳｉＯ２，ＭｇＯ／Ｓｉ，Ａｌ２Ｏ３／ＭｇＦ２などが挙げられる。
【０１６６】
また、金属反射鏡の例としては、Ａｕ，Ａｌ，Ｐｔ，Ｐｄ，Ａｇ，Ｎｉ，Ｃｒ，Ｔｉやそれらの合金などが挙げられる。
【０１６７】
誘電体膜と金属膜の成長法としては、例えば、電子ビーム蒸着法，スパッタリング法，抵抗加熱法，ＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などが挙げられる。
【０１６８】
また、面発光レーザの活性層と基板（活性層／基板）としては、ＧａＩｎＮＡｓ／ＧａＡｓ（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ／ＧａＡｓ（０．９８μｍ帯）、ＧａＡｌＡｓ／ＧａＡｓ（０．８５μｍ帯）、ＡｌＧａＩｎＰ／ＧａＡｓ（０．６５μｍ帯）などが挙げられる。
【０１６９】
また、２つのスペーサ層は、キャリアを活性層まで輸送して共振器長を調節する働きをし、発光する光に透明である必要があり、活性層材料により、ＧａＡｓ，ＧａＩｎＡｓＰ，ＡｌＧａＩｎＰ，ＧａＩｎＰなどから選択される。
【０１７０】
第１１の実施形態では、図１０に示すように、このような面発光レーザのデバイス構成体ウェハ、または、このようなウェハをへき開等により分離した１個以上のデバイス構成体を含む基体と、第６，第７，第８の実施形態に示すＧａＡｓ／酸化物中間層／Ｓｉ積層基体とを直接接合する。この場合、面発光レーザのＧａＡｓ基板の裏面と積層基体のＧａＡｓ表面同士を接合する場合もあり、両方又はどちらか一方をエッチング加工等で面発光レーザの構成膜中のＧａＡｓと積層基体の内部のＧａＡｓ面を接合する場合もある。
【０１７１】
このように接合した後、通常の半導体プロセスでＳｉ上ＧａＡｓ面発光レーザを形成することができる。
【０１７２】
面発光レーザは、光出力方向が膜面に垂直であり、低電力で駆動でき、高周波特性がよく、光ファイバとの結合性がよいため、Ｓｉ−ＬＳＩのチップ間，チップ内間光伝送用光源、ボード間，ボード内光伝送用光源に特に適し、それらのデバイスを高集積化，高性能化できる。
【０１７３】
また、面発光レーザは、共振器ミラーを形成するのにへき開を必要としないため、面発光レーザのデバイス構成体ウェハとＧａＡｓ／酸化物中間層／Ｓｉ積層基体ウェハとを直接接合し、その後、通常の半導体プロセスで一括してウェハ上にＳｉ上ＧａＡｓ面発光レーザを形成することが可能になる。
【０１７４】
このように、第１１の実施形態では、基板と垂直方向での光接続に向き、低コストで作製できる、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１７５】
（第１２の実施形態）
本発明の第１２の実施形態は、第１０の実施形態の半導体デバイスにおいて、ＧａＡｓ系光デバイスは、ＧａＩｎＮＡｓを活性層に含む端面発光デバイスであることを特徴とする半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）である。
【０１７６】
近年になり急速に注目され出した長波長帯（例えば、１．１μｍ以上の波長帯）のＧａＩｎＮＡｓ系材料を活性層に用いたレーザは、発振波長が長波長帯なので、石英系ファイバとの整合性が高い。
【０１７７】
さらに、ＧａＡｓ基板上に形成できるので、スペーサ層等の活性層周りの層にワイドバンドギャップ材料を選択できて、キャリアの閉じ込めが良好になり、温度特性が高い。このため、ＩｎＰ基板上に形成するＧａＩｎＡｓＰを活性層とする従来の長波長帯レーザの場合と異なり、冷却装置を必要としない。
【０１７８】
ＧａＩｎＮＡｓ系材料は、ＮとＡｓを含むIII−Ｖ族混晶半導体で構成されており、具体的には、ＧａＮＡｓ、ＧａＩｎＮＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＰ、ＧａＮＰ、ＧａＮＡｓＳｂ、ＧａＩｎＮＡｓＳｂ、ＩｎＮＡｓ、ＩｎＮＰＡｓなどで構成される。
【０１７９】
一般的なＧａＩｎＮＡｓ系発光デバイスを端面発光型レーザと面発光型レーザの例で説明する。
【０１８０】
先ず、ＧａＩｎＮＡｓ膜を活性層するＳＣＨ型レーザー素子の場合で、端面発光型レーザの構成例を示す。この端面発光型レーザは、ＧａＡｓ単結晶基板上に、ｎ−ＡｌＧａＡｓやｎ−ＧａＩｎＰのクラッド層、ＧａＡｓやＧａＩｎＰのガイド層、ＧａＩｎＮＡｓ活性層、ＧａＡｓやＧａＩｎＰのガイド層、ｐ−ＡｌＧａＡｓやｐ−ＧａＩｎＰのクラッド層を順次設け、ｐ−電極部、ｎ−電極部を設け、へき開により膜面に平行な共振器を形成し、作製することができる。このような端面発光型レーザでは、ｐ−クラッド層とｎ−クラッド層に、それぞれ正孔と電子を注入し、活性層で発光させる。
【０１８１】
また、第１０の実施形態と同様な工程で、Ｓｉ上ＧａＩｎＮＡｓ系端面発光レーザを作製することができる。
【０１８２】
この第１２の実施形態では、ＧａＩｎＮＡｓ系材料を活性層に含む端面発光レーザの発振波長が長波長帯なので、レーザ光はＳｉ中やＧａＡｓ中をほとんど吸収されずに透過できる。また、ファイバー中も吸収・散乱がほとんどなく伝播できる。また、ＧａＩｎＮＡｓ系材料は温度特性が良好であり、さらに、基板がＳｉなので、放熱性が優れる。このため、第１０の実施形態の作用効果に次の点が加えられる。
【０１８３】
すなわち、第１２の実施形態では、平面内の実装精度が高くなり、また、Ｓｉ基板を通した光接続が可能になるので、Ｓｉ−ＬＳＩ中のチップ内，チップ間，ボード内，ボード間の光接続がさらに容易になる。よって、それらのデバイスをさらに高速化，高集積化，高性能化できる。
【０１８４】
また、整合性良く高密度に実装でき、且つ、冷却器が不要となるため、長中距離光伝送光源の高集積化・簡便化が可能になる。
【０１８５】
このように、第１２の実施形態では、基板と平行な面での光接続と基板を通しての光接続に向き、ＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１８６】
（第１３の実施形態）
本発明の第１３の実施形態は、第１１の実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）において、ＧａＡｓ系光デバイスは、ＧａＩｎＮＡｓを活性層に含む面発光デバイスであることを特徴としている。
【０１８７】
ＧａＩｎＮＡｓ膜をウェル層としＧａＡｓをバリア層とする量子井戸構造（ＱＷ）活性層の面発光型レーザの一般的な構成例は、ＧａＡｓ単結晶基板上に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓなどの３５ペア程度からなる半導体多層膜反射鏡、ｎ−ＧａＡｓ、ｎ−ＧａＩｎＰ、ｎ−ＡｌＧａＡｓなどのスペーサ層、ＧａＩｎＮＡｓ／ＧａＡｓ 量子井戸（ＱＷ）活性層、ｐ−ＧａＡｓ、ｐ−ＧａＩｎＰ、ｐ−ＡｌＧａＡｓなどのスペーサ層、ｐ−ＧａＩｎＰ／ｐ−ＧａＡｓなどの３０ペア程度からなる半導体多層膜反射鏡を順次設けたものとなっている。さらに、活性層近傍にＡｌＡｓ膜を酸化して絶縁性のＡｌｘＯｙ膜を形成したり、この活性層近傍にプロトンや酸素イオンのインプランテーション等により絶縁領域を形成して、電流狭窄部を設ける場合もある。そして、ｐ−電極部，ｎ−電極部を形成して、膜面に垂直な共振器構造をもつ面発光型レーザを作製することができる。
【０１８８】
このような面発光型レーザでは、ｐ−半導体多層膜反射鏡とｎ−半導体多層膜反射鏡に、それぞれ正孔と電子を注入し、活性層で発光させる。
【０１８９】
このようなＳｉ上ＧａＩｎＮＡｓ系面発光レーザは、第１０の実施形態と同様な工程で作製することができる。
【０１９０】
この第１３の実施形態では、前述のように、ＧａＩｎＮＡｓ系材料を活性層に含む面発光レーザの発振波長が長波長帯なので、レーザ光はＳｉ中やＧａＡｓ中をほとんど吸収されずに透過できる。また、基板と垂直方向に光が出力される。このため、第１１の実施形態の作用効果に次の点が加えられる。
【０１９１】
すなわち、この第１３の実施形態では、Ｓｉ−ＬＳＩ中のチップ間，チップ内，ボード間，ボード内の光接続がさらに容易になる。特に、それらの基板を通した光接続が容易になる。それらのデバイスの高速化，高集積化，高性能化できる。
【０１９２】
このように、第１３の実施形態では、基板と垂直方向での光接続に向き、さらには基板を通しての光接続に向き、低コストで作製できるＧａＡｓ系光デバイスとＳｉ系電子デバイスの融合化が可能な要素デバイスの提供が可能となる。
【０１９３】
（第１４の実施形態）
本発明の第１４の実施形態は、第９乃至第１３のいずれかの実施形態の半導体デバイスの単結晶基板の表面，裏面，または内部において、ＧａＡｓ系光デバイスが出力する光の光路上に、光学素子が設けられていることを特徴とする光半導体デバイス（例えば、Ｓｉ上ＧａＡｓ光デバイス）である。
【０１９４】
この第１４の実施形態では、図１１（ａ），（ｂ），（ｃ）に示すように、Ｓｉ基板を加工して、又は、Ｓｉ基板と一体で、マイクロレンズ、回折レンズ、ミラー及び導波路等の光学素子を設ける。これらの光学素子は、現状のマイクロマシニング技術により容易に作製できる。
【０１９５】
第１４の実施形態では、Ｓｉ基板にこれらの光学素子を設けることにより、Ｓｉ−ＬＳＩ中のチップ間，チップ内，ボード間，ボード内の光接続がさらに容易になり、それらのデバイスをさらに高集積化，高性能化，高機能化，多機能化することができる。
【０１９６】
このように、第１４の実施形態では、基板を通しての光接続に向き、高機能化，多機能化が容易な光電融合要素デバイスの提供が可能となる。
【０１９７】
（第１５の実施形態）
本発明の第１５の実施形態は、図１２に示すように、第１乃至第３のいずれかの実施形態の積層基体に、第９乃至第１３のいずれかの実施形態の光半導体デバイス（例えば、複数のＧａＡｓ系光デバイス）が、直接接合されていることを特徴とする光半導体デバイス（例えば、集積化Ｓｉ上ＧａＡｓ光デバイス）である。
【０１９８】
すなわち、例えば、Ｓｉ上ＧａＡｓ系光デバイス構成体を形成したＧａＡｓウェハ、または、複数のＧａＡｓ系光デバイス構成体を含む基板と、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体を設けたウェハとを、直接接合し、その後、デバイス加工を行うことにより、複数のＳｉ上ＧａＡｓ系光デバイスを容易に形成できる。
【０１９９】
または、複数のＧａＡｓ系光デバイス構成体を含む基板を、一括して直接接合することが可能になる。また、この場合、他のＧａＡｓ系機能デバイスも同時に接合することができる。よって、容易に高性能多機能集積化Ｓｉ上ＧａＡｓ系光デバイスが得られる。
【０２００】
この第１５の実施形態では、低コストで高性能多機能集積化光電融合Ｓｉ上ＧａＡｓデバイスを得ることができる。
【０２０１】
すなわち、従来のように、はんだバンプや樹脂接着剤により接合する方法は、これらの接合材の耐熱性と耐食性が低いため、接合後は、熱処理，エッチング等のプロセスを行うことができない。よって、これらの場合は、接合前にデバイス構成がほとんど完成している必要があり、デバイス構成と作製プロセスが限定される。また、位置精度に限界がある。
【０２０２】
これに対し、第１５の実施形態では、積層基体に、直接接合でＧａＡｓ系光デバイスを接合する構成なので、容易に、一括して、複数のＧａＡｓ系光デバイスを積層基体上に位置精度良く搭載することができる。よって、低コストで高性能多機能集積化光電融合Ｓｉ上ＧａＡｓデバイスを得ることができる。
【０２０３】
（第１６の実施形態）
本発明の第１６の実施形態は、第９乃至第１３のいずれかの実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）、または、第１４または第１５の実施形態の光半導体デバイス（例えば、集積化Ｓｉ上ＧａＡｓデバイス）を備えていることを特徴とする光伝送システムである。
【０２０４】
図１３は、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた並列伝送方式光伝送システムの一例を示す図である。図１３の並列伝送方式光伝送システムでは、ＧａＡｓ系発光デバイスからの信号を複数のファイバを用いて同時に伝送することが可能となっている。
【０２０５】
また、図１４は、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた多波長伝送方式光伝送システムの一例を示す図である。図１４の多波長伝送方式光伝送システムでは、発振波長の異なる複数のＧａＡｓ系発光デバイスからの光信号が、それぞれ光ファイバを介して光合波器に導入される。この波長の異なる複数の光信号は合波器で合波され、１本の光ファイバ中に導入され伝送される。伝送された光信号は、伝送先の機器に接続されている光分波器を通って元の波長の異なる複数の光信号に分離され、それぞれファイバを介して複数の受光素子に達する。
【０２０６】
この第１６の実施形態では、本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを搭載して光伝送システムを構成しているので、より低コストで、高速，高機能，高性能なデータ伝送システムを得ることができる。
【０２０７】
（第１７の実施形態）
本発明の第１７の実施形態は、第６乃至第１３のいずれかの実施形態の半導体デバイス（例えば、Ｓｉ上ＧａＡｓデバイス）、または、第１４または第１５の実施形態の光半導体デバイスの単結晶基板中または単結晶基板上（例えば、Ｓｉ基板中又はＳｉ基板上に）に電子回路（例えば、Ｓｉ電子回路）が設けられていることを特徴とする光電子融合デバイス（例えば、光電子融合集積回路）である。
【０２０８】
図１５には、光電子融合集積回路の構成例が示されている。
【０２０９】
Ｓｉ電子回路は、集積回路であることが望ましく、図１５の例では、ＧａＡｓデバイスを駆動する回路、論理演算回路、メモリー回路、信号処理回路、光検出器などからなり、従来のＳｉ−ＬＳＩ製造技術を主体にした技術で作製される。
【０２１０】
また、ＧａＡｓデバイスは、半導体レーザ，ＬＥＤのほか、光スイッチ，光変調器，導波路などからなる。
【０２１１】
この第１５の実施形態では、Ｓｉ基板に電子回路を設けているので、光電子融合集積回路が作製でき、高速、大容量のデータ処理・データ通信能力をもつ光電子融合デバイスが実現できるようになる。
【０２１２】
【実施例】
次に、本発明の実施例を説明する。
【０２１３】
（実施例１）
実施例１は、図１６に示すように、Ｓｉ基板上にＧａＡｓ ＭＥＳＦＥＴを作製する例である。
【０２１４】
実施例１では、先ず、６インチＳｉ（１００）基板を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ ｄｉｐ処理する。次に、ＨＦ水溶液中にｄｉｐする。
【０２１５】
次に、この試料をＭＢＥ装置に入れ、２×１０−８ Ｐａの超高真空中で基板温度７５０℃に加熱し、Ｓｉ基板表面を清浄化する。
【０２１６】
次いで、基板温度６００℃でＡｌを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＡｌに吸収され、Ｓｉ基板表面は還元される。
【０２１７】
この後、Ｌａ２Ｏ３とＡｌの分子線を入射させながら、Ｎ２Ｏガスを分圧が５×１０−５ Ｐａになるように導入する。この時点で、Ｓｉ基板上には、Ｏ原子がやや不足しているＬａＡｌＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２１８】
この後、基板温度６００℃でＮ２Ｏガスを分圧が２×１０−４ Ｐａになるように導入する。この時点で、ＬａＡｌＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＬａＡｌＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ３ｎｍ成長する。
【０２１９】
次に、このＬａＡｌＯ３／Ｓｉ基板試料を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ｎｏｎ−ｄｏｐｅ ＧａＡｓ層を厚さ１．５μｍにエピタキシャル成長させる。
【０２２０】
続いて、基板温度５５０℃で、ＧａとＡｓとＳｉの分子線を入射させながら、厚さ１５ｎｍでドープ量７×１０１７ｃｍ−３のＧａＡｓ活性層と厚さ４０ｎｍでドープ量６×１０１８ｃｍ−３のＧａＡｓコンタクト層をエピタキシャル成長させ、大面積で欠陥の少ないｎ＋−ＧａＡｓ／ｎ−ＧａＡｓ／ノンドープＧａＡｓ／ＬａＡｌＯ３ ／ＳｉＯ２緩衝膜／Ｓｉ積層基体が得られる。
【０２２１】
続いて、通常の化合物半導体加工技術を用い、次の手順でＭＥＳＦＥＴを作製する。すなわち、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏを用いてＧａＡｓ層をエッチングし、素子分離を行う。次いで、リフトオフ法により、ＡｕＧｅ／Ｎｉ／Ａｕ ソース、ドレイン電極を作製する。次いで、ＨＢｒ／ＨＮＯ３／Ｈ２Ｏを用いてリセスエッチングを行い、ゲート周辺のコンタクト層をエッチングする。次いで、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕゲート電極を作製する。
【０２２２】
この各電極に電流，電圧を印加すると、ＭＥＳＦＥＴは良好なトランジスタ特性を示す。
【０２２３】
この実施例１では、Ｌａ，Ａｌを含む酸化物からなり、Ｓｉ格子整合性の良好なＬａＡｌＯ３中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有する積層基体が得られる。
【０２２４】
そのため、高価なＧａＡｓ基板を用いないで、良好なトランジスタ特性をもつＧａＡｓ ＭＥＳＦＥＴが得られる。
【０２２５】
また、実施例１では、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成した素子よりも高いトランジスタ特性が得られる。
【０２２６】
また、実施例１では、高速・高周波特性の良いＭＥＳＦＥＴと、Ｓｉ−ＬＳＩの集積が可能な要素デバイスが得られる。
【０２２７】
（実施例２）
実施例２は、Ｓｉ基板上にＧａＩｎＮＡｓ系端面発光レーザを作製する例である。
【０２２８】
実施例２では、まず、ＭＯＣＶＤ法により、図１７に示すように、ＧａＩｎＮＡｓ活性層のＧａＡｓ系デバイス構成体を形成する。
【０２２９】
すなわち、ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板上に、ｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層（厚さ１００ｎｍ）、ｎｏｎ−ｄｏｐｅ ＡｌＡｓ層（厚さ２００ｎｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓ直接接合層（厚さ１００ｎｍ）、ｎ−ＧａＩｎＰクラッド層（厚さ１．３μｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓガイド層（厚さ１３０ｎｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓをバリア層（厚さ８ｎｍ）とするＧａＩｎＮＡｓ２重量子井戸構造活性層（ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓガイド層（厚さ１３０ｎｍ）、ｐ−ＧａＩｎＰクラッド層（厚さ１．３μｍ）、ｐ＋−ＧａＡｓ コンタクト層（厚さ３００ｎｍ）を順次積層し、
ｐ＋−ＧａＡｓ ／ｐ−ＧａＩｎＰ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／［ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ］／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎ−ＧａＩｎＰ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板のレーザ構造積層膜を形成する。
【０２３０】
なお、ソース原料は次のとおりである。
Ｇａ原料は、（ＣＨ３）３Ｇａ：ＴＭＧである。
Ｉｎ原料は、（ＣＨ３）３Ｉｎ：ＴＭＩである。
Ｐ原料は、ＰＨ３：ホスフィンである。
Ａｓ原料は、ＡｓＨ３ ：アルシンである。
Ｎ原料は、Ｈ２（ＣＨ３）２Ｎ２ ：ジメチルヒドラジンである。
Ａｌ原料は、（ＣＨ３）３Ａｌ：ＴＭＡである。
ｎ型ドープ原料は、ＳｅＨ２である。
ｐ型ドープ原料は、ＣＢｒ４である。
【０２３１】
このレーザ構造積層膜を共振器長（５００μｍ）の幅で板状にへき開し、棒状レーザ構造積層膜を形成する。この棒状レーザ構造積層膜の積層膜表面を，セラミック板にワックスで貼りつける。
【０２３２】
これをＢＨＦにｄｉｐして、ｎｏｎ−ｄｏｐｅ ＡｌＡｓを選択エッチングして、棒状ＧａＡｓ系デバイス構成体からノンドープＧａＡｓバッファ層／ノンドープＧａＡｓ基板を除去し、棒状ＧａＡｓ系デバイス構成体を形成する。
【０２３３】
また、これとは別プロセスで、ＧａＡｓ／酸化物中間層／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２３４】
すなわち、６インチＳｉ（１００）基板を、実施例１と同様にＭＢＥ装置に入れ、清浄化処理を行う。
【０２３５】
そして、基板温度６００℃で、Ｔｉを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＴｉに吸収され、Ｓｉ基板表面は還元される。
【０２３６】
この後、ＣａＯとＴｉの分子線を入射させながら、Ｏ２ガスを分圧が１×１０−４ Ｐａになるように導入する。この時点で、Ｓｉ基板上にはＯ原子がやや不足しているＣａＴｉＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２３７】
この後、基板温度６００℃でＯ２ガスを分圧が１×１０−４ Ｐａになるように導入する。この時点で、ＣａＴｉＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＣａＴｉＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ２ｎｍで成長する。
【０２３８】
次に、このＣａＴｉＯ３ ／ＳｉＯ２／Ｓｉ基板を、別のＭＢＥ成長室に搬送し、ＧａとＡｓの分子線を入射させ、ｎｏｎ−ｄｏｐｅ ＧａＡｓ層を厚さ０．５μｍにエピタキシャル成長させる。これにより、図１８に示すようなｎｏｎ−ｄｏｐｅ ＧａＡｓ／ＣａＴｉＯ３ ／ＳｉＯ２／Ｓｉ積層基体が得られる。
【０２３９】
次に、図１９に示すように、室温で、積層基体と、前述の棒状ＧａＡｓ系デバイス構成体のｎｏｎ−ｄｏｐｅ ＧａＡｓ面とを、直接接合で接続する。直接接合の前処理では、酸洗浄後、水洗する。このとき、これらの試料の表面は、僅かに水分が吸着しているようにする。接合時の荷重は３ｋｇ／ｃｍ２程度である。この後、ワックスを溶かしセラミックス板から分離し洗浄した後、荷重をかけながらＨ２雰囲気中で、２５０℃，３時間ほど熱処理を行う。
【０２４０】
この後、へき開面をレジストで被覆する。次に、ＧａＡｓ層はＨ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液、ＧａＩｎＰ層はＨＣｌ／Ｈ２Ｏ液を用いて、ｐ−ＧａＩｎＰの上面までエッチングし、リッジストライプを形成する。
【０２４１】
ＨＣｌ／Ｈ２Ｏ液とＨ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液を用いて素子間のＧａＩｎＰとＧａＡｓ層をエッチングし素子分離する。へき開面を被覆していたレジストを有機溶剤で除去する。このようにして、図２０に示すような構造の端面発光レーザを作製することができる。
【０２４２】
最後に、ｐ側ＺｎＡｕ／Ａｕ電極をｐ＋−ＧａＡｓコンタクト層上に形成し、また、ｎ側ＧｅＡｕ／Ｎｉ／Ａｕ電極をｎ−ＧａＩｎＰ層上に形成し、光電子融合要素デバイスを作製する。このデバイスでは、各電極から電流を注入し、レーザ発振させることができる。ここで、レーザ光はＳｉ基板と平行に出力される。
【０２４３】
この実施例２のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２４４】
また、実施例２のデバイスでは、直接接合を用いるので、膜面に平行に光出力する端面発光レーザを容易に位置精度良く、特に発光部の高さを位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い、特にチップ間伝送に適用性が高い、光電子融合要素デバイスが得られる。
【０２４５】
また、実施例２では、ＣａとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＣａＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＣａＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系端面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２４６】
また、実施例２のデバイスは、ＧａＩｎＮＡｓ系端面発光レーザなので、温度制御装置が不要になり、これによって、より集積度が高い光電子融合要素デバイスが得られる。
【０２４７】
また、実施例２のデバイスは、ＧａＩｎＮＡｓ系レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２４８】
（実施例３）
実施例３は、Ｓｉ基板上にＧａＩｎＮＡｓ系面発光レーザを作製する例である。
【０２４９】
実施例３では、まず、ＭＯＣＶＤ法により、図２１に示すように、ＧａＩｎＮＡｓ活性層のＧａＡｓ系デバイス構成体を形成する。
【０２５０】
すなわち、ＭＯＣＶＤ法により、ｎｏｎ−ｄｏｐｅ ＧａＡｓ（１００）基板上に、ｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層（厚さ１００ｎｍ）／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ犠牲層（厚さ１５０ｎｍ）／ｎ＋−ＧａＡｓ 直接接合層（厚さ９６ｎｍ）／ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓの３５．５ペアからなる下部ＤＢＲ（全厚６．８μｍ）、ｎｏｎ−ｄｏｐｅ ＧａＡｓ下部スペーサ層（厚さ１９１ｎｍ）、ＧａＩｎＮＡｓ／ＧａＡｓ ２重量子井戸活性層、ＧａＡｓ上部スペーサ層（厚さ１９１ｎｍ）、ＡｌＡｓ選択酸化層（厚さ３０ｎｍ）、ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓの２８．５ペアからなる上部ＤＢＲ（全厚５．５μｍ）を順次成長させ、
［ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ ＤＢＲ］／ｐ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／［ＧａＩｎＮＡｓ／ＧａＡｓ ＤＱＷ］／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ ／［ｎ−ＡｌＧａＡｓ／ｐ−ＧａＡｓＤＢＲ］／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎ＋−ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＡｌＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板からなるレーザ構造積層膜を形成する。
【０２５１】
なお、上部ＤＢＲの最上層のＧａＡｓ層に、Ｃを２．０×１０１８ｃｍ−３ドープし、上部コンタクト層を兼ねる構成にする。
【０２５２】
つづいて、図２２に示すように、フォトリソ工程でフォトレジストマスクパターンを上記コンタクト層上に形成し、Ｃｌ２ガスを用いるドライエッチングを行い、半導体柱を形成する。半導体柱の低部は、下部ＤＢＲ中になるようにする。
【０２５３】
次に、Ｈ２Ｏ蒸気により４００℃で、上記ＡｌＡｓ選択酸化層を２５μｍ２のＡｌＡｓ層を残して酸化し、電流狭窄構造を作製する。
【０２５４】
次に、感光性ポリイミド前駆体を塗布し、ホトリソグラフィーにより半導体柱上面のコンタクト層の縁を残した領域のポリイミド前駆体を除去した後、キュアし、ポリイミド保護膜を形成する。
【０２５５】
次に、試料表面にｐ側Ｃｒ／ＡｕＺｎ／Ａｕ電極を蒸着した後、リフトオフ法により、半導体柱上面の光出力部を開口した電極部を形成し、Ｎ２雰囲気中で４００℃でアロイングする。
【０２５６】
このウェハ試料を、必要な素子を含むようにへき開により分離する。この分割した板状試料をセラミック板にワックスで貼りつける。
【０２５７】
これをＢＨＦにｄｉｐして、ｎｏｎ−ｄｏｐｅ ＡｌＡｓ犠牲層を選択エッチングして、ＧａＡｓ系デバイス構成体からｎｏｎ−ｄｏｐｅ ＧａＡｓバッファ層／ｎｏｎ−ｄｏｐｅ ＧａＡｓ基板を除去し、ＧａＡｓ系デバイス構成体を形成する。
【０２５８】
また、これとは別プロセスで、ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２５９】
すなわち、６インチＳｉ（１００）基板を、実施例１と同様にＭＢＥ装置に入れ、清浄化処理を行う。
【０２６０】
そして、基板温度６００℃でＴｉを数原子層相当、基板に付着させる。この時点で、Ｓｉ上のＯ原子は、付着したＴｉに吸収され、Ｓｉ基板表面は還元される。
【０２６１】
この後、ＳｒとＴｉの分子線を入射させながら、Ｏ２ガスを分圧が２×１０−４ Ｐａになるように導入する。この時点で、Ｓｉ基板上にはＯ原子がやや不足しているＳｒＴｉＯ３ （１００）構造膜が厚さ１０ｎｍでエピタキシャル成長する。
【０２６２】
この後、基板温度６００℃でＯ２ガスを分圧が４×１０−４ Ｐａになるように導入する。この時点で、ＳｒＴｉＯ３ （１００）構造膜は化学量論的組成になり、さらに、ＳｒＴｉＯ３ ／Ｓｉ基板の間に応力緩衝層となるＳｉＯ２層が厚さ２ｎｍで成長する。
【０２６３】
次に、このＳｒＴｉＯ３ ／ＳｉＯ２／Ｓｉ基板を、別のＭＢＥ成長室に搬送し、ＧａとＡｓとＳｉの分子線を入射させ、ｎ−ＧａＡｓ層を厚さ０．５μｍにエピタキシャル成長させる。これにより、図２３に示すようなｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。
【０２６４】
次に、図２４に示すように、実施例２と同じ条件で、ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体のｎ−ＧａＡｓ表面と前述のＧａＡｓ系デバイス構成体のｎ−ＧａＡｓ表面とを、直接接合で接続する。
【０２６５】
この後、ｎ−ＤＢＲ層，２層のｎ−ＧａＡｓ層を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ液でエッチングして素子分離を行う。つづいて、同様に、ｎ側電極部を形成するため、ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体のｎ−ＧａＡｓ膜中までエッチングする。
【０２６６】
最後に、リフトオフ法によりｎ側 ＧｅＡｕ／Ｎｉ／Ａｕ電極を形成し、Ｎ２雰囲気中４００℃でアロイングし、図２５に示すようなＳｉ上ＧａＡｓ系光デバイスを作製することができる。
【０２６７】
この実施例３のデバイスでは、各電極から電流を注入し、レーザ発振させる。レーザ光は、Ｓｉ基板と垂直で表面方向に出力される。
【０２６８】
なお、ｎ側電極から注入される電流は、直接接合した界面を通るが、この界面では良好に電流が流れる。この理由は次のように考えられる。前述の文献「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１９９０）ｐｐ．２４１９−２４２１」では、ＧａＡｓ／ＧａＡｓ接合界面では１〜４ｎｍの非晶質領域が生成し、それ以外の領域では単結晶構造のままであることが示されている。本実施例の場合も、同様の界面構造をもつと思われる。このため、キャリアは容易に通りぬけると考えられる。
【０２６９】
この実施例３のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２７０】
また、実施例３のデバイスでは、ＳｒとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＳｒＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２７１】
また、実施例３のデバイスでは、直接接合を用いるので、膜面に垂直に光出力する面発光レーザを、容易に位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い光電子融合要素デバイスが得られる。
【０２７２】
また、実施例３のデバイスは、発振波長が１．１〜１．５５μｍであるＧａＩｎＮＡｓ系面発光レーザなので、組成を調整すれば、出力光はＳｉ基板中を損失が少なく通過伝播する。よって、特にボード間インターコネクションにより、適用性が高い光電子融合要素デバイスが得られる。
【０２７３】
また、実施例３のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、温度制御装置が不要になり、これによって、より集積度が高い光電子融合要素デバイスが得られる。
【０２７４】
また、実施例３のデバイスは、ＧａＩｎＮＡｓ系系面発光レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２７５】
（実施例４）
実施例４は、裏面にマイクロレンズを形成したＳｉ基板上にＧａＩｎＮＡｓ系面発光レーザを作製する例である。
【０２７６】
実施例４では、まず、次に示す上下ＤＢＲの層数が異なる以外は全て実施例３と同一のＧａＡｓ系デバイス構成体を形成する。
【０２７７】
すなわち、実施例４では、下部ＤＢＲは、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓの２８．５ペア（全厚５．５μｍ）であり、上部ＤＢＲは、ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓの３５．５ペア（全厚６．８μｍ）である。また、ｐ側電極の形は、半導体柱上面に光出力用の開口を設けない形状である。
【０２７８】
また、これとは別プロセスで、裏面マイクロレンズ付ｎ−ＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。
【０２７９】
すなわち、まず、両面研磨６インチＳｉウェハの一方の面に、レジストを塗布し、マイクロレンズを形成する領域を遮光度が異なるフォトマスクを用いて露光，現像し、エッチング用レジストマスクを作製する。これを、ＣＦ４を導入したドライエッチング法でマイクロレンズを形成する。マイクロレンズを設ける位置は、その光軸が以後作製する要素デバイスのレーザ光の光軸と同一になる位置にする。
【０２８０】
このウェハの他方の面に、実施例３と同一のＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２緩衝膜／Ｓｉ積層基体を作製する。後の工程は、マイクロレンズの光軸とレーザ光の光軸を一致させて直接接合する以外は同一の工程で、図２６に示すようなＳｉ上ＧａＡｓ系光デバイスを作製することができる。
【０２８１】
この実施例４のデバイスでは、各電極から電流を注入し、レーザ発振させる。レーザ光は、Ｓｉ基板と垂直で裏面方向に出力される。このレーザ光の広がりは、マイクロレンズがない場合と比較して、小さくなっている。
【０２８２】
この実施例４のデバイスでは、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【０２８３】
また、実施例４のデバイスでは、ＳｒとＴｉを含む酸化物からなり、Ｓｉ格子整合性の良好なＳｒＴｉＯ３ 中間層を用いているので、大面積で、欠陥が少ない、良好な結晶品質をもつＧａＡｓ積層膜を有するＧａＡｓ／ＳｒＴｉＯ３／ＳｉＯ２／Ｓｉ積層基体が得られる。よって、ＧａＩｎＮＡｓ系面発光レーザＧａＡｓ系デバイス構成体と低温で良好に直接接合できる。
【０２８４】
また、実施例４のデバイスでは、直接接合を用いるので、膜面に垂直に光出力する面発光レーザを、容易に位置精度良く、高い接合強度でＳｉ上に設けることができる。これにより、光デバイスの平面集積化に適用性の高い光電子融合要素デバイスが得られる。
【０２８５】
また、実施例４のデバイスは、発振波長が１．２〜１．５５μｍであるＧａＩｎＮＡｓ系面発光レーザなので、出力光はＳｉ基板中を損失が少なく通過伝播する。よって、特にボード間インターコネクションにより、適用性が高い光電子融合要素デバイスが得られる。
【０２８６】
また、実施例４のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、温度制御装置が不要になり、これにより、より集積度が高い光電子融合要素デバイスが得られる。
【０２８７】
また、実施例４のデバイスは、ＧａＩｎＮＡｓ系面発光レーザなので、光ファイバと整合性が良く、これにより、光インターコネクションに適用性の高い光電子融合要素デバイスが得られる。
【０２８８】
上述した各実施形態，各実施例では、基板（単結晶基板）がＳｉである場合を例にとって説明したが、基板（単結晶基板）は、Ｓｉのかわりに、ＳｉＧｅまたはＧｅなどであっても良い。
【０２８９】
【発明の効果】
以上に説明したように、請求項１記載の発明によれば、ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、ＭｇＯ、ＭｇＴｉ ２ Ｏ ４ 、Ｍｇ ２ ＴｉＯ ４ 、ＣａＴｉＯ ３ 、ＴｉＯ、ＴｉＯ ２ 、ＳｒＯ、ＳｒＣｅＯ ３ 、ＢａＯ、ＢａＣｅＯ ３ 、ＢａＴｈＯ ３ 、ＢａＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＬａＴｉＯ ３ 、ＴｈＯ ２ 、Ｌｉ ０．５ Ａｌ ２．５ Ｏ４、Ｌｉ １．３３ Ｔｉ １．６７ Ｏ ４ 、ＬｉＡｌＴｉＯ ４ 、または、ＬｉＴｉＯ ２ からなるエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有しており、ＧａＡｓ／酸化物中間層／Ｓｉ積層基体の酸化物中間層をエピタキシャル成長させる酸化物を明示しているので、より容易に適切な仕様，コストで、大面積で良好な結晶品質をもつＧａＡｓ／酸化物中間層／積層基体（Ｓｉ積層基体）を得ることができる。
【０２９３】
また、請求項２記載の発明によれば、請求項１記載の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されているので（すなわち、例えば、構成膜が薄いデバイスをＧａＡｓ／酸化物中間層／Ｓｉ積層基体のＧａＡｓ層中に作製するので）、大面積の単結晶基板上に、剥離やクラックがない、高い品質の高速・高周波デバイスを設けることができる。よって、高価なＧａＡｓ基板を用いないので、低コストでＧａＡｓ系電子デバイスを作製できる。
【０２９４】
また、この電子デバイスを駆動した際発生する熱は、ＧａＡｓよりも熱伝導率が高い基板（例えばＳｉ基板）に流れるので、ＧａＡｓ基板上に形成した電子デバイスよりも高いデバイス特性が得られる。
【０２９５】
また、請求項３記載の発明によれば、請求項１記載の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されているので（すなわち、すべての構成膜をエピタキシャル成長で作製する場合と比較し、デバイス構成膜のＧａＡｓ面と、ＧａＡｓ膜が薄いＧａＡｓ／酸化物中間層／積層基体（Ｓｉ積層基体）のＧａＡｓ表面とを、直接接合してデバイスを構成するので）、プロセス温度を低くでき、よって、熱応力が少なくなり、欠陥の発生が少ない半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９６】
すなわち、基板（例えば、Ｓｉ基板）上にＧａＡｓ系デバイス構成膜を直接接合する場合と比較し、接合面がＧａＡｓ面同士なので、プロセス温度を低くでき、よって、熱応力が少ないため、欠陥の発生が少ない半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９７】
さらに、この積層基体側のＧａＡｓ層が大面積で良質のエピタキシャル層なので、より接合が容易になり、接合の信頼性も高くなり、よって、信頼性の高い低コストな半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０２９８】
また、半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）を駆動した際に発生する熱は、主にＧａＡｓよりも熱伝導率が高いＳｉ基板に流れる。よって、ＧａＡｓ基板上に形成したデバイスよりも高いデバイス特性をもつ半導体デバイス（例えばＳｉ上ＧａＡｓデバイス）が得られる。
【０３１６】
以上のように、本発明は、素子設計上の自由度が大きく、素子製造上の選択肢も大きくすることができる。
【０３１７】
前述した特許文献１に示されているＧａＡｓ／酸化物中間層／Ｓｉの構成では、結晶品質のよいＧａＡｓ膜が得られるので、この膜を利用しＦＥＴなどの薄膜デバイスを作製すれば、Ｓｉ基板上に大面積のＧａＡｓ系高速・高周波電子デバイスが得られるが、端面発光型レーザや面発光レーザ（ＶＣＳＥＬ）等の光デバイスは、全膜厚が、それぞれ１．５〜３μｍ、８〜１５μｍ程度と厚い。ＧａＡｓ／酸化物中間層／Ｓｉ基板上にこれらの素子構成の膜をエピタキシャル成長させると、成長後室温まで降温するとき、各材料の熱膨張係数の差からＧａＡｓ／酸化物中間層／Ｓｉのいずれかの界面で剥離が発生したり、エピタキシャル成長膜にクラックが発生したりする。この欠陥の発生は、ＧａＡｓ／酸化物中間層／ＳｉＯ２応力緩衝層／Ｓｉ基板を用いても防ぐことは難しい。
【０３１８】
これに対し、本発明では、ＧａＡｓ／酸化物中間層／単結晶基板（例えばＳｉ基板）上に厚い構成膜をもつＧａＡｓ系光デバイスを欠陥なく構築することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層基体の構成例を示す図である。
【図２】格子整合の形態Ａを示す図である。
【図３】格子整合の形態Ｂを示す図である。
【図４】作製例１の積層基体を示す図である。
【図５】作製例２のＭＥＳＦＥＴ素子を示す図である。
【図６】直接接合過程を説明するための図である。
【図７】一般的な端面発光レーザの構成例を示す図である。
【図８】端面発光レーザデバイス構成体のＧａＡｓ基板の裏面と積層基体のＧａＡｓ面とを接合する場合を示す図である。
【図９】一般的な面発光レーザの構成例を示す図である。
【図１０】第１１の実施形態を説明するための図である。
【図１１】第１４の実施形態を説明するための図である。
【図１２】第１５の実施形態を説明するための図である。
【図１３】本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた並列伝送方式光伝送システムの一例を示す図である。
【図１４】本発明のＳｉ上ＧａＡｓデバイスまたは集積化Ｓｉ上ＧａＡｓデバイスを用いた多波長伝送方式光伝送システムの一例を示す図である。
【図１５】光電子融合集積回路の構成例を示す図である。
【図１６】実施例１のＧａＡｓ ＭＥＳＦＥＴを示す図である。
【図１７】実施例２のＧａＩｎＮＡｓ系端面発光レーザを示す図である。
【図１８】実施例２の積層基体を示す図である。
【図１９】実施例２での直接接合を説明するための図である。
【図２０】実施例２の端面発光レーザを示す図である。
【図２１】実施例３の面発光レーザ構造積層膜を示す図である。
【図２２】実施例３の面発光レーザＧａＡｓ系デバイス構成体を示す図である。
【図２３】実施例３の積層基体を示す図である。
【図２４】実施例３の直接接合過程を説明するための図である。
【図２５】実施例３のＳｉ上ＧａＡｓ系光デバイスを示す図である。
【図２６】実施例４のＳｉ上ＧａＡｓ系光デバイスを示す図である。
Claims (3)
- ＳｉまたはＳｉＧｅまたはＧｅの単結晶基板上に、ＭｇＯ、ＭｇＴｉ ２ Ｏ ４ 、Ｍｇ ２ ＴｉＯ ４ 、ＣａＴｉＯ ３ 、ＴｉＯ、ＴｉＯ ２ 、ＳｒＯ、ＳｒＣｅＯ ３ 、ＢａＯ、ＢａＣｅＯ ３ 、ＢａＴｈＯ ３ 、ＢａＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＬａＴｉＯ ３ 、ＴｈＯ ２ 、Ｌｉ ０．５ Ａｌ ２．５ Ｏ４、Ｌｉ １．３３ Ｔｉ １．６７ Ｏ ４ 、ＬｉＡｌＴｉＯ ４ 、または、ＬｉＴｉＯ ２ からなるエピタキシャル成長された酸化物中間層と、該酸化物中間層上にエピタキシャル成長されたＧａＡｓ層とを有していることを特徴とする積層基体。
- 請求項１記載の積層基体のＧａＡｓ層上またはＧａＡｓ層中に、電子デバイスが構成されていることを特徴とする半導体デバイス。
- 請求項１記載の積層基体のＧａＡｓ層上に、ＧａＡｓ系デバイス構成体が直接接合されて構成されていることを特徴とする半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199081A JP4689153B2 (ja) | 2003-07-18 | 2003-07-18 | 積層基体および半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199081A JP4689153B2 (ja) | 2003-07-18 | 2003-07-18 | 積層基体および半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038995A JP2005038995A (ja) | 2005-02-10 |
| JP4689153B2 true JP4689153B2 (ja) | 2011-05-25 |
Family
ID=34208645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199081A Expired - Fee Related JP4689153B2 (ja) | 2003-07-18 | 2003-07-18 | 積層基体および半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4689153B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725128B2 (ja) | 2005-02-18 | 2011-07-13 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに光学モジュール |
| JP2007019133A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 光電変換装置及びその製造方法、並びに光情報処理装置 |
| JP4962840B2 (ja) * | 2006-06-05 | 2012-06-27 | 信越半導体株式会社 | 発光素子及びその製造方法 |
| US8343824B2 (en) * | 2008-04-29 | 2013-01-01 | International Rectifier Corporation | Gallium nitride material processing and related device structures |
| JP5169564B2 (ja) * | 2008-07-15 | 2013-03-27 | 住友電気工業株式会社 | 面発光半導体レーザ |
| CN103003953A (zh) * | 2010-04-06 | 2013-03-27 | Nu技术公司 | 稀土硫化物薄膜 |
| JP5740125B2 (ja) * | 2010-09-29 | 2015-06-24 | 株式会社東芝 | 半導体発光素子 |
| EP3584821A4 (en) * | 2017-02-16 | 2020-12-16 | Shin-Etsu Chemical Co., Ltd. | COMPOSITE SEMICONDUCTOR LAMINATE SUBSTRATE, METHOD FOR MANUFACTURING THEREOF, AND SEMICONDUCTOR ELEMENT |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198365A (ja) * | 1987-02-13 | 1988-08-17 | Sharp Corp | 半導体装置 |
| JPH08330540A (ja) * | 1995-06-01 | 1996-12-13 | Sony Corp | 酸化物積層構造 |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| JP2002289969A (ja) * | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム |
| JP2003332242A (ja) * | 2002-05-10 | 2003-11-21 | Makoto Ishida | 半導体基板およびその製造方法 |
| JP2004343046A (ja) * | 2003-01-10 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法 |
-
2003
- 2003-07-18 JP JP2003199081A patent/JP4689153B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198365A (ja) * | 1987-02-13 | 1988-08-17 | Sharp Corp | 半導体装置 |
| JPH08330540A (ja) * | 1995-06-01 | 1996-12-13 | Sony Corp | 酸化物積層構造 |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| JP2002289969A (ja) * | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム |
| JP2003332242A (ja) * | 2002-05-10 | 2003-11-21 | Makoto Ishida | 半導体基板およびその製造方法 |
| JP2004343046A (ja) * | 2003-01-10 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005038995A (ja) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4671617B2 (ja) | 集積型半導体レーザ素子 | |
| EP1326290B1 (en) | Method of fabricating semiconductor structures | |
| JP4771510B2 (ja) | 半導体層の製造方法及び基板の製造方法 | |
| KR100671924B1 (ko) | 질화물 반도체 소자 | |
| JP4547933B2 (ja) | 窒化物半導体素子 | |
| JP4594814B2 (ja) | フォトニック結晶レーザ、フォトニック結晶レーザの製造方法、面発光レーザアレイ、光伝送システム、及び書き込みシステム | |
| US7606281B2 (en) | Method of producing multi-wavelength semiconductor laser device | |
| JPH11154774A (ja) | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 | |
| JP3659621B2 (ja) | 窒化物系半導体レーザ装置の製造方法 | |
| JP4689153B2 (ja) | 積層基体および半導体デバイス | |
| JP2005159071A (ja) | 半導体デバイスおよびその製造方法および光伝送システム | |
| JP4054480B2 (ja) | Ｓｉ基板上の光電融合デバイス構造、その製造方法、及び成膜方法 | |
| US20070099321A1 (en) | Method for fabricating semiconductor laser device | |
| US8242483B2 (en) | Method for manufacturing semiconductor light emitting device | |
| JP2002289969A (ja) | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム | |
| JP4748646B2 (ja) | フォトニック結晶レーザおよび光伝送システム | |
| JP4497796B2 (ja) | 面発光型半導体レーザおよび面発光型半導体レーザアレイおよび光通信システムおよび光書き込みシステムおよび光ピックアップシステム | |
| JPH11145560A (ja) | 面発光半導体レーザおよびそれを用いた光送信モジュールならびにシステム | |
| WO2007032268A1 (ja) | 半導体発光素子 | |
| US20060126694A1 (en) | Hybrid metal bonded vertical cavity surface emitting laser and fabricating method thereof | |
| JP2000091698A (ja) | 半導体レ−ザ素子 | |
| JP2007013207A (ja) | 半導体発光素子 | |
| JP2006303052A (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
| JP2005191260A (ja) | 半導体レーザおよびその製造方法および光送信用モジュールおよび光通信システム | |
| JP2005123416A (ja) | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |