CN103794487A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103794487A
CN103794487A CN201310476134.6A CN201310476134A CN103794487A CN 103794487 A CN103794487 A CN 103794487A CN 201310476134 A CN201310476134 A CN 201310476134A CN 103794487 A CN103794487 A CN 103794487A
Authority
CN
China
Prior art keywords
film
semiconductor substrate
plating
type semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310476134.6A
Other languages
English (en)
Other versions
CN103794487B (zh
Inventor
坂口庄司
I·索非亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103794487A publication Critical patent/CN103794487A/zh
Application granted granted Critical
Publication of CN103794487B publication Critical patent/CN103794487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种防止镀覆层在半导体衬底的另一个主面侧异常析出的同时、能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层的半导体器件制造方法。首先，在n-型半导体衬底的正面和背面分别形成发射极电极和集电极电极。接着，将第一膜粘贴于n-型半导体衬底的背面。接着，在n-型半导体衬底的槽部中埋入树脂构件。接着，从n-型半导体衬底的正面跨至其背面地将第二膜粘贴于n-型半导体衬底的外周部。将第一膜及第二膜粘贴成以将残留在第一膜及第二膜与n-型半导体衬底之间的空气挤出。然后，在将第一膜及第二膜粘贴于n-型半导体衬底的状态下进行无电解镀覆处理，从而在n-型半导体衬底的正面侧依次形成镍镀覆层和金镀覆层。

Description

半导体器件制造方法
发明背景
1.技术领域
本发明涉及半导体器件制造方法。
2.背景技术
一般而言，作为用于功率转换装置等的功率半导体元件，有诸如功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)等进行开关动作的元件、与这些元件组合使用的续流二极管(FWD)等。
例如，IGBT是具有MOSFET的高速开关特性和电压驱动特性、以及双极晶体管的低导通电压特性的功率半导体元件。下面，对IGBT的结构进行说明。IGBT的结构包括穿通（PT）型、非穿通（NPT）型以及场阻断（FS）型等。
PT型IGBT使用使n型缓冲层和n-型活性层在p+型半导体衬底的表面上外延地成长的外延衬底来制作(制造)。例如，在600V击穿电压级别的元件的情况下，活性层厚度为在100μm左右是足够的，包含p+型半导体衬底的外延衬底的总厚度为200至300μm左右。而且，PT型IGBT使用外延衬底来制作，成本较高。
与此同时，关于NPT型IGBT和FS型IGBT，已知有使用利用浮区(FZ)法从半导体锭切出而形成的半导体衬底(下面称为FZ衬底)的方法。无论是使用外延衬底的半导体衬底还是FZ衬底，这些IGBT都会在衬底背面侧形成低掺杂量的浅p+型集电极层。例如，对于NPT型IGBT和FS型IGBT的结构进行说明。
图12是表示现有的NPT型IGBT的结构的剖视图。如图12所示，由FZ衬底构成的n-型半导体衬底来形成n-型漂移层101，在n-型漂移层101的一个主面(下面称为正面)侧选择性地设置有p+型基区102和n+型发射区103。n-型漂移层101具有作为活性层的功能。在衬底的正面上，隔着栅极氧化膜104设置有栅极电极105。发射极电极106与n+型发射区103和p+型基区102接触，并且通过层间介电膜107与栅极电极105绝缘。在n-型半导体衬底的另一个主面（下面称为背面）上设置有p+型集电极层108和集电极电极109。
图13是表示现有的FS型IGBT的结构的剖视图。如图13所示，FZ衬底的正面侧的元件结构与图12所示的NPT型IGBT的元件结构相同。FS型IGBT与NPT型IGBT的不同点在于，在FZ衬底的背面侧，在n-型漂移层101与p+型集电极层108之间设置有n型缓冲层110。以此方式，在NPT型IGBT和FS型IGBT中使用FZ衬底，从而衬底的总厚度比PT型IGBT要小很多。
具体而言，在FS型IGBT的情况下，衬底的总厚度为50μm至200μm。更具体而言，例如在600V击穿电压级别的功率半导体元件的情况下，衬底的总厚度为80μm左右。通过使用FZ衬底，从而能够调整衬底的总厚度来控制空穴注入率，因此，能够实现高速开关而无需进行寿命控制。而且，FZ衬底比外延衬底便宜，成本变低。
在安装这种功率半导体元件(芯片)时，功率半导体元件的各个电极与绝缘衬底上的电路图案、板状导体(下面称为外部端子)等连接。例如，存在如下公知方法：通过焊料接合将衬底的背面侧的集电极电极(背面电极)与外部端子连接，同时通过使用了氧化铝引线的引线接合将衬底的正面侧的发射极电极(正面电极)与外部端子连接。而且，提出了通过焊料接合将正面电极与外部端子连接的方法，以用于增加模块封装件的安装密度，提高电流密度，减小引线电容以提高开关速度，提高半导体元件冷却效率等。
通过利用焊料接合而非引线接合将功率半导体元件的正面电极与外部端子相连接，从而能够消除引线接合时引线布线所需的空间，能够大幅减小模块封装件的电容。而且，能够大幅减小功率半导体元件与外部端子之间的接合部的布线电容。
而且，通过对功率半导体元件的正面电极与外部端子进行焊料接合，消除了因引线接合而产生的引线电阻所引起的电流限制，因此，能够提高电流密度。而且，由于各个正面电极及背面电极与外部端子(例如，铜板)连接，能够利用冷却水等直接对功率半导体元件进行冷却，从而能够大幅改善功率半导体元件的冷却效率。
为了对功率半导体元件的正面电极与外部端子进行焊料接合，需要在正面电极的表面设置焊料润湿性好的金属层(例如，镍)。提出了在正面电极的表面利用镀覆处理来形成焊料润湿性好的金属层，以作为对功率半导体元件的正面电极与外部端子进行焊料接合的方法(例如，参照JP-A-2005-19798)。
例如，已知有无电解镀覆法，以作为利用镀覆处理形成金属层的方法。然而，在切割线(半导体衬底切割预留)从半导体衬底的正面露出时，利用无电解镀覆处理也会在切割线表面上形成镀覆层，正面电极电位和衬底电位经由镀覆层而变得相同。而且，会担心在不形成元件结构的半导体衬底(晶片)的外周部也形成镀覆层，并且镀覆层一直形成到半导体衬底的背面。
在镀覆层形成到半导体衬底的外周部或背面时，存在形成于半导体衬底的正面侧的镀覆层中产生偏差的问题。提出了利用介电膜或树脂来覆盖衬底的正面侧的切割线或衬底侧表面的方法，以作为抑制这种镀覆层偏差的方法(例如，参照JP-A-2006-156772和日本专利第3831846号)。
然而，即使在利用介电膜或树脂来覆盖切割线时，也会导致作为利用无电解镀覆处理来形成镍层(下面称为无电解镍镀覆处理)时的前处理而进行的双锌酸盐处理过程中、因锌置换处理后的清洗不充分而残留的锌残渣、镀覆液中的悬浮固体等变成核，担心在未对镀覆液活性化的半导体衬底背面侧形成镀覆层。
可能会以这种方式在原本不期望的部分(例如，半导体衬底的背面电极)异常析出的镀覆层(例如，镍层)会因镀覆液中的半导体衬底的振动而剥离，从而掉入镀覆液中。然而，所掉入的镀覆层(镍层)变成核，在镀覆槽内，构成镀覆层的金属(镍)开始连续地析出，因此镀覆液中构成镀覆层的金属的浓度(镍浓度)下降。
无电解镀覆处理中，根据事先测定的析出速度来决定镀覆处理时间。因此，在镀覆液的组分变化时，会以与事先测定的析出速度不同的析出速度来进行无电解镀覆处理，并且在预先决定的镀覆处理时间中无法得到期望厚度的镀覆层。因此，会产生必须清洗镀覆槽并更换镀覆液的问题。
为了消除这种问题，提出了利用专用夹具来固定半导体衬底并进行镀覆处理的方法，以作为仅在半导体衬底的正面侧形成镀覆层的方法，上述专用夹具具有使得镀覆液不会到达衬底的背面侧的结构。而且，作为其他方法，还提出了如下方法：通过在半导体衬底的背面或侧面等不形成镀覆层的部分涂覆抗蚀剂来形成保护膜，之后进行无电解镀覆处理。
而且，作为在局部覆盖半导体衬底的表面的状态下进行预定处理的方法，提出了如下方法：在半导体衬底的与被处理面相反一侧的表面涂覆粘接剂液体，在预先使该粘接剂液体干燥以降低其流动性、且能够维持作为粘接层的形状之后，粘贴支承板(例如，参照JP-A-2005-191550)。
而且，作为其他方法，还提出了如下方法：在半导体晶片的表面侧元件结构部侧的表面粘贴PET衬底，之后在保持PET衬底处于粘贴的状态下，在半导体晶片的背面制作背面结构(例如，参照JP-A-2007-317964)。
而且，作为其他方法，还提出了如下方法：在半导体晶片的与被处理面相反一侧的表面形成粘接层，之后将预先形成有包含光吸收剂和热分解性树脂的光热转换层的玻璃等光透过性支承体经由粘接层粘贴到半导体晶片(例如，参照JP-A-2004-64040)。
而且，作为其他方法，提出了如下方法：在保持利用带子来覆盖半导体衬底的侧面的状态下，进行在半导体衬底的主面使用药液的处理(例如，参照JP-A-2011-219503,JP-A-2011-222541,和JP-A-2006-352078)。而且，作为其他方法，提出了如下方法：将带子粘贴于半导体衬底的一个主面，之后在半导体衬底的另一个主面上进行镀覆处理(例如，参照JP-A-2011-222898)。
发明内容
然而，在半导体衬底的厚度较薄例如为30μm至200μm左右时，因镀覆处理前的步骤会在半导体衬底中产生翘曲。因此，在夹入到具有使得镀覆液不会到达半导体衬底的背面侧的结构的专用夹具中来固定半导体衬底时，担心在将半导体衬底安装到专用夹具时、半导体衬底会发生破裂或破碎。因此，由于将半导体衬底夹入到专用夹具中来进行固定的作业难以自动化，而是由工作人员手动作业，因此费时费事，存在无法大量生产的问题。
而且，在利用抗蚀剂膜来保护不形成镀覆层的半导体衬底背面侧的方法中，由于先形成于半导体衬底的背面侧的金属层(背面电极)与抗蚀剂之间的粘着性较低，因此，以80℃左右的温度形成镀覆层的无电解镀覆处理会导致抗蚀剂从背面电极剥离。而且，担心在无电解镀覆处理过程中抗蚀剂中的有机溶剂等成分溶解到镀覆液中，从而污染镀覆液。
在镀覆液被有机溶剂等污染时，会产生如下问题：镀覆层与金属层之间的粘着不佳；镀覆层表面变为局部突出的状态(镀覆层膨胀)；镀覆层不析出；析出速度延迟；镀覆表面光泽不均或浑浊；镀覆层异常析出等。因此，需要更换被污染的镀覆液并清洗镀覆槽。而且，由于抗蚀剂昂贵，因此，存在功率半导体元件的制造成本变高的问题。
而且，在半导体衬底在200μm以下、为较薄时，半导体衬底会因使涂敷于半导体衬底背面的抗蚀剂固化时产生的应力而发生翘曲，存在难以自动传送半导体衬底的问题。这些问题并不仅限于利用无电解镀覆处理来形成镍层的情况(无电解镍镀覆处理)，在利用无电解镀覆处理来形成金镀覆层等其他金属层时也同样会发生。
而且，JP-A-2005-191550和JP-A-2007-317964中，在使支承板从半导体衬底剥离时，需要利用乙醇来使支承板与半导体衬底之间的粘接层溶解，因此，在整个支承板上，从非粘接面通到粘接面会形成小孔。因此，在使用JP-A-2005-191550来进行无电解镀覆处理时，无电解镀覆处理中使用的硝酸(强酸)或氢氧化钠(强碱)等药液会通过支承板的孔到达粘接层。因此，粘接层溶解且粘接力丧失，因而支承板会从半导体衬底剥离。而且，镀覆液会被溶解后的粘接层污染。
而且，JP-A-2004-64040中，对于粘贴于半导体衬底的光透过性支承体使用玻璃，并且在光透过性支承体的粘接面上预先形成包含光吸收剂和热分解性树脂的光热转换层，以用于使光透过性支承体从半导体衬底表面上的粘接层剥离。该方法存在因如下理由导致制造成本提高的问题：光透过性支承体的成本较高；在作为光透过性支承体的玻璃上形成光热转换层的成本较高；循环利用光透过性支承体(对分解后的光热转换层进行清洗)的成本较高等。而且，JP-A-2004-64040中，在从半导体衬底剥离光透过性支承体之后，需要利用剥离带等剥离残留在半导体衬底上的粘接层。
本发明为了消除上述的现有技术中的问题，其目的在于提供如下的半导体器件制造方法：在半导体衬底的一个主面侧进行镀覆处理时，防止镀覆层在半导体衬底的另一个主面侧异常析出。而且，本发明为了消除上述的现有技术中的问题，其目的在于提供如下的半导体器件制造方法：能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层。
为了解决上述问题，达到本发明的目的，本发明所涉及的半导体器件制造方法是在半导体衬底的一个主面侧利用镀覆处理形成镀覆层的半导体器件制造方法，该方法包括如下特征。首先，进行电极形成步骤，该电极形成步骤在所述半导体衬底的一个主面侧形成第一电极，并在所述半导体衬底的另一个主面侧形成第二电极。接着，进行第一膜粘贴步骤，该第一膜粘贴步骤在所述电极形成步骤之后，在所述半导体衬底的另一个主面粘贴第一膜，以防止在进行所述镀覆处理时所述镀覆层析出到所述第二电极。接着，进行第二膜粘贴步骤，该第二膜粘贴步骤在所述第一膜粘贴步骤之后，将第二膜粘贴于所述半导体衬底的外周部，以防止在进行所述镀覆处理时所述镀覆层析出到所述半导体衬底的外周部。接着，进行镀覆步骤，该镀覆步骤在所述第二膜粘贴步骤之后，利用所述镀覆处理在所述半导体基板的一个主面侧形成与所述第一电极接触的所述镀覆层。
而且，本发明所涉及的半导体器件制造方法中，在所述第二膜粘贴步骤中，将所述第二膜粘贴于所述半导体衬底的外周部，以使其从所述半导体衬底的一个主面的部分覆盖至其另一个主面的部分。
而且，本发明所涉及的半导体器件制造方法中，在所述第二膜粘贴步骤中，将所述第二膜粘贴于所述半导体衬底的外周部，以使所述第二膜的端部与所述第一膜的端部重叠。
而且，本发明所涉及的半导体器件制造方法中，在所述第一膜粘贴步骤之后或者在粘贴所述第一膜的同时，将残留在所述半导体衬底的另一个主面与所述第一膜之间的空气挤出到外部。
而且，本发明所涉及的半导体器件制造方法中，在所述第二膜粘贴步骤之后或者在粘贴所述第二膜的同时，将残留在所述半导体衬底的外周部与所述第二膜之间的空气挤出到外部。
而且，本发明所涉及的半导体器件制造方法中，在所述第一膜粘贴步骤之后、且在所述第二膜粘贴步骤之前，在表示所述半导体衬底的晶轴方向的槽部或取向平坦部中设置树脂构件或固体构件，以使所述半导体衬底的平面形状成为圆形。
而且，本发明所涉及的半导体器件制造方法中，所述第一膜具有能够耐受所述镀覆处理的温度的耐热性。
而且，本发明所涉及的半导体器件制造方法中，所述第一膜具有能够耐受100℃以上的温度的耐热性。
而且，本发明所涉及的半导体器件制造方法中，所述第二膜具有能够耐受所述镀覆处理的温度的耐热性。
而且，本发明所涉及的半导体器件制造方法中，所述第二膜具有能够耐受100℃以上的温度的耐热性。
而且，本发明所涉及的半导体器件制造方法中，在所述镀覆步骤中，在所述第一电极上依次层叠多个镀覆层。
而且，本发明所涉及的半导体器件制造方法中，所述镀覆步骤至少包括利用无电解镀覆处理在所述第一电极上形成镍层的步骤、或者利用电解镀覆处理在所述第一电极上形成镍层的步骤。
根据本发明，通过在利用第一和第二膜分别覆盖半导体衬底的另一个主面(背面)和外周部的状态下，在半导体衬底的一个主面(正面)进行镀覆处理，从而能够防止镀覆液接触到半导体衬底的不形成镀覆层的背面及侧面。
而且，根据本发明，通过将第二膜粘贴到半导体衬底的外周部以使其从半导体衬底的正面的部分覆盖至其背面的部分，从而能够防止半导体衬底的侧面接触到镀覆槽中的镀覆液或者接触到从第二膜的短边方向端部浸透至粘接层的镀覆液。而且，通过粘贴第二膜以使其与第一膜的端部重叠，从而能够防止镀覆液从第一膜与第二膜之间浸透。
而且，根据本发明，通过在半导体衬底的槽部或取向平坦部中设置树脂构件等以使半导体衬底的平面形状成为圆形，从而能够减少残留在半导体衬底与第二膜之间的空气量。而且，通过粘贴第二膜以将残留在半导体衬底与第二膜之间的空气挤出，从而能够进一步减少残留在半导体衬底与第二膜之间的空气量。由此，在之后进行的80℃左右温度下的镀覆处理中，能够防止第二膜因残留在半导体衬底与第二膜之间的空气发生膨胀而导致剥离。
而且，根据本发明，能够在廉价的FZ衬底上进行镀覆处理，而无需使用昂贵的抗蚀剂。而且，能够在廉价的FZ衬底上进行镀覆处理而无需如JP-A-2004-64040那样使用昂贵的光透过性支承体，从而无需循环利用光透过性支承体。因此，能够降低功率半导体元件的制造成本。
根据本发明所涉及的半导体器件制造方法，可起到如下效果：在半导体衬底的一个主面上进行镀覆处理时，能够防止镀覆层异常析出到半导体衬底的另一个主面侧。而且，根据本发明所涉及的半导体器件制造方法，可起到如下效果：能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层。
附图说明
图1是表示利用实施方式所涉及的半导体器件制造方法所制造的半导体器件的结构的剖视图。
图2是表示实施方式所涉及的半导体器件制造方法的概要的流程图。
图3是表示图2所示的流程图中的制造中途的状态的剖视图。
图4是表示图2所示的流程图中的制造中途的状态的剖视图。
图5是表示图2所示的流程图中的制造中途的状态的剖视图。
图6是表示图2所示的流程图中的制造中途的状态的剖视图。
图7是表示图2所示的流程图中的制造中途的状态的剖视图。
图8是表示图2所示的流程图中的制造中途的状态的剖视图。
图9是表示图2所示的流程图中的制造中途的状态的剖视图。
图10是表示图2所示的流程图中的制造中途的状态的俯视图。
图11是表示图2所示的流程图中的制造中途的状态的剖视图。
图12是表示现有的NPT型IGBT的结构的剖视图。
图13是表示现有的FS型IGBT的结构的剖视图。
具体实施方式
下面，参照附图，详细说明本发明所涉及的半导体器件制造方法的优选实施例。在本说明书及附图中，用n或p作前缀的层或区域表示电子或空穴分别是多数载流子。而且，在n或p上附加+或–表示相比于没有附加的层或区域分别是高杂质浓度或低杂质浓度。在下面的实施方式的说明及附图中，对相同的结构附加相同的标号，并省略重复的说明。
实施方式
首先，例如以平面栅结构的场阻断(FS)型IGBT为例，对利用实施方式所涉及的半导体器件制造方法所制作(制造)的半导体器件进行说明。图1是表示利用实施方式所涉及的半导体器件制造方法所制造的半导体器件的结构的剖视图。如图1所示，例如由FZ衬底构成的n-型半导体衬底形成n-型漂移层1，在n-型漂移层1的一个主面(正面)的表面层中选择性地设置有p+型基区2。在p+型基区2的内部，选择性地设置有n+型发射区3。n-型漂移层1具有作为活性层的功能。
在p+型基区2的夹在n-型漂移层1与n+型发射区3之间的部分的表面上，隔着栅极氧化膜4设置有栅极电极5。发射极电极6与n+型发射区3及p+型基区2相接触，并且通过层间介电膜7与栅极电极5绝缘。优选为发射极电极(第一电极)6例如是以铝(Al)为主要成分的金属膜。其理由在于能够提高发射极电极6与n-型半导体衬底(FZ衬底)之间的粘着性。
而且，优选为发射极电极6例如是以0.5%重量以上且2%重量以下、优选为1%重量以下的含量包含硅(Si)的铝硅(AlSi)层。其理由如下。当发射极电极6为铝层时，在形成发射极电极6时以及在进行之后的热处理时，会产生从发射极电极6突出到n-型半导体衬底(硅)中的金属刺(铝刺)。在铝刺到达p+型基区2或n+型发射区3时，电学特性劣化。通过采用铝硅层以作为发射极电极6，从而能够防止铝刺。
在发射极电极6的表面，依次层叠有镍镀覆层11和金镀覆层12。镍镀覆层11和金镀覆层12具有发射极电位，且起到作为发射极电极6的作用。镍镀覆层11提高在焊料接合未图示的外部端子时与焊料的粘着性。金镀覆层12防止镍镀覆层11的氧化。镍镀覆层11的厚度例如可为5μm左右。金镀覆层12的厚度例如可为0.03μm左右。
在n-型半导体衬底的另一个主面(背面)上设置有p+型集电极层8和集电极电极(第二电极)9。集电极电极9通过例如依次层叠铝层、钛(Ti)层、镍(Ni)层、和金(Au)层而形成。图1中，省略了集电极电极9的金属层结构(对于图4至图9也同样适用)。构成集电极电极9的金属层中，优选为铝层例如是以0.5%重量以上2%重量以下、优选为1%重量以下的含量包含硅的铝硅层。其理由如下。
当集电极电极9包含铝层时，与上述发射极电极6相同，会产生从集电极电极9突出到n-型半导体衬底中的铝刺。当该铝刺到达n型缓冲层10与p+型集电极层8之间的pn结时，会导致反向漏电流不良情况等，电学特性劣化。通过采用铝硅层以作为构成集电极电极9的铝层，从而能够防止铝刺。设置构成集电极电极9的铝层并不是必须的。
而且，构成集电极电极9的金属层中的钛层、镍层及金层具有如下功能。在进行将集电极电极9与外部端子焊料接合的芯片安装时，担心镍层及金层熔融到焊料中(焊料吸收)，导致下层的铝层露出。由于焊料与铝层(铝硅层)之间的粘着性较差，因此，通过在铝层与镍层之间设置钛层，从而能够防止铝层露出。而且，钛层防止镍层中的镍扩散到铝层中。
镍层使在焊料接合未图示的外部端子时与焊料的粘着性提高。而且，由于镍层的膜应力较大，因此，最好将镍层设置得比较薄，例如为0.7μm左右，以使得通过形成镍层来抑制n-型半导体衬底中产生的应力。金层防止镍层的氧化。在n-型漂移层1与p+型集电极层8之间设置有n型缓冲层10。
接着，对于实施方式所涉及的半导体器件制造方法，以制作图1所示的FS型IGBT的情况为例进行说明。图2是表示实施方式所涉及的半导体器件制造方法的概要的流程图。图3～9及图11是表示图2所示的流程图中的制造中途的状态的剖视图。图10是表示图2所示的流程图中的制造中途的状态的俯视图。图10示出从正面侧观察图7所示的n-型半导体衬底时的状态。图11示出对图7所示的n-型半导体衬底采用不同形状的情况。
首先，在例如由600μm厚度的FZ衬底构成的n-型半导体衬底(晶片)的正面，形成由p+型基区2、n+型发射区3、栅极氧化膜4、栅极电极5、发射极电极6、以及层间介电膜7等构成的正面元件结构(步骤S1)。利用例如蒸镀法或溅射法来形成发射极电极6。图3中示出至此为止的状态。图3中，用标号1来表示形成作为n-型漂移层1的n-型半导体衬底。而且，图中省略了p+型基区2和n+型发射区3(以下，对于图4至图9也同样适用)。
接着，对n-型半导体衬底1的背面进行研磨(背侧研磨)，从而将n-型半导体衬底1的厚度减小至例如100μm左右(步骤S2)。接着，为了去除因研磨而在n-型半导体衬底1的背面产生的损伤，并缓和施加于n-型半导体衬底1的应力，通过蚀刻均匀地去除n-型半导体衬底1的整个背面，从而将n-型半导体衬底1的厚度进一步减小至20μm左右(步骤S3)。
步骤S3中的蚀刻既可为湿法蚀刻，也可为干法蚀刻。而且，通过利用旋转蚀刻机进行蚀刻，从而能够防止在n-型半导体衬底1的正面侧因蚀刻而产生损伤。作为蚀刻剂，例如使用硝酸(HNO3)或以硝酸为主要成分的混合酸。
接着，在清洗n-型半导体衬底1之后，在n-型半导体衬底1的研磨后的背面依次注入两种离子(步骤S4)，之后进行用于使注入到n-型半导体衬底1中的离子活性化的热处理(步骤S5)，从而在n-型半导体衬底1的背面侧形成n型缓冲层10及p+型集电极层8。图4中示出至此为止的状态。接着，利用稀释氢氟酸(HF)去除形成于p+型集电极层8的表面层的诸如自然氧化膜等的表面固化层(步骤S6)。
接着，利用蒸镀法或溅射法，在p+型集电极层8的表面依次层叠铝层、钛层、镍层、及金层，从而形成通过层叠这些金属层而形成的集电极电极9，以作为背面电极(步骤S7)。图5中示出至此为止的状态。集电极电极9形成于n-型半导体衬底1的整个背面，且未进行图案化。因此，通过采用蒸镀法或溅射法，能够连续地形成多个金属层，因而能够提高生产性。
接着，在n-型半导体衬底1的整个背面、即集电极电极9的整个背面，粘贴第一膜21(步骤S8)。第一膜21由膜基材和粘接层(未图示)构成，将第一膜21的粘接层侧粘贴到n-型半导体衬底1的背面。图6中示出至此为止的状态。步骤S8中，在将第一膜21粘贴到n-型半导体衬底1的背面之后，或者在将第一膜21粘贴到半导体衬底1的背面的同时，也可通过例如将第一膜21朝向n-型半导体衬底1的背面进行机械地挤压，从而挤出残留在n-型半导体衬底1与第一膜21之间的空气。
而且，在通过研磨来减小n-型半导体衬底的背面的厚度时，也可使用仅对n-型半导体衬底的背面中央部减小厚度而使外周部在预定宽度保持较厚的衬底。在这种使外周部在预定宽度保持较厚的衬底(下面称为肋形n-型半导体衬底20)中，由于外周部起到强化构件的作用，因此即使将n-型半导体衬底20的背面中央部研磨得较薄，也能够保持n-型半导体衬底20的强度。
在使用这种肋形的n-型半导体衬底20时，也在n-型半导体衬底20中央部的研磨得较薄的区域的正面侧，与上述同样地，在步骤S1中形成正面元件结构，在步骤S2中将n-型半导体衬底20的中央部研磨得较薄之后，进行步骤S3之后的步骤来形成功率半导体芯片。
对于肋形的n-型半导体衬底20，也在步骤S8中将第一膜21粘贴于背面的中央部及外周部。此时，将第一膜21粘贴成以使其沿着n-型半导体衬底21的背面的中央部与外周部之间的阶差20a、以及n-型半导体衬底20的外周部的与基板主面平行的平坦部20b的轮廓。图11中示出了采用肋形的n-型半导体衬底20时的剖视图。
最好是第一膜21的直径与n-型半导体衬底1的直径相同，或者，例如比n-型半导体衬底1的直径小1mm左右，优选为小0.5mm。其理由在于，在将第一膜21粘贴到n-型半导体衬底1之后、第一膜21从n-型半导体衬底1的外周部突出到外侧时，难以对要粘贴到n-型半导体衬底1的外周部的第二膜23进行粘贴，空气容易残留在n-型半导体衬底1与第二膜23之间。
而且,第一膜21的粘贴最好在低压气氛中进行，优选在真空腔(未图示)内进行。通过在低压气氛中粘贴第一膜21，从而能够防止空气残留在第一膜21与n-型半导体衬底1之间。
而且，在采用肋形的n-型半导体衬底时，可能会由于第一膜21的刚性，使得第一膜21未完全顺同阶差20a的轮廓，而未将第一膜21粘贴到肋形的n-型半导体衬底20的整个背面。图11中，用箭头A示出了在n-型半导体衬底20的阶差20a与第一膜21之间产生的空间。即使是在残留有这种空间的情况下，在低压气氛下粘贴第一膜21也意味着残留在n-型半导体衬底与第一膜21之间的空气量极小。因此，即使是在下述的镀覆步骤中浸渍到药液中的情况下，该部分也不会大幅膨胀。或者，在使用肋形的n-型半导体衬底20时，通过将腔内的真空度设定得较高，从而能够极大地减小箭头A所示出的空间。
例如，也可使用在照射紫外线(UV)时粘着力降低的粘接剂，以作为第一膜21的粘接层(未图示)。即，第一膜21也可使用例如厚度为10μm至50μm的紫外线透过性的UV膜。也可使用由例如聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺、聚烯烃、聚碳酸酯、氯乙烯、聚丙烯、丙烯腈-丁二烯-苯乙烯共聚物(ABS树脂)、尼龙、或聚氨酯构成的膜，以作为第一膜21的膜基材。
使用具有能够耐受下述的镀覆处理的镀覆液的耐药性、能够耐受镀覆液的温度的耐热性的膜，以作为第一膜21。具体而言，由于在下述的镀覆处理中镀覆液的温度例如为80℃左右，因此优选为第一膜21具有例如100℃左右的耐热性。与第一膜21同样地，作为下述的第二膜23和树脂构件22，也使用具有能够耐受镀覆处理的镀覆液的耐药性、能够耐受镀覆液的温度的耐热性的膜。
接着，通过在设置于n-半导体衬底1的侧面的示出晶轴方向的V形切口(槽部)1a中埋入树脂构件22，从而填埋因设置槽部1a而在n-半导体衬底1的外周部侧面产生的间隙(步骤S9)。具体而言，在槽部1a中埋入树脂构件22，以使得n-半导体衬底1的平面形状成为圆形。在n-半导体衬底1中形成有取向平坦部(未图示)的情况下，也在取向平坦部中设置树脂构件或固体构件，以使得n-半导体衬底1的平面形状成为圆形。
接着，将第二膜23粘贴到n-半导体衬底1的外周部(步骤S10)。第二膜23由膜基材及粘接层(未图示)来构成，将第二膜23的粘接层粘贴到n-半导体衬底1的外周部。具体而言，第二膜23大致呈矩形，并将第二膜23粘贴成使得在第二膜23的短边方向上从n-半导体衬底1的外周部的正面跨至背面地覆盖n-半导体衬底1侧面，并且使得在第二膜23的长边方向上绕n-半导体衬底1的外周至少一周。
具体而言，第二膜23的短边方向上的一个端部23a位于n-半导体衬底1的正面上，同时第二膜23的短边方向上的另一个端部23b位于n-半导体衬底1的背面上。即，将第二膜23粘贴成使得从n-半导体衬底1的正面跨至其背面地覆盖n-半导体衬底1的侧面。而且，优选为第二膜23的短边方向上的另一个端部23b与粘贴于n-半导体衬底1的背面的第一膜21的端部重叠。
优选为第二膜23的长边方向上的两个端部23c和23d彼此重叠例如1cm至5cm左右。图10中示出至此为止的状态的俯视图。图7中示出了将第二膜23粘贴到n-半导体衬底1的状态的剖视图。图10中，比第二膜23重叠两层的部分中表示底部第二膜23的虚线要粗的虚线表示n-半导体衬底1的轮廓。而且，如图10所示，也可使第二膜23的两层在覆盖槽部1a的部分重叠。通过使两层在覆盖槽部1a的部分重叠，从而即使在槽部1a中残留有空气，也能抑制下述的镀覆液的浸透。
在采用肋形的n-型半导体衬底20时，也与整个背面平坦的n-型半导体衬底1同样地粘贴第二膜23。此时，优选为第二膜23的短边方向上的另一个端部23b完全覆盖n-型半导体衬底20的外周部的平坦部20b。图11中示出了采用肋形的n-型半导体衬底20时、至此为止的状态。下面对于第二膜23的粘贴方法的一个示例进行说明。
由于在下述的镀覆处理中镀覆液的温度例如为80℃左右，因此在将n-型半导体衬底1浸渍到镀覆液中时，残留在第一膜21及第二膜23与n-型半导体衬底1之间的空气会膨胀。如上所述，由于第一膜21在低压气氛下粘贴于n-型半导体衬底1的背面，因此，残留在第一膜21与n-型半导体衬底1之间的空气较少，第一膜21因空气膨胀而发生剥离的可能性较小。在采用肋形的n-型半导体衬底20时，通过在低压气氛下粘贴第一膜，从而第一膜21因残留在第一膜21与n-型半导体衬底20的阶差20a之间的空气膨胀而发生剥离的可能性也较小。
同时，由于第二膜23在大气中粘贴于n-型半导体衬底1的侧面，因此，空气会残留在形成于n-型半导体衬底1侧面的槽部1a中。因此，在下述的镀覆处理中将n-型半导体衬底1浸渍于镀覆液时残留在槽部1a中的空气发生膨胀，在此情况下，第二膜23可能会从面向槽部1a的部位剥离。其理由在于，从槽部1a到第二膜23的长边方向上的两个端部23a和23b为止的第二膜23的长度较短。通过在如上所述利用树脂构件22来填埋由槽部1a形成的间隙之后，粘贴n-型半导体衬底1的第二膜23，从而能够减少残留在槽部1a中的空气。
而且，在将第二膜23粘贴到n-型半导体衬底1的外周部之后，或者在将第二膜23粘贴到n-型半导体衬底1的外周部的同时，也可通过例如将第二膜23朝向n-型半导体衬底1的外周部机械地进行挤压，从而挤出残留在n-型半导体衬底1与第二膜23之间的空气。特别是，空气容易残留在第二膜23与n-型半导体衬底1之间的槽部1a中。因此，优选为至少在空气容易残留的部分中，例如将第二膜23朝向n-型半导体衬底1的外周部机械地进行挤压，从而挤出残留在n-型半导体衬底1与第二膜23之间的空气。
或者，也可通过在第二膜23的覆盖槽部1a的部分设置小孔(未图示)，并利用镊子等进行按压，从而挤出残留在槽部1a中的空气。具体而言，例如，在第二膜23的粘贴于n-型半导体衬底1的正面侧或背面侧且、覆盖V形槽部1a的顶点附近的部分设置小孔。然后，也可利用隔着第二膜23与n-型半导体衬底1的正面和背面相接触以夹住n-型半导体衬底1的镊子等，来夹住n-型半导体衬底1，从而挤出残留在槽部1a中的空气。此时，由于第二膜23的粘贴于n-型半导体衬底1的正面侧的部分的粘接层、与粘贴于n-型半导体衬底1的背面侧的部分的粘接层彼此相互粘贴，因此，为了挤出残留在槽部1a中的空气而设置的小孔被第二膜23的粘接层堵住。由此，能够防止下述的镀覆步骤中药液的渗透。在使用肋形的n-型半导体衬底20时也可同样地适用。
作为将第二膜23粘贴于n-型半导体衬底1的外周部的方法，例如可将n-型半导体衬底1固定在具有用于吸附n-型半导体衬底1的真空吸盘的工作台(未图示)，并在使工作台旋转的同时粘贴第二膜23。然后，在使工作台旋转一周以使第二膜23的长边方向上的两端部23c和23d互相重叠的状态下，切割第二膜23。通过设置使第二膜23的长边方向上的两端部23c和23d互相重叠的部位(下面称为突出部，未图示)，从而在进行下述的镀覆处理之后容易剥离第二膜23。下面对剥离第二膜23的方法进行说明。
例如，对于第二膜23的粘接层(未图示)，可使用丙烯酸粘接层，或者与第一膜21的粘接层同样地，也可使用在照射紫外线时粘接力降低的粘接剂。第二膜23的膜基材的厚度例如也可为10μm至100μm左右。优选为，作为第二膜23的膜基材，例如使用具有一定伸缩性的基材，以使其不会在n-型半导体衬底1的圆周状的侧面产生间隙。具体而言，也可使用由例如聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺、聚烯烃、聚碳酸酯、氯乙烯、聚丙烯、ABS树脂、尼龙、或聚氨酯等构成的膜，以作为第二膜23的膜基材。
由于由例如聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺、聚烯烃、聚碳酸酯、氯乙烯、聚丙烯、ABS树脂、尼龙、或聚氨酯构成的膜具有耐热性和耐药性，因此，适合应用于第一膜21和第二膜23。特别是，聚酰亚胺膜具有优异的耐热性和耐药性，对于第一膜21和第二膜23是优选的。尼龙膜与由上述其他材料构成的膜相比具有稍差的耐热性和耐药性，但价格便宜。因此，尼龙膜适用于浸透到第一膜21和第二膜23内部的药液未到达粘接层那样的向镀覆液的浸渍时间较短的情况。
而且，例如在通过下述的镀覆处理所形成的镀覆层的厚度较小、且向镀覆液的浸渍时间较短的情况下，也可使用廉价的聚对苯二甲酸乙二醇酯膜以作为第一膜21和第二膜23。在使用聚对苯二甲酸乙二醇酯膜来作为第一膜21和第二膜23时，通过增加聚对苯二甲酸乙二醇酯膜的厚度，从而能够增加浸透到膜内部的药液到达粘接层为止所需的时间，但如下所述，膜的刚性增大，向n-型半导体衬底1侧面的粘贴变得困难，所以不优选。因此，优选为第一膜21和第二膜23具有第一膜21和第二膜23能顺同n-型半导体衬底1的形状而发生变形的刚性。因此，即使在例如n-型半导体衬底1中产生翘曲的情况下，也能够抑制残留在第一膜21及第二膜23与n-型半导体衬底1之间的空气量。
接着，利用一般的方法，例如在80℃左右的温度下进行无电解镀覆处理的前处理。接着，例如利用无电解镀覆处理，在n-型半导体衬底1的整个正面即发射极电极6的整个表面层叠镍镀覆层11之后，在镍镀覆层11的整个表面进一步层叠金镀覆层12(步骤S11)。图7中示出至此为止的状态。虽然镍镀覆层11会在之后的步骤中进行将发射极电极6与外部端子焊料接合的芯片安装时熔融到焊料中，但只要将镍镀覆层11设计成使其比构成集电极电极9的镍层要厚即可，例如在将发射极电极6与外部端子焊料接合之后剩余2μm的镍镀覆层11。
通过使镍镀覆层11的厚度处于上述范围，即使在进行芯片安装时镍镀覆层11熔融到焊料的情况下，下层的发射极电极6也不会露出。因此，焊料不会到达由与焊料之间的粘着性较低的铝层构成的发射极电极6。为了将镍镀覆层11形成为所期望的厚度，例如根据镍镀覆层11的析出速度等，计算出用于获得镍镀覆层11所期望的厚度的处理时间，并基于该处理时间来进行无电解镀覆处理即可。
接着，将第二膜23从n-型半导体衬底1的外周部剥离(步骤S12)。图8中示出至此为止的状态。具体而言，与将第二膜23粘贴到n-型半导体衬底1的外周部同样地，例如将n-型半导体衬底1固定到具有真空吸盘的工作台上。然后，在利用拾取装置等来拾取第二膜23的突出部的状态下，通过使工作台朝向与粘贴第二膜23时相反的方向旋转从而剥离第二膜23。接着，将埋入于n-型半导体衬底1的槽部1a中的树脂构件22去除(步骤S13)。
这里，剥离第二膜23的步骤(步骤12)或下述的剥离第一膜21的步骤(步骤S14)中，在从n-型半导体衬底1剥离膜时，能够在树脂构件22粘贴到第二膜23或第一膜21的状态下将埋入于n-型半导体衬底1的槽部1a中的树脂构件22从n-型半导体衬底1去除，在此情况下，可省略步骤S13。其理由在于，步骤S12或步骤S14兼作为将埋入于n-型半导体衬底1的槽部1a中的树脂构件22去除的步骤(步骤S13)。
在埋入于槽部1a中的树脂构件22牢固地固定在n-型半导体衬底1的槽部1a的情况下，可省略步骤S13，也可使树脂构件22留在n-型半导体衬底1的槽部1a中。其理由在于，在n-型半导体衬底1的正面形成镀覆层之后的步骤中，无需对n-型半导体衬底1的晶轴取向进行定位，在此情况下，不使用槽部1a。例如，在从n-型半导体衬底1来切割成功率半导体芯片的切割步骤中，沿着切割线进行切割意味着槽部1a未用于定位。而且，由于n-型半导体衬底1的外周部是不形成任何功率半导体芯片而被废弃的区域，因此，残留树脂构件22也无妨。
接着，将第一膜21从n-型半导体衬底1的背面剥离(步骤S14)。图9中示出至此为止的状态。在使用例如UV膜以作为第一膜21时，首先，从第一膜21侧向第一膜21的粘接层照射UV光，从而减弱粘接层的粘接力。然后，例如通过在第一膜21的端部附近粘贴其他带粘接层的膜，并提起该带粘接层的膜，从而能够与带粘接层的膜一起简单地剥离第一膜21。图1所示的FS型IGBT利用上述步骤完成。
步骤S11中，以利用无电解镀覆法来进行镀覆处理为例进行了说明，但其并不局限于此。例如，也可利用电解镀覆法来进行镀覆处理。为了利用电解镀覆在n-型半导体衬底1的发射极电极6上形成镀覆层，需要使发射极电极6作为阴极(-)，使电流在发射极电极6与镀覆液之间流动。为了使发射极电极6成为阴极，需要将发射极电极6与直流电源的负极电连接。为此，首先，利用蒸镀法、溅射法等在n-型半导体衬底1的正面形成与发射极电极6接触的UBM(Under Barrier Metal：下阻挡金属)层。该UBM层形成为用于使电流在发射极电极6与镀覆液之间流动的电极。作为UBM层，可形成钛层、镍层、铬(Cr)层、铜(Cu)层等。
接着，将抗蚀剂涂覆于n-型半导体衬底1的正面侧，之后对抗蚀剂膜形成图案，使抗蚀剂留在n-型半导体衬底1正面的不形成镀覆层的部分。接着，将第一膜21粘贴到n-型半导体衬底1的整个背面、即集电极电极9的整个表面。接着，在n-型半导体衬底1的槽部1a中埋入树脂构件22，之后将第二膜23粘贴到n-型半导体衬底1的外周部。接着，使形成于n-型半导体衬底1的正面上的UBM层与直流电源的负极连接并进行电解镀覆，从而在n-型半导体衬底1的发射极电极6上依次形成所期望厚度的镀覆层(镍镀覆层11及金镀覆层12等)。接着，去除第一膜21及第二膜23和树脂构件22。接着，剥离n-型半导体衬底1的正面的抗蚀剂膜，之后通过蚀刻去除UBM层。
作为利用电解镀覆来形成镀覆层的方法，由于利用蒸镀法或溅射法来形成UBM层，因此会担心UBM层也形成于n-型半导体衬底1的侧面，且与集电极电极9导通。通过如上所述在电解镀覆处理之前，利用第一膜21和第二膜23来覆盖n-型半导体衬底1的背面和外周部，从而使n-型半导体衬底1的背面和侧面不会接触到镀覆液。因此，能够防止因UBM层与集电极电极9导通而在集电极电极9上形成不期望的镀覆层。
将第一膜21粘贴到n-型半导体衬底1的背面的步骤、将树脂构件22埋入n-型半导体衬底1的槽部1a中的步骤、将第二膜23粘贴到n-型半导体衬底1的侧面的步骤可在电解镀覆处理之前的任何时间进行，例如也可在形成UBM层之前，或在将抗蚀剂涂覆到n-型半导体衬底1的正面之前进行。然而，在考虑到n-型半导体衬底1的正面侧进行的各个步骤的连续性等的情况下，刚好在电解镀覆处理之前进行上述步骤是高效的。
形成于发射极电极6的表面的镀覆层并不局限于镍镀覆层11、金镀覆层12，可作各种变更。例如，形成于发射极电极6的表面的镀覆层也可为：无电解镍－磷合金镀覆、置换金镀覆、无电解金镀覆、无电解金－钯(Pd)－磷合金镀覆、无电解镍－硼(B)合金镀覆、无电解镍－磷－PTFE(氟树脂)复合镀覆、无电解镍－硼－石墨(C)复合镀覆、无电解铜镀覆、无电解银(Ag)镀覆、无电解钯镀覆、无电解铂(Pt)镀覆、无电解铑(Rh)镀覆、无电解钌(Ru)镀覆、无电解钴(Co)镀覆、无电解钴－镍合金镀覆、无电解钴－镍－磷合金镀覆、无电解钴－钨(W)－磷合金镀覆、无电解钴－锡(Sn)－磷合金镀覆、无电解钴－锌(Zn)－磷合金镀覆、无电解钴－锰(Mn)－磷合金镀覆、无电解锡镀覆、无电解焊料镀覆。
另外，镍镀覆层11和金镀覆层12也可不仅形成于发射极电极6的表面，而且还形成于栅极电极5的表面。此时，形成于栅极电极5的表面上的镍镀覆层11和金镀覆层12采用与形成于发射极电极6的表面上的镍镀覆层11和金镀覆层12相同的方法来形成即可。而且，形成于栅极电极5的表面上的镍镀覆层11和金镀覆层12也可与形成于发射极电极6的表面上的镍镀覆层11和金镀覆层12同时形成。
如上所述，根据实施方式，通过在利用第一膜和第二膜分别覆盖n-型半导体衬底的背面和外周部的状态下、在n-型半导体衬底的正面进行镀覆处理，从而能够防止镀覆液接触到n-型半导体衬底的不形成镀覆层的背面和侧面。由此，能够防止镀覆层在n-型半导体衬底的不形成镀覆层的背面和侧面异常析出。因此，能够防止在形成于n-型半导体衬底的正面侧的镀覆层中产生偏差，从而能够稳定地在n-型半导体衬底的正面侧形成镀覆层。
而且，根据实施方式，通过将第二膜粘贴到n-型半导体衬底的外周部以使其从n-型半导体衬底的正面的部分覆盖至其背面的部分，从而能够防止n-型半导体衬底的侧面接触到镀覆槽中的镀覆液、或者接触到从第二膜的短边方向端部浸透至粘接层中的镀覆液。而且，通过将第二膜粘贴于n-型半导体衬底的外周部以使其与第二膜的长边方向上的端部重叠，从而还能够防止n-型半导体衬底的侧面接触到从第二膜的长边方向端部浸透至粘接层中的镀覆液。而且，通过将第二膜粘贴成以使其与第一膜的端部重叠，从而能够防止镀覆液从第一膜与第二膜之间浸透。由此，能够防止镀覆层在n-型半导体衬底的不形成镀覆层的侧面异常析出。因此，能够防止在形成于n-型半导体衬底的正面侧的镀覆层中产生偏差，从而能够稳定地在n-型半导体衬底的正面侧形成镀覆层。
而且，根据实施方式，通过在n-型半导体衬底的槽部或取向平坦部中设置树脂构件等，以使n-型半导体衬底的平面形状成为圆形，由此能够减少残留在n-型半导体衬底与第二膜之间的空气量。而且，通过将第二膜粘贴成以将残留在n-型半导体衬底与第二膜之间的空气挤出，由此能够减少残留在n-型半导体衬底与第二膜之间的空气量。由此，在之后进行的80℃左右温度下的镀覆处理中，能够防止第二膜因残留在n-型半导体衬底与第二膜之间的空气发生膨胀而导致剥离。
而且，根据实施方式，能够在廉价的FZ衬底上进行镀覆处理，而无需使用昂贵的抗蚀剂。而且，能够在廉价的FZ衬底上进行镀覆处理，而无需如JP-A-2004-64040那样使用昂贵的光透过性支承体，从而无需循环利用光透过性支承体。由此，能够降低功率半导体元件的制造成本。因此，能够以低成本且稳定地在FZ衬底的正面侧形成镀覆层。
如上所述，本发明可作各种变更，上述实施方式中，例如半导体器件的各部的结构和构成材料以及保护半导体衬底的膜的构成材料等可根据所要求的规格等进行各种设定。例如，虽然以形成铝硅层作为发射极电极的情况为例进行了说明，但也可在铝硅层上利用蒸镀法或溅射法来形成镍层，并在该镍层的表面形成镀覆层。而且，上述实施方式中记载的将残留在第一膜及第二膜与n-型半导体衬底之间的空气挤出的方法只是一个示例，可作各种变更。
而且，例如，第一膜也可通过在n-型半导体衬底的背面涂覆形成粘接层的固化树脂之后，使背面保护膜与固化树脂紧密接触并使固化树脂固化来构成。而且，上述的实施方式中，虽然以制造FS型IGBT为例进行了说明，但并不局限于此，本发明也可应用于例如PT型IGBT、NPT型IGBT、功率MOSFET、或FWD。而且，上述的实施方式中，虽然第一导电型是n型，而第二导电型是p型，但本发明对于第一导电型是p型且第二导电型是n型的情况也同样成立。
如上所述，本发明所涉及的半导体器件制造方法对于在半导体衬底的两个主面分别设置电极且在设置于一个主面的电极上设置镀覆层的功率半导体器件是有用的。

Claims (12)

1.一种半导体器件制造方法，在半导体衬底的一个主面侧利用镀覆处理形成镀覆层，其特征在于，所述方法包括：
电极形成步骤，在该电极形成步骤中，在所述半导体衬底的一个主面侧形成第一电极，并在所述半导体衬底的另一个主面侧形成第二电极；
第一膜粘贴步骤，在该第一膜粘贴步骤中，在所述电极形成步骤之后，将第一膜粘贴于所述半导体衬底的另一个主面，以防止在进行所述镀覆处理时所述镀覆层析出到所述第二电极；
第二膜粘贴步骤，在该第二膜粘贴步骤中，在所述第一膜粘贴步骤之后，将第二膜粘贴于所述半导体衬底的外周部，以防止在进行所述镀覆处理时所述镀覆层析出到所述半导体衬底的外周部；以及
镀覆步骤，在该镀覆步骤中，在所述第二膜粘贴步骤之后，利用所述镀覆处理在所述半导体衬底的一个主面侧形成与所述第一电极接触的所述镀覆层。
2.如权利要求1所述的半导体器件制造方法，其特征在于，
在所述第二膜粘贴步骤中，将所述第二膜粘贴于所述半导体衬底的外周部，以使其从所述半导体衬底的一个主面的部分覆盖到其另一个主面的部分。
3.如权利要求1或2所述的半导体器件制造方法，其特征在于，
在所述第二膜粘贴步骤中，将所述第二膜粘贴于所述半导体衬底的外周部，以使所述第二膜的端部与所述第一膜的端部重叠。
4.如权利要求1所述的半导体器件制造方法，其特征在于，
在所述第一膜粘贴步骤之后或者在粘贴所述第一膜的同时，将残留在所述半导体衬底的另一个主面与所述第一膜之间的空气挤出到外部。
5.如权利要求1所述的半导体器件制造方法，其特征在于，
在所述第二膜粘贴步骤之后或者在粘贴所述第二膜的同时，将残留在所述半导体衬底的外周部与所述第二膜之间的空气挤出到外部。
6.如权利要求1所述的半导体器件制造方法，其特征在于，
在所述第一膜粘贴步骤之后、且在所述第二膜粘贴步骤之前，在表示所述半导体衬底的晶轴方向的槽部或取向平坦部中设置树脂构件或固体构件，以使所述半导体衬底的平面形状成为圆形。
7.如权利要求1所述的半导体器件制造方法，其特征在于，
所述第一膜具有能够耐受所述镀覆处理的温度的耐热性。
8.如权利要求1所述的半导体器件制造方法，其特征在于，
所述第一膜具有能够耐受100℃以上的温度的耐热性。
9.如权利要求1所述的半导体器件制造方法，其特征在于，
所述第二膜具有能够耐受所述镀覆处理的温度的耐热性。
10.如权利要求1所述的半导体器件制造方法，其特征在于，
所述第二膜具有能够耐受100℃以上的温度的耐热性。
11.如权利要求1所述的半导体器件制造方法，其特征在于，
在所述镀覆步骤中，在所述第一电极上依次层叠多个镀覆层。
12.如权利要求1所述的半导体器件制造方法，其特征在于，
所述镀覆步骤至少包括利用无电解镀覆处理在所述第一电极上形成镍层的步骤、或者利用电解镀覆处理在所述第一电极上形成镍层的步骤。
CN201310476134.6A 2012-10-26 2013-10-12 半导体器件制造方法 Active CN103794487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012236658A JP6020040B2 (ja) 2012-10-26 2012-10-26 半導体装置の製造方法
JP2012-236658 2012-10-26

Publications (2)

Publication Number Publication Date
CN103794487A true CN103794487A (zh) 2014-05-14
CN103794487B CN103794487B (zh) 2018-05-15

Family

ID=50547633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310476134.6A Active CN103794487B (zh) 2012-10-26 2013-10-12 半导体器件制造方法

Country Status (3)

Country Link
US (1) US8906795B2 (zh)
JP (1) JP6020040B2 (zh)
CN (1) CN103794487B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895523A (zh) * 2015-02-17 2016-08-24 富士电机株式会社 半导体装置的制造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法
CN111540683A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 功率器件的制作方法
CN111599679A (zh) * 2020-05-29 2020-08-28 上海华虹宏力半导体制造有限公司 半导体器件的金属化方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789108B (zh) * 2014-12-16 2019-02-12 中芯国际集成电路制造(上海)有限公司 功率晶体管芯片的制作方法及功率晶体管芯片
JP6550741B2 (ja) * 2014-12-17 2019-07-31 富士電機株式会社 半導体装置の製造方法
DE112016001606T5 (de) * 2015-04-06 2017-12-21 Mitsubishi Electric Corporation Halbleiterelement und Verfahren zu dessen Herstellung
JP6640214B2 (ja) 2015-06-10 2020-02-05 株式会社Ｆｕｊｉ 部品実装機の制御装置および制御方法
WO2018047551A1 (ja) 2016-09-09 2018-03-15 富士電機株式会社 半導体装置製造方法及び半導体装置
JP7358107B2 (ja) * 2019-07-31 2023-10-10 株式会社ディスコ レーザー加工装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08311689A (ja) * 1995-05-19 1996-11-26 Electroplating Eng Of Japan Co ウェーハのめっき方法及びそれに用いるシール体
CN1649097A (zh) * 2004-01-30 2005-08-03 株式会社电装 制作半导体芯片主面和背面上包括电极的半导体器件方法
TW201011820A (en) * 2008-08-11 2010-03-16 Denki Kagaku Kogyo Kk Processing method for semiconductor, and adhesive tape
JP2010103310A (ja) * 2008-10-23 2010-05-06 Toyota Motor Corp 半導体装置の製造方法
US20100197127A1 (en) * 2009-02-04 2010-08-05 Fuji Electric Systems Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222541A (ja) * 2008-08-11 2011-11-04 Denki Kagaku Kogyo Kk 半導体加工方法及び粘着テープ
US20130071967A1 (en) * 2011-09-21 2013-03-21 Atomic Energy Council-Institute Of Nuclear Energy Research Method for Making a Nickel Film for Use as an Electrode of an N-P Diode or Solar Cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08311689A (ja) * 1995-05-19 1996-11-26 Electroplating Eng Of Japan Co ウェーハのめっき方法及びそれに用いるシール体
CN1649097A (zh) * 2004-01-30 2005-08-03 株式会社电装 制作半导体芯片主面和背面上包括电极的半导体器件方法
TW201011820A (en) * 2008-08-11 2010-03-16 Denki Kagaku Kogyo Kk Processing method for semiconductor, and adhesive tape
JP2010103310A (ja) * 2008-10-23 2010-05-06 Toyota Motor Corp 半導体装置の製造方法
US20100197127A1 (en) * 2009-02-04 2010-08-05 Fuji Electric Systems Co., Ltd. Method of manufacturing a semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895523A (zh) * 2015-02-17 2016-08-24 富士电机株式会社 半导体装置的制造方法
CN105895523B (zh) * 2015-02-17 2020-09-22 富士电机株式会社 半导体装置的制造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法
CN111540683A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 功率器件的制作方法
CN111599679A (zh) * 2020-05-29 2020-08-28 上海华虹宏力半导体制造有限公司 半导体器件的金属化方法
CN111599679B (zh) * 2020-05-29 2023-03-07 上海华虹宏力半导体制造有限公司 半导体器件的金属化方法

Also Published As

Publication number Publication date
JP2014086667A (ja) 2014-05-12
US8906795B2 (en) 2014-12-09
JP6020040B2 (ja) 2016-11-02
US20140120716A1 (en) 2014-05-01
CN103794487B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
CN103794487A (zh) 半导体器件制造方法
US9666437B2 (en) Method for manufacturing semiconductor device
US8492256B2 (en) Method of manufacturing semiconductor apparatus
JP5428362B2 (ja) 半導体装置の製造方法
US20120152299A1 (en) Solar Cell And Solar Cell Module With Improved Read-Side Electrodes, And Production Method
US9779951B2 (en) Method for manufacturing semiconductor device
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
MX2011002145A (es) Celda solar de pelicula delgada y ensamble de cadena fotovoltaico.
JP6221710B2 (ja) 半導体装置の製造方法
JP6571155B2 (ja) 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス
US10121871B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20120279547A1 (en) Method For Backside-Contacting A Silicon Solar Cell, Silicon Solar Cell And Silicon Solar Module
JP2014139972A (ja) 炭化珪素半導体装置の製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
US9589926B2 (en) Method of manufacturing semiconductor device
CN105814693B (zh) 半导体装置以及半导体装置的制造方法
JP6500481B2 (ja) 半導体装置の製造方法
WO2009142077A1 (ja) 半導体装置の製造方法
JP2002026362A (ja) 積層体の加工方法及び加工装置
JP5194767B2 (ja) 半導体装置の製造方法
JP2022054004A (ja) 半導体装置の製造方法、半導体装置および電力変換装置
JP2002299667A (ja) 太陽電池用半導体基板の製造方法、太陽電池の製造方法及び太陽電池
US20160104669A1 (en) Semiconductor structure with improved metallization adhesion and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant