CN105814693B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN105814693B
CN105814693B CN201580002936.0A CN201580002936A CN105814693B CN 105814693 B CN105814693 B CN 105814693B CN 201580002936 A CN201580002936 A CN 201580002936A CN 105814693 B CN105814693 B CN 105814693B
Authority
CN
China
Prior art keywords
layer
film layer
semiconductor device
surface side
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580002936.0A
Other languages
English (en)
Other versions
CN105814693A (zh
Inventor
小川惠理
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105814693A publication Critical patent/CN105814693A/zh
Application granted granted Critical
Publication of CN105814693B publication Critical patent/CN105814693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

对于pin二极管，除使用了低浓度阳极层和局部寿命控制等的软恢复方案之外，提供一种新的软恢复的方案。提供一种半导体装置，具备：第一导电型的漂移层，设置在第一导电型的半导体基板；第二导电型的表面侧区域，设置在漂移层的表面侧；绝缘膜层，设置在表面侧区域的表面侧，并且厚度比自然氧化膜更薄；以及金属层，设置在绝缘膜层的表面侧。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体整流元件(以下称为二极管)和IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)等电力用半导体装置。
背景技术
近年来，在电力电子的领域，应用了以逆变器为代表的各种电力变换装置。在逆变器中，以与IGBT等开关元件反并联的方式连接有电力用的续流二极管(FWD)，在逆变器的高频化中，FWD的性能改善与开关元件的性能改善同样重要。
图11是示出以往的典型的电力用的续流二极管的结构的截面图。电力用的二极管是具有p-intrinsic-n型(p-本征-n型：pin型)结构的二极管，并通过高电阻的intrinsic层(本征层：i层)保持高电压。该i层也被称为n-漂移层62。由于具有600V以上额定电压的电力用二极管使用从硅等的锭切割出的晶片，因此n型的半导体基板(晶片)构成n-漂移层62。在n-漂移层62的表面侧形成有p阳极层63。有主电流流通的阳极65连接到该p阳极层63的表面64。由于p阳极层63和阳极65有主电流流动因此被称为活性区。另一方面，以围绕该p阳极层63的方式形成有p+保护环71和连接到p+保护环71的场板电极72。进一步地，在二极管的芯片外周端，形成有p型或者n型的沟道阻止层73和连接到沟道阻止层73的阻止电极74。如以上那样，围绕活性区的外周的部分是反向偏置电压施加到二极管时用于弛豫电场的区域，并且被称为边缘终端区。需要说明的是，在二极管的表面的一部分形成有层间绝缘膜68，该层间绝缘膜68以不使半导体表面露出的方式进行保护。进一步地，虽然未图示，还形成有聚酰亚胺膜或者氮化硅膜等用于保护表面的保护膜。在n-漂移层62的另一侧的表面形成有浓度比n-漂移层62更高的n场阻止层67。该n场阻止层67具有抑制耗尽层扩展的功能。进一步地，在半导体基板的另一侧的表面，以也与n场阻止层67接触的方式形成有n+阴极层61。以与n+阴极层61连接的方式形成有阴极66。
作为FWD的性能改善，除通过正向电压(Vf)和/或反向恢复电荷(Qrr)的降低来降低损耗以外，列举了通过作为反向恢复电流(Irr)的峰值的反向恢复峰电流(Irp)降低来进行软恢复化。反向恢复峰电流(Irp)能够通过减小阳极的注入效率来降低。在专利文献1的图3等中示出：在具有被称为MPS(Merged Pin Schottky：混合PIN肖特基)的结构的二极管中通过同时设置肖特基结和pn结，由此抑制漏电流的增加并且抑制来自阳极的空穴注入，进行软恢复。在pin结构的二极管，即使单纯地降低p型阳极层的浓度也可获得同样的效果。例如，在专利文献2的图1等中记载了这样的技术，即，在pin结构的二极管中，在p型阳极层的最表面形成具有大量晶格缺陷的缺陷层，降低注入效率。
另外，即使通过将氦和/或质子这样的轻离子射入到表面侧，来选择性地降低n型漂移层的阳极侧的寿命，也能够降低阳极的注入效率，进行软恢复。
进一步地，在专利文献3的图1等中，记载了在p型多晶硅层(相当于p型阳极层)与n-型半导体层(相当于漂移层)之间隔着自然氧化膜而成的pin结构的二极管。
但是，在pin二极管中，使阳极层极度低浓度化的情况下，存在施加高电压时p层耗尽化从而穿通到阳极，漏电流增加的风险。另外，即使在进行了不使上述穿通发生的设计的情况下，也会降低对于工艺中的缺陷和/或组装时的微小裂纹等干扰的耐受性。
另外，利用轻离子照射进行局部寿命的情况下，如果同样地存在漏电流增加的风险，则由于照射设备价格非常高昂，因此存在导致元件的成本提高的问题。
进一步地，在专利文献3中记载的二极管的情况下，如果施加反向偏置电压，则在p型多晶硅层与n-型半导体层之间的自然氧化膜产生最强的电场，因此自然氧化膜发生绝缘击穿的可能性变高。
现有技术文献
专利文献
专利文献1：日本特开平第7-226521号公报
专利文献2：日本特开第2003-224281号公报
专利文献3：日本特开第2009-218496号公报
发明内容
技术问题
半导体装置中存在不期望使用自然氧化膜的情况。例如，如果在pin二极管中使用自然氧化膜，则存在上述的绝缘击穿的问题。优选在pin二极管中以极力不产生上述风险的方式进行软恢复。
技术方案
在本发明的第一实施形态中提供一种半导体装置，该半导体装置具备：第一导电型的漂移层，设置在第一导电型的半导体基板；第二导电型的表面侧区域，设置在漂移层的表面侧；绝缘膜层，设置在表面侧区域的表面侧，并且厚度比自然氧化膜更薄；以及金属层，设置在绝缘膜层的表面侧。
可以进一步具备第二导电型的多个保护环层，该第二导电型的多个保护环层以包围表面侧区域的方式选择性地形成在漂移层的表面侧，并且以与表面侧区域分开的方式形成，在多个保护环层的表面侧可以设有上述绝缘膜层。表面侧区域可以是阳极层。
表面侧区域可以为多个栅电极之间的第二导电型的接触区。在半导体装置的外周附近的至少一部分设置的外侧电极与电连接到多个栅电极的金属电极之间还可以具有绝缘膜层。绝缘膜层的厚度可以为以上且以下。
绝缘膜层可以在半导体基板与绝缘膜层的界面包括比自然氧化膜更多的Si-H键。绝缘膜层可以不含氮。
在本发明的第二实施形态中，提供一种半导体装置的制造方法，具备：表面结构形成工序，在第一导电型的半导体基板的表面侧分别选择性地形成表面侧区域、热氧化膜和层间绝缘膜；以及绝缘膜层形成工序，在选择性地形成的层间绝缘膜的开口部中露出的半导体基板的表面形成比自然氧化膜更薄的绝缘膜层。
绝缘膜层形成工序可以包括将露出的半导体基板的表面暴露在氨水、过氧化氢和纯水的混合溶液中。也可以根据混合溶液中的氨水的浓度来调整绝缘膜层的厚度。混合溶液中的氨水的浓度可以是1ppm以上且150000ppm以下。
附图说明
图1是示出实施方式1的半导体装置的层构成的截面图。
图2是示出实施方式1的半导体装置的制造流程的流程图。
图3是针对实施方式1的半导体装置，示出溶液浓度与氧化膜厚度之间关系的特性图。
图4是示出绝缘膜层4是包括铝氧化物和硅氧化物的混合膜的示例的图。
图5是针对实施方式1的半导体装置，示出通电时的内部状态的特性图。
图6是针对实施方式1的半导体装置，示出反向恢复时的电流和电压波形的特性图。
图7是针对实施方式1的半导体装置，示出氧化膜厚度与电特性之间关系的特性图。
图8是示出实施方式2的半导体装置的层构成的截面图。
图9是示出实施方式4的半导体基板100的角部110的上表面示意图。
图10是示出图9的A1-A2截面的图。
图11是示出以往的半导体装置的层构成的截面图。
符号说明
1…n+阴极层，2…n-漂移层，3…p阳极层，4…氧化膜层，5…阳极，6…阴极，7…n场阻止层，8…层间绝缘膜，11…p+保护环层，12…场板电极，13…沟道阻止层，14…阻止电极，20…集电极，21…集电极层，22…场阻止层，23…漂移层，24…p区，24a…p基极区，24b…p+阱区，25…p+接触，26…保护环层，27…n+区，30…栅电极，31…下部布线，32…栅绝缘膜，34…上部布线，37…热氧化膜，38…层间绝缘膜，39…发射电极，40…U字状的翻折部分，42…接触部，56…阴极层，61…n+阴极层，62…n-漂移层，63…p阳极层，64…表面，65…阳极，66…阴极，67…n场阻止层，68…层间绝缘膜，71…p+保护环，72…场板电极，73…沟道阻止层，74…阻止电极，100…半导体基板，110…角部
具体实施方式
以下参考附图，对本发明的半导体装置和半导体装置的制造方法的优选的实施方式进行详细说明。在本说明书和附图中，前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。另外，对n或p标记的+和-分别表示杂质浓度比未标记该符号的层或区域的杂质浓度更高和更低。需要说明的是，在以下的实施方式的说明和附图中，对同样的构成标注相同的符号，并省略重复的说明。以下的说明中的“浓度”在不特别说明的情况下表示示出n型或者p型的导电性的掺杂剂的浓度，即掺杂浓度。在本说明书中，将第一导电型设为n型，将第二导电型设为p型而进行记载。但是，也可以与此相反，将第一导电型设为p型，将第二导电型设为n型。
需要说明的是，在以下，通过发明的实施方式来对本发明进行说明，但以下的实施方式并不限定权利要求书涉及的发明。另外，在实施方式中说明的全部特征组合不一定是发明的解决方案所必须的。
(实施方式1)图1是示出本发明的实施方式1的半导体装置的截面结构的截面图。在本实施方式1中，将半导体装置设为pin二极管。硅半导体基板使用来自通过例如CZ(切克劳斯基法)、MCZ(施加了磁场的切克劳斯基法)、FZ(区熔法)等形成的硅锭的切出晶片。晶片的比电阻为例如比10Ωcm更高，例如为55～90Ωcm。n-漂移层2的厚度可以是例如100～130μm。
半导体装置具备作为第一导电型的漂移层的n-漂移层2、作为绝缘膜层的氧化膜层4、作为金属层的阳极5。n-漂移层2设置在第一导电型的硅半导体基板。在n-漂移层2的表面侧设有杂质浓度比n-漂移层2更高的作为第二导电型的表面侧区域的p阳极层3。
在p阳极层3的表面侧设有厚度为数的极薄的氧化膜层4。氧化膜层4的厚度比自然氧化膜更薄。氧化膜层4覆盖了整个p阳极层3。
以隔着该氧化膜层4的方式在p阳极层3的表面侧设有阳极5。通过氧化膜层4将阳极5与p阳极层3分开。成为该分开距离的氧化膜层4的厚度t决定了二极管的电特性。
氧化膜层4的厚度t的特征为比自然氧化膜的厚度(以上)更薄。通过使该氧化膜层4形成在p阳极层3与阳极5之间，从而比以往结构更抑制载流子(空穴)的注入。另外，当将反向偏置电压施加到二极管时，耗尽层在p阳极层3和n-漂移层2内扩展，因此在氧化膜层4不分担电压。因此，在氧化膜层4不产生强的电场。因此，不发生氧化膜层4的绝缘击穿。需要说明的是，关于氧化膜层4的厚度t在后面描述。
p阳极层3的掺杂剂例如为硼。硼的总杂质浓度可以为1×1013cm-2～5×1013cm-2，扩散深度可以为大约4μm以下。
阳极5和p阳极层3成为有主电流流通的活性区。本示例的半导体装置具有作为第二导电型的多个保护环层的多个p+保护环层11，该第二导电型的多个保护环层以包围活性区的方式选择性地形成在n-漂移层2的表面侧，并且与p阳极层3分开而形成。
以包围活性区的方式设置有p+保护环层11和场板电极12。另外，以包围p+保护环层11和场板电极12的方式设有沟道阻止层13和阻止电极14。包围该活性区的区域是边缘终端区。
在多个p+保护环层11的表面侧也设有氧化膜层4。与活性区同样，p+保护环层11与场板电极12以隔着氧化膜层4的方式分开。在沟道阻止层13与阻止电极14之间同样也以隔着氧化膜层4的方式分开。需要说明的是，在半导体基板的表面侧的阳极5与场板电极12之间、场板电极12彼此之间以及场板电极12与阻止电极14之间，设有层间绝缘膜8。
在硅半导体基板的背面侧设有n+阴极层1。在n+阴极层1的背面侧设有阴极6。n+阴极层1与阴极6互相连接。
在本示例中，在n+阴极层1与n-漂移层2之间设有n场阻止层7。n+阴极层1中成为掺杂剂的磷的总杂质量可以为1×1015cm-2～1×1016cm-2。另外，n+阴极层1的厚度可以为1μm以下。接下来，针对本发明的半导体装置，说明其制造方法。
图2是示出本发明的半导体装置的制造流程的流程图。在第一导电型的半导体基板使用n型且比电阻高的半导体基板(FZ晶片、CZ晶片、MCZ晶片等)。在半导体基板的经镜面加工的表面侧形成热氧化膜(场氧化膜等)。另外，在半导体基板的表面侧分别选择性地形成作为表面侧区域的p阳极层3和p+保护环层11。进一步地，在半导体基板的表面侧形成层间绝缘膜8。通过选择性地除去层间绝缘膜8，从而选择性地形成层间绝缘膜8的开口部。由此，选择性地形成层间绝缘膜8。在该开口部使下面的半导体基板露出。将到此为止的工序作为表面结构形成工序(S1)。
接着，将在选择性地形成的层间绝缘膜8的开口部露出的半导体基板的表面暴露于氨水([NH4 +][OH―]稀水溶液，以下记载为NH4OH)、过氧化氢(H2O2)和纯水(H2O)的混合溶液中。具体来说，例如将晶片以数十片为单位排列而成的树脂制的载体浸没在上述混合溶液中。浸没时间可以为数秒～数分，例如为60秒～120秒。混合溶液的温度例如为室温(23℃左右)～60℃左右。另外，通过将晶片暴露在盐酸(HCl)、过氧化氢(H2O2)和水(H2O)的混合液中，也能够形成薄的氧化膜层4。
在浸没在该混合溶液中的过程中，比自然氧化膜更薄的氧化膜层4形成在作为半导体基板的表面侧的露出面。在通过开口部露出的半导体基板上不形成自然氧化膜时，进行将露出面暴露在混合溶液中的工序是必要的。由此，氧化膜层4的厚度可以成为被控制为比自然氧化膜薄的厚度。以下，将如此在通过开口部露出的半导体基板的表面侧形成氧化膜层4的工序作为氧化膜层形成工序(S2)。
即使使上述的混合溶液浸泡PSG(Phosphosilicate Glass：磷硅玻璃)或BPSG(Boron Phosphosilicate Glass：硼磷硅玻璃)等的厚的氧化膜的表面，由于氧化的速度比蚀刻的速度更慢，因此不形成氧化膜。另外，在PSG或BPSG等的厚的氧化膜中，膜厚度厚，因此[OH-]无法到达半导体基板的表面。因此，也不发生硅与[OH-]的氧化反应。因此，对于PSG或BPSG等的厚的氧化膜，通过氧化膜形成工序(S2)不形成氧化膜层4。
氧化膜层4的厚度根据混合溶液中的氨水(NH4OH)的浓度而调整。图3是示出混合溶液中的氨水的浓度(横轴)与形成的氧化膜层4的厚度t(纵轴)之间关联的特性图。
在本示例中，首先，通过氟酸除去了半导体基板的表面的自然氧化膜。然后，通过将半导体浸没在预定浓度的混合溶液中，从而形成了氧化膜层4。形成的氧化膜层4的厚度通过X射线光电子分光法(Electron Spectroscopy for Chemical Analysis：化学分析电子光谱法，ESCA)来测定。对于ESCA测定装置使用了Ulvac-Phi公司(アブバック·ファイ株式会社)的PHI Quantera SXMTM。
氧化膜层4的厚度在NH4OH的浓度为1ppm的情况下为如果NH4OH的浓度增加到100ppm，则氧化膜层4的厚度增加到大约另外，在为1000ppm的情况下，形成的氧化膜层4的厚度饱和，成为程度。对此，自然氧化膜的厚度通常为以上，例如为因此，本发明的半导体装置中的氧化膜层4是以厚度比自然氧化膜薄的方式控制而成的氧化膜层。因此，与使用自然氧化膜的情况相比，能够降低阳极5与p阳极层3的接触电阻。
为了形成预定的厚度的氧化膜层4，NH4OH的浓度可以优选为1ppm以上且150000ppm(15％)以下，更加优选为10000ppm(1％)以上且50000ppm(5％)。由此，能够稳定地形成大致的氧化膜层4。另一方面，作为更加薄的氧化膜层4，也可以设为例如1ppm以上且100ppm以下。
图4是示出氧化膜层4为包括铝氧化物和硅氧化物的混合膜的示例的图。需要说明的是，在图4中，放大示出氧化膜层4附近而省略了其他部分。通过上述方法形成的薄的氧化膜层4不仅为SiO2，也可以为包括AlOx和SiOx的混合膜。混合膜中的AlOx用涂色的圈表示，SiOx用白圈表示。该氧化膜层4的氧浓度可以通过能量分散型X射线分光法(EnergyDispersive X-ray Spectroscopy：EDX)来评价。通过EDX也可以确认氧化膜层4与自然氧化膜不同。
在通过上述方法形成氧化膜层4的情况下，在作为半导体基板的硅基板的表面，通过混合溶液重复进行氧化与蚀刻。由此，硅基板的表面稍变粗糙。为测定硅基板的表面粗糙度、评价形成的氧化膜层4的粗糙度，使用了扫面型隧道显微镜(Scanning TunnelingMicroscope：STM)。
形成的氧化膜层4的粗糙度为膜厚度的10～30％。对此，自然氧化膜的粗糙度小于10％，较典型的是1％的情况。即，通过上述的方法形成的氧化膜层4的表面变得比自然氧化膜的表面更粗糙。如上述那样，氧化膜层4通过利用混合溶液重复进行氧化和蚀刻而形成。对此，认为自然氧化膜将生长为岛状的氧化膜作为核，沿作为与硅基板的表面平行的方向的水平方向生长。因此，认为氧化膜层4的表面变得比自然氧化膜的表面更粗糙。
另外，由于混合溶液包括氨水(NH4OH)，因此绝缘膜层4在氧化膜层4与硅基板的界面包括比自然氧化膜更多的Si-H键。需要说明的是，由于自然氧化膜通过与包括氧和氮的空气的反应而形成，因此认为自然氧化膜含有比绝缘膜层4更多的氮。绝缘膜层可以不含有氮。在本说明书中不含有氮可以是指在硅基板与自然氧化膜的界面处的氮含量比1×1014cm-3更小。为了评价界面的化学键状态，可以使用红外反射吸收法(InfraredReflection Absorption Spectrometry：IR-RAS)。
在上述中，记载了将多片晶片浸没在混合溶液中的分批式处理。但是，也可以进行将每1片暴露在混合溶液中的单晶片处理。在单晶片处理中，例如，将1片晶片以表面为上表面的方式载置于载置台，以预定的旋转速度使晶片旋转。通过使混合溶液滴落到正在旋转的晶片，并使混合溶液扩展到整个晶片，从而使层间绝缘膜8的开口部暴露在混合溶液中(旋转涂布)。在单晶片处理的情况下，能够调整每1片在溶液中的暴露时间、温度等处理条件，并且能够减小抑制晶片之间的处理条件的偏差。
接着，在不使自然氧化膜形成为氧化膜层4的情况下，通过溅射等选择性地形成阳极5。阳极5的金属是例如铝(Al)和硅(Si)的合金等。根据需要，在380℃～450℃程度的温度下烧结成为电极的金属膜。另外，也可以由聚酰亚胺等形成保护膜。以上作为表面电极形成工序(S3)。另外，阳极5除上述金属以外也可以使用铝(Al)、硅(Si)和铜(Cu)的合金。这时，合金中的Si的质量比可以为1～2％，Cu的质量比可以为0.1％以上。
接着，从半导体基板的表面侧或背面侧照射电子束。由此，将用于控制寿命的晶格缺陷引入到半导体基板中。然后，根据需要进行退火处理。将该工序作为寿命控制工序(S4)。
接着，对半导体基板的背面进行磨削和/或蚀刻。由此，将半导体基板减薄到50μm～200μm程度的厚度为止。将减薄该半导体基板的工序作为磨削工序(S5)。
接着，从磨削后的半导体基板的背面注入氢、磷等。由此，形成n场阻止层7和n+阴极层1。接着，通过溅射法等形成包括铝(Al)、钛(Ti)、镍(Ni)或金(Au)等的阴极。将这些工序作为背面结构形成工序(S6)。通过以上的工序形成本发明的半导体装置。
(实施例)图5是针对本发明的实施方式1的半导体装置，示出了将正向偏压施加到二极管的通电时的空穴和电子的浓度分布的特性图。横轴表示从阳极表面起算的深度，左端为阳极，右端为阴极。纵轴示出了空穴的密度。可知将氧化膜层4堆叠而成的结构与以往结构相比，阳极侧的载流子密度減少。因此，可以断言通过氧化膜层4抑制了载流子的注入。
图6是针对发明的实施方式1的半导体装置，将反向恢复时的电流和电压波形与以往示例进行比较的特性图。与以往结构相比可知，通过本发明结构能够抑制空穴的注入，因此降低了反向恢复峰电流(Irp)。
图7是针对本发明的实施方式1的半导体装置，示出氧化膜层4的厚度与电特性之间关系的特性图。在纵轴之中，左轴示出反向恢复峰电流(Irp)。虚线图的纵轴为左轴。左轴的值表示将正方向电流作为额定电流，利用额定电流对二极管反向恢复时的反向恢复峰电流进行标准化而得的值。右轴表示有额定电流流通时正方向电压降(正向电压，VF)。实线图的纵轴为右轴。横轴为氧化膜层4的厚度。
虚线图的反向恢复峰电流随着氧化膜层4的厚度从增加到而减小。对此，如果氧化膜层4的厚度超过则饱和。实线图的正向电压在氧化膜层4的厚度从至小于期间大致平坦。对此，如果氧化膜层4的厚度超过则正向电压骤增。这表示如果氧化膜层4的厚度超过则载流子(电子或空穴)变得无法穿过氧化膜层4，变得在n-漂移层2不进行电导率调制。因此，氧化膜层4的厚度可以为且以上以下，更加优选为以上且以下。
如以上那样，在阳极5与p阳极层3之间，以经控制的厚度形成厚度比自然氧化膜更薄的氧化膜层4。由此，可以提供一种抑制来自阳极层的空穴的注入，并且可以在几乎不改变开关损耗(Err)的情况下降低反向恢复峰电流(Irp)的半导体装置及其制造方法。
(实施方式2)图8是示出本发明的实施方式2的半导体装置的层结构的截面图。实施方式2的半导体装置与实施方式1的半导体装置的不同之处在于，边缘终端区的场板电极12以不隔着氧化膜层4的方式直接且环状地与p+保护环层11电连接。通过如此设置，能够响应于电压施加而进一步无延迟地传导电位。
(实施方式3)薄的氧化膜层4不仅限于SiO2。在形成Al膜的阳极5时，有时在热处理中来源于SiO2膜的氧进入到Al膜而生成AlOx膜。在该情况下，1nm以下的AlOx膜也同样地具有抑制载流子的注入的效果。因此，氧化膜层4也可以包括厚度为1nm以下的AlOx膜。进一步地，即使在混合有AlOx和SiO2的情况下，只要厚度为1nm以下，就几乎不引起接触电阻的增加和/或Err的变化，获得抑制载流子的注入的效果。因此，氧化膜层4也可以包括厚度为1nm以下且混合有AlOx和SiO2的膜。
(实施方式4)图9是实施方式4的半导体装置的角部110的上表面示意图。需要说明的是，图9并非是示出了角部110的最表面的图。图9是用于说明栅电极30与下部布线31之间位置关系的简易图。在图9中，通过虚线表示栅电极30，用实线表示下部布线31。
下部布线31在半导体基板100的第一方向上具有与平行的端部平行地延伸的部分。另外，下部布线31在半导体基板100的第二方向上具有与平行的端部平行地延伸的部分。下部布线31在接触部42处与比下部布线31更靠近表面侧设置的接触金属电连接。
栅电极30在半导体基板100的第一方向上具有与平行的端部平行地延伸的部分。在俯视半导体基板100的情况下，栅电极30具有U字状的翻折部分40。
在本示例中，下部布线31设置在比栅电极30更靠近表面侧的位置。下部布线31在栅电极30的U字状的翻折部分40处与栅电极30电连接。
图10是示出图9的A1-A2截面的图。本示例的半导体装置具有反向导通IGBT(RC-IGBT)。半导体基板100以从背面侧向表面侧的顺序具有集电极20、p+的集极层21、场阻止层22和漂移层23。另外，半导体基板100在漂移层23的表面侧具有p区24和保护环层26。p区24具有比沟槽形状的栅电极30更浅的p基极区24a和比p基极区24a更深的p+阱区24b。另外，在半导体基板100的背面，部分地形成有n++的阴极层56。形成有该n++的阴极层56的区域的表面侧的p基极区24a成为用作p型的阳极层的反向导通二极管。通过在该反向导通二极管形成有氧化膜层4，使得反向导通二极管的反向恢复动作成为软恢复。
在p区24设有作为表面侧区域的第二导电型的接触区。在本示例中，该第二导电型的接触区为p+接触25。p+接触25设置在多个栅电极30之间。栅电极30通过栅绝缘膜32而与p区24电分离。本示例的栅电极30为沟槽形状的栅电极。另外，本示例的栅电极30具有多晶硅。本示例的栅绝缘膜32为厚度的氧化膜。在栅绝缘膜32与p+接触25之间，设有n+区27。下部布线31例如为多晶硅。在俯视半导体基板100的情况下，对栅电极30而言，也可以通过U字状的翻折部分40使形成栅电极30的多晶硅连续地连接到上部布线34。
本示例的半导体装置具有层间绝缘膜38，该层间绝缘膜38比栅电极30更靠近半导体基板100的表面侧且与栅电极30接触。其中，本示例的半导体装置具有比p+接触25更靠近半导体基板100的表面侧并且与p+接触25接触的氧化膜层4。氧化膜层4是通过上述的混合溶液而形成的氧化膜层。氧化膜层4具有与层间绝缘膜38相比足够薄的厚度。在氧化膜层4和层间绝缘膜38的表面侧设有发射电极39。本示例的发射电极39是硅化铝(Al-Si)。需要说明的是，氧化膜层4的表面侧是指与氧化膜层4和p+接触25接触的面相反一侧的氧化膜层4的面。
本示例的半导体装置在保护环层26的附近的p区24(p+阱区24b)处，在半导体基板100的表面侧具有热氧化膜37。将热氧化膜37与p区24接触的部分称为热氧化膜37的背面侧。将与热氧化膜37的背面侧相反一侧的面称为热氧化膜37的表面侧。
本示例的半导体装置在热氧化膜37的表面侧具有下部布线31，下部布线31作为电连接到多个栅电极30的多晶硅膜的电极。下部布线31以隔着热氧化膜37的方式形成在p+阱区24b的上方。在下部布线31的表面侧设有层间绝缘膜38。本示例的半导体装置在层间绝缘膜38的开口部具有氧化膜层4。该氧化膜层4也是通过上述的混合溶液而形成的氧化膜层。
将氧化膜层4与下部布线31接触的部分称为氧化膜层4的背面侧。将与氧化膜层4的背面侧相反一侧的面称为氧化膜层4的表面侧。本示例的半导体装置在氧化膜层4的表面侧具有作为外侧金属电极的上部布线34。上部布线34是在半导体装置的外周附近的至少一部分设置的外侧电极。上部布线34为例如Al-Si。如此，氧化膜层4也设置在上部布线34与下部布线31之间。
需要说明的是，虽然作为半导体基板以硅为中心进行了说明，但不限于硅，也可以适用于碳化硅(SiC)、氮化镓(GaN)等的宽禁带半导体。即，在成为电极的金属与半导体基板之间，只要是如上述那样经控制厚度为比自然氧化膜更薄的绝缘膜，特别是硅氧化膜，就能够实现本申请的目的。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员明确知晓可以对上述实施方式进行多种变更或改进。由权利要求书的记载可以明确，这样进行了变更或改进的实施方式也包含在本发明的技术范围内。
应当注意的是，只要未特别明示“此前”、“事先”等并且不在后续处理中使用前面的处理的输出，在权利要求书、说明书和附图中示出的装置、系统、程序和方法中的动作、次序、步骤和阶段等各处理的执行顺序，就可以以任意的顺序来实现。对于权利要求书、说明书和附图中的动作流程，即使为方便起见而使用“首先”、“其次”等来进行了说明，也不表示必须以该顺序来实施。

Claims (15)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移层，设置在第一导电型的半导体基板；
第二导电型的表面侧区域，设置在所述漂移层的表面侧；
绝缘膜层，设置在所述表面侧区域的表面侧，并且厚度比自然氧化膜更薄；以及
金属层，以与所述绝缘膜层直接接触的方式设置在所述绝缘膜层的表面侧，
所述金属层隔着所述绝缘膜层设置于第二导电型的表面侧区域。
2.根据权利要求1所述的半导体装置，其特征在于，还具备第二导电型的多个保护环层，所述第二导电型的多个保护环层以包围所述表面侧区域的方式选择性地形成在所述漂移层的表面侧，并且以与所述表面侧区域分开的方式形成，
在所述多个保护环层的表面侧设有所述绝缘膜层。
3.根据权利要求1所述的半导体装置，其特征在于，所述表面侧区域为阳极层。
4.根据权利要求1所述的半导体装置，其特征在于，所述表面侧区域为多个栅电极之间的第二导电型的接触区。
5.根据权利要求4所述的半导体装置，其特征在于，在所述半导体装置的外周附近的至少一部分设置的外侧电极与电连接到所述多个栅电极的金属电极之间还具有所述绝缘膜层。
6.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜层的厚度为以上且以下。
7.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜层在所述半导体基板与所述绝缘膜层的界面包括比自然氧化膜更多的Si-H键。
8.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜层不含氮。
9.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜层为包括铝氧化物和硅氧化物的混合膜。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，所述绝缘膜层的粗糙度为所述绝缘膜层的膜厚度的10％～30％。
11.一种半导体装置的制造方法，具备：
表面结构形成工序，在第一导电型的半导体基板的表面侧分别选择性地形成表面侧区域、热氧化膜和层间绝缘膜；
绝缘膜层形成工序，在选择性地形成的所述层间绝缘膜的开口部中露出的所述半导体基板的表面形成比自然氧化膜更薄的绝缘膜层；以及，
金属层形成工序，隔着所述绝缘膜层设置于所述表面侧区域的表面侧，形成与所述绝缘膜层直接接触的金属层。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述绝缘膜层形成工序包括将露出的所述半导体基板的表面暴露在氨水、过氧化氢和纯水的混合溶液中。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，根据所述混合溶液中的氨水的浓度来调整所述绝缘膜层的厚度。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述混合溶液中的氨水的浓度为1ppm以上且150000ppm以下。
15.根据权利要求11至14中任一项所述的半导体装置的制造方法，其特征在于，所述绝缘膜层的粗糙度为所述绝缘膜层的膜厚度的10％～30％。
CN201580002936.0A 2014-06-18 2015-06-17 半导体装置以及半导体装置的制造方法 Expired - Fee Related CN105814693B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-125007 2014-06-18
JP2014125007 2014-06-18
JP2015-033862 2015-02-24
JP2015033862 2015-02-24
PCT/JP2015/067468 WO2015194590A1 (ja) 2014-06-18 2015-06-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105814693A CN105814693A (zh) 2016-07-27
CN105814693B true CN105814693B (zh) 2019-05-03

Family

ID=54935570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002936.0A Expired - Fee Related CN105814693B (zh) 2014-06-18 2015-06-17 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10050133B2 (zh)
JP (1) JP6455514B2 (zh)
CN (1) CN105814693B (zh)
DE (1) DE112015000204T5 (zh)
WO (1) WO2015194590A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269742A (zh) * 2016-12-30 2018-07-10 无锡昌德微电子股份有限公司 一种超快恢复二极管结构的实现方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7190256B2 (ja) * 2018-02-09 2022-12-15 ローム株式会社 半導体装置
KR102183959B1 (ko) * 2019-04-26 2020-11-27 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533859A (zh) * 2008-03-12 2009-09-16 三洋电机株式会社 二极管
CN101946322A (zh) * 2008-02-12 2011-01-12 三菱电机株式会社 碳化硅半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845831B2 (ja) * 1975-06-06 1983-10-12 サンケンデンキ カブシキガイシヤ シヨツトキバリア半導体装置の製造方法
JPS5950232B2 (ja) * 1977-11-04 1984-12-07 三菱電機株式会社 半導体装置とその製造方法
JPS6046038A (ja) * 1983-08-23 1985-03-12 Nec Corp 集積回路装置
JPS62160730A (ja) * 1986-01-09 1987-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01262672A (ja) * 1988-04-14 1989-10-19 Sanyo Electric Co Ltd Ｐｉｎダイオード
JP3737524B2 (ja) 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP4067159B2 (ja) * 1997-12-01 2008-03-26 新電元工業株式会社 半導体装置および半導体装置の製造方法
JP4816834B2 (ja) * 1999-05-21 2011-11-16 日産自動車株式会社 半導体装置
JP4123913B2 (ja) 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
JP2010041000A (ja) 2008-08-08 2010-02-18 Sumco Corp 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
DE112010005272B4 (de) * 2010-02-16 2014-12-24 Sansha Electric Manufacturing Co., Ltd. Pin-diode
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946322A (zh) * 2008-02-12 2011-01-12 三菱电机株式会社 碳化硅半导体装置
CN101533859A (zh) * 2008-03-12 2009-09-16 三洋电机株式会社 二极管

Also Published As

Publication number Publication date
JPWO2015194590A1 (ja) 2017-04-20
US20160300936A1 (en) 2016-10-13
US10050133B2 (en) 2018-08-14
WO2015194590A1 (ja) 2015-12-23
DE112015000204T5 (de) 2016-08-25
CN105814693A (zh) 2016-07-27
JP6455514B2 (ja) 2019-01-23

Similar Documents

Publication Publication Date Title
US11107893B2 (en) Method for forming a semiconductor device and a semiconductor device
US9748102B2 (en) Semiconductor chip arrangement and method thereof
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US10347735B2 (en) Semiconductor device with lifetime killers and method of manufacturing the same
US7132321B2 (en) Vertical conducting power semiconductor devices implemented by deep etch
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
US8163630B2 (en) Method of manufacturing a semiconductor device
US11637182B2 (en) Silicon carbide semiconductor device
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
EP0129362A2 (en) Schottky barrier diode with guard ring
CN105814693B (zh) 半导体装置以及半导体装置的制造方法
US20180350900A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20220157607A1 (en) Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate
US20230361167A1 (en) Semiconductor device and manufacturing method
JP2002541682A (ja) パンチスルーダイオード及び同ダイオードを製造する方法
US11557506B2 (en) Methods for processing a semiconductor substrate
US12009413B2 (en) Semiconductor device and method for manufacturing the same
US8883609B2 (en) Method for manufacturing a semiconductor structure
JP2005079233A (ja) ショットキーダイオードとその製造方法
US11302795B2 (en) Method of manufacturing a semiconductor device and semiconductor device
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
JP2024029821A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
CN118248555A (zh) 集成异质结二极管的mosfet功率器件及其制造方法
CN112820777A (zh) 一种集成sbd的碳化硅umosfet器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190503