DE112015000204T5 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112015000204T5
DE112015000204T5 DE112015000204.9T DE112015000204T DE112015000204T5 DE 112015000204 T5 DE112015000204 T5 DE 112015000204T5 DE 112015000204 T DE112015000204 T DE 112015000204T DE 112015000204 T5 DE112015000204 T5 DE 112015000204T5
Authority
DE
Germany
Prior art keywords
layer
insulating film
film layer
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112015000204.9T
Other languages
English (en)
Inventor
Eri OGAWA
Takashi Yoshimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112015000204T5 publication Critical patent/DE112015000204T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In einer PIN-Diode wird ein neuer Weg für eine weiche Sperrverzögerung, welcher von dem Weg für die weiche Sperrverzögerung mittels einer Anodenschicht verschieden ist, mit einer niedrigen Konzentration und einer lokalen Lebensdauersteuerung bereitgestellt. Eine auf einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp vorgesehene Driftschicht von einem ersten Leitfähigkeitstyp, ein auf einer Vorderseite der Driftschicht vorgesehenes vorderseitiges Gebiet von einem zweiten Leitfähigkeitstyp, eine auf einer Vorderseite des vorderseitigen Gebiets vorgesehene Isolierfilmschicht, deren Dicke dünner als ein natürlicher Oxidfilm ist, und eine auf einer Vorderseite der Isolierfilmschicht vorgesehene Metallschicht enthaltende Halbleitervorrichtung wird bereitgestellt.

Description

  • HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Leistungshalbleitervorrichtung wie ein Halbleiter-Gleichrichterelement (im Folgenden als Diode bezeichnet) und einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode).
  • 2. STAND DER TECHNIK
  • In den letzten Jahren kommen verschiedenartige Stromrichter einschließlich Wechselrichter im Gebiet der Leistungselektronik zum Einsatz. Ein Wechselrichter enthält eine zu einem Schaltelement wie einem IGBT antiparallel geschaltete Leistungs-Freilaufdiode (FWD). Für eine Erhöhung der Frequenz des Wechselrichters ist die mit der Leistungsverbesserung des Schaltelements einhergehende Leistungsverbesserung der Freilaufdiode wichtig.
  • 11 ist eine Schnittansicht, welche die Struktur einer herkömmlichen, typischen Leistungs-Freilaufdiode zeigt. Die Leistungsdiode ist eine eine p-intrinsic-n-(pin-)Struktur enthaltende Diode, und sie hält eine hohe Spannung in einer hochohmigen eigenleitenden Schicht (i-Schicht) aufrecht. Diese i-Schicht wird auch als eine n–-Driftschicht 62 bezeichnet. Die Leistungsdiode mit einer Nennspannung von 600 V oder mehr verwendet einen Wafer, welcher von einem Kristallrohling aus Silicium usw. geschnitten ist, so dass ein n-Halbleitersubstrat (Wafer) eine n–-Driftschicht 62 bildet. Eine p-Anodenschicht 63 ist auf einer Seite der n–-Driftschicht 62 gebildet. Eine Anodenelektrode 65, welche einen Hauptstrom führt, ist auf einer Oberfläche 64 dieser p-Anodenschicht 63 angeschlossen. Die p-Anodenschicht 63 und die Anodenelektrode 65 führen den Hauptstrom und werden deshalb als aktive Gebiete bezeichnet. Einerseits sind ein p+-Schutzring 71 und eine mit dem p+-Schutzring 71 verbundene Feldplattenelektrode 72 so gebildet, dass sie diese p-Anodenschicht 63 umgeben. Darüber hinaus sind in einem Außenumfangsende eines Chips der Diode eine p- oder n-Kanalstopperschicht 73 und eine mit der Kanalstopperschicht 73 verbundene Stopperelektrode 74 gebildet. Wie vorstehend beschrieben ist der den Außenumfang des aktiven Gebiets umgebende Teil das Gebiet zum Entspannen eines elektrischen Felds, wenn eine Rückwärts-Vorspannung an die Diode angelegt ist, und wird er als ein Randabschlussgebiet bezeichnet. Ein Zwischenschicht-Isolierfilm 68 ist in einem Teil der Oberfläche der Diode gebildet. Der Zwischenschicht-Isolierfilm 68 schützt die Halbleiteroberfläche, so dass die Halbleiteroberfläche nicht freigelegt ist. Obwohl in den Figuren nicht weiter dargestellt, ist außerdem ein Schutzfilm zum Schützen der Oberfläche wie ein Polyimidfilm oder ein Siliciumoxidfilm gebildet. Auf einer anderen Oberfläche der n–-Driftschicht 62 ist eine n-Feldstoppschicht 67 mit einer höheren Konzentration als derjenigen der n–-Driftschicht 62 gebildet. Diese n-Feldstoppschicht 67 enthält eine Funktion zum Hemmen der Ausbreitung des Verarmungsgebiets. Darüber hinaus ist eine n+-Kathode 61 gebildet, um den Kontakt auch mit der n-Feldstoppschicht 67 auf einer anderen Oberfläche des Halbleitersubstrats herzustellen. Eine Kathodenelektrode 66 ist so gebildet, dass sie mit der n+-Kathode 61 verbunden ist.
  • Als die Leistungsverbesserung der Freilaufdiode ist eine weiche Sperrverzögerung infolge einer Verringerung einer Sperrverzögerungsstromspitze (Irp), welche ein Spitzenwert eines Sperrverzögerungsstroms (Irr) ist, zusätzlich zu einer Verlustverringerung infolge von Verringerungen einer Vorwärtsspannung (Vf) und einer Sperrverzögerungsladung (Qrr) enthalten. Die Sperrverzögerungsstromspitze (Irp) kann durch Senken eines Injektionswirkungsgrads der Anode verringert werden. 3 usw. von Patentdokument 1 zeigt eine eine als MPS (Merged Pin Schottky) bezeichnete Struktur enthaltende Diode. Die Diode unterdrückt die Injektion von Löchern aus der Anode und bewerkstelligt die weiche Sperrverzögerung, während sie einen Anstieg eines Leckstroms unterdrückt, indem sie einen Schottky-Übergang und einen pn-Übergang gemeinsam erstellt. In der Diode mit pin-Struktur lässt sich ein ähnlicher Effekt auch durch einfaches Verringern der Konzentration der p-Anodenschicht erzielen. Zum Beispiel ist das Verfahren zum Bilden einer Defektschicht mit vielen Gitterfehlern in der äußersten Oberfläche der p-Anodenschicht und Verringern des Injektionswirkungsgrads in einer Diode mit der pin-Struktur in 1 usw. von Patentdokument 2 beschrieben.
  • Außerdem kann der Injektionswirkungsgrad der Anode verringert werden, um die weiche Sperrverzögerung ebenso durch selektives Verringern der Lebensdauer der Anodenseite der n-Driftschicht, indem die leichten Ionen wie Helium und Protonen auf die Oberflächenseite gelegt werden, zu erzielen.
  • Darüber hinaus ist in 1 usw. von Patentdokument 3 eine Diode der pin-Struktur mit einem zwischen eine (der p-Anodenschicht entsprechende) p-Polysiliciumschicht und eine (der Driftschicht entsprechende) n–-Halbleiterschicht gelegten natürlichen Oxidfilm beschrieben.
  • Jedoch besteht, wenn eine Konzentration der Anodenschicht in der pin-Diode sehr stark verringert wird, eine Gefahr, dass die p-Schicht bei Anlegen einer hohen Spannung verarmt wird und durch die Anodenelektrode durchgreift und der Leckstrom zunimmt. Außerdem nimmt, selbst wenn die pin-Diode nicht so ausgelegt wird, dass der obige Durchgriff nicht bewirkt wird, die Toleranz für äußere Störungen wie einen Fehler in einem Prozess und einen Mikroriss zur Zeit der Montage ab.
  • Außerdem besteht, wenn eine lokale Lebensdauersteuerung durch die Bestrahlung mit leichten Ionen durchgeführt wurde, entsprechend eine Gefahr, dass der Leckstrom ansteigt, und besteht ein Problem, welches zu einer Erhöhung der Kosten von Elementen führt, weil Bestrahlungseinrichtungen sehr kostspielig sind.
  • Darüber hinaus wird im Fall der in Patentdokument 3 beschriebenen Diode das stärkste elektrische Feld in einem natürlichen Oxidfilm zwischen der p-Polysiliciumschicht und der n–-Halbleiterschicht erzeugt, während eine Rückwärts-Vorspannung angelegt ist, so dass die Wahrscheinlichkeit, dass der natürliche Oxidfilm einen Durchbruch erleidet, hoch wird. (den Stand der Technik wiedergebende Dokumente)
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Veröffentlichung Nr. 07-226521
    • Patentdokument 2: Japanische Patentanmeldungs-Veröffentlichung Nr. 2003-224281
    • Patentdokument 3: Japanische Patentanmeldungs-Veröffentlichung Nr. 2009-218496
  • Es gibt bei Halbleitervorrichtungen Fälle, in welchen die Verwendung eines natürlichen Oxidfilms nicht wünschenswert ist. Zum Beispiel besteht bei einer pin-Diode ein Problem des obigen Durchbruchs, wenn der natürliche Oxidfilm verwendet wird. In der pin-Diode ist erwünscht, dass die weiche Sperrverzögerung so erfolgt, dass die oben erwähnte Gefahr so weit wie möglich nicht auftritt.
  • KURZBESCHREIBUNG
  • In einer ersten Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, enthaltend eine auf einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp vorgesehene Driftschicht vom ersten Leitfähigkeitstyp, ein auf einer Oberflächenseite der Driftschicht vorgesehenes oberflächenseitiges Gebiet von einem zweiten Leitfähigkeitstyp, eine auf einer Oberflächenseite des oberflächenseitigen Gebiets vorgesehene dünne Isolierfilmschicht, deren Dicke dünner als der natürliche Oxidfilm ist, und eine auf einer Oberflächenseite der Isolierfilmschicht vorgesehene Metallschicht, vorgesehen.
  • Sie kann außerdem eine Vielzahl von auf der Vorderseite der Driftschicht selektiv so, dass sie das vorderseitige Gebiet umgeben, gebildeten und räumlich vom vorderseitigen Gebiet getrennt gebildeten Schutzringschichten von einem zweiten Leitfähigkeitstyp enthalten, und die Isolierfilmschicht kann auf einer Vorderseite der Vielzahl von Schutzringschichten vorgesehen sein. Das vorderseitige Gebiet kann eine Anodenschicht sein.
  • Das vorderseitige Gebiet kann ein Kontaktgebiet vom zweiten Leitfähigkeitstyp zwischen den vielen Gate-Elektroden sein. Sie kann außerdem eine Isolierfilmschicht zwischen einer in mindestens einem Teil der näheren Umgebung des Außenumfangs der Halbleitervorrichtung vorgesehenen Außenelektrode und einer mit der Vielzahl von Gate-Elektroden elektrisch verbundene Metallelektrode enthalten. Die Dicke der Isolierfilmschicht kann größer als oder gleich 1 Angström und kleiner als oder gleich 6 Ångstrom sein.
  • Die Isolierfilmschicht enthält möglicherweise nicht mehr Si-H-Bindungen als der natürliche Oxidfilm an einer Grenzfläche des Halbleitersubstrats und der Isolierfilmschicht. Die Isolierfilmschicht braucht keinen Stickstoff zu enthalten.
  • In einer zweiten Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, enthaltend einen Oberflächenstruktur-Bildungsschritt des selektiven Bildens eines vorderseitigen Gebiets, eines Thermooxidfilms beziehungsweise eines Zwischenschicht-Isolierfilms auf einer Vorderseite eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp und einen Isolierfilmschicht-Bildungsschritt des Bildens einer Isolierfilmschicht, welche dünner als ein natürlicher Oxidfilm ist, auf der Oberfläche des Halbleitersubstrats, welches in einem Öffnungsteil des selektiv gebildeten Zwischenschicht-Isolierfilms freigelegt ist, vorgesehen.
  • Der Isolierfilmschicht-Bildungsschritt kann ein Aussetzen der freigelegten Oberfläche des Halbleitersubstrats einer gemischten Lösung aus Ammoniumwasser, Wasserstoffperoxidwasser und reinem Wasser enthalten. Entsprechend einer Konzentration von Ammoniumwasser in der gemischten Lösung kann eine Dicke der Isolierfilmschicht eingestellt werden. Die Konzentration des Ammoniumwassers in der gemischten Lösung kann größer als oder gleich 1 ppm und kleiner als oder gleich 150.000 ppm sein.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, welche die Schichtstruktur der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 2 ist ein Ablaufplan, welcher den Herstellungsablauf der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 3 ist ein Schaubild, welches die Beziehung der Lösungskonzentration und der Oxidfilmdicke für die Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 4 zeigt ein Beispiel, in welchem die Isolierfilmschicht 4 ein Aluminiumoxid und Siliciumoxid enthaltender gemischter Film ist.
  • 5 ist ein Schaubild, welches einen inneren Zustand beim Anlegen eines Stroms für die Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 6 ist ein Schaubild, welches den Strom- und den Spannungsverlauf zur Zeit einer Sperrverzögerung für die Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 7 ist ein Schaubild, welches die Beziehung der Oxidfilmdicke und der elektrischen Eigenschaften für die Halbleitervorrichtung gemäß Ausführungsform 1 zeigt.
  • 8 ist eine Schnittansicht, welche die Schichtstruktur der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt.
  • 9 ist eine schematische Draufsicht des Eckteils 110 des Halbleitersubstrats 100 gemäß Ausführungsform 4.
  • 10 zeigt den Querschnitt A1–A2 von 9.
  • 11 ist eine Schnittansicht, welche die Schichtstruktur einer herkömmlichen Halbleitervorrichtung zeigt.
  • BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • Anhand der beigefügten Zeichnungen werden bevorzugte Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben. In der vorliegenden Beschreibung und den beigefügten Zeichnungen sind Elektronen oder Löcher Majoritätsträger in den mit n beziehungsweise p versehenen Schichten oder Gebieten. Außerdem bedeuten an ”n” beziehungsweise ”p” angehängte ”+” und ”–”, dass die Störstellendichte höher beziehungsweise niedriger als in einer Schicht oder einem Gebiet ist, bei welcher/welchem diese nicht angehängt sind. In der Beschreibung der Ausführungsformen und den beigefügten Zeichnungen tragen gleiche Strukturen gleiche Kennzeichnungen und wird auf redundante Beschreibungen verzichtet. Die im Folgenden beschriebene ”Konzentration” gibt unter Angabe von n- oder p-Leitfähigkeit eine Konzentration eines Dotierungsstoffs an, anders ausgedrückt, die Dotierungsdichte, sofern nicht speziell erläutert. In der vorliegenden Beschreibung ist der erste Leitfähigkeitstyp der n-Typ und ist der zweite Leitfähigkeitstyp der p-Typ. Jedoch kann dies umgekehrt werden, um den ersten Leitfähigkeitstyp zum p-Typ und den zweiten Leitfähigkeitstyp zum n-Typ zu machen.
  • Obwohl die vorliegende Erfindung durch die nachfolgenden Ausführungsformen der Erfindung beschrieben wird, beschränken die nachfolgenden Ausführungsformen die Erfindung gemäß dem Umfang der Ansprüche nicht. Außerdem sind nicht alle Kombinationen der Eigenschaften, welche in den Ausführungsformen beschrieben werden, für das Mittel zum Lösen des Problems der Erfindung erforderlich.
  • (Ausführungsform 1) 1 ist eine Schnittansicht, welche die Querschnittsstruktur der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung bildet in der vorliegenden Ausführungsform 1 eine pin-Diode. Das Siliciumhalbleitersubstrat verwendet einen von einem durch zum Beispiel das CZ-(Czochralski-)Verfahren, das MCZ-(Magnetfeld-Czochralski-)Verfahren, das FZ-(Float-Zone) Verfahren usw. gebildeten Silicium-Kristallrohling geschnittenen Wafer. Der spezifische Widerstand des Wafers ist zum Beispiel größer als 10 Qcm, zum Beispiel 55 bis 90 Ωcm. Die Dicke der n–-Driftschicht 2 kann zum Beispiel 100 bis 130 μm betragen.
  • Die Halbleitervorrichtung enthält die n–-Driftschicht 2 als eine Driftschicht von einem ersten Leitfähigkeitstyp, eine Oxidfilmschicht 4 als eine Isolierfilmschicht und eine Anodenelektrode 5 als eine Metallschicht. Die n–-Driftschicht 2 ist in dem Siliciumhalbleitersubstrat vom ersten Leitfähigkeitstyp vorgesehen. Auf der Vorderseite der n–-Driftschicht 2 ist eine p-Anodenschicht 3 als ein vorderseitiges Gebiet von einem zweiten Leitfähigkeitstyp mit einer höheren Störstellendichte als derjenigen der n–-Driftschicht 2 vorgesehen.
  • Auf einer Vorderseite der p-Anodenschicht 3 ist eine äußerst dünne Oxidfilmschicht 4 mit einer Dicke von einigen Ångström vorgesehen. Die Dicke der Oxidfilmschicht 4 ist dünner als der natürliche Oxidfilm. Die Oxidfilmschicht 4 bedeckt die gesamte p-Anodenschicht 3.
  • Die Anodenelektrode 5 ist auf der Vorderseite der p-Anodenschicht 3 vorgesehen, wobei diese Oxidfilmschicht 4 dazwischengelegt ist. Die Anodenelektrode 5 ist durch die Oxidfilmschicht 4 räumlich von der p-Anodenschicht 3 getrennt angeordnet. Die Dicke t der Oxidfilmschicht 4, welche dieser räumliche Trennungsabstand sein wird, bestimmt die elektrischen Eigenschaften der Diode.
  • Ein Merkmal ist, dass die Dicke t der Oxidfilmschicht 4 dünner ist als die Dicke des natürlichen Oxidfilms (größer als oder gleich 20 Ångstrom). Durch Bilden dieser Oxidfilmschicht 4 zwischen der p-Anodenschicht 3 und der Anodenelektrode 5 wird die Injektion von Ladungsträgern (Löchern) stärker unterdrückt als in der herkömmlichen Struktur. Außerdem breitet sich, wenn eine Rückwärts-Vorspannung an die Diode angelegt ist, die Verarmungsschicht in der p-Anodenschicht 3 und der n–-Driftschicht 2 aus, so dass der Oxidfilmschicht 4 keine Spannung zugeteilt wird. Demgemäß wird in der Oxidfilmschicht 4 kein starkes elektrisches Feld erzeugt. Deshalb kommt es nicht zu einem Durchbruch der Oxidfilmschicht 4. Die Dicke t der Oxidfilmschicht 4 wird im Folgenden beschrieben.
  • Der Dotierungsstoff der p-Anodenschicht 3 ist zum Beispiel Bor. Die Gesamt-Störstellendichte von Bor kann 1 × 1013 cm–2 bis 5 × 1013 cm–2 betragen, und die Diffusionstiefe kann kleiner oder gleich etwa 4 μm sein.
  • Die Anodenelektrode 5 und die p-Anodenschicht 3 sollen aktive Gebiete sein, welche den Hauptstrom führen. Die Halbleitervorrichtung des vorliegenden Beispiels enthält eine Vielzahl von p+-Schutzringschichten 11 als eine Vielzahl von auf der Vorderseite der n–-Driftschicht 2 selektiv so, dass sie das aktive Gebiet umgeben, gebildeten und räumlich von der p-Anodenschicht 3 getrennt gebildeten Schutzringschichten vom zweiten Leitfähigkeitstyp.
  • Eine p+-Schutzringschicht 11 und eine Feldplattenelektrode 12 sind so vorgesehen, dass sie das aktive Gebiet umgeben. Außerdem sind Kanalstopperschichten 13 und Stopperelektroden 14 so vorgesehen, dass sie die p+-Schutzringschichten 11 und die Feldplattenelektroden 12 umgeben. Das dieses aktive Gebiet umgebende Gebiet ist das Randabschlussgebiet.
  • Die Oxidfilmschicht 4 ist auch auf der Vorderseite der Vielzahl von p+-Schutzringschichten 11 vorgesehen. Die p+-Schutzringschichten 11 und die Feldplattenelektroden 12 sind, ähnlich dem aktiven Gebiet, mit der dazwischengelegten Oxidfilmschicht 4, räumlich voneinander getrennt angeordnet. Die Kanalstopperschicht 13 und die Stopperelektrode 14 sind entsprechend räumlich voneinander getrennt angeordnet, wobei die Oxidfilmschicht 4 dazwischengelegt ist. Ein Zwischenschicht-Isolierfilm 8 ist auf der Vorderseite des Halbleitersubstrats zwischen der Anodenelektrode 5 und den Feldplattenelektroden 12, zwischen den Feldplattenelektroden 12 selbst und zwischen den Feldplattenelektroden 12 und den Stopperelektroden 14 vorgesehen.
  • Eine n+-Kathodenschicht 1 ist auf der Rückseite des Siliciumhalbleitersubstrats vorgesehen. Die Kathodenelektrode 6 ist auf der Rückseite der n+-Kathodenschicht 1 vorgesehen. Die n+-Kathodenschicht 1 und die Kathodenelektrode 6 sind miteinander verbunden.
  • Im vorliegenden Beispiel ist eine n-Feldstoppschicht 7 zwischen der n+-Kathodenschicht 1 und der n–-Driftschicht 2 vorgesehen. Für die n+-Kathodenschicht 1 kann die Gesamt-Störstellendichte von Phosphor, das der Dotierungsstoff sein soll, 1 × 1015 cm–2 bis 1 × 1016 cm–2 betragen. Außerdem kann die Dicke der n+-Kathodenschicht 1 kleiner als oder gleich 1 μm sein. Nun wird das Herstellungsverfahren für die Halbleitervorrichtung der vorliegenden Erfindung beschrieben.
  • 2 ist ein Ablaufplan, welcher den Herstellungsablauf der Halbleitervorrichtung der vorliegenden Erfindung zeigt. Ein Halbleitersubstrat des n-Typs mit einem hohen spezifischen Widerstand (FZ-Wafer, CZ-Wafer, MCZ-Wafer usw.) wird für das Halbleitersubstrat vom ersten Leitfähigkeitstyp verwendet. Ein Thermooxidfilm (ein Feldoxidfilm usw.) wird auf einer hochglanzpolierten Vorderseite des Halbleitersubstrats gebildet. Außerdem werden die p-Anodenschicht 3 und die Schutzringschichten 11 als die Vorderseiten-Gebiete jeweils und selektiv auf der Vorderseite des Halbleitersubstrats gebildet. Darüber hinaus wird der Zwischenschicht-Isolierfilm 8 auf der Vorderseite des Halbleitersubstrats gebildet. Ein Öffnungsteil des Zwischenschicht-Isolierfilms 8 wird durch selektives Entfernen des Zwischenschicht-Isolierfilms 8 selektiv gebildet. Dadurch wird der Zwischenschicht-Isolierfilm 8 selektiv gebildet. Das Halbleitersubstrat, welches eine Unterlage ist, wird im Öffnungsteil freigelegt. Der Schritt bis hierher ist ein Vorderseitenoberflächenstruktur-Bildungsschritt (S1).
  • Anschließend wird die vorderseitige Oberfläche des Halbleitersubstrats, welches in den Öffnungsteilen des selektiv gebildeten Zwischenschicht-Isolierfilms 8 freigelegt ist, der gemischten Lösung aus Ammoniumwasser ([NH4 +][OH–] verdünnte wässrige Lösung, im Folgenden als NH4OH beschrieben), Wasserstoffperoxidwasser (H2O2) und reinem Wasser (H2O) ausgesetzt. Speziell werden Harzträger mit zum Beispiel in Einheiten von mehreren zehn angeordneten Wafern in die gemischte Lösung eingetaucht. Die Eintauchdauer kann einige Sekunden bis einige Minuten, zum Beispiel 60 Sekunden bis 120 Sekunden, betragen. Die Temperatur der gemischten Lösung ist zum Beispiel eine Raumtemperatur (etwa 23°C) bis etwa 60°C. Außerdem kann eine dünne Oxidfilmschicht 4 auch gebildet werden, indem die Wafer der gemischten Flüssigkeit aus Salzsäure (HCl), Wasserstoffperoxidwasser (H2O2) und Wasser (H2O) ausgesetzt werden.
  • Im Prozess des Eintauchens in diese gemischte Lösung wird die Oxidfilmschicht 4, welche dünner als der natürliche Oxidfilm ist, auf einer freigelegten Oberfläche, welche die Vorderseite des Halbleitersubstrats ist, gebildet. Der Schritt des Aussetzens der freigelegten Oberfläche der gemischten Lösung muss ausgeführt werden, bevor der natürliche Oxidfilm auf dem Halbleitersubstrat, welches im Öffnungsteil freigelegt ist, gebildet wird. Dadurch kann die Dicke der Oxidfilmschicht 4 die so, dass sie dünner als der natürliche Oxidfilm ist, gesteuerte Dicke sein. Auf diese Weise wird der Schritt des Bildens der Oxidfilmschicht 4 auf der Vorderseite des im Öffnungsteil freigelegten Halbleitersubstrats im Folgenden als ein Oxidfilmschicht-Bildungsschritt (S2) angesehen.
  • Selbst wenn die oben beschriebene gemischte Lösung auf die Oberfläche des dicken Oxidfilms wie PSG (Phosphorsilicatglas) oder BPSG (Borphosphorsilicatglas) aufgebracht wird, wird kein Oxidfilm gebildet, weil die Oxidationsgeschwindigkeit langsamer als die Ätzgeschwindigkeit ist. Außerdem kann [OH–] im dicken Oxidfilm wie PSG oder BPSG die Oberfläche des Halbleitersubstrats wegen der großen Filmdicke nicht erreichen. Demgemäß tritt auch keine Oxidationsreaktion von Silicium und OH– auf. Deshalb wird die Oxidfilmschicht 4 für den dicken Oxidfilm wie PSG oder BPSG durch den Oxidfilm-Bildungsschritt (S2) nicht gebildet.
  • Die Dicke der Oxidfilmschicht 4 wird gemäß der Konzentration von Ammoniumwasser (NH4OH) in der gemischten Lösung eingestellt. 3 ist ein Schaubild, welches eine Beziehung der Konzentration von Ammoniumwasser in der gemischten Lösung (waagerechte Achse) und der Dicke t der zu bildenden Oxidfilmschicht 4 (senkrechte Achse) zeigt.
  • Im vorliegenden Beispiel wurde der natürliche Oxidfilm der Oberfläche des Halbleitersubstrats zunächst durch Flusssäure entfernt. Danach wurde die Oxidfilmschicht 4 durch Eintauchen des Halbleitersubstrats in die gemischte Lösung einer gegebenen Konzentration gebildet. Die Dicke der gebildeten Oxidfilmschicht 4 wurde durch Röntgenphotoelektronenspektroskopie (Electron Spectroscopy for Chemical Analysis, ESCA) gemessen. In der ESCA-Messeinrichtung wurde PHI Quantera SXMTM von ULVAC-PHI, INC. verwendet.
  • Die Dicke der Oxidfilmschicht 4 steigt auf etwa 1 bis 3 Ångström an, wenn die Konzentration an NH4OH in der Größenordnung von 1 ppm liegt und auf etwa 6 Ångström, wenn die Konzentration an NH4OH auf 100 ppm ansteigt. Außerdem kommt die Dicke der zu bildenden Oxidfilmschicht 4 bei 1.000 ppm in die Sättigung und wird sie etwa 6 bis 7 Ångström. Im Gegensatz dazu ist die Dicke des natürlichen Oxidfilms typischerweise größer als oder gleich 10 Ångström, zum Beispiel 20 Ångström. Somit ist die Oxidfilmschicht 4 in der Halbleitervorrichtung der vorliegenden Erfindung eine Oxidfilmschicht, deren Dicke so gesteuert wird, dass sie dünner als der natürliche Oxidfilm ist. Deshalb kann der Kontaktwiderstand der Anodenelektrode 5 und der p-Anodenschicht 3 gegenüber dem Fall des Verwendens des natürlichen Oxidfilms verringert werden.
  • Um die Oxidfilmschicht 4 auf eine vordefinierte Dicke zu bringen, ist die Konzentration von NH4OH bevorzugt größer als oder gleich 1 ppm und kleiner als oder gleich 150.000 ppm (15%) und bevorzugter größer als oder gleich 10.000 ppm (1%) und kleiner als oder gleich 50.000 ppm (5%). Dadurch kann eine Oxidfilmschicht 4 von etwa 6 Ångström stabil gebildet werden. Damit die Oxidfilmschicht 4 dünner ist, kann sie einerseits zum Beispiel größer als oder gleich 1 ppm und kleiner als oder gleich 100 ppm sein.
  • 4 zeigt ein Beispiel, in welchem die Oxidfilmschicht 4 ein Aluminiumoxid und Siliciumoxid enthaltender gemischter Film ist. In 4 ist die nähere Umgebung der Oxidfilmschicht 4 vergrößert und unter Weglassung der anderen Teile dargestellt. Die durch das obige Verfahren gebildete dünne Oxidfilmschicht 4 kann ein gemischter Film sein, der nicht nur SiO2, sondern auch AlOx und SiOx enthält. AlOx im gemischtem Film ist durch einen farbigen Kreis angegeben, und SiOx ist durch einen weißen Kreis angegeben. Eine Sauerstoffkonzentration dieser Oxidfilmschicht 4 kann durch energiedispersive Röntgenspektroskopie (EDX) beurteilt werden. Durch die EDX lässt sich bestätigen, dass die Oxidfilmschicht 4 sich vom natürlichen Oxidfilm unterscheidet.
  • Im Fall des Bildens der Oxidfilmschicht 4 durch das obige Verfahren werden Oxidations- und Ätzprozesse durch die gemischte Lösung auf der Oberfläche des Siliciumsubstrats als des Halbleitersubstrats wiederholt. Dadurch wird die Oberfläche des Siliciumsubstrats etwas rau. Um die Schädigung der Oberfläche des Siliciumsubstrats zu messen und die Rauigkeit der gebildeten Oxidfilmschicht 4 zu beurteilen, wurde ein Rastertunnelmikroskop (STM) verwendet.
  • Die Rauigkeit der gebildeten Oxidfilmschicht 4 betrug 10 bis 30% der Filmdicke. Im Gegensatz dazu liegt die Rauigkeit des natürlichen Oxidfilms unter 10%, typischerweise in der Größenordnung von 1%. Anders ausgedrückt, die Oberfläche der durch das obige Verfahren gebildeten Oxidfilmschicht 4 wird rauer als die Oberfläche des natürlichen Oxidfilms. Wie zuvor erwähnt, wird die Oxidfilmschicht 4 durch Wiederholung des Oxidierens und Ätzens durch die gemischte Lösung gebildet. Im Gegensatz dazu kann man annehmen, dass der natürliche Oxidfilm mit dem Oxidfilm, welcher inselförmig gewachsen ist, als Kern in der waagerechten Richtung, welche die Richtung parallel zur Oberfläche des Siliciumsubstrats ist, wächst. Deshalb nimmt man an, dass die Oberfläche der Oxidfilmschicht 4 rauer als die Oberfläche des natürlichen Oxidfilms wird.
  • Außerdem enthält die Isolierfilmschicht 4, da die gemischte Lösung Ammoniumwasser (NH4OH) enthält, mehr Si-H-Bindungen als der natürliche Oxidfilm an der Grenzfläche der Oxidfilmschicht 4 und des Siliciumsubstrats. Der natürliche Oxidfilm wird durch die Reaktion mit der Sauerstoff und Stickstoff enthaltenden Luft gebildet, so dass man annimmt, dass der natürliche Oxidfilm mehr Stickstoff als die Isolierfilmschicht 4 enthält. Die Isolierfilmschicht 4 kann als keinen Stickstoff enthaltend angesehen werden. Hierin kann eingefügt werden, dass ”keinen Stickstoff enthaltend” heißt, dass der Stickstoffgehalt an der Grenzfläche des Siliciumsubstrats und des natürlichen Oxidfilms kleiner als 1 × 1014 cm–3 ist. Zum Beurteilen des Zustands der chemischen Bindung der Grenzfläche kann Infrarot-Reflexions-Absorptions-Spektroskopie (IR-RAS) verwendet werden.
  • Im obigen wird die chargenweise Behandlung, bei welcher eine Vielzahl von Wafern in eine gemischte Lösung eingetaucht wird, beschrieben. Jedoch kann auch die Einzelwaferverarbeitung, bei welcher Wafer Stück für Stück in eine gemischte Lösung gelegt werden, durchgeführt werden. Bei der Einzelwaferverarbeitung wird ein Stück Wafer so auf einem Tisch befestigt, dass die Oberfläche zum Beispiel die Oberseite ist, und wird der Wafer mit einer gegebenen Drehgeschwindigkeit gedreht. Durch Herabtropfenlassen der gemischten Lösung auf einen sich drehenden Wafer und Ausbreiten der gemischten Lösung über den gesamten Wafer wird der Öffnungsteil des Zwischenschicht-Isolierfilms 8 in die gemischte Lösung eingebracht (Rotationsbeschichtung). Für den Fall der Einzelwaferverarbeitung können Behandlungsbedingungen wie die Zeit zum Einbringen in die Lösung pro Stück, die Temperatur usw. eingestellt werden und können Schwankungen der Behandlungsbedingungen von Wafer zu Wafer soweit verringert werden, dass sie gering sind.
  • Anschließend wird die Anodenelektrode 5 durch Sputtern usw. selektiv gebildet, bevor in der Oxidfilmschicht 4 ein natürlicher Oxidfilm gebildet wird. Das Metall der Anodenelektrode 5 ist zum Beispiel eine Metalllegierung aus Aluminium (Al) und Silicium (Si). Nach Bedarf wird der Metallfilm, welcher eine Elektrode sein soll, bei einer Temperatur von etwa 380°C bis 450°C gesintert. Außerdem kann ein Schutzfilm durch Polyimid usw. gebildet werden. Der obige Schritt ist ein Oberflächenelektroden-Bildungsschritt (S3). Außerdem kann für die Anodenelektrode 5 eine Metalllegierung aus Aluminium (Al), Silicium (Si) und Kupfer (Cu), welche von den oben erwähnten Metallen verschieden ist, verwendet werden. In diesem Fall kann der Massenanteil von Si in der Metalllegierung 1 bis 2% betragen und kann der Massenanteil von Cu größer als oder gleich 0,1% sein.
  • Anschließend wird ein Elektronenstrahl von der Vorderseite oder der Rückseite des Halbleitersubstrats gestrahlt. Dadurch wird ein Gitterfehler zur Lebensdauersteuerung in das Halbleitersubstrat eingeführt. Danach wird nach Bedarf eine Glühbehandlung durchgeführt. Dieser Schritt wird als ein Lebensdauersteuerungsschritt (S4) angesehen.
  • Anschließend wird die rückseitige Oberfläche des Halbleitersubstrats geschliffen und geätzt. Dadurch wird die Dicke des Halbleitersubstrats auf etwa 50 μm bis 200 μm verringert. Dieser Schritt des Verringerns der Dicke des Halbleitersubstrats ist ein Schleifschritt (S5).
  • Anschließend wird Wasserstoff, Phosphor usw. von der rückseitigen Oberfläche des geschliffenen Halbleitersubstrats injiziert. Dadurch werden die n-Feldstoppschicht 7 und die n+-Kathodenschicht 1 gebildet. Dann wird eine Aluminium, (Al), Titan (Ti) oder Gold (Au) usw. enthaltende Kathodenelektrode durch Sputtern usw. gebildet. Diese Schritte werden als ein Rückseitenoberflächenstruktur-Bildungsschritt (S6) angesehen. Die Halbleitervorrichtung der vorliegenden Erfindung wird durch die obigen Schritte gebildet.
  • (Beispiel) 5 ist ein Schaubild für die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung, welches die Konzentrationsverteilung von Löchern und Elektronen zur Zeit des Anlegens eines Stroms, wobei eine Vorwärts-Vorspannung an eine Diode angelegt ist, zeigt. Die waagerechte Achse entspricht der Tiefe ab der Oberfläche der Anode, wobei das linke Ende die Anode ist und das rechte Ende die Kathode ist. Die senkrechte Achse entspricht der Löcherdichte. In der Struktur, in welcher die Oxidfilmschicht 4 abgelagert ist, ist zu erkennen, dass die Ladungsträgerdichte auf der Anodenseite stärker zurückgeht als in der herkömmlichen Struktur. Somit wird die Injektion von Ladungsträgern durch die Oxidfilmschicht 4 unterdrückt.
  • 6 ist ein Schaubild für die Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung, in welchem der Strom- und der Spannungsverlauf zur Zeit einer Sperrverzögerung mit dem herkömmlichen Beispiel verglichen werden. Gegenüber der herkömmlichen Struktur wird die Injektion von Löchern in der Struktur der vorliegenden Erfindung unterdrückt, so dass erkennbar ist, dass die Sperrverzögerungsstromspitze (Irp) zurückgeht.
  • 7 ist ein Schaubild, welches die Beziehung zwischen der Dicke und den elektrischen Eigenschaften der Oxidfilmschicht 4 für die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. Von den Längsachsen entspricht die linke Achse der Sperrverzögerungsstromspitze (Irp). Die Längsachse des gestrichelten Schaubilds ist die linke Achse. Die Werte auf der linken Achse geben die Werte an, deren Sperrverzögerungsstromspitze auf einen Nennstrom standardisiert ist, wenn eine Sperrverzögerung an einer Diode ausgeführt wurde, wobei der Nennstrom der Strom in der Vorwärtsrichtung ist. Die rechte Achse entspricht einem Spannungsabfall in Vorwärtsrichtung (Vorwärtsspannung, VF) bei Überschreiten des Nennstroms. Die Längsachse des durchgezogenen Schaubilds ist die rechte Achse. Die waagerechte Achse entspricht der Dicke der Oxidfilmschicht 4.
  • Die Sperrverzögerungsstromspitze des gestrichelten Schaubilds geht zurück, während die Dicke der Oxidfilmschicht 4 von 1 Ångström auf 4 Ångström zunimmt. Im Gegensatz dazu kommt sie in die Sättigung, wenn die Dicke der Oxidfilmschicht 4 über 4 Ångström steigt. Die Vorwärtsspannung des durchgezogenen Schaubilds ist fast flach, wenn die Dicke der Oxidfilmschicht 4 zwischen 1 Ångström und 6 Ångström liegt. Im Gegensatz dazu steigt die Vorwärtsspannung jäh an, wenn die Dicke der Oxidfilmschicht 4 über 6 Ångström steigt. Dies bedeutet, dass die Ladungsträger (Elektronen oder Löcher) die Oxidfilmschicht 4 nicht durchtunneln können, wenn die Dicke der Oxidfilmschicht 4 größer als 6 Ångström wird, und die Leitfähigkeitsmodulation in der n–-Driftschicht 2 gestoppt wird. Daher ist die Dicke der Oxidfilmschicht 4 bevorzugt größer als oder gleich 1 Ångström und kleiner als oder gleich 6 Ångström und bevorzugter größer als oder gleich 2 Ångström und kleiner als oder gleich 4 Ångström.
  • Wie vorstehend beschrieben ist eine Oxidfilmschicht 4 mit der Dicke, welche gesteuert und dünner als der natürliche Oxidfilm ist, zwischen der Anodenelektrode 5 und der p-Anodenschicht 3 gebildet. Dadurch ist es möglich, die Halbleitervorrichtung und deren Herstellungsverfahren, welche die Verringerung der Sperrverzögerungsstromspitze (Irp) durch Hemmen der Injektion von Löchern aus der Anodenschicht und nur unwesentliches Ändern der Schaltverluste (Err) gestatten, bereitzustellen.
  • (Ausführungsform 2) 8 ist eine Schnittansicht, welche die Schichtstruktur der Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt. Ein Unterschied zwischen der Halbleitervorrichtung von Ausführungsform 2 und der Halbleitervorrichtung von Ausführungsform 1 ist, dass die Feldplattenelektroden 12 des Randabschlussgebiets direkt und auf eine kreisförmige Weise, ohne die dazwischengelegte Oxidfilmschicht 4, mit p+-Schutzringschichten 11 elektrisch verbunden sind. Dadurch kann ein elektrisches Potential in Reaktion auf das Anlegen einer Spannung verzögerungsfreier übertragen werden
  • (Ausführungsform 3) Eine dünne Oxidfilmschicht 4 ist nicht allein auf SiO2 beschränkt. Beim Bilden der Anodenelektrode 5 aus einem Al-Film wird gelegentlich ein AlOx-Film produziert, da aus dem SiO2-Film stammender Sauerstoff bei einer Wärmebehandlung in den Al-Film eingetragen wird. In diesem Fall kommt es entsprechend für den AlOx-Film von 1 nm oder weniger zu einem Effekt des Unterdrückens der Injektion von Ladungsträgern. Deshalb kann die Oxidfilmschicht 4 den AlOx-Film einer Dicke kleiner als oder gleich 1 nm enthalten. Ferner treten, wenn AlOx und SiO2 gemischt sind, die Zunahme des Kontaktwiderstands und die Änderungen von Err kaum auf und kann der Ladungsträgerinjektionen-Unterdrückungseffekt erzielt werden. Deshalb kann die Oxidfilmschicht 4 einen Film einer Dicke kleiner als oder gleich 1 nm, in welchem AlOx und SiO2 gemischt sind, enthalten.
  • (Ausführungsform 4) 9 ist eine schematische Draufsicht des Eckteils 110 der Halbleitervorrichtung gemäß Ausführungsform 4. 9 ist keine Zeichnung, welche die äußerste Oberfläche des Eckteils 110 zeigt. 9 ist eine zweckmäßige Ansicht zur Beschreibung einer Lagebeziehung zwischen Gate-Elektroden 30 und einer unteren Verdrahtung 31. In 9 sind die Gate-Elektroden 30 mit einer gestrichelten Linie dargestellt und ist die untere Verdrahtung 31 mit einer durchgezogenen Linie dargestellt.
  • Die untere Verdrahtung 31 enthält einen Teil, welcher sich parallel zu dem Endteil, welcher parallel zu einer ersten Richtung des Halbleitersubstrats 100 liegt, erstreckt. Außerdem enthält die untere Verdrahtung 31 einen Teil, welcher sich parallel zu dem Endteil, welcher parallel zu einer zweiten Richtung des Halbleitersubstrats 100 liegt, erstreckt. Am Kontaktteil 42 ist die untere Verdrahtung 31 mit einem Kontaktmetall, welches näher an der Vorderseite als die untere Verdrahtung 31 vorgesehen ist, elektrisch verbunden.
  • Die Gate-Elektroden 30 enthalten Teile, welche sich parallel zu dem Endteil, welcher parallel zur ersten Richtung des Halbleitersubstrats 100 liegt, erstrecken. Die Gate-Elektroden 30 enthalten, bei von oben gesehenem Halbleitersubstrat 100, U-förmige Wendeteile 40.
  • Im vorliegenden Beispiel ist eine untere Verdrahtung 31 näher an der Vorderseite als die Gate-Elektroden 30 vorgesehen. Die untere Verdrahtung 31 ist elektrisch mit den Gate-Elektroden 30 in den U-förmigen Wendeteilen 40 der Gate-Elektroden 30 verbunden.
  • 10 zeigt den Querschnitt A1–A2 von 9. Die Halbleitervorrichtung des vorliegenden Beispiels enthält einen rückwärts leitenden IGBT (RC-IGBT). Das Halbleitersubstrat 100 enthält eine Kollektorelektrode 20, eine Kollektorschicht 21 aus p+, eine Feldstoppschicht 22 und eine Driftschicht 23 in dieser Reihenfolge von der Rückseite zur Vorderseite. Außerdem enthält das Halbleitersubstrat 100 p-Gebiete 24 und eine Schutzringschicht 26 auf der Vorderseite einer Driftschicht 23. Das p-Gebiet 24 enthält ein p-Basisgebiet 24a, welches weniger tief als die grabenförmigen Gate-Elektroden 30 ist, und ein p+-Wannengebiet 24b, welches tiefer als das p-Basisgebiet 24a ist. Außerdem ist eine Kathodenschicht 56 aus n++ in einem Teil der rückseitigen Oberfläche des Halbleitersubstrats 100 gebildet. Das Gebiet, in welchem diese Kathodenschicht 56 aus n++ gebildet ist, wird eine rückwärts leitende Diode, in welcher das p-Basisgebiet 24a auf der Vorderseite als eine p-Anodenschicht fungiert. Ein Sperrverzögerungs-Vorgang der rückwärts leitenden Diode wird eine weiche Sperrverzögerung durch die in dieser rückwärts leitenden Diode gebildete Oxidfilmschicht 4.
  • In den p-Gebieten 24 sind Kontaktgebiete von einem zweiten Leitfähigkeitstyp als vorderseitige Gebiete vorgesehen. Im vorliegenden Beispiel sind die Kontaktgebiete vom zweiten Leitfähigkeitstyp p+-Kontakte 25. Die p+-Kontakte 25 sind zwischen der Vielzahl von Gate-Elektroden 30 vorgesehen. Die Gate-Elektroden 30 sind durch einen Gate-Isolierfilm 32 von den p-Gebieten 24 elektrisch getrennt. Die Gate-Elektroden 30 des vorliegenden Beispiels sind grabenförmige Gate-Elektroden. Außerdem enthalten die Gate-Elektroden 30 des vorliegenden Beispiels Polysilicium.
  • Der Gate-Isolierfilm 32 des vorliegenden Beispiels ist ein Oxidfilm einer Dicke von 1000 Ångstrom. Ein n+-Gebiet 27 ist zwischen dem Gate-Isolierfilm 32 und dem p+-Kontakt 25 vorgesehen. Die untere Verdrahtung 31 ist zum Beispiel Polysilicium. Die speziell aus Polysilicium gebildeten Gate-Elektroden 30 können an den, bei von oben gesehenem Halbleitersubstrat 100, U-förmigen Wendeteilen 40 kontinuierlich mit der oberen Verdrahtung 34 verbunden sein.
  • Die Halbleitervorrichtung des vorliegenden Beispiels liegt näher an der Vorderseite des Halbleitersubstrats 100 als die Gate-Elektrode 30 und enthält einen mit der Gate-Elektrode 30 in Kontakt stehenden Zwischenschicht-Isolierfilm 38. Jedoch liegt die Halbleitervorrichtung des vorliegenden Beispiels näher an der Vorderseite des Halbleitersubstrats 100 als die p+-Kontakte 25 und enthält sie die mit den p+-Kontakten 25 in Kontakt stehende Oxidfilmschicht 4. Die Oxidfilmschicht 4 ist eine durch die vorerwähnte gemischte Lösung gebildete Oxidfilmschicht. Die Oxidfilmschicht 4 hat eine Dicke, welche hinreichend dünner als der Zwischenschicht-Isolierfilm 38 ist. Eine Emitterelektrode 39 ist auf der Vorderseite der Oxidfilmschicht 4 und des Zwischenschicht-Isolierfilms 38 vorgesehen. Die Emitterelektrode 39 des vorliegenden Beispiels besteht aus Aluminiumsilicid (Al-Si). Die Vorderseite der Oxidfilmschicht 4 ist die Oberfläche der Oxidfilmschicht 4 auf der der Oberfläche, auf welcher die Oxidfilmschicht 4 und der p+-Kontakt 25 in Kontakt kommen, entgegengesetzten Seite.
  • Die Halbleitervorrichtung des vorliegenden Beispiels enthält einen Thermooxidfilm 37 auf der Vorderseite des Halbleitersubstrats 100 im p-Gebiet 24 (p+-Wannengebiet 24b) in der näheren Umgebung der Schutzringschicht 26. Der Teil, in welchem der Thermooxidfilm 37 und das p-Gebiet 24 in Kontakt kommen, wird als die Rückseite des Thermooxidfilms 37 bezeichnet. Die Oberfläche auf der der Rückseite des Thermooxidfilms 37 entgegengesetzten Seite wird als die Vorderseite des Thermooxidfilms 37 bezeichnet.
  • Die Halbleitervorrichtung des vorliegenden Beispiels enthält die untere Verdrahtung 31 als die Elektrode des Polysiliciumfilms, welche mit einer Vielzahl von Gate-Elektroden 30 in der Vorderseite des Thermooxidfilms 37 elektrisch verbunden ist. Die untere Verdrahtung 31 ist, mit dem dazwischengelegten Thermooxidfilm 37, in der Oberseite des p+-Wannengebiets 24b gebildet. Der Zwischenschicht-Isolierfilm 38 ist in der Vorderseite der unteren Verdrahtung 31 vorgesehen. Die Halbleitervorrichtung des vorliegenden Beispiels enthält die Oxidfilmschicht 4 im Öffnungsteil des Zwischenschicht-Isolierfilms 38. Auch diese Oxidfilmschicht 4 ist eine durch die vorerwähnte gemischte Lösung gebildete Oxidfilmschicht.
  • Der Teil, in welchem die Oxidfilmschicht 4 und die untere Verdrahtung 31 in Kontakt kommen, wird als die Rückseite der Oxidfilmschicht 4 bezeichnet. Die Oberfläche auf der der Rückseite der Oxidfilmschicht 4 entgegengesetzten Seite wird als die Vorderseite der Oxidfilmschicht 4 bezeichnet. Die Halbleitervorrichtung des vorliegenden Beispiels enthält eine obere Verdrahtung 34 als eine Außen-Metallelektrode auf der Vorderseite der Oxidfilmschicht 4. Die obere Verdrahtung 34 ist die mindestens in einem Teil der näheren Umgebung des Außenumfangs der Halbleitervorrichtung vorgesehene Außenelektrode. Die obere Verdrahtung 34 besteht zum Beispiel aus Al-Si. Auf diese Weise ist die Oxidfilmschicht 4 auch zwischen der oberen Verdrahtung 34 und der unteren Verdrahtung 31 vorgesehen.
  • Obwohl in der Beschreibung ein Schwerpunkt auf Silicium als das Halbleitersubstrat gelegt wurde, ist die Erfindung nicht auf Silicium beschränkt und kann sie auch auf einen Halbleiter mit großer Bandlücke wie Siliciumcarbid (SiC), Galliumnitrid (GaN) usw. anwendbar sein. Anders ausgedrückt, der Zweck der vorliegenden Anmeldung kann erfüllt werden, wenn ein Isolierfilm vorhanden ist, in welchem die Dicke so gesteuert wird, dass sie dünner ist als ein natürlicher Oxidfilm, wie oben beschrieben, insbesondere ein Siliciumoxidfilm zwischen dem Metall, welches die Elektrode sein soll, und dem Halbleitersubstrat.
  • Obwohl die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Einem Durchschnittsfachmann ist klar, dass die oben beschriebenen Ausführungsformen durch verschiedene Abwandlungen und Verbesserungen erweitert werden können. Aus dem Umfang der Ansprüche geht außerdem hervor, dass die durch solche Abwandlungen oder Verbesserungen erweiterten Ausführungsformen im technischen Umfang der Erfindung enthalten sein können.
  • Die Operationen, Prozeduren, Schritte und Stufen jedes durch eine Vorrichtung, ein System, ein Programm und ein Verfahren wie in den Ansprüchen, Ausführungsformen oder Zeichnungen gezeigt durchgeführten Schritts können in beliebiger Reihenfolge durchgeführt werden, solange die Reihenfolge nicht durch ”vor”, ”bevor” oder dergleichen vorgegeben ist und solange das Ergebnis eines vorausgehenden Schritts nicht in einem späteren Schritt verwendet wird. Auch wenn die Schrittfolge in den Ansprüchen, Ausführungsformen oder Zeichnungen mit Wörtern wie ”zuerst” oder ”dann” beschrieben ist, bedeutet dies nicht unbedingt, dass die Schritte in dieser Reihenfolge durchgeführt werden müssen.
  • Bezugszeichenliste
    • 1
    n+-Kathodenschicht
    2
    n–-Driftschicht
    3
    p-Anodenschicht
    4
    Oxidfilmschicht
    5
    Anodenelektrode
    6
    Kathodenelektrode
    7
    n-Feldstoppschicht
    8
    Zwischenschicht-Isolierfilm
    11
    p+-Schutzringschicht
    12
    Feldplattenelektrode
    13
    Kanalstopperschicht
    14
    Stopperelektrode
    20
    Kollektorelektrode
    21
    Kollektorschicht
    22
    Feldstoppschicht
    23
    Driftschicht
    24
    p-Gebiet
    24a
    p-Basisgebiet
    24b
    p+-Wannengebiet
    25
    p+-Kontakt
    26
    Schutzringschicht
    27
    n+-Gebiet
    30
    Gate-Elektrode
    31
    untere Verdrahtung
    32
    Gate-Isolierfilm
    34
    obere Verdrahtung
    37
    Thermooxidfilm
    38
    Zwischenschicht-Isolierfilm
    39
    Emitterelektrode
    40
    U-förmiger Wendeteil
    42
    Kontaktteil
    56
    Kathodenschicht
    61
    n+-Kathodenschicht
    62
    n–-Driftschicht
    63
    p-Anodenschicht
    64
    Oberfläche
    65
    Anodenelektrode
    66
    Kathodenelektrode
    67
    n-Feldstoppschicht
    68
    Zwischenschicht-Isolierfilm
    71
    p+-Schutzring
    72
    Feldplattenelektrode
    73
    Kanalstopperschicht
    74
    Stopperelektrode
    100
    Halbleitersubstrat
    110
    Eckteil

Claims (15)

  1. Halbleitervorrichtung, enthaltend: eine auf einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp vorgesehene Driftschicht von einem ersten Leitfähigkeitstyp; ein auf einer Vorderseite der Driftschicht vorgesehenes vorderseitiges Gebiet von einem zweiten Leitfähigkeitstyp; eine auf einer Vorderseite des vorderseitigen Gebiets vorgesehene Isolierfilmschicht, deren Dicke dünner als ein natürlicher Oxidfilm ist; und eine auf einer Vorderseite der Isolierfilmschicht vorgesehene Metallschicht.
  2. Halbleitervorrichtung nach Anspruch 1 oder 2, außerdem enthaltend eine Vielzahl von Schutzringschichten von einem zweiten Leitfähigkeitstyp, welche auf der Vorderseite der Driftschicht selektiv so gebildet sind, dass sie das vorderseitige Gebiet umgeben, und räumlich vom vorderseitigen Gebiet getrennt gebildet sind, wobei die Isolierfilmschicht auf Vorderseiten der Vielzahl von Schutzringschichten vorgesehen ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das vorderseitige Gebiet eine Anodenschicht ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das vorderseitige Gebiet ein Kontaktgebiet von einem zweiten Leitfähigkeitstyp zwischen einer Vielzahl von Gate-Elektroden ist.
  5. Halbleitervorrichtung nach Anspruch 4, außerdem enthaltend die Isolierfilmschicht zwischen einer mindestens in einem Teil der näheren Umgebung eines Außenumfangs der Halbleitervorrichtung und einer mit der Vielzahl von Gate-Elektroden elektrisch verbundenen Metallelektrode vorgesehenen Außenelektrode.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5 oder Anspruch 2, wobei die Dicke der Isolierfilmschicht größer als oder gleich 1 Ångstrom und kleiner als oder gleich 6 Ångstrom ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Isolierfilmschicht mehr Si-H-Bindungen als in einem natürlichen Oxidfilm an einer Grenzfläche des Halbleitersubstrats und der Isolierfilmschicht enthält.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Isolierfilmschicht keinen Stickstoff enthält.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die Isolierfilmschicht ein Aluminiumoxid und Siliciumoxid enthaltender gemischter Film ist.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren enthält: selektives Bilden eines vorderseitigen Gebiets, eines Thermooxidfilms beziehungsweise eines Zwischenschicht-Isolierfilms auf einer Vorderseite eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp, und Bilden einer Isolierfilmschicht, welche dünner als ein natürlicher Oxidfilm auf der Oberfläche des in einem Öffnungsteil des selektiv gebildeten Zwischenschicht-Isolierfilms freigelegten Halbleitersubstrats ist.
  11. Verfahren nach Anspruch 10, wobei das Bilden der Isolierfilmschicht ein Aussetzen der vorderseitigen Oberfläche des freigelegten Halbleitersubstrats einer gemischten Lösung aus Ammoniumwasser, Wasserstoffperoxidwasser und reinem Wasser enthält.
  12. Verfahren nach Anspruch 11, wobei eine Dicke der Isolierfilmschicht entsprechend einer Konzentration von Ammoniumwasser in der gemischten Lösung eingestellt wird.
  13. Verfahren nach Anspruch 12, wobei die Konzentration von Ammoniumwasser in der gemischten Lösung größer als oder gleich 1 ppm und kleiner als oder gleich 150.000 ppm ist.
  14. Halbleitervorrichtung nach Anspruch 1, wobei eine Rauigkeit der Isolierfilmschicht 10% bis 30% einer Filmdicke der Isolierfilmschicht beträgt.
  15. Verfahren nach Anspruch 10, wobei eine Rauigkeit der Isolierfilmschicht 10% bis 30% einer Filmdicke der Isolierfilmschicht beträgt.
DE112015000204.9T 2014-06-18 2015-06-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Ceased DE112015000204T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-125007 2014-06-18
JP2014125007 2014-06-18
JP2015033862 2015-02-24
JP2015-033862 2015-02-24
PCT/JP2015/067468 WO2015194590A1 (ja) 2014-06-18 2015-06-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015000204T5 true DE112015000204T5 (de) 2016-08-25

Family

ID=54935570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000204.9T Ceased DE112015000204T5 (de) 2014-06-18 2015-06-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10050133B2 (de)
JP (1) JP6455514B2 (de)
CN (1) CN105814693B (de)
DE (1) DE112015000204T5 (de)
WO (1) WO2015194590A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269742A (zh) * 2016-12-30 2018-07-10 无锡昌德微电子股份有限公司 一种超快恢复二极管结构的实现方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7190256B2 (ja) * 2018-02-09 2022-12-15 ローム株式会社 半導体装置
KR102183959B1 (ko) * 2019-04-26 2020-11-27 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845831B2 (ja) * 1975-06-06 1983-10-12 サンケンデンキ カブシキガイシヤ シヨツトキバリア半導体装置の製造方法
JPS5950232B2 (ja) * 1977-11-04 1984-12-07 三菱電機株式会社 半導体装置とその製造方法
JPS6046038A (ja) * 1983-08-23 1985-03-12 Nec Corp 集積回路装置
JPS62160730A (ja) * 1986-01-09 1987-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01262672A (ja) * 1988-04-14 1989-10-19 Sanyo Electric Co Ltd Ｐｉｎダイオード
JP3737524B2 (ja) 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP4067159B2 (ja) * 1997-12-01 2008-03-26 新電元工業株式会社 半導体装置および半導体装置の製造方法
JP4816834B2 (ja) * 1999-05-21 2011-11-16 日産自動車株式会社 半導体装置
JP4123913B2 (ja) 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
KR101190942B1 (ko) * 2008-02-12 2012-10-12 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치
JP5341373B2 (ja) * 2008-03-12 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー ダイオード
JP2010041000A (ja) 2008-08-08 2010-02-18 Sumco Corp 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
CN102714226B (zh) * 2010-02-16 2015-02-11 株式会社三社电机制作所 Pin二极管
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN105814693B (zh) 2019-05-03
JP6455514B2 (ja) 2019-01-23
WO2015194590A1 (ja) 2015-12-23
US20160300936A1 (en) 2016-10-13
CN105814693A (zh) 2016-07-27
US10050133B2 (en) 2018-08-14
JPWO2015194590A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011086943B4 (de) Halbleitervorrichtung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE112014007266B4 (de) Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015112649A1 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013002538T5 (de) Halbleiterbauelement
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112013002213T5 (de) Halbleitereinrichtung
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112012006967T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019100130B4 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE112013002516T5 (de) Halbleitervorrichtung
DE112015000204T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final