CN108269742A - 一种超快恢复二极管结构的实现方法 - Google Patents
一种超快恢复二极管结构的实现方法 Download PDFInfo
- Publication number
- CN108269742A CN108269742A CN201611260091.8A CN201611260091A CN108269742A CN 108269742 A CN108269742 A CN 108269742A CN 201611260091 A CN201611260091 A CN 201611260091A CN 108269742 A CN108269742 A CN 108269742A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- ring
- slot
- annular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 101
- 229910052751 metal Inorganic materials 0.000 claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 241000446313 Lamella Species 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 230000026267 regulation of growth Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010348 incorporation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000012536 packaging technology Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种超快恢复二极管结构的实现方法，属于二极管技术领域，解决了超快恢复二极管在生产时制造流程长，成本高，生产出来的超快恢复二极管的芯片平整性较差，可靠性能较差，封装工艺兼容性差的问题。
Description
技术领域
本发明属于二极管技术领域。
背景技术
超快恢复二极管作为电力电子线路中与主回路开关电力电子器件SCR,IGBT,GTO,MOSFET等并联,起到续流、缓冲、吸收等作用；同时在高频电力电子线路中，利用其正向导通性能和快速恢复能力做整流用，因此，其应用领域很广。
目前市场上的超快恢复二极管在生产时制造流程长，成本高，生产出来的超快恢复二极管的芯片平整性较差，可靠性能较差，封装工艺兼容性差。
发明内容
本发明的目的是提供一种超快恢复二极管结构的实现方法，解决了超快恢复二极管在生产时制造流程长，成本高，生产出来的超快恢复二极管的芯片平整性较差，可靠性能较差，封装工艺兼容性差的问题。
为实现上述目的，本发明采用以下技术方案：
一种超快恢复二极管结构的实现方法，包括如下步骤：
步骤1：在N+型掺杂硅片层的上面外延生长N-型硅层；
步骤2：在N-型硅层的上面生长第一介质层；
步骤3：在第一介质层上以光刻的方式刻出中部槽、第一环形槽和第二环形槽；第二环形槽、第一环形槽和中部槽为由外至内依次设置，第二环形槽、第一环形槽和中部槽均向下贯穿第一介质层；第二环形槽和第一环形槽均为环形结构，第一环形槽间隔围绕在中部槽的外圈，第二环形槽间隔围绕在第一环形槽的外圈，中部槽与第一环形槽之间的间隔为第一介质环；第一环形槽与第二环形槽之间的间隔为第二介质环；
步骤4：分别通过第二环形槽、第一环形槽和中部槽向N-型硅层掺入P型杂质，并相应形成中部阳极掺杂区域、第一阳极终端保护区域和第二阳极终端保护区域，第一阳极终端保护区域为环形，第二阳极终端保护区域间隔围绕在中部阳极掺杂区域的外圈，第二阳极终 端保护区域间隔围绕在第二阳极终端保护区域的外圈；
步骤5：沿第一介质层的外沿光刻出外沿槽，外沿槽贯穿第一介质层，通过外沿槽向N-型硅层中掺入N型杂质，形成终端截止环区域；
步骤6：在第一介质层的上面淀积金属，形成金属层，并且外沿槽、第二环形槽、第一环形槽和中部槽里均填充金属；
步骤7：在金属层上光刻出三个环形槽，三个环形槽为由外至内依次设置，环形槽向下贯穿金属层，光刻出三个槽后金属层上保留下来的金属部分包含保留第一环形槽内的第一保留金属部和第一保留金属部上侧的第一金属环结构部；保留第二环形槽内的第二保留金属部和第二保留金属部上的第二金属环结构部、金属层中部和间隔设于金属层中部外圈的金属层外环部，金属层外环部包括第一覆盖环和第二覆盖环，第一覆盖环在N-型硅层的上面，第二覆盖环在第一介质层的上面，金属层中部包括第三覆盖环和第四覆盖环，第三覆盖环在N-型硅层的上面，第四覆盖环在第一介质层的上面，金属层中部、第二金属环结构部、第一金属环结构部、金属层外环部为由内向外依次设置；
步骤8：N+型掺杂硅片层的下表面进行减薄处理；
步骤9：在N+型掺杂硅片层的下面生长金属层。
在步骤7中，以光刻的方式清理所述第二保留金属部、所述第二金属环结构部、所述第一保留金属部和所述第一金属环结构部。
在步骤与步骤之间实施如下步骤：在金属层的上面生长第二介质层，在第二介质层的中部，以光刻的方式刻出中心槽，中心槽向下贯穿第二介质层，第二介质层填充满第二环形槽、第一环形槽和环形槽。
在第一介质层的上面生长第三介质层，所述外沿槽、所述第二环形槽和所述第一环形槽均向下贯穿第一介质层和第三介质层，所述第一覆盖环、第二覆盖环、第三覆盖环和第四覆盖环均在第三介质层的上面。
本发明的目的是提供一种超快恢复二极管结构的实现方法，解决了超快恢复二极管在生产时制造流程长，成本高，生产出来的超快恢复二极管的芯片平整性较差，可靠性能较差，封装工艺兼容性差的问 题。
附图说明
图1是本发明的实施例1的超快恢复二极管结构示意图；
图2是本发明的实施例2的超快恢复二极管结构示意图；
图3是本发明的实施例3的超快恢复二极管结构示意图；
图4是本发明的实施例4的超快恢复二极管结构示意图；
图中：N+型掺杂硅片层4、N-型硅层3、第一介质层6、中部槽12、第一环形槽13、第二环形槽14、中部阳极掺杂区域17、第一阳极终端保护区域18、第二阳极终端保护区域19、外沿槽20、终端截止环区域21、环形槽23、第一覆盖环26、第二覆盖环27、第三覆盖环28、第四覆盖环29、第二介质层30、中心槽31、金属层32、第一保留金属部33、第一金属环结构部34、第二保留金属部35、第二金属环结构部36、第三介质层37。
具体实施方式
实施例1：
如图1-图3所示的一种超快恢复二极管结构的实现方法，包括如下步骤：
步骤1：在N+型掺杂硅片层4的上面外延生长N-型硅层3；
N+型掺杂硅片层4的规格为掺As或者掺Sb，晶向<100>,电阻率为0.002-0.004ohm.cm，N+型掺杂硅片层4的厚度数据根据生产夹具要求定；N-型硅层3的电阻率和厚度数据根据产品设计耐压指标计算确定；整体厚度数据b根据生产夹具要求确定；
步骤2：在N-型硅层3的上面生长第一介质层6；
第一介质层6为热二氧化硅层，其厚度规格为15600A±1000A；
步骤3：在第一介质层6上以光刻的方式刻出中部槽12、第一环形槽13和第二环形槽14；第二环形槽14、第一环形槽13和中部槽12为由外至内依次设置，第二环形槽14、第一环形槽13和中部槽12均向下贯穿第一介质层6；第二环形槽14和第一环形槽13均为环形结构，第一环形槽13间隔围绕在中部槽12的外圈，第二环形槽14间隔围绕在第一环形槽13的外圈，中部槽12与第一环形槽13之间的间隔为第一介质环；第一环形槽13与第二环形槽14之间的间隔为第二介质环；
第二环形槽14和第一环形槽13的宽度均为8-12um；第二环形槽14和第一环形槽13之间的间隔距离为20-26um；第一环形槽13与中部槽12之间的距离为20-26um；本实施例为在第一介质层6上光刻出2个槽的方法，在第一介质层6上光刻出的槽的数量根据产品设计电压指标定；第二环形槽14到边缘距离根据产品设计电压指标定；
步骤4：分别通过第二环形槽14、第一环形槽13和中部槽12向N-型硅层3掺入P型杂质，并相应形成中部阳极掺杂区域17、第一阳极终端保护区域18和第二阳极终端保护区域19，第一阳极终端保护区域18为环形，第二阳极终端保护区域19间隔围绕在中部阳极掺杂区域17的外圈，第二阳极终端保护区域19间隔围绕在第二阳极终端保护区域19的外圈；
P型参杂采用离子注入加热扩散方法；离子注入条件为B离子 ，注入能量50KEV±3KEV，注入剂量为1.0E13-6.0E13；加热扩散结的深度为5-10um；
步骤5：沿第一介质层6的外沿光刻出外沿槽20，外沿槽20贯穿第一介质层6，通过外沿槽20向N-型硅层3中掺入N型杂质，形成终端截止环区域21；
终端截止环区域21的宽度为18um-22um，终端截止环区域21到第二阳极终端保护区域19的最外环距离根据产品设计电压指标定；
N型参杂采用离子注入加热扩散方法；离子注入条件为P离子，注入能量120KEV±3KEV，注入剂量为1.0E15-5.0E15；结深为5-10um；
步骤6：在第一介质层6的上面淀积金属，形成金属层，并且外沿槽20、第二环形槽14、第一环形槽13和中部槽12里均填充金属；
金属层的厚度为4.0um-6.0um；
步骤7：在金属层上光刻出三个环形槽23，三个环形槽为由外至内依次设置，环形槽23向下贯穿金属层，光刻出三个槽23后金属层上保留下来的金属部分包含保留第一环形槽13内的第一保留金属部33和第一保留金属部33上侧的第一金属环结构部34；保留第二环形槽14内的第二保留金属部35和第二保留金属部35上的第二金属环结构部36、金属层中部和间隔设于金属层中部外圈的金属层外环部，金属层外环部包括第一覆盖环26和第二覆盖环27，第一覆盖环26在N-型硅层3的上面，第二覆盖环27在第一介质层6的上面，金属层中部包括第三覆盖环28和第四覆盖环29，第三覆盖环28在N-型硅层3的上面，第四覆盖环29在第一介质层6的上面，金属层中部、第二金属环结构部36、第一金属环结构部34、金属层外环部为由内向外依次设置；
第四覆盖环29和第二覆盖环27的宽度为15-20um；
步骤8：N+型掺杂硅片层4的下表面进行减薄处理；
第二介质层30为Si3N4，厚度q为8000A±800A；
步骤9：在N+型掺杂硅片层4的下面生长金属层32。
实施例2：
由图2所示的实施例2与实施例1的不同之处在于：
第二金属环结构部36和第一金属环结构部34的宽度为30-36um。
在步骤7与步骤8之间实施如下步骤：在金属层的上面生长第二介质层30，在第二介质层30的中部，以光刻的方式刻出中心槽31，中心槽31向下贯穿第二介质层30，并且第二介质层30填充满金属层中部与第二金属环结构部36之间的区域、第二金属环结构部36与第一金属环结构部34之间的区域、第一金属环结构部34与金属层外环部之间的区域。
实施例3：
实施例3与实施例2的不同之处在于：以光刻的方式清理出第一环形槽13中的金属——第二保留金属部35和第二保留金属部35上的第二金属环结构部36，以光刻的方式清理出第二环形槽14中的金属——第一保留金属部33和第一保留金属部33上侧的第一金属环结构部34；
第二介质层30填充满金属层中部与金属层外环部之间的区域、第二环形槽14中的区域以及第一环形槽13中的区域。
实施例4：
实施例4与实施例3的不同之处在于：在第一介质层6的上面生 长第三介质层37，所述外沿槽20、所述第二环形槽14和所述第一环形槽13均向下贯穿第一介质层6和第三介质层37，所述第一覆盖环26、第二覆盖环27、第三覆盖环28和第四覆盖环29均在第三介质层37的上面。
第三介质层37为Si3N4。
本发明的目的是提供一种超快恢复二极管结构的实现方法，解决了超快恢复二极管在生产时制造流程长，成本高，生产出来的超快恢复二极管的芯片平整性较差，可靠性能较差，封装工艺兼容性差的问题。
Claims (4)
1.一种超快恢复二极管结构的实现方法，其特征在于：包括如下步骤：
步骤1：在N+型掺杂硅片层(4)的上面外延生长N-型硅层(3)；
步骤2：在N-型硅层(3)的上面生长第一介质层(6)；
步骤3：在第一介质层(6)上以光刻的方式刻出中部槽(12)、第一环形槽(13)和第二环形槽(14)；第二环形槽(14)、第一环形槽(13)和中部槽(12)为由外至内依次设置，第二环形槽(14)、第一环形槽(13)和中部槽(12)均向下贯穿第一介质层(6)；第二环形槽(14)和第一环形槽(13)均为环形结构，第一环形槽(13)间隔围绕在中部槽(12)的外圈，第二环形槽(14)间隔围绕在第一环形槽(13)的外圈，中部槽(12)与第一环形槽(13)之间的间隔为第一介质环；第一环形槽(13)与第二环形槽(14)之间的间隔为第二介质环；
步骤4：分别通过第二环形槽(14)、第一环形槽(13)和中部槽(12)向N-型硅层(3)掺入P型杂质，并相应形成中部阳极掺杂区域(17)、第一阳极终端保护区域(18)和第二阳极终端保护区域(19)，第一阳极终端保护区域(18)为环形，第二阳极终端保护区域(19)间隔围绕在中部阳极掺杂区域(17)的外圈，第二阳极终端保护区域(19)间隔围绕在第二阳极终端保护区域(19)的外圈；
步骤5：沿第一介质层(6)的外沿光刻出外沿槽(20)，外沿槽(20)贯穿第一介质层(6)，通过外沿槽(20)向N-型硅层(3)中掺入N型杂质，形成终端截止环区域(21)；
步骤6：在第一介质层(6)的上面淀积金属，形成金属层，并且外沿槽(20)、第二环形槽(14)、第一环形槽(13)和中部槽(12)里均填充金属；
步骤7：在金属层上光刻出三个环形槽(23)，三个环形槽为由外至内依次设置，环形槽(23)向下贯穿金属层，光刻出三个槽(23)后金属层上保留下来的金属部分包含保留第一环形槽(13)内的第一保留金属部(33)和第一保留金属部(33)上侧的第一金属环结构部(34)；保留第二环形槽(14)内的第二保留金属部(35)和第二保留金属部(35)上的第二金属环结构部(36)、金属层中部和间隔设于金属层中部外圈的金属层外环部，金属层外环部包括第一覆盖环(26)和第二覆盖环(27)，第一覆盖环(26)在N-型硅层(3)的上面，第二覆盖环(27)在第一介质层(6)的上面，金属层中部包括第三覆盖环(28)和第四覆盖环(29)，第三覆盖环(28)在N-型硅层(3)的上面，第四覆盖环(29)在第一介质层(6)的上面，金属层中部、第二金属环结构部(36)、第一金属环结构部(34)、金属层外环部为由内向外依次设置；
步骤8：N+型掺杂硅片层(4)的下表面进行减薄处理；
步骤9：在N+型掺杂硅片层(4)的下面生长金属层(32)。
2.如权利要求1所述的一种超快恢复二极管结构的实现方法，其特征在于：在步骤7中，以光刻的方式清理所述第二保留金属部(35)、所述第二金属环结构部(36)、所述第一保留金属部(33)和所述第一金属环结构部(34)。
3.如权利要求1或2所述的一种超快恢复二极管结构的实现方法，其特征在于：在步骤7与步骤8之间实施如下步骤：在金属层的上面生长第二介质层(30)，在第二介质层(30)的中部，以光刻的方式刻出中心槽(31)，中心槽(31)向下贯穿第二介质层(30)。
4.如权利要求1所述的一种超快恢复二极管结构的实现方法，其特征在于：在第一介质层(6)的上面生长第三介质层(37)，所述外沿槽(20)、所述第二环形槽(14)和所述第一环形槽(13)均向下贯穿第一介质层(6)和第三介质层(37)，所述第一覆盖环(26)、第二覆盖环(27)、第三覆盖环(28)和第四覆盖环(29)均在第三介质层(37)的上面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611260091.8A CN108269742A (zh) | 2016-12-30 | 2016-12-30 | 一种超快恢复二极管结构的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611260091.8A CN108269742A (zh) | 2016-12-30 | 2016-12-30 | 一种超快恢复二极管结构的实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108269742A true CN108269742A (zh) | 2018-07-10 |
Family
ID=62754984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611260091.8A Pending CN108269742A (zh) | 2016-12-30 | 2016-12-30 | 一种超快恢复二极管结构的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108269742A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035560A1 (en) * | 1997-06-02 | 2001-11-01 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
| JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
| US20130264674A1 (en) * | 2010-12-17 | 2013-10-10 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
| CN105489658A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种高htrb的高压快恢复二极管芯片及其生产工艺 |
| CN105814693A (zh) * | 2014-06-18 | 2016-07-27 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
-
2016
- 2016-12-30 CN CN201611260091.8A patent/CN108269742A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035560A1 (en) * | 1997-06-02 | 2001-11-01 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
| JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
| US20130264674A1 (en) * | 2010-12-17 | 2013-10-10 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
| CN105814693A (zh) * | 2014-06-18 | 2016-07-27 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN105489658A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种高htrb的高压快恢复二极管芯片及其生产工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 保罗.里奇曼: "《MOS场效应晶体管和集成电路》", 31 March 1980 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110095301A1 (en) | Silicon carbide semiconductor device | |
| CN103489910B (zh) | 一种功率半导体器件及其制造方法 | |
| CN107068563A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| CN104218099B (zh) | 半导体装置及其制造方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN102214678A (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
| CN105304688A (zh) | 一种用于碳化硅功率器件的结终端结构及制作方法 | |
| CN103000698A (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN105140281A (zh) | 一种半导体器件及其制造方法 | |
| CN104518032A (zh) | 半导体器件及其制造方法 | |
| WO2014136344A1 (ja) | 半導体装置 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN204130549U (zh) | 一种大电流二极管钝化台面结构 | |
| CN102569388B (zh) | 半导体器件及其制造方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN104134687A (zh) | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 | |
| CN108269742A (zh) | 一种超快恢复二极管结构的实现方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN108231866A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN104637879A (zh) | 一种半导体器件的制备方法 | |
| CN103400853A (zh) | 一种碳化硅肖特基势垒二极管及其制作方法 | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN208706654U (zh) | 一种SiC功率器件终端 | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180710 |