CN103400853A - 一种碳化硅肖特基势垒二极管及其制作方法 - Google Patents

一种碳化硅肖特基势垒二极管及其制作方法 Download PDF

Info

Publication number
CN103400853A
CN103400853A CN201310330738XA CN201310330738A CN103400853A CN 103400853 A CN103400853 A CN 103400853A CN 201310330738X A CN201310330738X A CN 201310330738XA CN 201310330738 A CN201310330738 A CN 201310330738A CN 103400853 A CN103400853 A CN 103400853A
Authority
CN
China
Prior art keywords
silicon carbide
schottky barrier
barrier diode
carbide schottky
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310330738XA
Other languages
English (en)
Inventor
邓小川
李轩
王向东
文译
饶成元
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310330738XA priority Critical patent/CN103400853A/zh
Publication of CN103400853A publication Critical patent/CN103400853A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术，具体的说是涉及一种碳化硅肖特基势垒二极管及其制作方法。本发明所述的一种碳化硅肖特基势垒二极管，包括依次层叠设置的阴极电极、N+衬底、N-漂移区、P+层和阳极电极，其特征在于，所述P+层上有多个有固定间距的凹槽，所述阳极电极填充在凹槽内。本发明的有益效果为，降低了生成碳化硅肖特基势垒二极管工艺的难度，提高了器件的性能和成品率，同时由于具有P+层，高压时能产生电导调制效应，从而具有大的抗浪涌能力。本发明尤其适用于碳化硅肖特基势垒二极管。

Description

一种碳化硅肖特基势垒二极管及其制作方法
技术领域
本发明涉及半导体技术，具体的说是涉及一种碳化硅肖特基势垒二极管及其制作方法。
背景技术
碳化硅（SiC）作为近年来备受关注的一种宽禁带半导体材料，由于具有宽禁带、高临界击穿电场、高热导率、高电子饱和漂移速度等优良的物理特性，相对于Si器件有无法比拟的优势，因而在高温、大功率、高频、强辐照领域有着广阔的应用前景。
相对于碳化硅PN结二极管，碳化硅肖特基势垒二极管(SiC SBD)具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源及高频场合。但是SiC SBD也存在反向漏电流大，抗浪涌能力差的问题。针对SBD和PN结二极管各自的优势和特点，国际上的学者提出了一种称为结势垒控制肖特基二极管（junction barrier controlled Schottky，JBS）结构。为了形成碳化硅JBS器件中的P+岛，通常需要高温和高能量的离子注入工艺。然而对于碳化硅材料，高能量离子注入会导致器件表面损伤，同时碳化硅材料又存在着注入杂质的不完全激活问题，从而使得制作工艺难以控制，芯片成品率下降，这对工艺的可控性和精确性都提出了极高的要求。因此，为了避免离子注入工艺对器件性能的影响，本发明提出了一种通过刻蚀外延P+层的槽型碳化硅SBD结构。
发明内容
本发明所要解决的技术问题，就是提出一种具有抗浪涌能力的槽型碳化硅肖特基势垒二极管结构及其制作方法。
本发明解决上述技术问题所采用的技术方案是：一种碳化硅肖特基势垒二极管，包括依次层叠设置的阴极电极1、N+衬底2、N-漂移区3、P+层4和阳极电极5，其特征在于，所述P+层4上设置有多个固定间距的凹槽6，所述阳极电极5填充在凹槽6内。
本发明提出的结构，在低压时肖特基势垒开启，从而具有低的导通压降；在高压时PN结导通，产生电导调制效应，从而具有大的抗浪涌能力。
具体的，所述凹槽6的断面形状为V字型、矩形和U形中的一种。
具体的，所述凹槽6的深度大于P+层4的厚度，贯穿P+层4并可延伸到N-漂移区3中的任意深度。
具体的，所述阳极电极5采用的材料为钛、镍和铝中的一种或多种组合而成的合金。
具体的，所述N+衬底2和P+层4采用的材料为碳化硅、氮化镓、金刚石、石墨烯、砷化镓、硅和锗中的一种。
一种碳化硅肖特基势垒二极管的制作方法，其特征在于，包括以下步骤：
a.在碳化硅N+衬底2上外延一定厚度的N-漂移区3；
b.在N-漂移区3上外延一定厚度的碳化硅P+层4；
c.刻蚀碳化硅P+层4至N-漂移区3中，形成多个有固定间距的凹槽6，凹槽6的深度大于P+层4的厚度；
d.在碳化硅上表面和下表面淀积金属，形成阳极电极5和阴极电极1。
本发明的方法，采用了外延生长碳化硅P+层和反应离子刻蚀等工艺，相较于碳化硅材料的离子注入工艺更易于控制，因此提高了器件性能，降低了器件制作的工艺难度。
具体的，所述阳极电极5采用的材料为钛、镍和铝中的一种或多种组合而成的合金。
本发明的有益效果为，降低了生成碳化硅肖特基势垒二极管工艺的难度，提高了器件的性能和成品率，同时由于具有P+层，高压时能产生电导调制效应，从而具有大的抗浪涌能力。
附图说明
图1是本发明的碳化硅肖特基势垒二极管结构示意图；
图2是本发明的碳化硅肖特基势垒二极管制作方法中在N+衬底2上外延一层N-漂移区3的示意图；
图3是本发明的碳化硅肖特基势垒二极管制作方法中在N-漂移区3上外延形成P+层4的示意图；
图4是本发明的碳化硅肖特基势垒二极管制作方法中在P+外延层4进行刻蚀，形成槽型结构6的示意图；
图5是本发明的碳化硅肖特基势垒二极管制作方法中在上表面和下表面金属化形成阴极电极1和阳极电极5的示意图；
图6是碳化硅SBD二极管结构示意图；
图7是在N+衬底2上外延一层N-漂移区3的工艺示意图；
图8是在N-漂移区3和N+衬底2上金属化形成阳极电极5和阴极电极1的工艺示意图；
图9是碳化硅JBS二极管结构的示意图；
图10是在N+衬底2上外延一层N-漂移区3的工艺示意图；
图11是利用离子注入工艺在N-漂移区3中形成P+区域4的示意图；
图12是在N-漂移区3和N+衬底2上金属化形成阳极5和阴极1的示意图；
图13是本发明的碳化硅肖特基二极管和传统碳化硅肖特基势垒二极管进行二维数值仿真得到的正向I-V曲线示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图1所示，本发明所述的一种碳化硅肖特基势垒二极管，包括依次层叠设置的阴极电极1、N+衬底2、N-漂移区3、P+层4和阳极电极5，其特征在于，所述P+层4上设置有多个有固定间距的凹槽6，所述阳极电极5填充在凹槽6内。
其中，所述凹槽6的断面形状为V字型、矩形和U形中的一种。
所述凹槽6的深度大于P+层4的厚度，并可延伸到N-漂移区3中的任意深度。
所述阳极电极5采用的材料为钛、镍和铝等中的一种或多种组合而成的合金。
所述N+衬底2和P+层4采用的材料为碳化硅、氮化镓、金刚石、石墨烯、砷化镓、硅和锗中的一种。
如图2至图5所示，为本发明的一种碳化硅肖特基势垒二极管的制作方法，主要流程为：
在碳化硅衬底2上外延一定厚度的N-漂移区3，如图2所示；
在N-漂移区3上外延一定厚度的碳化硅P+外延层4，如图3所示；
刻蚀碳化硅P+外延层4至N-漂移区3中，形成多个有一定间距的凹槽6，形成的凹槽6大于外延层的厚度并延伸至漂移区中，如图4所示；
在碳化硅表面和背面淀积金属，形成阳极5和阴极1，如图5所示。
图6为SiC肖特基二极管结构示意图。
图7至图8为SiC肖特基二极管的制备方法，主要流程为：
在碳化硅衬底2上外延一定厚度的N-漂移区3，如图7所示；
在碳化硅表面和背面淀积金属，形成阳极5和阴极1，如图8所示。
图9为传统的碳化硅JBS结构示意图。
图10至图12为碳化硅肖特基二极管的制备方法，主要流程为：
在碳化硅衬底2上外延一定厚度的N-漂移区3，如图10所示；
在碳化硅N-漂移区3上通过离子注入的方法形成P+区域4,如图11所示；
在碳化硅表面和背面淀积金属，形成阳极5和阴极1，如图12所示。
因此可得，与传统碳化硅肖特基势垒二极管结构相比，本发明引入了凹槽和P+外延层，该结构能够有效地结合肖特基势垒二极管和PN结二极管各自开启的优势。正向开启时，利用肖特基势垒开启电压小的优势导通电流，导通损耗低；当正向电压大于PN开启电压时产生电导调制效应，有效提高了抗浪涌能力。本发明采用易于控制的外延工艺和刻蚀工艺来制作槽型碳化硅肖特基势垒二极管，克服了传统碳化硅JBS二极管制备中由于高温高能量离子注入工艺导致的高表面缺陷和低成品率的问题。
图13所示是对本发明具有抗浪涌能力的槽型碳化硅肖特基二极管和传统碳化硅肖特基势垒二极管进行二维数值仿真得到的正向I-V曲线，其中黑色方块曲线表示本发明的槽型碳化硅肖特基势垒二极管的正向I-V曲线。红色圆形曲线表示传统碳化硅肖特基势垒二极管的正向I-V曲线。可以看出，当正向压降大于5V后，本发明所提出的槽型碳化硅肖特基势垒二极管的正向导通I-V特性的曲率明显比传统碳化硅肖特基势垒二极管大，由此可见本发明相对于传统碳化硅肖特基势垒二极管具有更优异的抗浪涌能力。
本发明的其它实施例子，可以根据实际需要改变N-层和P+层的浓度、厚度以及不同厚度区域的宽度来实现。
本发明的其它实施例子，可以选用其它半导体材料，比如硅（Si）、砷化镓（GaAs）和氮化镓（GaN）等，电极材料可以选用钛、铂等金属或者合金。

Claims (7)

1.一种碳化硅肖特基势垒二极管，包括依次层叠设置的阴极电极（1）、N+衬底（2）、N-漂移区（3）、P+层（4）和阳极电极（5），其特征在于，所述P+层（4）上设置有多个固定间距的凹槽（6），所述阳极电极（5）填充在凹槽（6）内。
2.根据权利要求1所述的一种碳化硅肖特基势垒二极管，其特征在于，所述凹槽（6）的断面形状为V字型、矩形和U形中的一种。
3.根据权利要求2所述的一种碳化硅肖特基势垒二极管，其特征在于，所述凹槽（6）的深度大于P+层（4）的厚度，并延伸到N-漂移区（3）中。
4.根据权利要求3所述的一种碳化硅肖特基势垒二极管，其特征在于，所述阳极电极（5）采用的材料为钛、镍和铝中的一种或多种组合而成的合金。
5.根据权利要求4所述的一种碳化硅肖特基势垒二极管，其特征在于，所述N+衬底（2）和P+层（4）采用的材料为碳化硅、氮化镓、金刚石、石墨烯、砷化镓、硅和锗中的一种。
6.一种碳化硅肖特基势垒二极管的制作方法，其特征在于，包括以下步骤：
a.在碳化硅N+衬底（2）上外延一定厚度的N-漂移区（3）；
b.在N-漂移区（3）上外延一定厚度的碳化硅P+层（4）；
c.刻蚀碳化硅P+层（4）至N-漂移区（3）中，形成多个有一定间距的凹槽（6），凹槽（6）的深度大于P+层（4）的厚度；
d.在碳化硅上表面和下表面淀积金属，形成阳极电极（5）和阴极电极（1）。
7.根据权利要求6所述的一种碳化硅肖特基势垒二极管的制作方法，其特征在于，所述阳极电极（5）采用的材料为钛、镍和铝中的一种或多种组合而成的合金。
CN201310330738XA 2013-08-01 2013-08-01 一种碳化硅肖特基势垒二极管及其制作方法 Pending CN103400853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310330738XA CN103400853A (zh) 2013-08-01 2013-08-01 一种碳化硅肖特基势垒二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310330738XA CN103400853A (zh) 2013-08-01 2013-08-01 一种碳化硅肖特基势垒二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN103400853A true CN103400853A (zh) 2013-11-20

Family

ID=49564445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310330738XA Pending CN103400853A (zh) 2013-08-01 2013-08-01 一种碳化硅肖特基势垒二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN103400853A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN108206220A (zh) * 2017-12-29 2018-06-26 中国电子科技集团公司第十三研究所 金刚石肖特基二极管的制备方法
CN108565295A (zh) * 2018-02-12 2018-09-21 泰科天润半导体科技（北京）有限公司 一种碳化硅肖特基二极管及其制备方法
CN111276548A (zh) * 2018-12-05 2020-06-12 北京大学 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789311A (en) * 1994-09-26 1998-08-04 Fuji Electric Co., Ltd. Manufacturing method of SiC Schottky diode
CN101263606A (zh) * 2005-09-12 2008-09-10 日产自动车株式会社 半导体装置及其制造方法
CN102034818A (zh) * 2009-09-30 2011-04-27 万国半导体股份有限公司 通过p-体电荷的最小化改善高压mosfet二极管的反向恢复

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789311A (en) * 1994-09-26 1998-08-04 Fuji Electric Co., Ltd. Manufacturing method of SiC Schottky diode
CN101263606A (zh) * 2005-09-12 2008-09-10 日产自动车株式会社 半导体装置及其制造方法
CN102034818A (zh) * 2009-09-30 2011-04-27 万国半导体股份有限公司 通过p-体电荷的最小化改善高压mosfet二极管的反向恢复

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN108206220A (zh) * 2017-12-29 2018-06-26 中国电子科技集团公司第十三研究所 金刚石肖特基二极管的制备方法
CN108206220B (zh) * 2017-12-29 2020-09-01 中国电子科技集团公司第十三研究所 金刚石肖特基二极管的制备方法
CN108565295A (zh) * 2018-02-12 2018-09-21 泰科天润半导体科技（北京）有限公司 一种碳化硅肖特基二极管及其制备方法
CN111276548A (zh) * 2018-12-05 2020-06-12 北京大学 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法

Similar Documents

Publication Publication Date Title
CN105283962B (zh) 半导体装置
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
CN102800591A (zh) 一种fs-igbt器件的制备方法
CN103346084A (zh) 新型结构的氮化镓肖特基二极管及其制造方法
US8841741B2 (en) High breakdown voltage semiconductor rectifier
CN102222701A (zh) 一种沟槽结构肖特基器件
CN101694842B (zh) 一种功率型AlGaN/GaN肖特基二极管及其制作方法
JP2019176142A (ja) 炭化ケイ素内における半導体デバイスの形成
CN103904135A (zh) 肖特基二极管及其制造方法
CN103178120A (zh) 外延型快速恢复二极管及其制备方法
CN103400853A (zh) 一种碳化硅肖特基势垒二极管及其制作方法
CN103247671B (zh) 一种具有块状浮动结的碳化硅sbd器件及其制造方法
CN108231911B (zh) 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
CN107393970B (zh) 一种碳化硅结势垒二极管
CN107256884A (zh) 一种碳化硅功率二极管器件及其制作方法
CN102779858B (zh) 一种功率二极管器件及其制备方法
CN104701385B (zh) 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管
CN104201212A (zh) 具有块状沟槽和埋层的浮动结碳化硅sbd器件
CN108695396A (zh) 一种二极管及其制作方法
CN210325811U (zh) 一种碳化硅异质结二极管功率器件
CN108735823A (zh) 一种二极管及其制作方法
CN104201213A (zh) 一种结势垒肖特基二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131120

RJ01 Rejection of invention patent application after publication