CN111276548A - 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法 - Google Patents

一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法 Download PDF

Info

Publication number
CN111276548A
CN111276548A CN201811478784.3A CN201811478784A CN111276548A CN 111276548 A CN111276548 A CN 111276548A CN 201811478784 A CN201811478784 A CN 201811478784A CN 111276548 A CN111276548 A CN 111276548A
Authority
CN
China
Prior art keywords
gan
regrown
schottky diode
trench
barrier schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811478784.3A
Other languages
English (en)
Inventor
王茂俊
尹瑞苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201811478784.3A priority Critical patent/CN111276548A/zh
Publication of CN111276548A publication Critical patent/CN111276548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种再生长填槽式GaN基结型势垒肖特基二极管结构及制作方法,本发明属于微电子技术领域,涉及电力电子器件制作。所述结构包括GaN自支撑衬底、n‑GaN漂移区、P型GaN区、掩膜介质层、槽型结构、再生长的n‑GaN区、阴极金属和阳极金属。在GaN自支撑衬底上同质外延n漂移区,并在该结构上形成掩膜介质层、槽型结构,再生长n‑GaN部分或者全部填平槽型结构并淀积阳极、阴极金属。本发明能够在n‑GaN漂移区上形成有效的PN结,在反偏大电压下,PN结能有效调节电场分布,降低金属半导体界面电场,抑制结漏电,提高器件的击穿电压,拓展了GaN基垂直结构肖特基二极管的应用范围。

Description

一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现 方法
技术领域
本发明属于微电子技术领域,涉及电力电子器件制作
背景技术
近年来,随着材料科学的发展,高质量、低位错密度GaN衬底材料逐步商业化,这为垂直结构器件的发展提供了便利,利用HVPE、钠熔法和氨热法获得的GaN衬底具有很低的缺陷密度。
随着GaN材料生长条件的成熟,在低位错密度GaN衬底上同质外延GaN的材料具有极低的缺陷密度,并且能严格控制杂质浓度,从而生长高阻GaN外延材料。垂直结构器件在功率电子领域的优势凸显,其利用高质量的GaN体材料进行导电,受界面态的影响很小,能最大限度地利用GaN体材料的优越性能。
垂直结构GaN肖特基势垒二极管皆具多子器件高的反应速度和宽禁带半导体的强稳定性,因此GaN肖特基势垒二极管有很广泛的应用前景。但肖特基势垒二极管在反偏情形下,高电场集中于金属半导体界面,结漏电比较严重,限制了垂直结构GaN肖特基二极管的应用范围。
目前比较常用来改进垂直结构GaN肖特基势垒二极管的一种结构是结型势垒肖特基二极管(JBS),其利用PN结在反偏情形下耗尽靠近界面的半导体区域。PN结由于GaN材料禁带宽度大而表现出良好的稳定性,能够起到良好的屏蔽效果,而在正向偏置下,p区空穴注入,起到电导调制作用,降低了肖特基结的正向导通电阻。但是,现有工艺缺乏对GaN材料进行改性的手段,目前基于离子注入方法制备的GaN JBS性能较差。
发明内容
本发明为了拓展了GaN垂直结构肖特基势垒二极管在高压领域的应用,进一步降低该结构二极管的漏电,结合P-GaN易于生长的特点,在外延好的材料上生长P-GaN,在P-GaN上开槽之后再生长n--GaN,从而形成有效的PN结,利用PN结的屏蔽作用使得二极管在反偏情况下电场分布更加均匀,反向漏电得到了极大的抑制,耐压性能得到很大程度的提高。
本发明的技术思路如下:目前基于离子注入方法制备的结型势垒肖特基二极管无法有效降低漏电。一方面,用离子注入实现GaN的P型掺杂困难,Mg离子激活效率很低;另一方面,用离子注入实现GaN的反型也很困难,在P-GaN注入Si后晶体质量极度恶化,正向性能无法保证。
依据上述技术思路,为了制备性能良好的GaN结型势垒肖特基二极管,提高肖特基二极管的击穿电压,一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,所述结构包括GaN自支撑衬底、n--GaN漂移区、P型GaN区、掩膜介质层、槽型结构、再生长的n--GaN区、阴极金属和阳极金属;在GaN自支撑衬底上生长n--GaN漂移区、P型GaN区,在晶圆表面定义槽型区域,刻蚀形成槽型结构,然后再生长n--GaN材料,并在该结构上形成肖特基阳极,背面形成欧姆阴极。。
该结构中各层组成成分及材料种类如下所示:
所述掩膜介质层的材料可以为:SiO2、Si3N4、Al2O3、HfO2、MgO以及光刻胶。
所述阴极金属为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨等中的一种或多种的合金。
所述阳极金属为以下导电材料的一种或多种的组合:铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
这种再生长填槽式GaN基结型势垒肖特基二极管的制备方法包括以下具体步骤:
(1)在衬底上按照一定的生长条件生长n--GaN漂移区;
(2)在n--GaN漂移区上按照一定条件生长P型GaN;
(3)在上述生长好的材料上,利用PECVD、ICPCVD或LPCVD在其表面形成一层薄的介质层作为槽型区域刻蚀的掩膜;
(4)光刻槽型区域,用RIE刻蚀SiO2形成刻蚀窗口,然后将刻蚀窗口下方的P-GaN完全刻蚀,最后使用去除介质掩膜;
(5)对完成槽刻蚀的材料再生长n--GaN,再生长的材料将槽部分或者完全填平;
(6)光刻P-GaN接触孔,刻蚀n--GaN形成接触孔;
(7)在形成P-GaN接触孔的材料上用电子束蒸发或者磁控溅射阳极金属材料,然后对器件进行剥离工艺形成阳极;
(8)通过电子束蒸发或者磁控溅射在晶圆背面制备欧姆接触金属并进行剥离,形成欧姆阴极。
本发明具有如下优点:
(1)本发明的二极管通过再生长形成的PN结,能够有效抑制金属半导体界面电场积聚效应,使得电场分布更均匀,充分地利用了GaN体材料击穿场强大的优点,抑制了反向漏电,有效地提高了击穿电场;
(2)本发明从器件制备工艺的角度出发,利用再生长的方法,克服了GaN材料改性的困难,在现有工艺水平上提出一种可以有效实现JBS的方法;
(3)本发明从器件结构的角度出发,通过控制槽型结构的尺寸,可以设计不同耐压水平和驱动能力的二极管。
附图说明
通过参照附图能更加详尽地阐明本发明二极管的原理及其结构,并进一步描述本发明的示例性实施例,在附图中:
图1是本发明垂直结构再生长填槽式GaN基结型势垒肖特基二极管结构示意图;
图2是传统垂直结构GaN肖特基势垒二极管的整体剖面结构图,帮助更好地阐明本发明的设计思路;
图3是传统GaN肖特基势垒二极管和再生长填槽式GaN基结型势垒肖特基二极管在500V反向偏压下,器件中垂线上电场分布的比较;
图4~图12是本发明中的再生长填槽式GaN基结型势垒肖特基二极管结构示意图,反映了本发明的工艺制造流程。
具体实施方式
在下文中,将参照附图更充分地描述本发明,在附图中示出了实施例及其实现过程,所描述的实施例仅仅是本发明中的一种实现形式,即本发明不应该解释为局限于在此阐述的实施例。基于该实施例,将本发明的范围充分地传达给本领域技术人员。
在下文中,将参照附图更详细地描述本发明的示例性实施例。
参照图1,该器件结构自下而上的顺序依次包括阴极金属、衬底、n--GaN漂移区、P型GaN、再生长n--GaN和阳极金属。其制备方法包括以下具体步骤:
(1)如图4所示,在GaN自支撑衬底上,首先用MOCVD或者MBE生长一层n--GaN漂移区;
(2)在(1)中外延生长好的GaN材料上按照一定条件生长P型GaN,如图5所示;
(3)在(2)中生长好的材料上,利用PECVD、ICPCVD或LPCVD在其表面形成一层薄的SiO2介质层作为槽型区域刻蚀的掩膜,其剖面图如图6所示;
(4)在图6所示结构基础上进行光刻槽型区域,用RIE刻蚀SiO2形成刻蚀窗口,如图7所示;
(5)形成图7所示结构之后,用ICP-RIE刻蚀形成槽型结构,如图8所示,然后使用BOE去除SiO2掩膜,如图9所示;
(6)在图9所示结构基础上,利用MOCVD或者MBE再生长一层n--GaN,其剖面如图10所示;
(7)在如图10所示的结构基础上光刻定义出P-GaN接触孔区域,用ICP-RIE刻蚀n--GaN形成接触孔,如图11所示;
(10)形成P-GaN接触孔之后,用电子束蒸发或者磁控溅射阳极金属材料,然后对器件进行剥离工艺形成阳极,如图12所示;
(11)在图12所示的结构上,通过电子束蒸发或者磁控溅射在晶圆背面制备欧姆接触金属并进行剥离,形成欧姆阴极,如图1所示。

Claims (12)

1.一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:所述结构包括:GaN自支撑衬底、n--GaN漂移区、P型GaN区、掩膜介质层、槽型结构、再生长的n--GaN区、阴极金属和阳极金属;所述再生长的n--GaN区部分或者全部填平刻蚀产生的槽型结构;在衬底上生长n-漂移区材料、P型GaN材料,在晶圆表面定义槽型区域,刻蚀形成槽型结构,然后再生长n--GaN材料,形成P-GaN接触孔后,在该结构上淀积阳极金属,阳极金属与P-GaN形成欧姆接触,与n--GaN形成肖特基接触,最后形成欧姆阴极。
2.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,生长n--GaN漂移区的方法有:HVPE、MOCVD、MBE以及HVPE、MOCVD和MBE结合的方法;
3.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,生长P型GaN区的方法有:HVPE、MOCVD、MBE以及HVPE、MOCVD和MBE结合的方法。
4.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,再生长n--GaN区的方法有:HVPE、MOCVD、MBE以及HVPE、MOCVD和MBE结合的方法。
5.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:掩膜介质层的材料为以下材料中的任意一种:Si3N4、Al2O3、AlN、HfO2、SiO2、HfTiO、Sc2O3、Ga2O3、MgO、SiNO。
6.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:阴极材料为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种的合金。
7.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:阳极金属为以下导电材料的一种或多种的组合:钛、铝、铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
8.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:槽型区域的掩膜介质层可以通过干法刻蚀或者湿法腐蚀实现。
9.根据权利要求1所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,其特征在于:槽型区域的P型GaN材料可以通过干法刻蚀、湿法腐蚀以及干法刻蚀和湿法腐蚀结合的方法。
10.根据权利要求9所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,干法刻蚀的方法可以为:ICP-RIE或者RIE。
11.根据权利要求9所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,湿法腐蚀的方法可以为:用热的KOH或者TMAH溶液腐蚀。
12.根据权利要求9所述的再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法,干法刻蚀和湿法腐蚀结合的方法可以为:先用ICP刻蚀一部分漂移区,再用热的KOH或者TMAH溶液腐蚀去除残留的干法刻蚀产生的残留物。
CN201811478784.3A 2018-12-05 2018-12-05 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法 Pending CN111276548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811478784.3A CN111276548A (zh) 2018-12-05 2018-12-05 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811478784.3A CN111276548A (zh) 2018-12-05 2018-12-05 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法

Publications (1)

Publication Number Publication Date
CN111276548A true CN111276548A (zh) 2020-06-12

Family

ID=71003158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811478784.3A Pending CN111276548A (zh) 2018-12-05 2018-12-05 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法

Country Status (1)

Country Link
CN (1) CN111276548A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040110330A1 (en) * 2000-10-31 2004-06-10 Emmanuel Collard Method for producing a schottky diode in silicon carbide
CN102376778A (zh) * 2006-04-04 2012-03-14 Ssscip有限公司 结势垒肖特基整流器及其制造方法
CN103400853A (zh) * 2013-08-01 2013-11-20 电子科技大学 一种碳化硅肖特基势垒二极管及其制作方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN108231912A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 GaN基JBS与超级结混合结构二极管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040110330A1 (en) * 2000-10-31 2004-06-10 Emmanuel Collard Method for producing a schottky diode in silicon carbide
CN102376778A (zh) * 2006-04-04 2012-03-14 Ssscip有限公司 结势垒肖特基整流器及其制造方法
CN103400853A (zh) * 2013-08-01 2013-11-20 电子科技大学 一种碳化硅肖特基势垒二极管及其制作方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN108231912A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 GaN基JBS与超级结混合结构二极管及其制作方法

Similar Documents

Publication Publication Date Title
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
EP2369626A2 (en) Semiconductor element
TWI508308B (zh) 具有雙金屬、部分凹陷電極之氮化鎵為基的肖特基二極體
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
EP2920817B1 (en) Gan-based schottky diode having partially recessed anode and method of manufacturing the same
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN103346084A (zh) 新型结构的氮化镓肖特基二极管及其制造方法
CN111192928B (zh) 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
WO2014172164A2 (en) Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer
CN111276533B (zh) 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN211017091U (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管
CN115763247B (zh) 一种准垂直结构GaN肖特基势垒二极管及其制备方法
CN111739945A (zh) 一种金刚石倾斜台面异质结二极管及其制备方法
CN116666428A (zh) 一种氮化镓肖特基二极管及其制备方法
CN110931571A (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
CN111276548A (zh) 一种再生长填槽式GaN基结型势垒肖特基二极管结构及实现方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
CN114639718A (zh) 一种氮化镓基垂直型超级结肖特基二极管及其制备方法
KR20150000115A (ko) 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN110504327B (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN113299766B (zh) 一种GaN准垂直结构二极管及其制备方法
CN108198865B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN103022111A (zh) 具有低电阻集电区的双极晶体管及其制备方法
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200612