CN114937594A - 形成堆叠晶圆结构的方法 - Google Patents

形成堆叠晶圆结构的方法 Download PDF

Info

Publication number
CN114937594A
CN114937594A CN202210259325.6A CN202210259325A CN114937594A CN 114937594 A CN114937594 A CN 114937594A CN 202210259325 A CN202210259325 A CN 202210259325A CN 114937594 A CN114937594 A CN 114937594A
Authority
CN
China
Prior art keywords
wafer
trimming
stacked
trim
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210259325.6A
Other languages
English (en)
Inventor
张育祯
赖建文
萧志民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114937594A publication Critical patent/CN114937594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种形成堆叠晶圆结构的方法，包括将第一晶圆的正面接合至第二晶圆；自第一晶圆的背面对第一晶圆及第二晶圆执行多重修整制程，多重修整制程包含：自第一晶圆的背面执行第一修整步骤，以切割穿过第一晶圆的周边；在第二晶圆上执行第二修整步骤，以部分切割第二晶圆的周边，从而形成第一阶梯状结构；及在第二晶圆上执行第三修整步骤，以部分切割第二晶圆的周边，从而形成自第一阶梯状结构向下连接的第二阶梯状结构；在执行多重修整制程之后，至少在第二晶圆的周边上方形成涂布材料。

Description

形成堆叠晶圆结构的方法
技术领域
本揭露是关于一种形成堆叠晶圆结构的方法。
背景技术
半导体集成电路(integrated circuit，IC)行业经历了快速增长。集成电路材料及设计的技术进步产生了数代IC。与前一代相比，每一代都有更小且更复杂的电路。
在IC演进过程中，功能密度(即，每一晶片面积的互连装置数目)通常有所增加，而几何尺寸(即可使用制造制程产生的最小组件(或接线))有所减小。这种缩小规模的制程通常通过提高生产效率及降低相关成本来提供益处。
然而，这些进步提高了处理及制造IC的复杂性。由于特征尺寸继续减小，制造制程继续变得更加难以执行。因此，以越来越小的尺寸形成可靠的半导体装置是一挑战。
发明内容
在一些实施例中，一种形成堆叠晶圆结构的方法，包括将第一晶圆的正面接合至第二晶圆；自第一晶圆的背面对第一晶圆及第二晶圆执行多重修整制程，多重修整制程包含：自第一晶圆的背面执行第一修整步骤，以切割穿过第一晶圆的周边；在第二晶圆上执行第二修整步骤，以部分切割第二晶圆的周边，从而形成第一阶梯状结构；及在第二晶圆上执行第三修整步骤，以部分切割第二晶圆的周边，从而形成自第一阶梯状结构向下连接的第二阶梯状结构；在执行多重修整制程之后，至少在第二晶圆的周边上方形成涂布材料。
在一些实施例中，一种形成堆叠晶圆结构的方法，包括旋转晶圆切边机；通过朝向堆叠晶圆结构的边缘移动晶圆切边机以修整堆叠晶圆结构的边缘来执行第一修整制程；在执行第一修整制程之后，通过将晶圆切边机定位于远离堆叠晶圆结构的中心轴，使其在朝向堆叠晶圆结构的周边的方向上具有第一侧向距离且向下具有第一垂直距离，以修整堆叠晶圆结构的边缘来执行第二修整制程；在执行第二修整制程之后，通过将晶圆切边机定位于远离堆叠晶圆结构的中心轴，使其在朝向堆叠晶圆结构的周边的方向上具有第二侧向距离且向下具有第二垂直距离，以修整堆叠晶圆结构的边缘来执行第三修整制程；在堆叠晶圆结构上方形成涂布材料。
在一些实施例中，一种形成堆叠晶圆结构的方法包括将装置晶圆的正面接合至载体晶圆；在装置晶圆的周边及载体晶圆的周边上形成接合材料；在形成接合材料之后，自装置晶圆的背面对装置晶圆执行减薄制程；在执行减薄制程之后，自装置晶圆的背面执行第一修整制程，以移除接合材料的第一部分，且将载体晶圆的周边部分修整至第一位准高度；在载体晶圆上执行第二修整制程，以移除接合材料的第二部分，且将载体晶圆的周边部分修整至低于第一位准高度的第二位准高度；在载体晶圆上执行第三修整制程以移除接合材料的第三部分，且将载体晶圆的周边部分修整至低于第二位准高度的第三位准高度。
附图说明
本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
图1是根据本揭露的一些实施例的用于形成堆叠晶圆结构的方法的流程图；
图2至图7、图8A、图9A、图10A、图11A、及图12示出了根据本揭露的一些实施例在形成堆叠晶圆结构的各个阶段中的方法；
图8B示出了图8A的堆叠晶圆结构的透视图；
图8C、图9B、图10B、及图11B分别根据图8B、图9B、图10B、及图11B中区域示出了堆叠晶圆结构的局部放大图；
图10C、图10D、图10E、及图10F示出了根据图10B的不同堆叠晶圆结构剖面的横截面图；
图11C、图11D、及图11E示出了根据图11B的不同堆叠晶圆结构剖面的横截面图。
【符号说明】
60:修整工具
100:第一晶圆
102:第一表面/第一阶梯段
103:O1的底表面/第二阶梯段
104:第二表面
106:边缘
106a:经修整边缘/阶梯上升
112:装置
200:第二晶圆
202:顶表面/第一阶梯段
204:底表面
206:边缘
300:堆叠晶圆结构
302:经修整边缘/第二阶梯上升
303:O2的底表面/第二阶梯段/S1的上阶梯段
400:接合材料
402:经修整边缘/第一阶梯上升/S1的阶梯上升
403:O4的底表面/第三阶梯段/S1的下阶梯段/S2的上阶梯段
500:涂布材料
502:经修整边缘/S2的阶梯上升
503:O5的底表面/S2的下阶梯段/S3的上阶梯段
602:S3的阶梯上升
603:S3的下阶梯段/S4的上阶梯段
702:S4的阶梯上升
703:S4的下阶梯段
D1:厚度方向
DL:虚线
L1～L3:虚线
O1,2,4,5:环形开口
P1:修整制程
P2:减薄制程
P3,P4,P5:修整步骤
Ph2,Ph3:高度
Pt1,Pt2,Pt4,Pt5:修整深度
Pt51,Pt52:高度
Pw1,Pw2,Pw3,Pw4,Pw5:宽度
Pw3':距离
Pw4':距离
Pw41',Pw42':宽度
S1:第一阶梯状结构
S2:第二阶梯状结构
S3:第三阶梯状结构
S4:第四阶梯状结构
M:方法
S101,S102,S103,S104,S105,S106,S107,S108:方块
TR1,TR2,TR3,TR4,TR5:孔圈
具体实施方式
以下揭示内容提供了许多用于实施本揭露的不同特征的不同实施例或实例。下文描述组件及配置的特定实例以简化本揭露。当然，这些仅为实例且非意欲为限制性的。举例而言，在以下描述中第一特征于第二特征上方或上的形成可包括第一特征与第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复参考数字及/或字母。此重复是出于简单及清楚的目的，且本身且不指明所论述的各种实施例及/或组态之间的关系。
此外，为了便于描述，在本文中可使用空间相对术语，诸如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”及类似者，来描述诸图中图示的一个元件或特征与另一(多个)元件或(多个)特征的关系。空间相对术语意欲涵盖除了诸图中所描绘的定向以外的装置在使用或操作时的不同定向。设备可另外定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述符可类似地加以相应解释。
如本文中所使用，“大约”、“约”、“大致”、或“大体上”通常应意谓在给定值或范围的20％内、或10％、或5％内。本文中给定的数量为近似值，从而意谓术语“大约”、“约”“大致”、或“大体上”在并未明确陈述情况下可予以推断，或意谓其他近似值。
除非另有定义，否则本文中使用的所有术语(包括技术术语及科学术语)的含义与本揭露所属领域的普通技术人员通常理解的含义相同。将进一步理解，诸如在常用词典中定义的术语，应被解释为具有与其在相关技术及本揭露的上下文中的含义一致的含义，且除非在此明确定义，否则将不会以理想化或过于正式的意义来解释。
本揭露的实施例涉及但不限于鳍式场效晶体管(fin-like field-effecttransistor，FinFET)装置。FinFET装置例如可是互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)装置，包括P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)FinFET装置及N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)FinFET装置。以下揭示内容将继续使用一或多个FinFET实例来说明本揭露的各种实施例。然而，应理解，除非特别声明，否则该应用不应限于特定类型的装置。
为了在第一晶圆的背侧上执行制程，可将额外的第二晶圆接合至第一晶圆的前侧且充当载体晶圆。在第一晶圆背侧上的涂布制程期间，诸如光阻剂(photoresist，PR)、三层阻剂的中间层(middle layer，ML)、及三层阻剂的底部层(bottom layer，BL)的涂布材料亦可沉积于下伏第二晶圆的陡峭晶圆边缘上。其他实施例可在阻剂中含有更大或更小数目的层，诸如四层阻剂。然而，由于第二晶圆的陡峭晶圆边缘，涂布材料可具有对下伏第二晶圆的差附着力，且涂布材料可自第二晶圆的陡峭晶圆边缘掉落，以在后续制程期间成为缺陷源，且接着污染上覆第一晶圆上的装置。
因此，在各种实施例中，本揭露在下伏第二晶圆上提供了多重修整制程。其优点包含，在执行多重修整制程之后，下伏第二晶圆可具有阶梯形侧壁结构，该阶梯形侧壁结构具有两个以上阶梯上升，这进而允许改善表面粗糙度，使得后续涂布材料可仅最小程度地自下伏第二晶圆的边缘掉落，以最小化不良涂布，且因此可减少第一晶圆上的污染，从而提高生产效率且降低相关成本。
现在参考图1，示出了根据一些实施例的用于制造堆叠晶圆结构的例示性方法M的流程图。方法M包括整个制造制程的相关部分。应理解，可在图1中所示的操作之前、期间、及之后提供额外操作，且对于该方法的额外实施例，可替换或消除下面描述的一些操作。操作/制程的次序可互换。方法M包括制造半导体装置。然而，半导体装置的制造仅是用于描述根据本揭露的一些实施例的制造制程的实例。
图2至图12示出了根据本揭露的一些实施例的在形成堆叠晶圆结构的各个阶段中的方法M。方法M开始于提供第一晶圆的方块S101。参考图2，在方块S101的一些实施例中，提供了第一晶圆100。在一些实施例中，第一晶圆100具有第一表面102、与第一表面102相对的第二表面104、及连接于第一表面102与第二表面104之间的边缘106。应注意，举例而言，第一表面102所在的一侧可称为第一晶圆100的前侧，且第二表面104所在的相对侧可称为第一晶圆100的背侧。第一晶圆100可具有任何适当的大小及形状。在一些实施例中，第一晶圆100为基本环形晶圆。图2中的边缘106示出为曲线形边缘或圆角。在其他实施例中，第一晶圆100可具有倒角边缘或斜面边缘。
在一些实施例中，第一晶圆100可为半导体晶圆，诸如硅体晶圆或砷化镓晶圆。在一些实施例中，第一晶圆100可包括例如硅、应变硅、硅合金、碳化硅、硅锗、碳化硅锗、锗、锗合金、砷化锗、砷化铟、III-V族半导体、或其组合物。在一些实施例中，第一晶圆100为一装置晶圆。在一些实施例中，第一晶圆100包括可形成于第一晶圆100的第一表面102处的多个装置112。装置112例如可为主动装置，诸如晶体管或其他主动装置。在一些实施例中，装置112是能够将光转换为电信号的光感测装置或影像感测器，形成且位于第一晶圆100的前侧处。在一些实施例中，装置112可包括例如光电二极管(photo diode，PD)、光电晶体管、或其组合。在一些实施例中，装置112可包括例如CMOS影像感测器(CMOS image sensor，CIS)或电荷耦合装置(charge-coupled device，CCD)感测器。装置112位于相对远离边缘106(第一晶圆100的周边)的位置，使得可在不损坏装置112的情况下执行以下修整制程。在一些实施例中，具有不同功能或集成电路的额外半导体装置或电组件亦可包括于第一晶圆100中。在一些实施例中，互连结构(未示出)可形成于第一晶圆100上方，且与装置112及/或其他电组件电耦合。本揭露的范畴不限于这些实施例或附图中描绘的内容。
返回参考图1，方法M接着进行至方块S102，其中在第一晶圆上执行第一修整制程。参考图3，在方块S102的一些实施例中，在第一晶圆100上执行修整制程P1。举例而言，通过执行修整制程P1，自第一晶圆100移除绕第一晶圆100的周边的孔圈TR1(见图2)。在一些实施例中，修整制程P1包括通过机械加工自第一表面102沿厚度方向D1垂直向下(即，朝向第二表面104但不切割穿过第二表面104)切割或修整掉第一晶圆的一部分，以在第一晶圆100的周边附近形成经修整边缘106a。在一些实施例中，修整制程P1由修整工具60执行，其基本上垂直或倾斜地切割入第一晶圆100中至一修整深度Pt1。在一些实施例中，修整工具60包括划线轮或修整叶轮。或者，修整制程P1通过能够机械切割掉晶圆结构的材料的任何其他适合工具执行，且本揭露的范畴不限于此。举例而言，在修整制程P1期间，修整工具60沿第一晶圆100的周边的环形路径旋转并移动，用于晶圆边缘修整。
在一些实施例中，在修整制程P1之后，移除孔圈TR1(见图2)，以在第一晶圆100的周边形成环形开口O1。在修整制程P1期间，移除的孔圈TR1可具有宽度Pw1及修整深度Pt1。在图3中，在横截面图中，环形开口O1具有L形外观，且环形开口O1的侧壁为经修整边缘106a。在一些实施例中，经修整边缘106a基本上垂直于第一表面102。在一些实施例中，经修整边缘106a相对于第一表面102倾斜。在一些实施例中，修整制程P1导致晶圆100周边上的阶梯形横截面，其中阶梯形横截面具有第一阶梯段102、低于第一阶梯102的第二阶梯段103、及将第二阶梯段103连接至第一阶梯段102的阶梯上升106a。
一些实施例中，厚度Pt1(即，修整深度Pt1)自开口O1的底表面103至自第一表面102延伸的参考平面量测。在一些实施例中，宽度Pw1自经修整边缘106a至自边缘106延伸的参考平面量测。在一些实施例中，第一晶圆100为具有约为12吋(约300mm)的直径的硅晶圆。在这些实施例中，作为实例但不限制本揭露地，修整深度Pt1在约50微米至约150微米的范围内(例如，修整深度Pt1为约100微米)。在这些实施例中，作为实例但不限制本揭露地，宽度Pw1在约0.8mm至约1.5mm的范围内(例如，宽度Pw1为约1.2mm)。应理解，厚度Pt1及宽度Pw1可根据晶圆的尺寸及产品的设计要求进行修改，并不限于以上给定的量测。
在一些实施例中，修整制程P1可为光学微影图案化制程，以移除孔圈TR1，如图2中所示。举例而言，经图案化遮罩(未显示)可形成于第一晶圆100的第一表面102上方，且用于保护下伏其的第一晶圆100上的装置112免受蚀刻制程的影响。随后，经由经图案化遮罩在第一晶圆100上执行蚀刻处理，且直到达到所需修整厚度而终止。蚀刻制程可包括干式蚀刻、湿式蚀刻、反应离子蚀刻(reactive ion etch，RIE)、另一适合蚀刻制程、或其组合。因此，可如图3中所示形成环形开口O1。随后，诸如通过湿式剥离或电浆灰化来剥离经图案化遮罩。作为实例但不限制本揭露地，通过使用光学微影图案化，图3中所示的修整深度Pt1可在约0.5μm至约5μm的范围内，且宽度Pw1可在约0.5mm至约4mm的范围内。
返回参考图1，方法M接着进行至方块S103，其中第一晶圆与第二晶圆彼此接合以形成堆叠晶圆结构。参考图4，在方块S103的一些实施例中，第一晶圆100与第二晶圆200彼此接合以形成堆叠晶圆结构300。提供了具有顶表面202、与顶表面202相对的底表面204、及连接于顶表面202与底表面204之间的边缘206的第二晶圆200。在一些实施例中，第二晶圆200为半导体晶圆且充当载体晶圆。在一些实施例中，第二晶圆200可包括例如硅、应变硅、硅合金、碳化硅、硅锗、碳化硅锗、锗、锗合金、砷化锗、砷化铟、III-V族半导体、或其组合物。在一些实施例中，第二晶圆200包括玻璃或陶瓷材料。在一些实施例中，第二晶圆200的边缘206可互换地称为第二晶圆200的斜面。在一些实施例中，第一晶圆100与第二晶圆200具有相同的直径。在其他实施例中，第一晶圆100与第二晶圆200可具有不同的直径。第一晶圆100及第二晶圆200的尺寸可取决于设计要求，且不构成本揭露的限制。当接合第一晶圆100与第二晶圆200时，可采用分子接合技术。举例而言，第一晶圆100的第一表面102与第二晶圆200的顶表面202直接接触，且第一晶圆100与第二晶圆200通过凡得瓦力进行接合，而不使用特定的接合材料或附着剂。
注意，分子接合技术可要求将第一晶圆100与第二晶圆200的表面接合为光滑的，亦没有颗粒或污染物。在接合第一晶圆100与第二晶圆200之前，第一晶圆100的第一表面102及/或第二晶圆200的顶表面202可通过清洗制程进行处理，以移除其上的颗粒。在清洗制程之后，将第一晶圆100与第二晶圆200置放于足够近的位置，以便开始接触。在这个状态下，第一晶圆100的第一表面102与第二晶圆200的顶表面202之间的吸引力足够高，以导致凡得瓦力引起的分子接合。
在一些实施例中，在图4中，在接合第一晶圆100与第二晶圆200之后，可执行退火制程以加强第一晶圆100与第二晶圆200之间的接合。退火制程的温度可取决于设计要求。举例而言，退火制程的温度越高，所得接合强度越大。在电组件在第一晶圆100中为分散式的其他实施例中，退火制程的温度被限制于相对低的温度，以避免损坏电组件。
返回参考图1，方法M随后进行至方块S104，其中堆叠晶圆结构经翻转。参考图5，在方块S104的一些实施例中，将堆叠晶圆结构300翻转。翻转之后，第一晶圆100的第二表面104面朝上，且第一晶圆100由第二晶圆200所承载，以用于后续处理。在一些实施例中，翻转制程可是可选择性执行的。
返回参考图1，方法M接着进行至方块S105，其中在堆叠晶圆结构上方形成接合材料。参考图6，在方块S105的一些实施例中，在堆叠晶圆结构300上方形成接合材料400，以加强第一晶圆100与第二晶圆200之间的接合，从而防止第一晶圆100与第二晶圆200在如图7中所示的晶圆100上的后续减薄制程中发生相对移动，这可进而允许减少第一表面102处的局部应力集中，且缓解由应力引起的晶片开裂，使得生产效率得到显著提高。在图6中，接合材料400形成于第一晶圆100的上表面及第二晶圆200的部分上。接合材料400被阻挡于第一晶圆100与第二晶圆200之间的部分。接合材料400的一部分被显示或部分地显示于第二晶圆200的外边缘上。在一些实施例中，接合材料400形成于晶圆100的经修整边缘106a及第二晶圆200的顶表面202上，以加强第一晶圆100与第二晶圆200之间的接合，同时使第一晶圆100的第二表面104及第二晶圆200的底表面204未由接合材料400覆盖，如虚线DL所示。
在一些实施例中，作为实例但不限制本揭露地，接合材料400的形成可通过分配制程、点胶制程、或其组合来执行。在一些实施例中，作为实例但不限制本揭露地，接合材料400可由环氧树脂、氰酸酯、芳香力环氧化物、或其组合物制成。
返回参考图1，方法M接着进行至方块S106，其中第一晶圆100经由减薄制程P2减薄。参考图7，在方块S106的一些实施例中，在第二晶圆200承载第一晶圆100的状态下，第一晶圆100沿厚度方向D1自第二表面104减薄(即，第一晶圆100的厚度减小)，其中接合材料400防止第一晶圆100与第二晶圆200在减薄制程P2期间相对移动。同时，减薄制程P2自经减薄第一晶圆100移除接合材料400的部分。在一些实施例中，减薄制程P2是机械加工制程。在一些实施例中，减薄制程P2可包括例如研磨制程、化学机械研磨(chemical mechanicalpolishing，CMP)制程、或另一适合的研磨制程。在一些实施例中，第一晶圆100自第二表面104朝向第一表面102向下减薄。在减薄制程P2期间，堆叠晶圆结构300可由晶圆保持器(未示出)保持。减薄制程P2将第一晶圆100减薄至所需厚度Pt2。举例而言，作为实例但不限制本揭露地，第一晶圆100的厚度Pt2在约5微米至约50微米的范围内。在一些实施例中，晶圆减薄制程包括一或多个薄化制程。执行晶圆减薄制程以减小第一晶圆100(在其上形成装置112或其它电组件)的厚度，直到其达到所需厚度Pt2。
为了在第一晶圆100的背侧上执行制程，将额外的第二晶圆200接合至第一晶圆100的前侧且充当载体晶圆。在第一晶圆100背侧上的涂布制程期间，诸如光阻剂(photoresist，PR)、三层阻剂的中间层(middle layer，ML)、及三层阻剂的底部层(bottomlayer，BL)的涂布材料亦可沉积于下伏第二晶圆的陡峭晶圆边缘上。其他实施例可在阻剂中含有更大或更小数目的层，诸如四层阻剂。然而，涂布材料可具有对陡峭晶圆边缘的差附着力，这可导致涂布材料自下伏第二晶圆的陡峭晶圆边缘掉落，且污染上覆第一晶圆100。因此，在各种实施例中本揭露提供了以下方法M的方块S107中所示的多重修整制程。在执行多重修整制程之后，下伏第二晶圆200可具有阶梯形侧壁结构，这进而允许改善后续涂布材料与下伏第二晶圆200之间的附着力，使得后续涂布材料可仅最小程度地自第二晶圆200的边缘206掉落，且因此可减少第一晶圆100上的污染，从而提高生产效率且降低相关成本。
返回参考图1，方法M接着进行至方块S107，其中在移除剩余接合材料的同时在堆叠晶圆结构上执行多重修整制程。在方块S107的某些实施例中，参考图8A至图11E，多重修整制程是一系列修整步骤。举例而言，多重修整制程可涉及在堆叠晶圆结构300上执行第一修整步骤(例如，图8A及图8B)，同时移除晶圆100的经修整边缘106a及晶圆200的顶表面202上的剩余接合材料400。随后，多重修整处理可涉及在堆叠晶圆结构300的第二晶圆200上执行多个第二修整步骤(例如，图9A至图10B)，同时移除晶圆200的边缘206上的剩余接合材料400，直到剩余接合材料400的全部自第二晶圆200移除，以形成具有阶梯形侧壁的结构，如图11A及图11B中所示。
参考图8A至图8C，在堆叠晶圆结构300上执行修整步骤P3，同时移除晶圆100的经修整边缘106a及晶圆200的顶表面202上的剩余接合材料400。作为实例但不限制本揭露地，修整步骤P3自第一晶圆100的第二表面104执行，沿厚度方向D1向下至第二晶圆200，以在堆叠晶圆结构300的周边形成经修整边缘302。在一些实施例中，修整步骤P3由修整工具60(见图8B)执行，修整工具60基本上垂直或倾斜地切割入堆叠晶圆结构300中至一修整深度Pt2。亦即，在修整步骤P3期间，切割穿过经减薄第一晶圆100，且部分切割或修整第二晶圆200，以在堆叠晶圆结构300的周边处具有深度Pt2的环形开口O2。自开口O2的底表面303至自第一晶圆100的第二表面104延伸的参考平面量测修整深度Pt2。在一些实施例中，修整步骤P3通过类似于修整制程P1的机械加工执行，因此，本文省略了详细描述。
在一些实施例中，执行修整步骤P3以移除堆叠晶圆结构300的边缘部分，包括上覆第一晶圆100上的孔圈TR2(见图7)及下伏第二晶圆200上的孔圈TR3(见图7)。在一些实施例中，孔圈TR2(见图7)可为第一晶圆100的周边，且具有宽度Pw2及高度Ph2(见图7)。宽度Pw2可自自经修整边缘106a延伸的参考平面至自经修整边缘302延伸的参考平面量测，且高度Ph2可自自第二晶圆200的顶表面202延伸的参考平面至自第一晶圆100的第二表面104延伸的参考平面量测。在一些实施例中，孔圈TR2的高度Ph2可基本上与减薄制程P2之后的第一晶圆100的厚度Pt2相同。在一些实施例中，孔圈TR3(见图7)可是第二晶圆200的周边，且具有宽度Pw3及高度Ph3(见图7)。宽度Pw3可自自边缘206延伸的参考平面至经修整边缘302(见图8A)延伸的参考平面量测，且高度Ph3可自自开口O2的底表面303(见图8A)延伸的参考平面至自第二晶圆200的顶表面202延伸的参考平面量测。
在一些实施例中，如图8A中所示的经修整深度Pt2可小于、但不限于如图3中所示的厚度Pt1。作为实例但不限于本揭露地，经修整深度Pt2在约5微米至约50微米的范围内。在第一晶圆100及第二晶圆为具有约12吋的直径的硅晶圆的一些实施例中，如图7中所示的宽度Pw2在约0.5mm至约4.5mm的范围内，且如图7中所示的宽度Pw3在约1mm至约5mm的范围内。在第一晶圆100及第二晶圆具有约12吋的直径的硅晶圆的一些实施例中，图7中所示的高度Ph2在约0.005mm至约0.05mm的范围内，且图7中所示的高度Ph3在约0.001mm至约0.05mm的范围内。应注意，孔圈TR2及TR3的尺寸可根据晶圆的尺寸及产品的设计要求进行修改，且不限于本文给出的尺寸。
在一些实施例中，在移除第一晶圆100的孔圈TR2(见图7)及第二晶圆200的孔圈TR3(见图7)之后，如图8A中所示的环形开口O2形成于堆叠晶圆结构300的周边处。如图8A中所示的环形开口O2具有L形外观，且环形开口O2的侧壁为经修整边缘302。在一些实施例中，经修整边缘302基本上垂直于第一晶圆100的第二表面104。在一些实施例中，堆叠晶圆结构300的经修整边缘302相对于第二表面104倾斜。图8A中所示开口O2的深度为修整深度Pt2(见图7)，且图8A中所示的开口O2的宽度为第二晶圆200上的宽度Pw3(见图7)。
参考图9A及图9B，在堆叠晶圆结构300的第二晶圆200上执行修整步骤P4，同时移除第二晶圆200的边缘206上的剩余接合材料400。作为实例但不限制本揭露地，修整步骤P4在开口O2的底表面303上与经修整边缘302以一距离Pw3'(以下称为“隔开距离Pw3'“)侧向间隔开的位置处沿厚度方向D1朝向第二晶圆200的底表面204的方向向下执行，以在堆叠晶圆结构300的周边处形成经修整边缘402。作为实例但不限制本揭露地，隔开距离Pw3'在约30微米至约1500微米的范围内。
在一些实施例中，修整步骤P4由修整工具60(见图8B)执行，修整工具60基本上垂直或倾斜地切割入堆叠晶圆结构300中至一修整深度Pt4。亦即，在修整步骤P4期间，修整第二晶圆200以具有环形开口O4，该环形开口O4具有在堆叠晶圆结构300的晶圆200的周边处直至开口O2的深度Pt4。修整深度Pt4自开口O4的底表面403至自开口O2的底表面303延伸的参考平面量测。在修整步骤P4完成之后，在第二晶圆200的边缘206上形成第一阶梯状结构S1(见图9B)，其中第一阶梯状结构S1包含上阶梯段303、下阶梯段403、及将下阶梯403连接至上阶梯303的阶梯上升402。第一阶梯状结构S1可具有基本等于修整步骤P4的修整深度Pt4的阶梯高度(即，阶梯上升402的高度)，且上阶梯段303的宽度基本等于修整步骤P4的隔开距离Pw3'。在一些实施例中，修整步骤P4通过类似于修整制程P1的机械加工来执行，因此，这里省略了详细描述。在一些实施例中，在修整步骤P3及P4完成之后，第二晶圆200在其周边区域具有阶梯形横截面，如图9B中所示，其中阶梯形横截面包含第一阶梯段202、低于第一阶梯段303的第二阶梯段303、及低于第二阶梯段303的第三阶梯段403、将第三阶梯段403连接至第二阶梯段303的第一阶梯上升402、及将第二阶梯段303连接至第一阶梯段202的第二阶梯上升302。
在一些实施例中，执行修整步骤P4以移除堆叠晶圆结构300的边缘部分，堆叠晶圆结构300包括上覆第二晶圆200上的孔圈TR4(见图8A)。在一些实施例中，孔圈TR4可为第二晶圆200的周边且具有宽度Pw4及基本上等于修整步骤P4的修整深度Pt4(见图9B)的高度。宽度Pw4可自自第二晶圆200的边缘206延伸的参考平面至自经修整边缘402延伸的参考平面量测。应注意，孔圈TR4的尺寸可根据晶圆的尺寸及产品的设计要求进行修改，且不限于本文给出的尺寸。
作为实例但不限制本揭露地，图9A中所示的修整深度Pt4(即，其可与第一阶梯状结构S1的高度及图8B中所示的孔圈TR4的高度基本相同)在约1微米至约50微米的范围内。作为实例但不限制本揭露地，图9A中所示的宽度Pw3'(即，其可基本上与第一阶梯状结构S1的宽度相同)在约30微米至约1500微米的范围内。
在一些实施例中，在移除第一晶圆200的孔圈TR4(见图8A)之后，图9A中所示的环形开口O4形成于堆叠晶圆结构300的周边处。环形开口O4具有L形外观，且环形开口O4的侧壁为经修整边缘402。在一些实施例中，经修整边缘402基本上垂直于第一晶圆100的第二表面104。在一些实施例中，堆叠晶圆结构300的经修整边缘402相对于第二表面104倾斜。开口O4的深度为修整深度Pt4，且开口O4的宽度为第二晶圆200上的宽度Pw4。
参考图10A及图10B，在堆叠晶圆结构300的第二晶圆200上执行修整步骤P5，同时移除第二晶圆200的边缘206上的剩余接合材料400。作为实例但不限制本揭露地，修整步骤P5在开口O4的底表面403上与经修整边缘402以一距离Pw4'(以下称为“隔开距离Pw4'“)侧向间隔开的位置处沿厚度方向D1朝向第二晶圆200的底表面204的方向向下执行，以在堆叠晶圆结构300的周边处形成经修整边缘502。作为实例但不限制本揭露地，隔开距离Pw4'在约30微米至约1500微米的范围内。在一些实施例中，距离Pw4'可与隔开距离Pw3'基本相同。在一些实施例中，隔开距离Pw4'可小于隔开距离Pw3'。在一些实施例中，隔开距离Pw4’可大于隔开距离Pw3'。
在一些实施例中，通过修整工具60(见图8B)执行修整步骤P5，修整工具60基本上垂直或倾斜地切割入堆叠晶圆结构300中至一修整深度Pt5。亦即，在修整步骤P5期间，修整第二晶圆200以具有环形开口O5，该环形开口O5具有在堆叠晶圆结构300的晶圆200的周边处直至O4的深度Pt5。修整深度Pt5自开口O5的底表面503至自开口O4的底表面403延伸的参考平面量测。在修整步骤P5完成之后，在第二晶圆200的边缘206上自第一阶梯状结构S1(见图10B)向下形成第二阶梯状结构S2(见图10B)，其中第二阶梯状结构S2包含上阶梯段403、下阶梯段503、及将下阶梯段503连接至上阶梯段403的阶梯上升502。第二阶梯状结构S2可具有基本上等于修整步骤P5的修整深度Pt5的阶梯高度(即，阶梯上升502的高度)，且上阶梯段403的宽度基本上等于修整步骤P4的隔开距离Pw4'。在一些实施例中，修整步骤P5通过类似于修整制程P1的机械加工执行，因此，这里省略了详细描述。在一些实施例中，在修整步骤P3～P5完成之后，第二晶圆200在其周边区域处具有阶梯形横截面，如图10B中所示，其中阶梯形横截面具有三个阶梯上升。
在一些实施例中，执行修整步骤P5以移除堆叠晶圆结构300的边缘部分，包括上覆第二晶圆200上的孔圈TR5(见图9A)。在一些实施例中，孔圈TR5可为第二晶圆200的周边且具有宽度Pw5(见图9A)、及基本上等于图10A中所示的修整步骤P5的修整深度Pt5的高度。宽度Pw5(见图9A)可自自第二晶圆200边缘206延伸的参考平面至自经修整边缘502延伸的参考平面量测。应注意，孔圈TR5的尺寸可根据晶圆尺寸及产品设计要求进行修改，且不限于本文给出的尺寸。
作为实例但不限制本揭露地，图10B中所示的修整深度Pt5(即，其可与第二阶梯状结构S2的高度及图9B中所示孔圈TR5的高度Ph5基本相同)在约1微米至约50微米的范围内。在一些实施例中，图10B中所示的修整深度Pt5可与修整深度Pt4基本相同。在一些实施例中，修整深度Pt5可小于修整深度Pt4。在一些实施例中，修整深度Pt5可大于修整深度Pt4。
在一些实施例中，在移除第一晶圆200的孔圈TR5(见图9A)之后，图10A中所示的环形开口O5形成于堆叠晶圆结构300的周边处。环形开口O5具有L形外观，且环形开口O5的侧壁为经修整边缘502。在一些实施例中，经修整边缘502基本上垂直于第一晶圆100的第二表面104。在一些实施例中，堆叠晶圆结构300的经修整边缘502相对于第二表面104倾斜。开口O5的深度为修整深度Pt5，且开口O5的宽度为第二晶圆200上的宽度Pw5。
图10C示出了根据图10B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图10C中未示出一些元件。图10C中可采用与图2至图10B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图10C中，自第一阶梯状结构S1向下形成于第二晶圆200的边缘206上的第二阶梯状结构S2可具有低于第一阶梯状结构S1的高度Pt4的高度Pt51。
图10D示出了根据图10B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图10D中未示出某些元件。图10D中可采用与图2至图10B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图10D中，自第一阶梯状结构S1向下形成于第二晶圆200的边缘206上的第二阶梯状结构S2可具有大于第一阶梯状结构S1的高度Pt4的高度Pt52。
图10E示出了根据图10B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图10E中未示出某些元件。图10E中可采用与图2至图10B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图10E中，自第一阶梯状结构S1向下形成于第二晶圆200的边缘206上的第二阶梯状结构S2可具有低于第一阶梯状结构S1的宽度Pw3'的宽度Pw41'。
图10F示出了根据图10B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图10F中未示出某些元件。图10F中可采用与图2至图10B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图10F中，自第一阶梯状结构S1向下形成于第二晶圆200的边缘206上的第二阶梯状结构S2可具有大于第一阶梯状结构S1的宽度Pw3'的宽度Pw42'。
参考图11A及图11B，在移除第二晶圆200的边缘206上的剩余接合材料400的同时，可在堆叠晶圆结构300的第二晶圆200上顺序执行类似于修整制程P1或P2的至少一修整步骤，直到自第二晶圆移除剩余接合材料400的全部，使得在第二晶圆200的边缘206上形成阶梯式侧壁。作为实例但不限制本揭露地，第三阶梯状结构S3(见图11B)自第二阶梯状结构S2向下形成于第二晶圆200的边缘206上，且第四阶梯状结构S4(见图11B)自第三阶梯状结构S3向下形成于第二晶圆200的边缘206上，其中第三阶梯状结构S3包括上阶梯段503、下阶梯段603、及将下阶梯段603连接至上阶梯段503的阶梯上升602；且第四阶梯状结构S4包含上阶梯段603、下阶梯段703、及将下阶梯段703连接至上阶梯段603的阶梯上升702。在一些实施例中，第三阶梯状结构S3可具有与第二阶梯状结构S2相同的阶梯高度(即，阶梯上升602的高度)、及/或具有与阶梯状结构S2相同的宽度。在一些实施例中，第三阶梯状结构S3可具有比第二阶梯状结构S2更大的阶梯高度及/或比第二阶梯状结构S2更大的宽度。在一些实施例中，第三阶梯状结构S3可具有比第二阶梯状结构S2更小的阶梯高度及/或具有比第二阶梯状结构S2更小的宽度。在图11B中，通过抵接阶梯形侧壁中阶梯状结构的外边缘及最上边缘而形成的虚线L1是直的。在一些实施例中，阶梯形侧壁中阶梯状结构在第二晶圆的最宽位置之上。
第二晶圆200的边缘206上的阶梯形侧壁可允许改善第二晶圆200与第二晶圆200上的后续涂布材料之间的附着，使得后续涂布材料仅可最小程度地自第二晶圆200的边缘206上掉落。因此，可减少第一晶圆100上由于后续涂布材料的污染，从而提高生产效率且降低相关成本。
在一些实施例中，在多重修整制程完成之后，可在堆叠晶圆结构300上执行清洗制程。在一些实施例中，清洗制程可通过使用液体介质(诸如四甲基氢氧化铵(TMAH))进行湿式清洗来执行，其可选择性地移除表面污染物及微粒，而不会侵蚀或化学改变第一晶圆100的第二表面104。
图11C示出了根据图11B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图11D中未示出一些元件。图11C中可采用与图2至图11B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图11C中，通过抵接阶梯形侧壁中阶梯状结构的外边缘及最上边缘形成的虚线L2形成一凸面。另一方面，在一些实施例中，当在横截面视图中，通过抵接两个分离的阶梯状结构的外边缘及最上边缘形成的虚平面通过两个分离的阶梯状结构之间的阶梯状结构的顶表面。
图11D示出了根据图11B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图11D中未示出一些元件。图11D中可采用与图2至图11B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图11D中，通过抵接阶梯形侧壁中阶梯状结构的外边缘及最上边缘形成的虚线L3形成凹面。另一方面，在一些实施例中，当在横截面视图中，通过抵接两个分离的阶梯状结构的外边缘及最上边缘而形成的虚平面与两个分离的阶梯状结构之间的阶梯状结构间隔开。
图11E示出了根据图11B的不同堆叠晶圆结构剖面的横截面图。应注意，为了简洁起见，图11E中未示出一些元件。图11E中可采用与图2至图11B所述相同或类似的组态及/或材料，且可省略详细说明。因此，相关详细描述可参考前述段落，且在此不再描述。在图11E中，多重修整制程的各个修整步骤由修整工具60(见图8B)倾斜地切割入堆叠晶圆结构300的第二晶圆200中来执行，使得经修整边缘相对于第一晶圆100的第一表面102倾斜。
返回参考图1，方法M接着进行至方块S108，其中在经减薄第一晶圆的背侧上执行半导体装置制造制程。参考图12，在方块S108的一些实施例中，一旦移除了接合材料400的全部，可在第一晶圆100的背侧上执行诸如后段制程的额外制程。第二晶圆200的边缘206上的阶梯形侧壁可允许额外制程改善第二晶圆200与形成于第二晶圆200上的涂布材料500之间的附着力，使得涂布材料500可仅最小程度地自第二晶圆200的边缘206掉落。因此，可减少第一晶圆100上由于涂布材料500的污染，从而提高生产效率且降低相关成本。在一些实施例中，在第二晶圆200承载第一晶圆100的状态下，可通过减薄制程进一步减薄第一晶圆100(即，减小第一晶圆100的厚度)，直到其在半导体装置制造制程之前达到所需厚度。在一些实施例中，减薄制程可为机械加工制程。减薄制程可包括例如研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程、或另一适合的研磨制程。在一些实施例中，减薄制程可包括干式蚀刻、湿式蚀刻、反应离子蚀刻(reactive ion etch，RIE)、或另一适合的蚀刻制程。在一些实施例中，晶圆减薄制程包括一或多个薄化制程。
基于上述讨论，可看出本揭露具有优点。然而，应理解，其他实施例可提供额外的优点，且并非所有的优点都必须在本文揭示。此外，没有特定的优点需要用于所有的实施例。为了在第一晶圆的背侧上执行制程，可将额外的第二晶圆接合至第一晶圆的前侧且用作载体晶圆。在第一晶圆背侧的涂布制程期间，诸如光阻剂(photoresist，PR)、三层阻剂的中间层(middle layer，ML)、及三层阻剂的底部层(bottom layer，BL)的涂布材料亦可沉积于下伏第二晶圆的陡峭晶圆边缘上。其他实施例可在阻剂中包含更大或更小数目的层，诸如四层阻剂。然而，涂布材料可具有对陡峭晶圆边缘的差附着力，这可导致涂布材料自下伏第二晶圆的陡峭晶圆边缘掉落，且进一步污染第一晶圆。因此，在各种实施例中本揭露提供了下伏第二晶圆上的多重修整制程。其优点是，在执行多次修整制程之后，下伏第二晶圆可具有一阶梯式侧壁结构，该阶梯式侧壁结构具有两个以上阶梯上升，这进而允许改善涂布材料与下伏第二晶圆之间的附着力，使得涂布材料可仅最小程度地自第二晶圆的边缘掉落，且因此可减少对第一晶圆的污染，从而提高生产效率且降低相关成本。
在一些实施例中，一种形成堆叠晶圆结构的方法，包括将第一晶圆的正面接合至第二晶圆；自第一晶圆的背面对第一晶圆及第二晶圆执行多重修整制程，多重修整制程包含：自第一晶圆的背面执行第一修整步骤，以切割穿过第一晶圆的周边；在第二晶圆上执行第二修整步骤，以部分切割第二晶圆的周边，从而形成第一阶梯状结构；及在第二晶圆上执行第三修整步骤，以部分切割第二晶圆的周边，从而形成自第一阶梯状结构向下连接的第二阶梯状结构；在执行多重修整制程之后，至少在第二晶圆的周边上方形成涂布材料。在一些实施例中，第一阶梯状结构的阶梯上升具有在约0.001mm至约0.05mm范围内的高度。在一些实施例中，第一阶梯状结构的阶梯段具有约0.03mm至约1.5mm范围内的宽度。在一些实施例中，多重修整制程进一步包含：在第二晶圆上执行第四修整步骤，以部分切割第二晶圆的周边，从而形成自第二阶梯状结构向下连接的第三阶梯状结构。在一些实施例中，多重修整制程进一步包含：在第二晶圆上执行第五修整步骤，以部分切割第二晶圆的周边，从而形成自第三阶梯状结构向下连接的第四阶梯状结构。在一些实施例中，第二阶梯状结构的阶梯上升具有与第一阶梯状结构的阶梯上升相同的高度。在一些实施例中，第二阶梯状结构的阶梯段具有与第一阶梯状结构的阶梯段相同的宽度。在一些实施例中，第二晶圆的第一阶梯状结构的顶表面相对于第一晶圆的正面以一倾斜角度延伸。在一些实施例中，通过沿第二阶梯状结构的顶表面延伸且经过该顶表面而形成的虚平面通过第一晶圆的背面。在一些实施例中，第一阶梯状结构及第二阶梯状结构在第二晶圆的最宽位置之上。
在一些实施例中，一种形成堆叠晶圆结构的方法，包括旋转晶圆切边机；通过朝向堆叠晶圆结构的边缘移动晶圆切边机以修整堆叠晶圆结构的边缘来执行第一修整制程；在执行第一修整制程之后，通过将晶圆切边机定位于远离堆叠晶圆结构的中心轴，使其在朝向堆叠晶圆结构的周边的方向上具有第一侧向距离且向下具有第一垂直距离，以修整堆叠晶圆结构的边缘来执行第二修整制程；在执行第二修整制程之后，通过将晶圆切边机定位于远离堆叠晶圆结构的中心轴，使其在朝向堆叠晶圆结构的周边的方向上具有第二侧向距离且向下具有第二垂直距离，以修整堆叠晶圆结构的边缘来执行第三修整制程；在堆叠晶圆结构上方形成涂布材料。在一些实施例中，在执行第三修整制程之后，通过将晶圆切边机定位于远离堆叠晶圆结构的中心轴，使其在朝向堆叠晶圆结构周边的方向上具有第三侧向距离且向下具有第三垂直距离，以修整堆叠晶圆结构的边缘来执行第四修整制程。在一些实施例中，第二侧向距离在约0.03mm至约1.5mm范围内。在一些实施例中，第二侧向距离不同于第一侧向距离。在一些实施例中，第二垂直距离在约0.001mm至约0.05mm范围内。在一些实施例中，第二垂直距离不同于第一垂直距离。
在一些实施例中，一种形成堆叠晶圆结构的方法包括将装置晶圆的正面接合至载体晶圆；在装置晶圆的周边及载体晶圆的周边上形成接合材料；在形成接合材料之后，自装置晶圆的背面对装置晶圆执行减薄制程；在执行减薄制程之后，自装置晶圆的背面执行第一修整制程，以移除接合材料的第一部分，且将载体晶圆的周边部分修整至第一位准高度；在载体晶圆上执行第二修整制程，以移除接合材料的第二部分，且将载体晶圆的周边部分修整至低于第一位准高度的第二位准高度；在载体晶圆上执行第三修整制程以移除接合材料的第三部分，且将载体晶圆的周边部分修整至低于第二位准高度的第三位准高度。该方法进一步包括：在执行第三修整制程之后，至少在载体晶圆的周边上方形成涂布材料。该方法进一步包括：在载体晶圆上执行第四修整制程，以移除接合材料的第四部分，且将载体晶圆的周边部分修整至低于第三位准高度的第四位准高度。该方法进一步包括：在将装置晶圆的正面接合至载体晶圆之前，在装置晶圆的正面上执行清洗制程。
前述内容概述若干实施例的特征，使得熟悉此项技术者可更佳地理解本揭露的态样。熟悉此项技术者应了解，其可易于使用本揭露作为用于设计或修改用于实施本文中引入的实施例的相同目的及/或达成相同优势的其他制程及结构的基础。熟悉此项技术者亦应认识到，此类等效构造并不偏离本揭露的精神及范畴，且此类等效构造可在本文中进行各种改变、取代、及替代而不偏离本揭露的精神及范畴。

Claims (10)

1.一种形成堆叠晶圆结构的方法，其特征在于，包含以下步骤：
将一第一晶圆的一正面接合至一第二晶圆；
自该第一晶圆的一背面对该第一晶圆及该第二晶圆执行一多重修整制程，该多重修整制程包含：
自该第一晶圆的该背面执行一第一修整步骤，以切割穿过该第一晶圆的一周边；
在该第二晶圆上执行一第二修整步骤，以部分切割该第二晶圆的一周边，从而形成一第一阶梯状结构；及
在该第二晶圆上执行一第三修整步骤，以部分切割该第二晶圆的该周边，从而形成自该第一阶梯状结构向下连接的一第二阶梯状结构；及
在执行该多重修整制程之后，至少在该第二晶圆的该周边上方形成一涂布材料。
2.如权利要求1所述的方法，其特征在于，该第一阶梯状结构的一阶梯上升具有在约0.001mm至约0.05mm的一范围内的一高度。
3.如权利要求1所述的方法，其特征在于，该第一阶梯状结构的一阶梯段具有在约0.03mm至约1.5mm的一范围内的一宽度。
4.如权利要求1所述的方法，其特征在于，该多重修整制程进一步包含：
在该第二晶圆上执行一第四修整步骤，以部分切割该第二晶圆的该周边，从而形成自该第二阶梯状结构向下连接的一第三阶梯状结构。
5.如权利要求4所述的方法，其特征在于，该多重修整制程进一步包含以下步骤：
在该第二晶圆上执行一第五修整步骤，以部分切割该第二晶圆的该周边，从而形成自该第三阶梯状结构向下连接的一第四阶梯状结构。
6.如权利要求1所述的方法，其特征在于，该第二晶圆的该第一阶梯状结构的一顶表面相对于该第一晶圆的该正面以一倾斜角度延伸。
7.一种形成堆叠晶圆结构的方法，其特征在于，包含以下步骤：
旋转一晶圆切边机；
通过朝向一堆叠晶圆结构的一边缘移动该晶圆切边机以修整该堆叠晶圆结构的该边缘来执行一第一修整制程；
在执行该第一修整制程之后，通过将该晶圆切边机定位于远离该堆叠晶圆结构的一中心轴，使其在朝向该堆叠晶圆结构的一周边的一方向上具有一第一侧向距离且向下具有一第一垂直距离，以修整该堆叠晶圆结构的该边缘来执行一第二修整制程；
在执行该第二修整制程之后，通过将该晶圆切边机定位于远离该堆叠晶圆结构的该中心轴，使其在朝向该堆叠晶圆结构的该周边的该方向上具有一第二侧向距离且向下具有一第二垂直距离，以修整该堆叠晶圆结构的该边缘来执行一第三修整制程；及
在该堆叠晶圆结构上方形成一涂布材料。
8.如权利要求7所述的方法，其特征在于，在执行该第三修整制程之后，通过将该晶圆切边机定位于远离该堆叠晶圆结构的该中心轴，使其在朝向该堆叠晶圆结构的该周边的该方向上具有一第三侧向距离且向下具有一第三垂直距离，以修整该堆叠晶圆结构的该边缘来执行一第四修整制程。
9.一种形成堆叠晶圆结构的方法，其特征在于，包含以下步骤：
将一装置晶圆的一正面接合至一载体晶圆；
在该装置晶圆的一周边及该载体晶圆的一周边上形成一接合材料；
在形成该接合材料之后，自该装置晶圆的一背面对该装置晶圆执行一减薄制程；
在执行该减薄制程之后，自该装置晶圆的该背面执行一第一修整制程，以移除该接合材料的一第一部分，且将该载体晶圆的该周边部分修整至一第一位准高度；
在该载体晶圆上执行一第二修整制程，以移除该接合材料的一第二部分，且将该载体晶圆的该周边部分修整至低于该第一位准高度的一第二位准高度；及
在该载体晶圆上执行一第三修整制程，以移除该接合材料的一第三部分，且将该载体晶圆的该周边部分修整至低于该第二位准高度的一第三位准高度。
10.如权利要求9所述的方法，其特征在于，进一步包含以下步骤：
在该载体晶圆上执行一第四修整制程，以移除该接合材料的一第四部分，且将该载体晶圆的该周边部分修整至低于该第三位准高度的一第四位准高度。
CN202210259325.6A 2021-04-21 2022-03-16 形成堆叠晶圆结构的方法 Pending CN114937594A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163177487P 2021-04-21 2021-04-21
US63/177,487 2021-04-21
US17/394,977 US20220344150A1 (en) 2021-04-21 2021-08-05 Stacked wafer structure and method for forming the same
US17/394,977 2021-08-05

Publications (1)

Publication Number Publication Date
CN114937594A true CN114937594A (zh) 2022-08-23

Family

ID=82861922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210259325.6A Pending CN114937594A (zh) 2021-04-21 2022-03-16 形成堆叠晶圆结构的方法

Country Status (3)

Country Link
US (1) US20220344150A1 (zh)
CN (1) CN114937594A (zh)
TW (1) TW202307917A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11127635B1 (en) * 2020-05-05 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing
CN116403890A (zh) * 2021-12-23 2023-07-07 中芯国际集成电路制造(上海)有限公司 封装方法

Also Published As

Publication number Publication date
TW202307917A (zh) 2023-02-16
US20220344150A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US11682551B2 (en) Wafer structure and trimming method thereof
US7999348B2 (en) Technique for stable processing of thin/fragile substrates
US8198705B2 (en) Ultra-thin die and method of fabricating same
US7485547B2 (en) Method of fabricating semiconductor device
US6699774B2 (en) Wafer splitting method using cleavage
US9761546B2 (en) Trap layer substrate stacking technique to improve performance for RF devices
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US11545395B2 (en) Techniques for wafer stack processing
US20180158735A1 (en) Partitioned wafer and semiconductor die
CN114937594A (zh) 形成堆叠晶圆结构的方法
US20220336265A1 (en) Method of forming semiconductor-on-insulator (soi) substrate
US20150044783A1 (en) Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
JP4046645B2 (ja) 半導体デバイス及びその製造方法
US20240112928A1 (en) Trimming method
CN117133647A (zh) 一种晶圆键合结构及其形成方法
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
CN117012703A (zh) 一种晶圆键合结构及其形成方法
US20210098281A1 (en) Method of forming semiconductor-on-insulator (soi) substrate
US20150001683A1 (en) Dice before grind with backside metal
US20130045581A1 (en) Method of manufacturing a semiconductor device
CN115223852A (zh) 修边方法及键合方法
JPH07321071A (ja) 半導体装置の製造方法及びチップ搬送治具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication