CN115223852A - 修边方法及键合方法 - Google Patents
修边方法及键合方法 Download PDFInfo
- Publication number
- CN115223852A CN115223852A CN202110414148.XA CN202110414148A CN115223852A CN 115223852 A CN115223852 A CN 115223852A CN 202110414148 A CN202110414148 A CN 202110414148A CN 115223852 A CN115223852 A CN 115223852A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonded
- trimming
- bonding
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000009966 trimming Methods 0.000 title claims abstract description 73
- 235000012431 wafers Nutrition 0.000 claims description 224
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000012634 fragment Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 TEOS Chemical compound 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本申请提供一种修边方法及键合方法，所述修边方法应用于多层键合晶圆，包括：提供多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；去除部分所述修边区的多层键合晶圆，部分所述修边区为自所述有效区的边缘向外扩展特定宽度的区域；去除其余修边区的多层键合晶圆。本申请技术方案的修边方法及键合方法可以解决去除载体晶圆时键合界面的缺陷问题，有利于后续工艺的进行及提高产品良率。
Description
技术领域
本申请涉及半导体制造领域，尤其涉及一种修边方法及键合方法。
背景技术
现有的多层晶圆堆叠键合过程中的堆叠晶圆(stack wafer)正、背面都需要进行键合，故而需要载体晶圆(carrier wafer)辅助完成堆叠晶圆的翻片及减薄等相关工艺。在完成堆叠晶圆和底层晶圆(bottom wafer)的键合后需要将载体晶圆完全去除。
在载体晶圆去除过程中，首先采用机械研磨(grinding)的方法去除大部分的载体晶圆，然后采用酸液刻蚀剩余少量的载体晶圆，以减少机械力对堆叠晶圆可能产生的损坏。但需要注意的是，酸液在蚀刻时具有各向同性，其对载体晶圆拥有较大的蚀刻速率的同时，也会对其余膜层具有一定的蚀刻速率，因而容易在键合界面处蚀刻出缝隙，影响后续工艺及良率等。
发明内容
本申请要解决的技术问题是去除载体晶圆时会损坏键合界面，影响后续工艺及产品良率。
为解决上述技术问题，本申请提供了一种修边方法，应用于多层键合晶圆，包括：提供多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；去除部分所述修边区的多层键合晶圆，部分所述修边区为自所述有效区的边缘向外扩展特定宽度的区域；去除其余修边区的多层键合晶圆。
在本申请实施例中，所述多层键合晶圆包括底层晶圆和位于所述底层晶圆上且层叠分布的多个键合晶圆，所述多层键合晶圆的边缘呈阶梯状。
在本申请实施例中，所述底层晶圆包括：底层裸晶圆，所述底层裸晶圆包括第一表面；第一氧化层，位于所述底层裸晶圆的第一表面；第一氮化层，位于所述第一氧化层的表面，作为键合面；所述底层裸晶圆、所述第一氧化层及所述第一氮化层的宽度相同。
在本申请实施例中，所述键合晶圆包括：键合裸晶圆，所述键合裸晶圆包括相对的第一表面和第二表面；第二氧化层，位于所述键合裸晶圆的第一表面，作为第一键合面；第三氧化层，位于所述键合裸晶圆的第二表面；第二氮化层，位于所述第三氧化层的表面，作为第二键合面；同一键合晶圆中，所述键合裸晶圆、所述第二氧化层、所述第三氧化层及所述第二氮化层的宽度相同。
在本申请实施例中，自顶层键合晶圆至底层晶圆，所述修边区的宽度依次增加。
在本申请实施例中，所述顶层键合晶圆与述底层晶圆的半径之差为2.5mm-3mm，所述底层晶圆的修边区宽度为3.5mm-4mm，所述特定宽度为2.9mm-3.1mm。
在本申请实施例中，所述底层裸晶圆的修边区深度为45μm-55μm。
在本申请实施例中，采用切割工艺去除所述修边区的多层键合晶圆。
在本申请实施例中，所述切割工艺的刀刃宽度等于所述特定宽度。
本申请还提供了一种键合方法，包括：提供底层晶圆和多个键合晶圆，且每个键合晶圆均键合在相应的载体晶圆上；借助所述载体晶圆，使所述键合晶圆依次键合在所述底层晶圆上，其中每完成一次键合晶圆的键合操作，去除对应的载体晶圆，再进行下一次键合操作，形成多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；采用上述的修边方法处理所述多层键合晶圆。
与现有技术相比，本申请技术方案的修边方法及键合方法具有如下有益效果：
本申请技术方案的修边方法应用于多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区，其中位于所述修边区的多层键合晶圆的键合界面具有因湿法刻蚀引起的长条状缝隙，通过先去除自所述有效区的边缘向外扩展特定宽度的区域的多层键合晶圆，再去除其余修边区的多层键合晶圆，可以有效地解决因长条状缝隙存在导致的电性风险，还可以减少碎片现象的发生，降低破片风险，有利于后续工艺的进行，大幅度提高产品良率，所述修边方法操作简单，易于工艺控制。
本申请技术方案的键合方法在形成多层键合晶圆之后，增加了对所述多层键合晶圆的修边工艺，大幅度提高了键合质量。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图6为一种多层键合晶圆的制作方法各步骤的结构示意图；
图7为本申请实施例的修边方法的流程示意图；
图8至图14为本申请实施例的键合方法各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
参考图1，一种多层键合晶圆的制作方法，包括：将键合晶圆键合在载体晶圆，其中所述键合晶圆包括键合裸晶圆20，所述键合裸晶圆20包括晶面和晶背，所述晶面上形成有键合层21，所述键合层21可以是多层结构，在此不作特殊限定；所述载体晶圆包括载体裸晶圆10以及位于载体裸晶圆10表面的键合层11，所述键合层21和所述键合层11中均形成有键合标记(图中未示出)，用于键合时进行对准。在键合所述载体晶圆和键合晶圆之前，对所述键合晶圆进行第一次修边处理，以降低键合时键合晶圆边缘出现缺陷的几率。
参考图2和图3，在所述键合裸晶圆20的晶背一侧减薄所述键合裸晶圆20，并在减薄后的键合裸晶圆20的晶背表面形成键合层22，所述键合层22中也可以形成用于键合对准的标记。然后，对所述键合晶圆进行第二次修边处理。所述第二次修边处理时会对载体晶圆进行一定的修边，利于后续载体晶圆的去除。
参考图4，然后将带有载体晶圆的键合晶圆再键合在底层晶圆上。所述底层晶圆包括底层裸晶圆30，所述底层裸晶圆30表面形成键合层31，所述键合层31中也可以形成键合标记。
参考图5和图6，通过机械研磨和湿法刻蚀的方式去除所述载体晶圆。先通过机械研磨去除大部分的载体裸晶圆10，然后通过湿法刻蚀工艺去除剩余的载体裸晶圆10以及键合层11，露出的键合层21的表面作为键合晶圆进行下一次键合时的键合面。由于湿法刻蚀工艺去除载体晶圆时，刻蚀溶剂会在A位置的直角台阶处集聚，并沿着键合界面蚀刻造成长条状缝隙，大幅度降低了产品的良率。若在去除载体晶圆之前将A位置进行修边处理，以去除直角台阶，进而防止刻蚀溶剂在台阶处聚集，虽然可以起到一定效果，但是对于形成多层键合晶圆而言，需要增加多道修边工艺，增加了工艺复杂度，而且使最终的修边宽度较大，浪费晶圆空间。
基于此，本申请技术方案提供一种修边方法及键合方法，在形成多层键合晶圆之后，进行第三次修边工艺，以去除长条形缝隙，进一步为了减少修边工艺引起的碎片现象，先将邻近有效区的部分修边区的多层键合晶圆去除，然后再去除其余修边区的多层键合晶圆，能够有效降低破片风险。
以下通过具体实施例和附图对本申请技术方案的修边方法及键合方法作详细介绍。
本申请实施例的键合方法，包括：
步骤S1：提供底层晶圆和多个键合晶圆，且每个键合晶圆均键合在相应的载体晶圆上；
步骤S2：借助所述载体晶圆，使所述键合晶圆依次键合在所述底层晶圆上，其中每完成一次键合晶圆的键合操作，去除对应的载体晶圆，再进行下一次键合操作，形成多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；
步骤S3：采用本申请实施例的修边方法处理所述多层键合晶圆。
参考图7，本申请实施例的修边方法包括：
步骤S31：提供多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；
步骤S32：去除部分所述修边区的多层键合晶圆，部分所述修边区为自所述有效区的边缘向外扩展特定宽度的区域；
步骤S33：去除其余修边区的多层键合晶圆。
参考图8和图9，提供底层晶圆300和多个键合晶圆200。所述底层晶圆300包括底层裸晶圆310、第一氧化层320以及第一氮化层330，所述底层裸晶圆310包括第一表面，所述第一氧化层320位于所述底层裸晶圆310的第一表面，所述第一氮化层330位于所述第一氧化层320的表面，其中所述第一氮化层330作为键合面。所述第一氧化层320的材料可以包括氧化硅，例如TEOS，所述第一氮化层330的材料可以包括氮化硅。在所述第一氧化层320中可以形成键合标记，例如可以形成金属键合标记。在本申请实施例中，所述底层裸晶圆310、所述第一氧化层320及所述第一氮化层330的宽度相同。
所述键合晶圆200包括键合裸晶圆210、第二氧化层220、第三氧化层230以及第二氮化层240。其中所述键合裸晶圆210包括相对的第一表面和第二表面，所述第二氧化层220位于所述键合裸晶圆210的第一表面，作为第一键合面，所述第一键合面用于和底层晶圆300进行键合，在本申请实施例中，所述第二氧化层220中还形成有凹槽，所述凹槽作为键合时的标记。所述第三氧化层230位于所述键合裸晶圆210的第二表面，所述第三氧化层230中可以形成金属键合标记。所述第二氮化层240位于所述第三氧化层230的表面，作为第二键合面，所述第二键合面作为所述键合晶圆200与载体晶圆300键合时的键合面。所述第二氧化层220和所述第三氧化层230的材料可以包括氧化硅，例如TEOS，所述第二氮化层240的材料可以包括氮化硅。所述键合裸晶圆210、所述第二氧化层220、所述第三氧化层230及所述第二氮化层240的宽度相同。
继续参照图9，每个键合晶圆200均键合在相应的载体晶圆100上。在本申请实施例中，所述载体晶圆100包括载体裸晶圆110和位于所述载体裸晶圆110表面的氧化层120，所述氧化层120作为键合层。所述氧化层120的材料可以和所述第二氧化层220、第三氧化层230的材料相同。所述键合晶圆200、所述氧化层120以及部分所述载体裸晶圆110的宽度相同，且小于其余部分的载体裸晶圆110的宽度，形成台阶状。
参考图10，借助所述载体晶圆100，先使其中一个键合晶圆200键合在所述底层晶圆300上。在键合时，所述键合晶圆200在上，所述底层晶圆300在下，将所述第二氧化层220中的凹槽对准所述第三氧化层230中的金属键合标记，通过所述键合晶圆200的第二氧化层220和底层晶圆300的第一氮化层330将所述键合晶圆200和所述底层晶圆300键合在一起。
参考图11，将所述键合晶圆200键合在所述底层晶圆300上后，还需去除所述载体晶圆100。具体地，可以先通过机械研磨工艺去除部分所述载体裸晶圆110，然后再通过湿法刻蚀工艺去除其余的载体裸晶圆110和氧化层120。在进行湿法刻蚀工艺时，采用的刻蚀液会聚集在a位置的台阶上，并腐蚀键合界面形成长条状缝隙。
参考图12，重复前述的键合方法将其余的键合晶圆200依次键合在所述底层晶圆300上。要注意的是，每完成一次键合晶圆的键合操作，需去除对应的载体晶圆，再进行下一次键合操作，形成多层键合晶圆。由于前述的湿法刻蚀工艺的原因，使得每层所述键合晶圆200的键合界面均出现了长条状缝隙。因此，可将所述多层键合晶圆进行划分，将所述多层键合晶圆划分为有效区B和位于所述有效区B外围的修边区C，所述有效区B是指制作器件所需要的区域，所述修边区C是指制作器件时出现缺陷或者其他原因需要去除的区域。其中所述底层晶圆300的宽度最大，各所述键合晶圆200的宽度从下至上逐渐递减，使所述多层键合晶圆的边缘呈阶梯状，这是由键合晶圆200的修边工艺形成的，在此不再赘述。为了保证长条状缝隙能够完全去除，所述底层晶圆300的修边区C的宽度为3.5mm-4mm。在本申请实施例中，以键合三片键合晶圆200为例进行说明。在其他实施例中，也可以键合四片键合晶圆200或者更多数量的键合晶圆。由于各键合晶圆和底层晶圆的宽度变化规律，使所述修边区C的宽度自顶层键合晶圆至底层晶圆300依次增加。在一些实施例中，所述顶层键合晶圆与述底层晶圆300的半径之差为2.5mm-3mm。
形成多层键合晶圆之后，再进行第三修边工艺。所述第三次修边工艺采用本申请实施例的修边方法。
继续参考图12，提供多层键合晶圆，也即提供前述制作完成的多层键合晶圆。所述多层键合晶圆包括有效区B和位于所述有效区B外围的修边区C。
参考图13，去除部分所述修边区的多层键合晶圆，为了方便起见将部分所述修边区称为所述修边区的第一部分C1。需要注意的是，所述修边区的第一部分C1为自所述有效区B的边缘向外扩展特定宽度的区域，而不是从修边区边缘向内扩展特定宽度的区域。这是由于，若先去除自修边区的边缘向内扩展特定宽度的多层键合晶圆，再去除其余修边区的多层键合晶圆时，极易出现碎片及裂纹等缺陷，增加了工艺风险。若先去除自所述有效区B的边缘向外扩展特定宽度的区域，再去除其余的修边区，这样既减少了大尺寸碎片的产生，又成功的去除了键合界面处的长条状缝隙。
所述特定宽度与去除工艺相关。在本申请实施例中，去除所述修边区的第一部分C1的工艺为切割工艺，所述切割工艺的刀刃宽度与所述特定宽度相等，所述刀刃宽度可以在2.9mm-3.1mm之间，例如所述刀刃宽度为3mm。
接着，去除其余修边区的多层键合晶圆，采用同去除所述修边区的第一部分C1一样的方式，在此不赘述。
参考图14，为修边后的多层键合晶圆的结构。修边时，在深度方向贯穿所有键合晶圆200和所述底层晶圆300的第一氧化层320和第一氮化层330，而未贯穿所述底层裸晶圆310。在一些实施例中，所述底层裸晶圆310的修边区深度为45μm-55μm，以保证长条状缝隙去除完全。
本申请实施例的修边方法及键合方法解决了多层键合晶圆在键合界面上的长条状缝隙问题，有效地消除了由缝隙缺陷带来的电性风险。同时，所述修边方法既能够完全去除所述长条状缝隙，还能够减少碎片的产生，降低破片的风险，减少对后续工艺的不利影响，大幅度提高了产品良率。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (10)
1.一种修边方法，应用于多层键合晶圆，其特征在于，包括：
提供多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；
去除部分所述修边区的多层键合晶圆，部分所述修边区为自所述有效区的边缘向外扩展特定宽度的区域；
去除其余修边区的多层键合晶圆。
2.根据权利要求1所述的修边方法，其特征在于，所述多层键合晶圆包括底层晶圆和位于所述底层晶圆上且层叠分布的多个键合晶圆，所述多层键合晶圆的边缘呈阶梯状。
3.根据权利要求2所述的修边方法，其特征在于，所述底层晶圆包括：
底层裸晶圆，所述底层裸晶圆包括第一表面；
第一氧化层，位于所述底层裸晶圆的第一表面；
第一氮化层，位于所述第一氧化层的表面，作为键合面；
所述底层裸晶圆、所述第一氧化层及所述第一氮化层的宽度相同。
4.根据权利要求3所述的修边方法，其特征在于，所述键合晶圆包括：
键合裸晶圆，所述键合裸晶圆包括相对的第一表面和第二表面；
第二氧化层，位于所述键合裸晶圆的第一表面，作为第一键合面；
第三氧化层，位于所述键合裸晶圆的第二表面；
第二氮化层，位于所述第三氧化层的表面，作为第二键合面；
同一键合晶圆中，所述键合裸晶圆、所述第二氧化层、所述第三氧化层及所述第二氮化层的宽度相同。
5.根据权利要求2所述的修边方法，其特征在于，自顶层键合晶圆至底层晶圆，所述修边区的宽度依次增加。
6.根据权利要求5所述的修边方法，其特征在于，所述顶层键合晶圆与述底层晶圆的半径之差为2.5mm-3mm，所述底层晶圆的修边区宽度为3.5mm-4mm，所述特定宽度为2.9mm-3.1mm。
7.根据权利要求3所述的修边方法，其特征在于，所述底层裸晶圆的修边区深度为45μm-55μm。
8.根据权利要求1所述的修边方法，其特征在于，采用切割工艺去除所述修边区的多层键合晶圆。
9.根据权利要求8所述的修边方法，其特征在于，所述切割工艺的刀刃宽度等于所述特定宽度。
10.一种键合方法，其特征在于，包括：
提供底层晶圆和多个键合晶圆，且每个键合晶圆均键合在相应的载体晶圆上；
借助所述载体晶圆，使所述键合晶圆依次键合在所述底层晶圆上，其中每完成一次键合晶圆的键合操作，去除对应的载体晶圆，再进行下一次键合操作，形成多层键合晶圆，所述多层键合晶圆包括有效区和位于所述有效区外围的修边区；
采用权利要求1至9任一项所述的修边方法处理所述多层键合晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110414148.XA CN115223852A (zh) | 2021-04-16 | 2021-04-16 | 修边方法及键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110414148.XA CN115223852A (zh) | 2021-04-16 | 2021-04-16 | 修边方法及键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115223852A true CN115223852A (zh) | 2022-10-21 |
Family
ID=83604397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110414148.XA Pending CN115223852A (zh) | 2021-04-16 | 2021-04-16 | 修边方法及键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115223852A (zh) |
-
2021
- 2021-04-16 CN CN202110414148.XA patent/CN115223852A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484544B (zh) | 使半導體片變薄的方法 | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| JPH0964321A (ja) | Ｓｏｉ基板の製造方法 | |
| KR101440393B1 (ko) | 반도체장치의 제조방법 | |
| US20120306056A1 (en) | Semiconductor wafer and method of producing the same | |
| US20170076982A1 (en) | Device manufacturing method | |
| JP2004140179A (ja) | 半導体装置及びその製造方法 | |
| CN108231567B (zh) | 一种晶背减薄方法及所使用的圆形治具 | |
| CN115223852A (zh) | 修边方法及键合方法 | |
| KR20110010326A (ko) | 에스오아이 웨이퍼 제조방법 | |
| JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9831127B2 (en) | Method of processing a semiconductor substrate and semiconductor chip | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| CN116110799A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN113497135B (zh) | 反向传导绝缘栅双极晶体管的制造方法 | |
| US20220319835A1 (en) | Lamination wafers and method of producing bonded wafers using the same | |
| JP2010135601A (ja) | 半導体ウエハのダイシング方法 | |
| CN118073210A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN107481918B (zh) | 芯片的制备方法及刻蚀方法 | |
| JP2022108406A (ja) | 半導体チップ、半導体装置、および半導体装置の製造方法 | |
| CN116646243A (zh) | 半导体装置的制造方法 | |
| CN115497873A (zh) | 半导体器件的制作方法以及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |