KR20110010326A - 에스오아이 웨이퍼 제조방법 - Google Patents

에스오아이 웨이퍼 제조방법 Download PDF

Info

Publication number
KR20110010326A
KR20110010326A KR1020090067830A KR20090067830A KR20110010326A KR 20110010326 A KR20110010326 A KR 20110010326A KR 1020090067830 A KR1020090067830 A KR 1020090067830A KR 20090067830 A KR20090067830 A KR 20090067830A KR 20110010326 A KR20110010326 A KR 20110010326A
Authority
KR
South Korea
Prior art keywords
wafer
device wafer
handling
terrace
oxide film
Prior art date
Application number
KR1020090067830A
Other languages
English (en)
Inventor
신찬수
이원일
최경근
정준호
Original Assignee
한국전자거래진흥원
유엔에이테크놀러지 주식회사
신찬수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자거래진흥원, 유엔에이테크놀러지 주식회사, 신찬수 filed Critical 한국전자거래진흥원
Priority to KR1020090067830A priority Critical patent/KR20110010326A/ko
Publication of KR20110010326A publication Critical patent/KR20110010326A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 에스오아이 웨이퍼 제조방법은 핸들링 웨이퍼 및 디바이스 웨이퍼를 준비하는 것을 포함한다. 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성한다. 핸들링 웨이퍼와 디바이스 웨이퍼의 접합 전에 상기 디바이스 웨이퍼의 모서리부에 테라스를 형성한다. 모서리부에 테라스가 형성된 디바이스 웨이퍼를 뒤집어서 핸들링 웨이퍼 상에 접합한다. 디바이스 웨이퍼의 표면을 연마하여 에스오아이 웨이퍼를 완성한다.

Description

에스오아이 웨이퍼 제조방법{Fabrication method of SOI(silicon on insulator) wafer}
본 발명은 웨이퍼 제조 방법에 관한 것으로, 보다 상세하게는 에스오아이(silicon on insulator, SOI) 웨이퍼 제조방법에 관한 것이다.
에스오아이 웨이퍼는 절연막, 예컨대 산화막 위에 실리콘 단결정층의 실리콘 웨이퍼가 접착되어 있는 구조의 웨이퍼이다. 에스오아이 웨이퍼는 두 개의 웨이퍼를 접착한 구조이다. 에스오아이 웨이퍼는 핸들링 웨이퍼 위에 절연 역할을 하는 실리콘 산화막이 위치하고, 실리콘 산화막 상에 실제로 사용되는 디바이스 웨이퍼가 접착되어 있다. 디바이스 웨이퍼 상에 전자 소자, 예컨대 반도체 소자가 형성된다.
에스오아이 웨이퍼는 전자 소자의 소자 분리 기술이 용이하고 전자 소자의 전기적 특성이 우수하여 널리 연구되고 있다. 그런데, 에스오아이 웨이퍼는 다양한 방법으로 제조될 수 있지만, 두 개의 웨이퍼를 접착하는 접착 공정 및 웨이퍼를 연마(또는 그라인딩)하는 연마 공정 등의 제조 공정이 복잡하다. 이에 따라, 에스오아이 웨이퍼는 디바이스 웨이퍼의 모서리(edge)에 다양한 결함이 발생하거나 디바 이스 웨이퍼에서 소자가 형성되는 영역의 면적이 줄어드는 문제가 있다.
본 발명은 디바이스 웨이퍼의 모서리에서 발생하는 결함을 방지하고, 디바이스 웨이퍼에서 소자 형성 영역의 면적을 자유롭게 조절할 수 있는 에스오아이 웨이퍼 제조방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 에스오아이 웨이퍼 제조방법은 핸들링 웨이퍼 및 디바이스 웨이퍼를 준비하는 것을 포함한다. 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성한다. 핸들링 웨이퍼와 디바이스 웨이퍼의 접합 전에 상기 디바이스 웨이퍼의 모서리부에 테라스를 형성한다. 모서리부에 테라스가 형성된 디바이스 웨이퍼를 뒤집어서 핸들링 웨이퍼 상에 접합한다. 디바이스 웨이퍼의 표면을 연마하여 에스오아이 웨이퍼를 완성한다.
테라스는 디바이스 웨이퍼의 모서리부를 일부 식각하거나 일부 연마하여 형성할 수 있다. 디바이스 웨이퍼의 모서리부에 형성된 테라스는, 디바이스 웨이퍼의 모서리부를 제외한 디바이스 웨이퍼의 일면 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 디바이스 웨이퍼의 모서리부를 일부 식각하고, 포토레지스트 패턴을 제거하여 얻어질 수 있다.
본 발명의 다른 예에 의한 에스오아이 웨이퍼 제조방법은, 핸들링 웨이퍼 및 디바이스 웨이퍼를 준비하는 것을 포함한다. 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성한다. 디바이스 웨이퍼의 일면 상에 포토레지스트 패턴을 형성하되, 포토레지스트 패턴의 일단부는 상기 디바이스 웨이퍼의 모서리부의 최외각으로부터 a의 폭(또는 길이)만큼 안쪽으로 형성한다. 포토레지스트 패턴을 식각 마스크로 디바이스 웨이퍼의 모서리부를 d의 깊이만큼 식각하여 테라스를 형성한다. 모서리부에 테라스가 형성된 디바이스 웨이퍼를 뒤집어서 핸들링 웨이퍼와 접합한다. 테라스에 의해 만들어진 디바이스 웨이퍼의 지붕부를 연마하여 에스오아이 웨이퍼를 완성한다.
포토레지스트 패턴을 형성하기 전에, 디바이스 웨이퍼의 일면을 전체적으로 연마하여 디바이스 웨이퍼의 두께를 줄이고, 핸들링 웨이퍼의 표면상에 산화막을 형성하지 않을 경우 연마된 디바이스 웨이퍼의 표면상에 산화막을 형성할 수 있다.
본 발명의 에스오아이 웨이퍼의 제조 방법은 디바이스 웨이퍼의 모서리부에 테라스를 형성한 후 핸들링 웨이퍼와 접합함으로써 디바이스 웨이퍼의 모서리에서 발생하는 손상을 방지할 수 있다.
또한, 본 발명의 에스오아이 웨이퍼 제조 방법은 디바이스 웨이퍼의 모서리부에 테라스를 형성할 때 테라스의 면적을 조절함으로써 디바이스 웨이퍼의 소자 형성 영역의 면적을 조절할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 이하의 도면들에서, 동일한 참조번호는 동일한 부재를 나타낸다.
도 1은 본 발명에 의한 에스오아이 웨이퍼 제조 방법을 도시한 흐름도이다.
구체적으로, 본 발명에 의한 에스오아이 웨이퍼 제조방법은 두 개의 웨이퍼를 접합(또는 결합)시켜 제조한다. 이에 따라, 먼저 핸들링 웨이퍼(handling wafer)를 준비한다(스텝 S1). 핸들링 웨이퍼는 기준 웨이퍼(base wafer)라고도 칭할 수 있고, 에스오아이 웨이퍼를 지지하는 역할을 수행한다. 핸들링 웨이퍼는 실리콘 웨이퍼로 준비한다.
이어서, 핸들링 웨이퍼의 표면상에 산화막, 예컨대 실리콘 산화막을 형성한다(스텝 S2). 도 1에서는 핸들링 웨이퍼의 표면상에 산화막을 형성하는 것으로 도시하였으나, 후에 준비되는 디바이스 웨이퍼의 표면상에 산화막을 형성할 수 도 있다. 즉, 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성하면 족하다.
다음에, 모서리부에 테라스가 형성된 디바이스 웨이퍼(device wafer)를 준비한다(스텝 S3). 디바이스 웨이퍼는 반도체 소자 등의 전자 소자가 형성되는 웨이퍼이며, 결합 웨이퍼(bonding wafer)라고도 칭할 수 있다. 핸들링 웨이퍼의 표면상에 산화막이 형성되어 있지 않을 경우 디바이스 웨이퍼의 표면상에 산화막을 형성 한다.
다음에, 핸들링 웨이퍼와 모서리부에 테라스가 형성된 디바이스 웨이퍼를 웨이퍼 접착 장치를 이용하여 접합한다(스텝 S4). 다음에, 디바이스 웨이퍼의 표면을 연마한다(스텝 S5). 이에 따라, 최종적으로 에스오아이 웨이퍼가 완성된다.
이하에서, 도 1에서 설명한 본 발명에 의한 에스오아이 웨이퍼 제조방법의 보다 자세하게 설명한다.
도 2 및 도 3은 도 1에서 설명한 핸들링 웨이퍼 및 산화막의 형성 과정을 설명하기 위한 핸들링 웨이퍼의 단면도이다.
구체적으로, 앞서 설명한 바와 같이 핸들링 웨이퍼(100)를 준비한다. 핸들링 웨이퍼(100)는 앞서 설명한 바와 같이 실리콘 웨이퍼로 준비한다. 핸들링 웨이퍼(100)는 일면(102) 및 일면(102)에 대응되는 타면(104)과, 일면(102) 및 타면(104)의 양측에 모서리부(106, edge portion)를 갖는다. 일면(102) 및 타면(104)은 임의적으로 구분한 것이다. 핸들링 웨이퍼(100)의 두께는 가변적이다.
이어서, 핸들링 웨이퍼(100)의 표면상에 산화막(108), 예컨대 실리콘 산화막을 형성한다. 산화막(108)두께는 0.1㎛ 내지 5㎛의 두께로 형성한다. 앞서 설명한 바와 같이 후술하는 디바이스 웨이퍼(200)에 산화막을 형성할 경우에는 핸들링 웨이퍼의 표면상에는 산화막(108)을 형성하지 않아도 무방하다.
도 4 내지 도 7은 도 1에서 설명한 디바이스 웨이퍼의 형성 과정의 제1 실시예를 설명하기 위한 디바이스 웨이퍼의 단면도들이다.
도 4를 참조하면, 앞서 설명한 바와 같이 디바이스 웨이퍼(200)를 준비한다. 디바이스 웨이퍼(200)는 앞서 설명한 바와 같이 실리콘 웨이퍼로 준비한다.디바이스 웨이퍼(200)는 일면(202) 및 일면(202)에 대응되는 타면(204)과, 일면(202) 및 타면(204)의 양측에 모서리부(206, edge portion)를 갖는다. 일면(202) 및 타면(104)은 임의적으로 구분한 것이다.
앞서 설명한 바와 같이 핸들링 웨이퍼(100)에 산화막(108)을 형성하지 않을 경우, 디바이스 웨이퍼(200)의 표면상에 산화막(108), 예컨대 실리콘 산화막을 형성한다. 산화막(108)두께는 0.1㎛ 내지 5㎛의 두께로 형성한다.
도 5를 참조하면, 디바이스 웨이퍼(200)의 일면(202) 상에 포토레지스트 패턴(302)을 형성한다. 포토레지스트 패턴(302)은 디바이스 웨이퍼(200)의 일면(202) 및 모서리부(206) 상에 포토레지스트막을 일정 두께, 예컨대 0.1㎛ 내지 20㎛로 형성하고, 하드 베이크를 실시하고, 모서리부(206) 상의 포토레지스트막을 제거하여 형성한다. 디바이스 웨이퍼(200)의 모서리부(206) 상에 형성된 포토레지스트막은 EBR(Edge bead removal) 설비나 WEE(wafer edge exposure) 설비를 이용하여 제거한다.
디바이스 웨이퍼(200)의 모서리부(206) 상에 형성된 포토레지스트막이 제거되는 폭(또는 거리)에 따라 후술하는 바와 같이 디바이스 웨이퍼(200)의 소자 형성 영역의 면적이 정해진다. 즉, 디바이스 웨이퍼(200)의 일면(202) 상에 형성되는 포토레지스트 패턴(302)의 폭(a2)에 따라 후술하는 모서리부(206)의 식각 면적이 정해질 수 있다. 포토레지스트 패턴(302)의 일단부(303)는 디바이스 웨이퍼(200)의 모서리부(206)의 최외각으로부터 a1의 폭(또는 길이)만큼 디바이스 웨이퍼(200)의 안쪽으로 형성한다.
도 6을 참조하면, 포토레지스트 패턴(302)을 식각 마스크로 이용하여 디바이스 웨이퍼(200)의 모서리부(206)를 적정 깊이(d)로 일부 식각하여 테라스(208)를 형성한다. 디바이스 웨이퍼(200)의 식각은 건식 식각 장비 또는 습식 식각 장비를 이용하여 식각한다. 식각되는 깊이(d)는 공정 상황에 따라 적절한 두께, 예컨대 5㎛ 내지 200㎛로 설정한다.
디바이스 웨이퍼(200)의 모서리부(206)를 식각함으로써 후술하는 바와 같이 디바이스 웨이퍼(200)의 연마(또는 그라인딩) 공정시 모서리부(206)의 손상 문제를 해결할 수 있다. 또한, 포토레지스트 패턴(302)을 이용하여 디바이스 웨이퍼(200)의 모서리부(206)를 일부 식각함으로써 테라스(208)의 폭(a1)이나 면적을 용이하게 조절함으로써 디바이스 웨이퍼(200)의 소자 형성 영역의 면적을 조절할 수 있다.
도 7을 참조하면, 포토레지스트 패턴(302)을 제거하고, 디바이스 웨이퍼(200)를 세정한다. 이렇게 되면, 디바이스 웨이퍼(200)가 완성된다. 앞서 설명한 바와 같이 디바이스 웨이퍼(200)는 모서리부(206)에 테라스(208)가 형성된다.
테라스(208)는 디바이스 웨이퍼(200)의 모서리부(206)의 최외각으로부터 a1의 폭을 가지며, 디바이스 웨이퍼(200)의 일면(202)으로부터 d의 깊이를 가진다. 디바이스 웨이퍼의 타면(204)으로부터 테라스(208)까지의 거리는 d3이다.
도 8 내지 도 11은 도 1에서 설명한 디바이스 웨이퍼의 형성 과정의 제2 실시예를 설명하기 위한 디바이스 웨이퍼의 단면도들이다.
디바이스 웨이퍼(200)의 형성 과정의 제2 실시예는 제1 실시예와 비교하여 먼저 디바이스 웨이퍼(200)의 일면(202)을 일정 깊이로 연마한 후 테라스(208)를 형성하는 것을 제외하고는 동일하다. 구체적으로 설명하면 다음과 같다.
도 8을 참조하면, 디바이스 웨이퍼(200)를 준비한 후, 일면(202)을 일정 깊이(d2)로 연마한다. 이렇게 되면, 디바이스 웨이퍼(200)의 제2 일면(202a)은 제1 일면(202)보다 더 편평하게 넓게 된다. 연마되는 깊이(d2)는 공정 상황에 따라 적절한 두께로 설정한다.
도 9를 참조하면, 앞서 설명한 바와 같이 핸들링 웨이퍼(100)에 산화막(108)을 형성하지 않을 경우, 디바이스 웨이퍼(200)의 표면상에 산화막(108), 예컨대 실리콘 산화막을 형성한다. 산화막(108)두께는 0.1㎛ 내지 5㎛의 두께로 형성한다.
이어서, 디바이스 웨이퍼(200)의 제2 일면(202a) 상에 도 5에서 설명한 바와 같은 동일한 방법으로 포토레지스트 패턴(302a)을 형성한다. 포토레지스트 패턴(302a)은 편평한 제2 일면(202a) 상에 형성되기 때문에, 도 5의 포토레지스트 패턴(302)보다 용이하게 형성할 수 있다. 포토레지스트 패턴(302a)의 일단부(303)가 디바이스 웨이퍼(200)의 모서리부(206)의 최외각으로부터 떨어진 폭은 a1'이다. a1'의 길이는 도 5의 a1과 동일할 수도 있고 그렇지 않을 수도 있으며, 공정상 적절히 설정할 수 있다.
도 10을 참조하면, 포토레지스트 패턴(302a)을 이용하여 도 6에서 설명한 바와 동일하게 디바이스 웨이퍼(200)의 모서리부(206)를 적정 깊이(d')로 식각하여 테라스(208)를 형성한다. 디바이스 웨이퍼(200)의 식각 깊이(d')는 도 6의 d와 동일할 수도 있고 그렇지 않을 수도 있으며, 공정상 적절히 설정할 수 있다.
도 11을 참조하면, 도 7에 설명한 바와 같이 포토레지스트 패턴(302a)을 제거하고, 디바이스 웨이퍼(200)를 세정하여 디바이스 웨이퍼(200)를 완성한다. 도 11의 디바이스 웨이퍼(200)는 표면(204)으로부터 테라스까지의 거리(d4)가 도 7과 비교하여 짧다. 이렇게 짧으면, 후술하는 바와 같이 디바이스 웨이퍼(200)의 연마를 보다 용이하게 수행할 수 있다.
도 12 및 도 13은 도 1에서 설명한 핸들링 웨이퍼와 디바이스 웨이퍼의 접합 과정 및 디바이스 웨이퍼의 연마 과정을 설명하기 위한 단면도이다. 도 12 및 도 13에서는 편의상 도 7의 디바이스 웨이퍼(200)를 핸들링 웨이퍼(100)에 접합하는 과정을 설명한다. 그리고, 도 12 및 도 13에서는 핸들링 웨이퍼(100)의 표면상에 산화막(108)이 형성된 것을 예로 들어 설명하나, 디바이스 웨이퍼(200)의 표면상에 산화막(108)이 형성되어도 무방하다.
도 12를 참조하면, 도 7의 디바이스 웨이퍼(200)를 뒤집어서 산화막(108이 형성된 핸들링 웨이퍼(100) 상에 위치시킨다. 산화막(108이 형성된 핸들링 웨이퍼(100)의 일면(102) 상에 디바이스 웨이퍼(200)의 타면(204)이 위치한다. 핸들링 웨이퍼(100)와 디바이스 웨이퍼(200)를 웨이퍼 접착 장치를 이용하여 접합한다. 테라스(208)에 의해 만들어진 디바이스 웨이퍼(200)의 지붕부(209)를 연마하여 제거한다.
도 13을 참조하면, 본 발명은 디바이스 웨이퍼(200)의 지붕부(209) 연마시 테라스(208)로 인하여 핸들링 웨이퍼(100) 및 디바이스 웨이퍼(200)의 모서리부(106, 206)가 손상을 받지 않는다. 이렇게 되면, 핸들링 웨이퍼(100) 상에 디바 이스 웨이퍼(200)가 접합되고 모서리부(106, 206)가 손상되지 않는 에스오아이 웨이퍼가 완성된다.
본 발명의 에스오아이 웨이퍼는 디바이스 웨이퍼(200)의 모서리 단부(210)가 수직 형태이며, 핸들링 웨이퍼(100)의 모서리부(106)에 형성된 산화막(108)의 최외각으로부터 a2의 폭을 가진다. 물론, 본 발명의 에스오아이 웨이퍼는 테라스(208) 형성할 때 습식 식각 장비를 사용할 경우 디바이스 웨이퍼(200)의 모서리 단부(210)가 경사진 형태를 가질 수도 있다. 그리고, 본 발명의 에스오아이 웨이퍼는 디바이스 웨이퍼(200)의 모서리부(206)에 형성되는 테라스(208)의 면적을 조절함으로써 디바이스 웨이퍼(200)의 소자 형성 영역의 면적을 조절할 수 있다.
도 14는 도 13의 평면도이고, 도 15는 도 14의 일부 확대도이다.
구체적으로, 도 15는 도 14의 "e"부분의 확대도이다. 도 14를 참조해 보면, 평면상으로 에스오아이 웨이퍼는 디바이스 웨이퍼(200)의 둘레를 따라 산화막(108)이 형성된 형태로 보여진다. 본 발명의 에스오아이 웨이퍼는 앞서 설명한 바와 같이 디바이스 웨이퍼(200)의 연마시 테라스(208)로 인하여 핸들링 웨이퍼(100) 및 디바이스 웨이퍼(200)의 모서리부(106, 206)가 손상을 받지 않는다. 특히, 본 발명의 에스오아이 웨이퍼는 도 15에 표시한 바와 같이 디바이스 웨이퍼(200)의 모서리 단부(210)의 프로파일이 균일하다.
도 16 및 도 17은 본 발명과 비교를 위한 비교예의 에스오아이 웨이퍼 제조방법을 설명하기 위한 단면도이고, 도 18은 도 17의 평면도이고, 도 19는 도 18의 일부 확대도이다. 도 19는 도 18의 "e"부분의 확대도이다.
구체적으로, 비교예의 에스오아이 웨이퍼 제조 방법은 도 16에 도시한 바와 같이 산화막(402)이 형성된 핸들링 웨이퍼(400) 상에 디바이스 웨이퍼(500)를 접합한다. 이어서, 도 17에 도시한 바와 같이 디바이스 웨이퍼(500)의 표면(502)을 연마하여 에스오아이 웨이퍼를 제조한다.
그런데, 디바이스 웨이퍼(500)의 표면(502)을 연마할 때 디바이스 웨이퍼(500)의 모서리부(504)가 파손이 발생할 수 있다. 이는 디바이스 웨이퍼(500)의 모서리부(504)가 핸들링 웨이퍼(400)에 완벽하게 접합되지 않기 때문이다. 이렇게 디바이스 웨이퍼(55)의 모서리부(504)에 파손이 일어날 경우 연마 장비가 오염되는 문제가 있으며, 도 19에 표시한 바와 같이 디바이스 웨이퍼(500)의 모서리 단부(506)의 프로파일이 불균일해진다.
도 1은 본 발명에 의한 에스오아이 웨이퍼 제조 방법을 도시한 흐름도이다.
도 2 및 도 3은 도 1에서 설명한 핸들링 웨이퍼 및 산화막의 형성 과정을 설명하기 위한 핸들링 웨이퍼의 단면도이다.
도 4 내지 도 7은 도 1에서 설명한 디바이스 웨이퍼의 형성 과정의 제1 실시예를 설명하기 위한 디바이스 웨이퍼의 단면도들이다.
도 8 내지 도 11은 도 1에서 설명한 디바이스 웨이퍼의 형성 과정의 제2 실시예를 설명하기 위한 디바이스 웨이퍼의 단면도들이다.
도 12 및 도 13은 도 1에서 설명한 핸들링 웨이퍼와 디바이스 웨이퍼의 접합 과정 및 디바이스 웨이퍼의 연마 과정을 설명하기 위한 단면도이다.
도 14는 도 13의 평면도이다.
도 15는 도 14의 일부 확대도이다.
도 16 및 도 17은 본 발명과 비교를 위한 비교예의 에스오아이 웨이퍼 제조방법을 설명하기 위한 단면도이다.
도 18은 도 17의 평면도이다.
도 19는 도 18의 일부 확대도이다.

Claims (5)

  1. 핸들링 웨이퍼를 준비하고;
    디바이스 웨이퍼를 준비하고;
    상기 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성하고;
    상기 핸들링 웨이퍼와 디바이스 웨이퍼의 접합 전에 상기 디바이스 웨이퍼의 모서리부에 테라스를 형성하고; 및
    상기 모서리부에 테라스가 형성된 상기 디바이스 웨이퍼를 뒤집어서 상기 핸들링 웨이퍼 상에 접합하고; 및
    상기 디바이스 웨이퍼의 표면을 연마하는 것을 특징으로 에스오아이 웨이퍼 제조방법.
  2. 제1항에 있어서, 상기 테라스는 상기 디바이스 웨이퍼의 모서리부를 일부 식각하거나 일부 연마하여 형성하는 것을 특징으로 하는 에스오아이 웨이퍼 제조방법.
  3. 제1항에 있어서, 상기 디바이스 웨이퍼의 모서리부에 형성된 테라스는,
    상기 디바이스 웨이퍼의 모서리부를 제외한 상기 디바이스 웨이퍼의 일면 상에 포토레지스트 패턴을 형성하고;
    상기 포토레지스트 패턴을 식각 마스크로 상기 디바이스 웨이퍼의 모서리부를 일부 식각하고; 및
    상기 포토레지스트 패턴을 제거하여 얻어지는 것을 특징으로 하는 에스오아이 웨이퍼 제조방법.
  4. 핸들링 웨이퍼를 준비하고;
    디바이스 웨이퍼를 준비하고;
    상기 핸들링 웨이퍼나 디바이스 웨이퍼중 어느 하나의 표면상에 산화막을 형성하고;
    상기 디바이스 웨이퍼의 일면 상에 포토레지스트 패턴을 형성하되, 상기 포토레지스트 패턴의 일단부는 상기 디바이스 웨이퍼의 모서리부의 최외각으로부터 a의 폭(또는 길이)만큼 안쪽으로 형성하고;
    상기 포토레지스트 패턴을 식각 마스크로 상기 디바이스 웨이퍼의 모서리부를 d의 깊이만큼 식각하여 테라스를 형성하고;
    상기 모서리부에 테라스가 형성된 상기 디바이스 웨이퍼를 뒤집어서 상기 핸들링 웨이퍼와 접합하고; 및
    상기 테라스에 의해 만들어진 상기 디바이스 웨이퍼의 지붕부를 연마하는 것을 특징으로 에스오아이 웨이퍼 제조방법.
  5. 제4항에 있어서, 상기 포토레지스트 패턴을 형성하기 전에,
    상기 디바이스 웨이퍼의 일면을 전체적으로 연마하여 상기 디바이스 웨이퍼의 두께를 줄이고; 및
    상기 핸들링 웨이퍼의 표면상에 산화막을 형성하지 않을 경우, 상기 연마된 디바이스 웨이퍼의 표면상에 상기 산화막을 형성하는 것을 특징으로 하는 에스오아이 웨이퍼 제조방법.
KR1020090067830A 2009-07-24 2009-07-24 에스오아이 웨이퍼 제조방법 KR20110010326A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090067830A KR20110010326A (ko) 2009-07-24 2009-07-24 에스오아이 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067830A KR20110010326A (ko) 2009-07-24 2009-07-24 에스오아이 웨이퍼 제조방법

Publications (1)

Publication Number Publication Date
KR20110010326A true KR20110010326A (ko) 2011-02-01

Family

ID=43770880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067830A KR20110010326A (ko) 2009-07-24 2009-07-24 에스오아이 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR20110010326A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865508B2 (en) 2012-07-03 2014-10-21 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
KR20190059253A (ko) * 2017-11-22 2019-05-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Soi 기판을 형성하기 위한 공정
KR20200026736A (ko) * 2018-08-29 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 절연체 상 반도체(soi) 기판을 형성하는 방법
CN117497407A (zh) * 2023-12-28 2024-02-02 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865508B2 (en) 2012-07-03 2014-10-21 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
KR20190059253A (ko) * 2017-11-22 2019-05-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Soi 기판을 형성하기 위한 공정
US11158534B2 (en) 2017-11-22 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. SOI substrate
KR20200026736A (ko) * 2018-08-29 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 절연체 상 반도체(soi) 기판을 형성하는 방법
US11495489B2 (en) 2018-08-29 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
US11830764B2 (en) 2018-08-29 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN117497407A (zh) * 2023-12-28 2024-02-02 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件
CN117497407B (zh) * 2023-12-28 2024-04-09 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件

Similar Documents

Publication Publication Date Title
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
US6090688A (en) Method for fabricating an SOI substrate
JPH10223497A (ja) 貼り合わせ基板の作製方法
KR20110010326A (ko) 에스오아이 웨이퍼 제조방법
JP2005303214A (ja) 半導体ウェーハの研削方法
US9312227B2 (en) Method of joining semiconductor substrate
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
TWI838539B (zh) 晶圓支撐結構
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
JPH08274286A (ja) Ｓｏｉ基板の製造方法
US6503811B1 (en) Substrate having a semiconductor layer, and method for fabricating the same
JP5368001B2 (ja) Ｓｏｉ基板の製造方法
JP3061021B2 (ja) 部分ｓｏｉ基板およびその製造方法
JPH06215993A (ja) 複合半導体基板及びその製造方法
JP6699515B2 (ja) 半導体ウエハおよびその製造方法
US20240355628A1 (en) Wafer processing method
JPH1116861A (ja) 半導体装置の製造方法
TW202347481A (zh) 用於製作在一底材上包含至少兩個晶片之結構的方法
KR100524686B1 (ko) 반도체 장치의 막들림 방지 방법
KR100561524B1 (ko) 소자 분리막 형성 방법
CN117747533A (zh) 基板的制造方法
JPH0758197A (ja) 複合半導体基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application