CN117747533A - 基板的制造方法 - Google Patents
基板的制造方法 Download PDFInfo
- Publication number
- CN117747533A CN117747533A CN202211124801.XA CN202211124801A CN117747533A CN 117747533 A CN117747533 A CN 117747533A CN 202211124801 A CN202211124801 A CN 202211124801A CN 117747533 A CN117747533 A CN 117747533A
- Authority
- CN
- China
- Prior art keywords
- substrate
- main surface
- thickness
- manufacturing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本申请提供一种基板的制造方法，所述方法包括：将第一基板的第一主面的边缘减薄，所述减薄的厚度为第一厚度(t1)；将所述第一基板的第一主面与第二基板的第一主面进行键合；以及对所述第一基板的第二主面进行减薄，使所述第一基板剩余第二厚度(t2)，其中，所述第一厚度大于或等于所述第二厚度。根据本申请，在将基板进行键合前，对基板的键合表面的边缘进行预定厚度的切边处理，因此，切边处理的厚度小于整个基板的厚度，处理的时间较短，处理难度较小。
Description
技术领域
本申请涉及半导体集成电路和微机电系统的工艺制造领域，特别涉及一种基板的制造方法。
背景技术
键合是将两个基板相对贴合，并在特定的物理条件下实现结合的一种工艺，是半导体器件制作过程中的关键工艺，广泛应用于三维芯片堆叠，微机电系统(Micro-Electronic-Mechanical-System，MEMS)封装技术。
绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆可以实现三维结构的精准定义，在多种MEMS器件中应用广泛。在使用SiO2-Si键合工艺制作SOI晶圆时，由于器件(Device)基板与支撑(carrier)基板键合后存在偏移(shift)，同时为了避免器件基板在减薄过程产生边缘碎屑异常，因此，器件基板减薄之前需要进行切边处理。其中，切边处理是指，对器件基板的边缘进行切除处理。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在使用SiO2-Si键合工艺制作SOI晶圆时，在器件基板减薄之前进行的切边处理中，需要从器件基板的背面切除器件基板的边缘的整个厚度，所以，处理的时间较长，难度较大。
在本申请实施例提供一种基板的制造方法，在将基板进行键合前，对基板的键合表面的边缘进行预定厚度的切边处理，因此，切边处理的厚度小于整个基板的厚度，处理的时间较短，处理难度较小。
根据本申请实施例的一个方面，提供一种基板的制造方法，所述方法包括：
将第一基板的第一主面的边缘减薄，所述减薄的厚度为第一厚度(t1)；
将所述第一基板的第一主面与第二基板的第一主面进行键合；以及
对所述第一基板的第二主面进行减薄，使所述第一基板剩余第二厚度(t2)，
其中，所述第一厚度大于或等于所述第二厚度。
根据本申请实施例的另一个方面，其中，
所述第一基板是硅基板。
根据本申请实施例的另一个方面，其中，使用刻蚀方式对所述第一基板的第一主面进行所述减薄。
根据本申请实施例的另一个方面，其中，所述刻蚀是硅的反应离子束刻蚀。
根据本申请实施例的另一个方面，其中，将第一基板的第一主面的边缘减薄，包括：
在所述第一基板的第一主面上形成光刻胶薄膜；
在所述第一基板的第一主面的边缘处用光刻方式将所述光刻胶薄膜去除；以及
以剩余的所述光刻胶薄膜为掩膜，对所述第一基板的第一主面的边缘进行反应离子束刻蚀，所述刻蚀得厚度为所述第一厚度。
根据本申请实施例的另一个方面，其中，所述方法还包括：
在所述第一基板的第一主面上和/或所述第二基板的第一主面上形成半导体薄膜或半导体薄膜的微细结构。
根据本申请实施例的另一个方面，其中，所述半导体薄膜是单一薄膜或复合薄膜。
根据本申请实施例的另一个方面，其中，所述第二基板的第一主面上的所述半导体薄膜是氧化物薄膜。
根据本申请实施例的另一个方面，其中，所述半导体薄膜或半导体薄膜的微细结构包含金属。
根据本申请实施例的另一个方面，其中，使用机械研磨的方式对所述第一基板的第二主面进行减薄。
本申请的有益效果在于：在将基板进行键合前，对基板的键合表面的边缘进行预定厚度的切边处理，因此，切边处理的厚度小于整个基板的厚度，处理的时间较短，处理难度较小。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是实施例1的基板的制造方法的一个示意图；
图2～图6是基板的制造方法的实例中各步骤的示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
在本申请各实施例的说明中，为描述方便，将平行于基板表面的方向称为“横向”，将垂直于基板表面的方向称为“纵向”，其中，各部件的“厚度”是指该部件在“纵向”上的尺寸；在“纵向”上，从第二基板指向第一基板的方向称为“上”方向，与“上”方向相反的方向为“下”方向。
实施例1
本申请实施例1提供一种基板的制造方法。
图1是实施例1的基板的制造方法的一个示意图。如图1所示，基板的制造方法包括：
操作101、将第一基板的第一主面的边缘减薄，所述减薄的厚度为第一厚度(t1)；
操作102、将所述第一基板的第一主面与第二基板的第一主面进行键合；以及
操作103、对所述第一基板的第二主面进行减薄，使所述第一基板剩余第二厚度(t2)，其中，第一厚度大于或等于第二厚度。
在操作101中，第一基板可以是圆形，第一基板的第一主面的边缘可以是一个环状区域，该环状区域的内径为r1，该环状区域的外径为r2，其中，r2是第一基板的第一主面的最外端对应的半径。该环形的宽度b例如可以是0.5mm～10mm。
在操作101中，第一厚度t1可以根据需要进行设置，例如，10微米～300微米。
第一基板和第二基板可以是半导体制造领域常用的基板，例如，硅晶圆、绝缘体上的硅(SOI)晶圆、锗硅晶圆、玻璃基板或者蓝宝石基板等。
由此，本实施例的基板的制造方法能够用于将任意两个基板键合并且需要对其中一个基板进行切边的技术方案中。
例如，第一基板是硅基板；第二基板的第一主面上的具有半导体薄膜，例如氧化物薄膜。由此，通过将第一基板的第一主面和第二基板的第一主面键合，能够形成SOI基板。其中，第一基板为器件(device)基板，第二基板为支撑(carrier)基板。
在本实施例的操作101中，使用刻蚀方式对所述第一基板的第一主面进行所述减薄。例如，该刻蚀是硅的反应离子束刻蚀。
本实施例的操作101包括如下的操作：
操作1011、在所述第一基板的第一主面上形成光刻胶薄膜；
操作1012、在所述第一基板的第一主面的边缘处用光刻方式将所述光刻胶薄膜去除；以及
操作1013、以剩余的所述光刻胶薄膜为掩膜，对所述第一基板的第一主面的边缘进行反应离子束刻蚀，所述刻蚀得厚度为所述第一厚度。
在本实施例中，在所述第一基板的第一主面上和/或所述第二基板的第一主面上形成半导体薄膜或半导体薄膜的微细结构。其中，该半导体薄膜是单一薄膜或复合薄膜。例如，第二基板的第一主面上的所述半导体薄膜是氧化物薄膜；又例如，该导体薄膜或半导体薄膜的微细结构包含金属。
在操作103中，可以使用机械研磨的方式对第一基板的第二主面进行减薄。
下面，结合图2～图6，以一个具体实例来说明本申请实施例的基板的制造方法，在该具体实例中：第一基板为硅基板，被称为器件(device)基板；第二基板的第一主面上具有氧化硅，第二基板被称为支撑(carrier)基板。通过将第一基板的第一主面和第二基板的第一主面键合，形成SOI基板。需要说明的是，下面的具体实例只是举例，该基板的制造方法可以用于制造其它类型的基板。
该实例包括如下步骤：
步骤1)，如图2所示，在第一基板的第一表面覆盖光刻胶，并采用光刻方式将边缘光刻胶去除，如图2所示，边缘去除宽度可根据需要设置为0.5mm-10mm。
步骤2)，如图3所示，使用刻蚀方法将第一基板边缘的硅(Si)去除，刻蚀深度为t1，t1可根据器件需要设置为10um-300um。
步骤3)，如图4所示，将第一基板表面的光刻胶去除。
步骤4)，如图5所示，将第一基板的第一表面与第二基板的第一表面键合，其中，第二基板的第一表面具有氧化层。由于键合前，第一基板的边缘经过刻蚀处理，因此边缘不存在倒角结构。在减薄时不需要再进行边缘处理，避免边缘机械处理带来的损伤。
步骤5)，如图6所示，第一基板在上，第二基板在下，使用机械研磨，从第一基板的非刻蚀面(即，第一基板的第二主面)减薄第一基板，减薄后第一基板剩余厚度为t2，且满足t1≥t2。
相比于传统的机械切边技术，本申请实施例的基板的制造方法具有如下优势：在键合前对边缘处理，可根据减薄后需要保留的第一基板的厚度(例如，顶层硅厚度)调整边缘的刻蚀深度，大大减小第一基板边缘处理厚度；此外，采用刻蚀方法处理避免机械方式处理带来的机械损伤。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。
Claims (10)
1.一种基板的制造方法，其特征在于，所述方法包括：
将第一基板的第一主面的边缘减薄，所述减薄的厚度为第一厚度；
将所述第一基板的第一主面与第二基板的第一主面进行键合；以及
对所述第一基板的第二主面进行减薄，使所述第一基板剩余第二厚度，
其中，所述第一厚度大于或等于所述第二厚度。
2.如权利要求1所述的基板的制造方法，其中，
所述第一基板是硅基板。
3.如权利要求1或2所述的基板的制造方法，其中，
使用刻蚀方式对所述第一基板的第一主面进行所述减薄。
4.如权利要求3所述的基板的制造方法，其中，
所述刻蚀是硅的反应离子束刻蚀。
5.如权利要求3所述的基板的制造方法，其中，
将第一基板的第一主面的边缘减薄，包括：
在所述第一基板的第一主面上形成光刻胶薄膜；
在所述第一基板的第一主面的边缘处用光刻方式将所述光刻胶薄膜去除；以及
以剩余的所述光刻胶薄膜为掩膜，对所述第一基板的第一主面的边缘进行反应离子束刻蚀，所述刻蚀得厚度为所述第一厚度。
6.如权利要求1所述的基板的制造方法，其中，所述方法还包括：
在所述第一基板的第一主面上和/或所述第二基板的第一主面上形成半导体薄膜或半导体薄膜的微细结构。
7.如权利要求6所述的基板的制造方法，其中，
所述半导体薄膜是单一薄膜或复合薄膜。
8.如权利要求7所述的基板的制造方法，其中，
所述第二基板的第一主面上的所述半导体薄膜是氧化物薄膜。
9.如权利要求6所述的基板的制造方法，其中，
所述半导体薄膜或半导体薄膜的微细结构包含金属。
10.如权利要求1所述的基板的制造方法，其中，
使用机械研磨的方式对所述第一基板的第二主面进行减薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124801.XA CN117747533A (zh) | 2022-09-15 | 2022-09-15 | 基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124801.XA CN117747533A (zh) | 2022-09-15 | 2022-09-15 | 基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117747533A true CN117747533A (zh) | 2024-03-22 |
Family
ID=90279922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211124801.XA Pending CN117747533A (zh) | 2022-09-15 | 2022-09-15 | 基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117747533A (zh) |
-
2022
- 2022-09-15 CN CN202211124801.XA patent/CN117747533A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5319764B2 (ja) | 漸進トリミング法 | |
| US5869386A (en) | Method of fabricating a composite silicon-on-insulator substrate | |
| EP2259301B1 (en) | Method for preparing and assembling substrates | |
| CN112020763A (zh) | 用于简化的手柄晶片的dbi到si的键合 | |
| US5071785A (en) | Method for preparing a substrate for forming semiconductor devices by bonding warped wafers | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| TWI495049B (zh) | 微電子裝置及其積體電路之製造方法 | |
| US7514286B2 (en) | Method for forming individual semi-conductor devices | |
| JP2008521214A (ja) | 半導体ウエハの薄型化 | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| US20110230003A1 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| US8253243B2 (en) | Bonded wafer substrate utilizing roughened surfaces for use in MEMS structures | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| CN117747533A (zh) | 基板的制造方法 | |
| KR20110010326A (ko) | 에스오아이 웨이퍼 제조방법 | |
| CN115274537A (zh) | 临时键合结构、临时载片及临时键合方法 | |
| US20220043205A1 (en) | An ultra-thin integrated and manufacture of the same | |
| CN113314404B (zh) | 键合方法 | |
| US20230377935A1 (en) | Temporary bonding method | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |