KR101440393B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR101440393B1
KR101440393B1 KR1020130008382A KR20130008382A KR101440393B1 KR 101440393 B1 KR101440393 B1 KR 101440393B1 KR 1020130008382 A KR1020130008382 A KR 1020130008382A KR 20130008382 A KR20130008382 A KR 20130008382A KR 101440393 B1 KR101440393 B1 KR 101440393B1
Authority
KR
South Korea
Prior art keywords
thick
support member
dicing
thin
semiconductor wafer
Prior art date
Application number
KR1020130008382A
Other languages
English (en)
Other versions
KR20130089590A (ko
Inventor
카즈나리 나카타
요시아키 테라사키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130089590A publication Critical patent/KR20130089590A/ko
Application granted granted Critical
Publication of KR101440393B1 publication Critical patent/KR101440393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate

Abstract

반도체장치의 제조방법은, 외주 단부에 후육부(1a)를, 중앙부에 박육부(1b)를 갖는 반도체 웨이퍼(1)를 준비하는 공정(101)과, 반도체 웨이퍼(1)의 한쪽의 면에 지지부재(2)를 장착하는 공정(102)과, 반도체 웨이퍼(1)를 후육부(1a)와 박육부(1b)로 분할하는 공정(103)과, 상기 분할후에, 지지부재(2)로 박육부(1b)를 지지한 상태에서 박육부(1b)를 절단하는 공정(104)을 구비한다.

Description

반도체장치의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 제조방법에 관한 것으로, 보다 상세하게는, 두께가 얇은 박육부를 갖는 웨이퍼를 사용하는, 반도체장치의 제조방법에 관한 것이다.
반도체장치의 제조방법에 있어서, 최근, 박육화한 웨이퍼를 사용하기 위한 요구가 있다. LSI에서는 3차원 실장 등에 의한 패키지의 고밀도화를 달성하기 위해, 프로세스 완성시의 웨이퍼의 두께는 10㎛ 정도까지 박육화가 진행되고 있다.
또한, IGBT(Insulated Gate Bipolar Transistor)나 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)라고 하는 파워 디바이스에서는, 산업용 모터나 자동차용 모터 등의 인버터 회로나 각종 전원장치의 전력 변환용 반도체 스위치로서의 용도를 향해, 온 특성 등으로 대표되는 통전 특성을 개선하기 위해, 반도체 기판을 얇게 가공하는 것이 행해지고 있다. 최근에는, 코스트면 및 특성면을 개선하기 위해, FZ(Floating Zone)법에 의해 제작된 웨이퍼 재료를 기초로, 50㎛ 정도까지 박육화된 극박(ultra-thin) 웨이퍼 프로세스를 사용하여 반도체장치가 제조되고 있다.
일반적으로, 웨이퍼의 박육화는, 백그라인딩이나 폴리쉬에 의한 연마, 및 기계연마에서 발생한 가공 왜곡(process distortion)을 제거하기 위한 웨트에칭이나 드라이에칭이 적용되고, 그후, 이면측에 이온주입이나 열처리에 의한 확산층 형성이나 스퍼터링법 등에 의한 전극 형성이 행해진다. 이와 같은 상황에 있어서, 웨이퍼의 이면 가공시에 있어서의 웨이퍼 붕괴의 발생 빈도는 높아지고 있다.
따라서, 웨이퍼의 박육화에 관해서는, 최근에는 웨이퍼 외주부를 두껍게 남긴 채, 웨이퍼 중심부만을 얇게 가공하는 가공방법이 제안되어 있다(일본국 특개 2007-19379호 공보). 이와 같이 후육부(厚肉部)와 박육부를 갖는 구조인, 리브(rib) 구조를 형성한 리브를 갖는 웨이퍼를 사용함으로써, 웨이퍼의 휘어짐이 대폭적으로 완화되어, 프로세스 장치의 웨이퍼 반송이 용이해지는 동시에, 웨이퍼의 핸들링을 행할 때에, 웨이퍼의 강도가 대폭적으로 향상되어, 웨이퍼의 깨짐이나 이빠짐(chipping)을 저감할 수 있다.
이와 같은 리브를 갖는 웨이퍼는, 웨이퍼 프로세스에 있어서는, 웨이퍼의 휘어짐이나 강도 향상이라고 하는 효과가 있다. 한편, 칩을 다이싱에 의해 개편화(dicing)할 때에, 동일 웨이퍼 면 내에, 두께가 다른 부분이 존재하기 때문에, 박육화된 디바이스 영역에 맞춰서 다이싱을 행하면, 리브부의 다이싱 깊이가 불충분하게 되고, 다이싱의 가공 품질도 저하한다. 또한, 리브부에 기인하는 단차 때문에, 리브부 근방에서는 다이싱 테이프의 부착이 불충분해지기 때문에, 다이싱의 가공 정밀도가 저하하는 문제도 있다.
예를 들면, 일본국 특개 2010-93005호 공보에는, 리브를 갖는 웨이퍼를 다이싱 테이프에 부착한 후, 디바이스 표면측으로부터 박육화된 디바이스 영역에 맞춰서 다이싱을 행하여, 다이싱 테이프를 익스팬드(expand)후, 반도체장치가 형성된 칩만 픽업을 행한다고 하는 방법이 제안되어 있다.
따라서, 예를 들면, 일본국 특개 2011-9341호 공보에는, 이와 같은 문제에 대응하기 위해, 리브를 갖는 웨이퍼의 오목부에 레지스트제를 충전하고, 리브부를 다이싱에 의해 제거한 후, 레지스트제를 웨트에칭 등에 의해 제거하고, 다이싱 테이프에 부착하는 방법이 제안되어 있다.
그렇지만, 후육부와 박육부를 갖는 웨이퍼를 다이싱하는 상기 2개의 방법에서는, 각각 하기와 같은 수율 저하 요인이 존재한다.
일본국 특개 2010-93005호 공보에 기재된 것과 같이, 후육부와 박육부를 가진 채의 상태에서 웨이퍼 전체면을 동일 조건에서 다이싱하면, 박육부에 적합한 조건을 채용하는 경우에는 후육부는 절단이 완성되지 않는다. 이 절단 미완성의 후육부는 익스팬드시에 분할되기 때문에, 그때, 웨이퍼에 이빠짐이나, 개편화된 반도체장치 위에의 이빠짐에 기인하는 이물질 부착이 발생한다. 웨이퍼 표면을 아래쪽을 향하게 하여 익스팬드해도, 이빠짐을 억제하는 것은 곤란하다. 한편, 후육부에 적합한 조건을 채용한 경우에는 박육부에 있어서 다이싱 테이프가 동시에 절단되어 버려, 다이싱 가공 품질이 저하하거나, 그후의 각각으로 분할된 반도체장치의 핸들링이 어려워진다.
일본국 특개 2011-9341호 공보에 기재된 후육부를 제거후에 다이싱하는 방법에서는, 후육부를 제거하여 박육부만이 표면 보호 테이프에 유지된 후에, 이면의 레지스트를 제거하여 다이싱 테이프를 부착하고, 다이싱을 행하기 때문에, 이들 후육부 제거후의 공정에 있어서, 웨이퍼 깨짐이나 이빠짐의 발생 리스크가 높아진다.
본 발명은, 상기와 같은 과제를 해결하기 위해 행해진 것이다. 본 발명의 주된 목적은, 후육부와 박육부를 갖는 반도체 웨이퍼의 다이싱후의 반도체장치의 품질을 향상할 수 있는, 반도체장치의 제조방법을 제공하는 것에 있다.
본 발명에 관한 반도체장치의 제조방법은, 외주 단부에 후육부를, 중앙부에 박육부를 갖는 반도체 웨이퍼를 준비하는 공정과, 반도체 웨이퍼의 한쪽의 면에 지지부재를 장착하는 공정과, 반도체 웨이퍼를 후육부와 박육부로 분할하는 공정과, 상기 분할후에, 지지부재로 박육부를 지지한 상태에서 박육부를 절단하는 공정을 구비한다.
본 발명의 반도체장치의 제조방법에서는, 반도체 웨이퍼의 후육부와 박육부를 분할한 후에 박육부를 다이싱하므로, 다이싱 품질의 저하를 억제할 수 있다. 또한, 후육부와 박육부의 분할과 박육부의 다이싱을, 반도체 웨이퍼의 한쪽면에 지지부재를 장착한 상태에서 행하므로, 박육부의 깨짐이나 이빠짐도 억제할 수 있다. 따라서, 다이싱후의 반도체 웨이퍼의 품질을 향상시킬 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면과 관련되어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 실시형태 1에 관한 반도체장치의 제조방법의 공정 플로우를 도시한 도면이다.
도 2는 반도체 웨이퍼에 후육부와 박육부를 형성하는 방법의 일례를 나타낸 부분 단면도다.
도 3은 반도체 웨이퍼에 후육부와 박육부를 형성하는 방법의 일례를 나타낸 부분 단면도다.
도 4는 반도체 웨이퍼에 지지부재를 장착한 상태를 나타낸 단면도다.
도 5는 반도체 웨이퍼의 후육부와 박육부를 분할한 후의 상태를 나타낸 단면도다.
도 6은 도 4에 나타낸 반도체 웨이퍼의 평면도다.
도 7은 본 발명의 실시형태 1에 관한 반도체장치의 제조방법에 있어서 사용가능한 후육부 분리장치의 일례다.
도 8은 후육부 분리공정의 일례를 설명하기 위한 단면도다.
도 9는 후육부 분리공정의 일례를 설명하기 위한 단면도다.
도 10은 후육부 분리공정의 일례를 설명하기 위한 단면도다.
도 11은 지지부재를 신장시키는 공정의 일례를 설명하기 위한 단면도다.
도 12는 지지부재를 신장시키는 공정의 일례를 설명하기 위한 단면도다.
도 13은 후육부 분리공정의 다른 예를 설명하기 위한 단면도다.
도 14는 후육부 분리공정의 다른 예를 설명하기 위한 단면도다.
이하, 도면에 근거하여 본 발명의 실시형태를 설명한다. 이때, 이하의 도면에 있어서 동일 또는 해당하는 부분에는, 동일한 참조부호를 붙이고, 그 설명은 반복하지 않는다.
(실시형태 1)
처음에, 도 1을 참조하여, 본 실시형태에 있어서의 반도체장치의 제조방법의 개략 플로우를 설명한다. 우선, 스텝 101에서, 후육부와, 반도체 소자와 배선이 형성된 박육부를 갖는 반도체 웨이퍼를 준비한다. 다음에, 스텝 102에서, 지지부재를 반도체 웨이퍼의 주표면과 반대측에 위치하는 이면에 장착한다. 그후, 스텝 103에서, 지지부재로 지지된 상태에서 반도체 웨이퍼를 후육부와 박육부로 분할한다. 분할후, 스텝 104에서, 반도체 소자와 배선이 형성된 박육부를, 지지부재에 지지된 상태에서 각각의 반도체장치로 개편화한다.
이에 따라, 스텝 102에서 반도체 웨이퍼(1)에 장착한 지지부재(2)를, 스텝 104까지 사용할 수 있기 때문에, 분할후의 박육부 1b에 대해 다이싱용의 지지부재(2)를 재장착하는 작업을 생략할 수 있고, 박육부 1b의 깨짐이나 이빠짐을 억제할 수 있다. 더구나, 다이싱 품질의 향상을 도모할 수 있다.
이하, 도 1에 나타낸 각 스텝에 대해, 도면을 참조하여 설명한다. 우선, 도 2와 도 3을 사용하여, 외주부에 후육부와, 중앙부에 박육부를 갖는 반도체 웨이퍼를 준비하는 공정에 대해 설명한다(스텝 101). 예를 들면, 반도체 웨이퍼(1)의 주표면의 중앙부에 반도체 소자와 배선 등을 형성한 후, 반도체 웨이퍼(1)의 주표면에 제1 보호 테이프(2a)를 장착하고, 반도체 웨이퍼(1)의 주표면과 반대측에 위치하는, 이면의 중앙부를 소정의 두께가 될 때까지 연삭가공한다. 이것에 의해 연삭가공이 실시되어 있지 않은 부분은 후육부가 되고, 연삭가공을 실시한 부분은 박육부가 되어, 후육부와 박육부를 갖는 반도체 웨이퍼가 형성된다.
더구나, 반도체 웨이퍼의 외주부에 후육부를, 중앙부에 박육부를 형성한 후에는 필요에 따라, 반도체 웨이퍼(1)의 이면에, 가공 왜곡을 제거하기 위해 불산과 초산을 포함하는 혼산을 사용하여 웨트에칭을 실시해도 된다. 또한, 이면에 대해, 불순물 확산층을 형성하기 위한 이온주입 처리나 레이저 어닐처리, 세정 처리나, 전극 형성을 위한 금속 스퍼터링이나 증착처리 등이 적절히 실시된다. 이에 따라, 외주부에 후육부를, 중앙부에 반도체장치가 형성된 박육부를 갖는 반도체 웨이퍼가 준비된다.
다음에, 도 4를 참조하여, 후육부(1a)와 박육부(1b)를 갖는 반도체 웨이퍼(1)를 지지하는 지지부재(2)를 반도체 웨이퍼(1)의 이면에 장착한다(스텝 102).
후육부(1a)와 반도체 소자가 형성된 박육부(1b)를 갖는 반도체 웨이퍼(1)는, 지지부재(2)에 의해, 프레임(3)에 마운트된다. 이때, 지지부재(2)는, 반도체 웨이퍼(1)의 이면에, 박육부(1b)로부터 후육부(1a)에 걸쳐 장착된다. 지지부재(2)를 이면에 장착하는 경우에, 후육부(1a)의 측면으로부터 저면에 걸쳐 장착함으로써, 그 후의 후육부(1a)와 박육부(1b)를 분할할 때, 칩핑 등의 이상 발생을 억제할 수 있다.
지지부재(2)로서는, 점착성과 신축성을 갖는 부재를 포함한, 임의의 소재를 채용할 수 있다. 예를 들면, 열수축성을 갖는 점착 테이프를 채용할 수 있다.
다음에, 도 5를 참조하여, 후육부(1a)와 박육부(1b)를, 지지부재(2)를 절단하지 않도록 분할부(4)를 따라 분할한다(스텝 103). 분할은 블레이드 다이싱이나 레이저 다이싱에 의해 실시할 수 있다. 분할부(4)의 위치는, 반도체 소자가 형성된 영역을 박육부(1b) 위에 최대한 남기도록, 또한 분할후의 박육부(1b)에는 후육부(1a)가 포함되지 않도록 정해진다. 따라서, 도 5에 나타낸 것과 같이 분할후의 후육부(1a)에는, 박육부(1b)가 포함되는 경우가 있다.
도 6은, 후육부와 박육부를, 분할부(4)를 따라 분할하기 전의 반도체 웨이퍼(1)의 평면도다. 중앙부에 각각의 반도체장치(10)가 형성된 반도체 웨이퍼(1)는, 지지부재(2)에 의해, 프레임(3)에 마운트되어, 분할부(4)를 따라 분할된다.
상기한 것과 같이 하여 후육부와 박육부를 분할한 후, 도 8∼도 10에 나타낸 것과 같이, 후육부(1a)를 지지부재(2)로부터 분리해도 된다.
박육부(1b)의 다이싱후 익스팬드 공정전에 분리하면, 절단 미완성의 후육부(1a)가 익스팬드시에 이가 빠져 버리는 문제를 회피할 수 있지만, 박육부(1b)의 다이싱 공정을 블레이드 다이싱으로 행하는 경우에는, 블레이드 다이싱 전에 후육부(1a)를 분리하는 것이 바람직하다. 이와 같이 함으로써, 박육부(1b)의 다이싱 공정시에, 후육부(1a)를 블레이드에 의해 절삭하여 버리는 일은 없어, 후육부(1a)에 홈이나 절삭 쓰레기, 버(burr) 등이 발생하지 않는다. 따라서, 다이싱후에 후육부(1a)를 지지부재(2)로부터 분리할 때에, 후육부 지지부(7)에 의한 유지력의 저하와, 박육부(1b)의 표면에 절삭 쓰레기 등이 비산하여 버리는 것을 방지할 수 있다.
후육부(1a)를 지지부재(2)로부터 분리하기 위해서는, 예를 들면, 도 8에 나타낸 것과 같이, 우선 박육부 지지부(5)에 의해 지지부재(2)를 개재하여 박육부(1b)를 유지하고, 프레임 지지부(6)에 의해 지지부재(2)를 개재하여 프레임(3)을 유지한다.
다음에, 도 9를 참조하여, 후육부 지지부(7)를 후육부(1a)에 접촉시키고, 진공흡착이나 정전흡착에 의해 유지한다. 그후, 도 10을 참조하여, 후육부 지지부(7)와, 박육부 지지부(5) 및 프레임 지지부(6)가, 반도체 웨이퍼(1)의 두께 방향으로 상대적으로 이동함으로써, 후육부(1a)와 지지부재(2)를 분리한다.
전술한 후육부(1a)를 지지부재(2)로부터 분리하는 공정에서는, 예를 들면, 도 7에 나타낸 후육부 분리장치를 사용할 수 있다.
여기에서 도 7을 참조하여, 후육부 분리장치의 구성예를 설명한다. 우선, 도 6에 나타낸 것과 같이, 지지부재를 개재하여 프레임에 마운트된, 분할 공정후의 반도체 웨이퍼를 반도체 웨이퍼 투입부(11)에 설치한다. 이 반도체 웨이퍼는, 얼라인먼트부(12)로 반송되어, 웨이퍼 위치의 확인 및 조정이 행해진 후, 후육부 분리부(13)로 반송된다. 후육부 분리부(13)에서 실시되는 공정은 도 8∼도 10에서 나타낸 공정이며, 전술한 것과 같다. 후육부 분리부(13)에서 후육부를 분리된 반도체 웨이퍼는, 후육부 분리 완료 반도체 웨이퍼 수납부(14)에 수납된다.
여기에서, 지지부재(2)에는, 주름 등의 변형이 발생하는 경우가 있기 때문에, 지지부재(2)를 신장시키는 공정을 행하는 것이 바람직하다. 이때, 지지부재(2)를 신장시킨다는 것은, 지지부재(2)에 생긴 주름 등의 변형을, 다음 공정의 다이싱 공정의 품질 저하를 초래하지 않는 정도까지 복구하는 것이다.
이 경우, 열수축성을 갖는 지지부재(2)를 사용하는 것이 바람직하다. 도 11에 나타낸 것과 같이, 온풍 공급부(8)에 의해, 주름 등의 변형이 생긴 부분의 지지부재(2)를 가온한다. 이때, 프레임 지지부(6)와 박육부 지지부(5)를, 동일 평면 위에 위치하도록 이동시키면서 지지부재(2)를 가온함으로써, 지지부재(2)에 생긴 주름 등의 변형은 신장하여, 도 12에 나타낸 것과 같이, 분할후의 박육부(1b) 만이, 지지부재(2)에 의해, 프레임(3)에 마운트된 상태가 된다.
이에 따라, 블레이드 다이싱시에 블레이드가 지지부재(2)와 접촉하는 것을 회피할 수 있고, 블레이드 전방 단부에 지지부재(2)의 점착 성분이 부착되는 것에 의한, 블레이드의 절삭 성능을 저하와, 다이싱 가공 품질의 저하를 방지할 수 있다. 또한, 개별화된 각각의 반도체장치를 꺼낼 때의 작업 품질의 저하도 방지할 수 있다.
여기에서 다시 도 1을 참조하여, 지지부재(2)로 지지된 상태의 박육부(1b)를 다이싱한다(스텝 104). 이와 같이 하여, 스텝 102에서 반도체 웨이퍼(1)에 장착한 지지부재(2)를, 스텝 104까지 사용할 수 있다. 이 때문에, 분할후의 박육부(1b)에 대해 다이싱용의 지지부재(2)를 재장착하는 작업을 생략할 수 있어, 박육부(1b)의 깨짐과 이빠짐을 억제할 수 있다. 더구나 후육부를 다이싱할 필요가 없기 때문에, 절단 미완성의 후육부가 생기거나, 지지부재(2)가 절단되는 것도 회피할 수 있다. 그 결과, 다이싱 가공의 품질 저하를 억제할 수 있다. 이것은, 다이싱 공정 및 각각의 반도체장치를 반송하는 공정에 있어서, 반도체장치의 품질의 저하를 억제하는 것에 이어진다.
본 실시형태 1에 관한 반도체장치의 제조방법에 있어서는, 다이싱은 블레이드 다이싱에 의해 실시하고 있지만, 레이저 다이싱에 의해 실시해도 된다.
이때, 본 실시형태에 관한 반도체장치의 제조방법에서는, 반도체 웨이퍼의 표면을 보호하는 표면 보호부재를 사용하지 않고 있지만, 반도체장치의 실장공정 전에 제거가능한 부재이면, 예를 들면, 수용성의 재료로 이루어진 표면 보호부재 등이면, 채용해도 된다.
이상과 같이, 본 실시형태 1에 관한 반도체장치의 제조방법은, 후육부와 박육부를 갖는 반도체 웨이퍼를, 후육부와 박육부를 분할한 후에 박육부의 다이싱을 실시함으로써 후육부의 이빠짐이나 다이싱 품질의 향상을 도모할 수 있다. 또한, 후육부와 박육부의 분할과 박육부의 다이싱을, 반도체 웨이퍼의 한쪽면에 장착된 동일한 지지부재를 사용하여 행하므로, 박육부의 깨짐과 이빠짐을 억제할 수 있다.
(실시형태 2)
다음에, 도 13과 도 14를 참조하여, 본 발명의 실시형태 2에 대해 설명한다. 본 실시형태의 반도체장치의 제조방법은, 기본적으로 실시형태 1과 동일한 구성을 구비하고 있지만, 후육부(1a)를 지지부재(2)로부터 분리하는 공정 전에, 후육부(1a)와 접하는 부분에 있어서 지지부재(2)의 접착력을 저하시키는 공정을 구비하는 점에서 다르다.
도 13과 도 14의 예에서는, 지지부재(2)에 자외선 조사에 의해 접착력이 저하하는 점착 테이프를 채용했을 때의 분리공정을 설명한다. 후육부(1a)를 지지하는 부분에 있어서의 지지부재(2)에 대해, 지지부재측으로부터 자외선 조사장치 9에 의해 자외선을 조사하여, 접착력을 저하시킨다. 이에 따라, 실시형태 1에 있어서의 후육부 분리공정을, 보다 용이하게 실시할 수 있다.
이때, 자외선 조사는, 후육부 지지부(7)에 의해 후육부(1a)를 유지하기 전에 실시해도 되고, 나중이어도 된다. 또한, 자외선 조사에 한정되지 않고, 외적요인에 의해 접착력이 저하하는 지지부재(2)를 채용하고, 분리공정 전에 외적요인을 가하는 공정을 실시함으로써, 후육부(1a)와 접하는 부분에 있어서의 지지부재(2)의 접착력을 저하시켜도 된다. 이에 따라, 후육부(1a)의 분리를 쉽게 하는 동시에, 실시형태 1과 동일한 효과를 기대할 수 있다.
(실시형태 3)
다음에, 본 발명의 실시형태 3에 대해 설명한다. 본 실시형태의 반도체장치의 제조방법은, 기본적으로 실시형태 1과 동일한 구성을 구비하고 있지만, 박육부의 다이싱 공정을 레이저 다이싱에 의해 실시하는 점에서 다르다.
레이저 다이싱에서는, 레이저의 온/오프에 의해 다양한 형상으로 가공가능하여, 후육부를 가공하지 않고 박육부를 가공할 수 있다. 따라서, 도 1에 나타낸 스텝 104의 박육부의 다이싱 공정 전에 후육부를 지지부재로부터 분리하지 않아도 되고, 익스팬드 공정 전에, 도 8∼도 10을 참조하여, 후육부를 지지부재로부터 분리하면 된다. 즉 스텝 104에 레이저 다이싱을 사용하는 본 실시형태 3에서는, 후육부를 지지부재로부터 분리하는 공정을 스텝 104의 박육부의 다이싱 전후 어느쪽인가에서 실시하면 된다.
본 실시형태에 있어서도, 후육부(1a)를 지지부재(2)로부터 분리한 후에, 주름 등의 변형을 흡수하는 공정을 행할 수 있다. 이때, 박육부(1b)의 레이저 다이싱 후에 후육부(1a)를 지지부재(2)에서 분리하고, 주름 등의 변형을 흡수하는 공정으로서 열수축공정을 실시하는 경우에는, 지지부재(2)는, 다이싱에 의해 발생한 소자 사이의 거리(소위 다이싱 라인)가 불균일하게 되지 않는 정도의 열신축성을 갖는 부재를 선택하면 된다. 이에 따라, 다이싱 라인이 불균일해지는 것을 억제하여, 개별화된 각각의 반도체장치를 꺼낼 때의 작업 품질의 저하를 억제할 수 있다.
더구나 실시형태 2와 마찬가지로, 지지부재의 접착력을 저하시키는 공정을 구비해도 된다. 이에 따라, 실시형태 2와 동일한 효과를 기대할 수 있다.
본 발명을 상세히 설명하고 나타내 왔지만, 이것은 단지 예시를 위한 것이며, 한정적으로 되어서는 안되고, 발명의 범위는 첨부의 청구범위에 의해 해석된다는 것이 명확하게 이해될 것이다.

Claims (8)

  1. 외주 단부에 후육부를, 중앙부에 박육부를 갖는 반도체 웨이퍼를 준비하는 제1 공정과,
    상기 박육부로부터 상기 후육부에 걸쳐 상기 후육부의 측면으로부터 저면에 이르도록, 상기 반도체 웨이퍼의 한쪽의 면에 지지부재를 장착하는 제2 공정과,
    상기 지지부재의 장착후에, 상기 반도체 웨이퍼를 상기 후육부와 상기 박육부로 분할하는 제3 공정과,
    상기 제3 공정 후에 상기 후육부를 상기 지지부재로부터 분리하는 제4 공정과,
    상기 제4 공정 후에, 상기 지지부재로 상기 박육부를 지지한 상태에서 상기 박육부를 절단하는 제5 공정을 구비한, 반도체장치의 제조방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 지지부재는 점착 테이프를 포함하는, 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 후육부를 상기 지지부재로부터 분리한 후에,
    상기 지지부재를 신장시키는 공정을 더 구비한, 반도체장치의 제조방법.
  5. 제 1항에 있어서,
    상기 후육부를 직접 유지하여 분리하는, 반도체장치의 제조방법.
  6. 제 5항에 있어서,
    상기 후육부를 진공흡착함으로써 유지하는, 반도체장치의 제조방법.
  7. 제 5항에 있어서,
    상기 후육부를 정전흡착함으로써 유지하는, 반도체장치의 제조방법.
  8. 제 3항에 있어서,
    상기 제3 공정과 상기 제4 공정 사이에, 상기 후육부와 접하는 부분에 있어서의 상기 점착 테이프의 접착력을 저하시키는 공정을 구비한, 반도체장치의 제조방법.
KR1020130008382A 2012-02-02 2013-01-25 반도체장치의 제조방법 KR101440393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012020829A JP5981154B2 (ja) 2012-02-02 2012-02-02 半導体装置の製造方法
JPJP-P-2012-020829 2012-02-02

Publications (2)

Publication Number Publication Date
KR20130089590A KR20130089590A (ko) 2013-08-12
KR101440393B1 true KR101440393B1 (ko) 2014-09-15

Family

ID=48794707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008382A KR101440393B1 (ko) 2012-02-02 2013-01-25 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US8993413B2 (ko)
JP (1) JP5981154B2 (ko)
KR (1) KR101440393B1 (ko)
CN (1) CN103295892B (ko)
DE (1) DE102012223093B4 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
DE112015006472T5 (de) * 2015-04-20 2017-12-28 Mitsubishi Electric Corporation Verfahren zum herstellen einer halbleiteranordnung
US10964524B2 (en) * 2017-04-07 2021-03-30 Mitsubishi Electric Corporation Semiconductor manufacturing method for cutting a wafer
JP2021027305A (ja) * 2019-08-09 2021-02-22 株式会社ディスコ プラズマエッチング装置
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024010A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
KR20040041789A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
JP2009289809A (ja) * 2008-05-27 2009-12-10 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
US5714029A (en) * 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
WO2005114714A1 (ja) * 2004-05-24 2005-12-01 Matsushita Electric Industrial Co., Ltd. ウェハエキスパンド装置、部品供給装置、及びウェハシートのエキスパンド方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
US7608523B2 (en) * 2005-08-26 2009-10-27 Disco Corporation Wafer processing method and adhesive tape used in the wafer processing method
US20070153453A1 (en) * 2006-01-05 2007-07-05 Applied Materials, Inc. Fully conductive pad for electrochemical mechanical processing
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP5354149B2 (ja) * 2008-04-08 2013-11-27 株式会社東京精密 エキスパンド方法
JP2010062375A (ja) 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010093005A (ja) 2008-10-07 2010-04-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5378780B2 (ja) * 2008-12-19 2013-12-25 株式会社ディスコ テープ拡張方法およびテープ拡張装置
JP5487621B2 (ja) * 2009-01-05 2014-05-07 株式会社ニコン 半導体装置の製造方法及び半導体製造装置
JP5471064B2 (ja) 2009-06-24 2014-04-16 富士電機株式会社 半導体装置の製造方法
JP5171764B2 (ja) * 2009-09-03 2013-03-27 株式会社沖データ 半導体複合装置の製造方法
JP5523033B2 (ja) * 2009-09-14 2014-06-18 株式会社ディスコ ウエーハの加工方法及び環状凸部除去装置
JP5346773B2 (ja) * 2009-10-30 2013-11-20 リンテック株式会社 半導体ウェハの凸部除去装置および除去方法
JP5651362B2 (ja) * 2010-03-29 2015-01-14 リンテック株式会社 ダイシング装置およびダイシング方法
JP2011222843A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024010A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
KR20040041789A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
JP2009289809A (ja) * 2008-05-27 2009-12-10 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5981154B2 (ja) 2016-08-31
CN103295892B (zh) 2016-03-23
US8993413B2 (en) 2015-03-31
DE102012223093B4 (de) 2018-11-29
JP2013161863A (ja) 2013-08-19
DE102012223093A1 (de) 2013-08-08
US20130203241A1 (en) 2013-08-08
KR20130089590A (ko) 2013-08-12
CN103295892A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101440393B1 (ko) 반도체장치의 제조방법
KR101475384B1 (ko) 반도체장치의 제조방법
US9076859B2 (en) Method of manufacturing semiconductor chips
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
JP6510393B2 (ja) 半導体装置の製造方法
EP3159925B1 (en) Apparatus for plasma dicing
JP2003229384A (ja) 半導体装置の製造方法
TWI640036B (zh) 晶圓之加工方法
US11201126B2 (en) Method of producing a substrate and system for producing a substrate
JP2012064656A (ja) 半導体装置の製造方法
CN114093926B (zh) 晶圆、晶圆制备方法及晶圆切割方法
JP6257979B2 (ja) ウェーハの分割方法
US10134598B2 (en) Method for manufacturing semiconductor device
US9831127B2 (en) Method of processing a semiconductor substrate and semiconductor chip
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP5181209B2 (ja) 半導体ウエハのダイシング方法
JP6762396B2 (ja) 半導体装置の製造方法
KR100579857B1 (ko) 반도체 웨이퍼의 백 그라인딩을 위한 보호 테이프 접착방법 및 장치
JP2014220444A (ja) シート及び該シートを用いたウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6