CN115863144A - 晶圆的处理方法 - Google Patents
晶圆的处理方法 Download PDFInfo
- Publication number
- CN115863144A CN115863144A CN202211376089.2A CN202211376089A CN115863144A CN 115863144 A CN115863144 A CN 115863144A CN 202211376089 A CN202211376089 A CN 202211376089A CN 115863144 A CN115863144 A CN 115863144A
- Authority
- CN
- China
- Prior art keywords
- wafer
- etching
- edge
- photoresist layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 137
- 238000005530 etching Methods 0.000 claims abstract description 143
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 111
- 238000011282 treatment Methods 0.000 claims description 42
- 239000003292 glue Substances 0.000 claims description 19
- 238000009966 trimming Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 270
- 239000004065 semiconductor Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000011324 bead Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 208000028659 discharge Diseases 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本公开实施例提供一种晶圆的处理方法，所述方法包括：键合第一晶圆与第二晶圆；其中，所述第二晶圆的直径小于所述第一晶圆的直径，所述第一晶圆的边缘位于所述第二晶圆的边缘外侧；对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构。本公开实施例通过将高台阶拆分成多个低台阶，降低了单个台阶的高度，有利于光刻胶的流动，从而有利于减少深台阶边缘的光刻胶泡。
Description
技术领域
本公开实施例涉及半导体技术领域，涉及但不限于一种晶圆的处理方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。由于多片(两片及以上)晶圆键合会产生高台阶的问题，并在后续光刻过程中产生chipping(碎片或缺口)等问题。如何解决晶圆键合产生的高台阶而导致的涂胶中产生胶泡以至影响后续制程的问题，成为了亟需解决的问题。
发明内容
有鉴于此，本公开实施例提供一种晶圆的处理方法，所述方法包括：
对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构。
在一些实施例中，所述方法还包括：
对所述第一晶圆沉积抗刻蚀膜，所述抗刻蚀膜至少覆盖所述第一晶圆未被所述第二晶圆所覆盖的表面区域。
在一些实施例中，所述对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构，包括：
对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构；其中，每次刻蚀处理的宽度不同或每次刻蚀处理的深度不同。
在一些实施例中，所述对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构，包括：
在所述第二晶圆远离所述第一晶圆的第一表面覆盖第一光刻胶层；其中，所述第二晶圆边缘第一宽度的区域未被所述第一光刻胶层覆盖；
对所述第一表面上未被所述第一光刻胶层覆盖的区域进行第一次刻蚀处理，以形成第一个台阶；
后续的第N次刻蚀处理前，在第一表面及已经形成的台阶的表面及侧壁覆盖第二光刻胶层；其中，N为大于或等于2的整数；
对未被所述第二光刻胶层覆盖的区域进行所述第N次刻蚀处理，以形成所述多个台阶结构；其中，所述第N次刻蚀处理的总深度与所述第一次刻蚀处理的深度的总和小于所述第二晶圆的厚度。
在一些实施例中，多次所述刻蚀处理的形成的多个台阶结构的总宽度等于所述第一宽度。
在一些实施例中，所述对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构，包括：
在所述第二晶圆远离所述第一晶圆的第一表面覆盖第三光刻胶层；其中，所述第二晶圆边缘第一宽度的区域未被所述第三光刻胶层覆盖；
对所述第一表面上未被所述第一光刻胶层覆盖的区域进行第一次刻蚀处理，以形成第一个台阶；
后续的第N次刻蚀处理前，重新在所述第一表面覆盖第四光刻胶层；其中，所述第二晶圆边缘第二宽度的区域未被所述第四光刻胶层覆盖；所述第二宽度大于所述第一宽度；
对所述第一表面及第一个台阶表面未被所述第四光刻胶层覆盖的区域进行第N次刻蚀处理，以形成所述多个台阶结构；其中，所述多个台阶结构的总高度小于所述第二晶圆的厚度。
在一些实施例中，所述多个台阶结构的总高度大于多次所述刻蚀处理的刻蚀深度的总和。
在一些实施例中，所述方法还包括：
沿第一表面的边缘对所述第二晶圆进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度小于所述第二晶圆的厚度；
对所述第二晶圆的第二表面进行减薄处理；其中，所述减薄处理后的第二晶圆的直径小于所述第一晶圆的直径。
在一些实施例中，在键合所述第一晶圆和所述第二晶圆之前，所述方法还包括：
在所述第一晶圆和/或所述第二晶圆待键合的表面上覆盖临时键合胶。
在一些实施例中，所述方法还包括：
对所述第一晶圆与所述第二晶圆进行解键合处理。
本公开实施例通过将第二晶圆的边缘使用刻蚀的方式修剪为多个台阶结构，在台阶总高度H不变的情况下，可以降低单个台阶的高度(例如，h1、h2等等)，这有利于提高后续刻蚀工艺中沉积的光刻胶的流动性，从而可以减少高台阶边缘由于光刻胶的堆积导致的光刻胶胶泡的现象，降低刻蚀过程中发生的放电风险。
另一方面，本公开实施例中，采用刻蚀工艺对第二晶圆的边缘进行修剪，相对于使用Trim工艺而言，刻蚀工艺垂直于键合面方向(即Z方向)上的作用力会小于Trim工艺在Z方向上的机械力，从而减少了第一晶圆产生chipping甚至破片的风险。刻蚀工艺特别适用于临时键合的多个晶圆(其Z轴方向的键合力较弱)，对临时键合特别友好。
附图说明
图1为一些实施例中提供的具有高台阶的半导体结构的示意图；
图2为本公开实施例提供一种晶圆的处理方法的流程图；
图3为本公开实施例提供的一种键合后的半导体结构的示意图；
图4A至图4C为本公开实施例提供的具有多个台阶结构的半导体结构的示意图；
图5及图6为包括抗刻蚀膜的半导体结构的示意图；
图7至图12为本公开实施例提供的一种形成具有多个台阶结构的半导体结构的过程中各步骤所对应的结构示意图；
图13至图16为本公开实施例提供的另一种形成具有多个台阶结构的半导体结构的过程中各步骤所对应的结构示意图；
图17至图19为本公开实施例提供的对第二晶圆进行修边、减薄的过程示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在一些实施例中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全部特征，不详细描述公知的功能和结构。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。
除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
本公开实施例所述的沉积工艺包括但不限于：化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、等离子体增强化学气相沉积(Plasma Enhanced CVD，PECVD)、溅镀(Sputtering)、有机金属化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、原子层沉积(Atomic LayerDeposition，ALD)、炉管工艺及其组合等。
本公开实施例所述的生长工艺包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)、液相外延(Liquid Phase Epitaxy，LPE)、分子束外延(Molecular Beam Epitaxy，MBE)、离子束外延、固相外延及其组合等等。
本公开实施例所述的刻蚀工艺包括但不限于：干法刻蚀、湿法刻蚀及其组合。
晶圆键合是指通过一系列物理过程和/或化学过程将两个或多个基板或晶圆相互连接的过程。晶圆键合可应用于各种技术，包括三维集成电路、先进的封装技术等等。晶圆键合包括至少多种键合技术，例如，临时键合(Temporary Bonding，TB)、熔融键合(FusionBonding，FB)以及混合键合(Hybrid Bonding，HB)等等，它们都在促进三维集成的技术中发挥着关键作用。
临时键合可应用于薄晶圆或为薄晶圆提供机械支撑的过程，这对于三维集成电路功率器件和晶圆级封装晶圆以及处理易碎基板(例如化合物半导体)非常重要。
熔融或直接晶圆键合可通过每个晶圆表面上的介电层连接，可应用于工程衬底或层转移，例如背面照明的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器。
混合键合扩展了键合界面中嵌入金属焊盘的熔融键合，从而实现了面对面晶片的正面连接。混合键合可应用于高级三维设备堆叠。
晶圆或基板进行键合工艺之前，一般会对晶圆进行化学机械研磨(ChemicalMechanical Polishing，CMP)，CMP主要是为了使晶圆整体厚度一致，完成晶圆平坦化。但是由于经过了CMP工艺的晶圆边缘轮廓(wafer edge profile)一般比较差(例如出现锐利的边缘)，这不利于后续进行键合工艺。此时可以采用切边(Trim)工艺来修剪晶圆边缘轮廓，切边工艺指的是将晶圆边缘特定深宽的一圈用刀头或其他方式切掉，以减少在后续减薄工艺中出现的chipping现象，从而提高后续键合的质量。
在一些实施例中，可以对晶圆进行修边、键合以及减薄。如图1所示，键合减薄后，器件晶圆20边缘与承载晶圆10的边缘之间会出现高台阶，器件晶圆20与承载晶圆10之间可具有键合胶层30。两晶圆的上表面高度差为h1，在一些实施例中，器件晶圆20可能需要经过多次的键合工艺过程，这样会导致其与承载晶圆10的边缘台阶高度差h1进一步扩大。
如果器件晶圆20与承载晶圆10的边缘台阶高度差h1比较大(例如，大于50um)，在后续光刻过程中，由于需要在器件晶圆20的第一表面s1处涂覆光刻胶，这会导致当光刻胶涂覆在台阶处时，可在台阶处形成光刻胶泡(bubble)，特别是，当需要涂覆的光刻胶比较厚时(厚度大于5um)，出现光刻胶泡的情况会加剧。光刻胶泡破裂后会在后续的刻蚀工艺中成为放电源(Arcing Source)，静电会对器件晶圆20上已经加工形成的器件和后续可加工形成的器件造成严重后果，甚至会导致器件的报废。
如图1所示，晶圆边缘区域包括暴露区域11和台阶区域12。其中，暴露区域11在后续光刻工艺(光刻工艺指的是将掩膜版的图案转移到光刻胶上的过程)以及进行深槽刻蚀时，在光刻胶40和边缘保护环41(Bottom Shadow Ring，BSR)未保护的地方暴露出来，导致暴露区域11受到损伤。边缘保护环41能够减少边缘缺陷同时对均匀性有了进一步的提升。
为了减少晶圆边缘区域出现光刻胶毛刺、堆胶现象，通常需要将晶圆边缘区域的光刻胶40去除。减少甚至去除晶圆边缘区域的光刻胶40的工艺称为洗边工艺。洗边工艺包括边缘光刻胶去除工艺，边缘光刻胶去除工艺的过程为在晶圆上旋转涂敷光刻胶时，装配一喷嘴，通过喷嘴向晶圆边缘区域喷出少量去边溶剂，该去边溶剂将晶圆边缘区域的光刻胶40去除。在一些实施例中，若光刻胶40为正胶，可以通过边缘曝光机将边缘光刻胶去除，在另一些实施例中，若光刻胶40为负胶，可以将边缘保护环覆盖在晶圆的边缘位置，再通过显影液将边缘光刻胶去除。
若减少光刻工艺后的洗边工艺的洗边宽度(EBR)，可能会增加后续在暴露区域11进行深槽刻蚀时，机台放电(Arcing)的风险。若增加边缘保护环41的保护区域，会增加工艺成本，并且还会影响晶圆边缘的刻蚀速率。
若在后续进行电镀工艺时，如果密封圈设置在如图1所示的晶圆边缘损伤区域13中，则会有漏液的风险，并且导致导电针受损。进一步地，若晶圆边缘损伤区域13具有较深的深度，则会导致种子层不连续，从而电镀失败。
特别地，若承载晶圆10为用于临时键合的晶圆，那么在受到晶圆边缘损伤后，则需要被报废，无法再继续使用了，这会导致工艺成本的进一步增加。
特别地，由于临时键合晶圆之间在垂直于其键合面方向上的键合力比较弱，使用Trim工艺在垂直于其键合面方向的机械力会导致承载晶圆产生chipping甚至有破片的风险。
综上所述，具有高台阶的半导体结构在使用时具有诸多局限性，如何对待器件晶圆的边缘轮廓进行处理，使其能与后续的键合工艺相适配，成为了亟需解决的问题。
为解决上述的一个或多个问题，本公开实施例提供一种晶圆的处理方法，如图2所示，所述方法包括：
步骤S101、键合第一晶圆与第二晶圆，形成如图3所示的半导体结构；其中，所述第二晶圆200的直径小于所述第一晶圆100的直径，所述第一晶圆100的边缘位于所述第二晶圆200的边缘外侧；
步骤S102、对所述第二晶圆200进行刻蚀处理，在所述第二晶圆200的边缘形成如图4A或图4B所示的多个台阶结构220。
本公开实施例中的第一晶圆100和/或第二晶圆200可以是无器件晶圆(BareWafer)，例如被抛光或未抛光的硅晶圆、锗晶圆以及硅锗晶圆等，也可以是器件晶圆，其包含了在衬底上通过生产加工制作的各种各样的电路元件、多层布线以及存储单元中的一种或多种，还可以是多片(两片及以上)晶圆堆叠键合的形式。晶圆的尺寸包括但不限于6英寸、8英寸以及12英寸等等。
执行步骤S101、提供第一晶圆100与第二晶圆200，其中第二晶圆200可用作键合晶圆，第一晶圆100可用作承载晶圆。在一些实施例中，第二晶圆200可以为器件晶圆，第一晶圆100可以为无器件晶圆。
本公开实施例以第二晶圆200键合在第一晶圆100上进行说明，键合后，可以对第二晶圆200进行减薄处理形成如图3所示的半导体结构，第一晶圆100的边缘位于减薄处理后的第二晶圆200的边缘外侧，且减薄处理后的第二晶圆200的圆心与第一晶圆100的圆心沿垂直于各晶圆表面的方向的投影可以重叠，可以理解，如此第一晶圆100的边缘与减薄处理后的第二晶圆200的边缘具有固定间距。此时，键合在一起的第一晶圆与减薄处理后的第二晶圆，即包括一个初始台阶300，台阶高度为H。
执行步骤S102、对第二晶圆200进行刻蚀处理，在第二晶圆200的边缘的形成如图4A所示的多个台阶结构220。在一些实施例中，如图4A所示，其包括沿X方向排列的且台阶表面距离键合面距离逐渐减少的多个台阶结构220。多个台阶结构220包括第一台阶301、第二台阶302以及初始台阶300。以上只是多个台阶结构220的台阶数量的一个实施例，本公开实施例中的台阶数量可以为大于或等于2的自然数。
本公开实施例中的刻蚀方式包括但不限于干法刻蚀以及湿法刻蚀。
本公开实施例中，通过将第二晶圆200的边缘使用刻蚀的方式修剪为多个台阶结构220，在台阶总高度H不变的情况下，可以降低单个台阶的高度(例如，h1、h2等等)，这有利于提高后续刻蚀工艺中沉积的光刻胶的流动性，从而可以减少在高台阶边缘由光刻胶的堆积导致的光刻胶胶泡的现象。
另一方面，本公开实施例中，采用刻蚀工艺对第二晶圆的边缘进行修剪，相对于使用Trim工艺而言，刻蚀工艺垂直于键合面方向(即Z方向)上的作用力会小于Trim工艺在Z方向上的机械力，从而减少了第一晶圆产生chipping甚至破片的风险。
在一些实施例中，所述方法还包括：
步骤S201、对所述第一晶圆沉积抗刻蚀膜，所述抗刻蚀膜至少覆盖所述第一晶圆未被所述第二晶圆所覆盖的表面区域。
在一些实施例中，可以在第一晶圆100和第二晶圆200进行键合前，执行步骤S201，在一些实施例中，可以在步骤S101之后执行步骤S201，使得至少在距离第一晶圆100边缘的宽度为M的表面区域上，沉积有一层抗刻蚀膜400。这样，当第一晶圆100与第二晶圆200键合时，抗刻蚀膜400至少覆盖所述第一晶圆100未被第二晶圆200所覆盖的表面区域。这样，当对第二晶圆200进行刻蚀处理形成台阶等过程时，抗刻蚀膜400可以保护第一晶圆100未被第二晶圆200所覆盖的表面区域免受上述过程的干扰，减少发生基底损伤等问题的情况。
在一些实施例中，如图5所示，抗刻蚀膜400可以仅沉积在第二晶圆200的边缘与第一晶圆100的边缘之间宽度为M的表面范围内。
在一些实施例中，如图6所示，抗刻蚀膜400可以沉积在第二晶圆200的整个表面范围内。
当抗刻蚀膜400覆盖区域等于第一晶圆100未被所述第二晶圆200所覆盖的表面区域时，该抗刻蚀膜300可以在步骤S101之前或之后使用沉积工艺形成。该沉积工艺还包括侧面沉积(Bevel Deposition)工艺。
抗刻蚀膜400所使用的材料包括二氧化硅(SiO2)，氮化硅(SiN)，氮氧化硅(SiON)，氮化钛(TiN)，掺氮碳化硅(NDC)材料等。
表面沉积有抗刻蚀膜400的第一晶圆100与第二晶圆200键合后形成的半导体结构如图5和图6所示。可以理解，当第一晶圆100未被所述第二晶圆200所覆盖的表面区域覆盖了抗刻蚀膜400后，最外侧台阶的高度为最外侧台阶的上表面到抗刻蚀膜400的上表面之间的距离。
在一些实施例中，步骤S102中，所述对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构，包括：
步骤S301、对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构；其中，每次刻蚀处理的宽度不同或每次刻蚀处理的深度不同。
在一些实施例中，如图4B所示，例如，可以沿第二晶圆的表面S1及其边缘处，先将第二晶圆200进行第一次刻蚀，刻蚀掉一个宽度为x1、深度为h3的区域，然后在沿第二表面S2，将第二晶圆200进行第二次刻蚀，刻蚀掉一个宽度为x2、深度为h2的区域。如此便形成了台阶区域220，初始台阶300的高度h1被修剪为第二晶圆的深度H减去其他台阶(例如，台阶302、台阶301)的高度和即h1＝(H-(h3+h2))。在该实施例中，第一次刻蚀与第二次刻蚀刻蚀的深度可以相同也可以不同，但是第一次刻蚀的宽度与第二次刻蚀的宽度是不同的，且第二次的刻蚀宽度小于第一次的刻蚀宽度。
在另一些实施例中，如图4C所示，例如，可以沿第二晶圆的表面S1及其边缘处，先将第二晶圆200进行第一次刻蚀，刻蚀掉一个宽度为x3、深度为(h2+h3)的区域，形成第一个台阶301。然后继续沿第二晶圆的新边缘处，将第二晶圆200进行第二次刻蚀，刻蚀掉一个宽度为x4、深度为h3的区域，形成第二个台阶302。台阶区域220包括第一个台阶301、第二个台阶302以及初始台阶300。其中，初始台阶300的高度h1被修剪为第二晶圆的深度H减去第一次刻蚀的刻蚀深度(h2+h3)之和即h1＝(H-(h3+h2))。在该实施例中，第一次刻蚀的宽度x3与第二次刻蚀刻蚀的宽度x4可以相同也可以不同，但是第一次刻蚀的深度(h2+h3)与第二次刻蚀的深度(h3)是不同的，且第二次的刻蚀深度(h3)小于第一次的刻蚀深度(h2+h3)。
以上只是刻蚀用于形成3个台阶结构(包括初始台阶300)的两种示例，在实际刻蚀中，还可以采用多种多样的刻蚀方式对第二晶圆200进行刻蚀，并形成多个台阶结构。
在一些实施例中，步骤S301、所述对所述第二晶圆200的边缘进行多次刻蚀处理，以形成所述多个台阶结构220，包括：
步骤S401、如图7所示，在所述第二晶圆200远离所述第一晶圆100的第一表面S1覆盖第一光刻胶层510；其中，所述第二晶圆200边缘第一宽度X1的区域未被所述第一光刻胶层510覆盖；
步骤S402、对所述第一表面S1上未被所述第一光刻胶层510覆盖的区域进行第一次刻蚀处理，以形成如图8所示的第一个台阶301；
步骤S403、后续的第N次刻蚀处理前，在第一表面及已经形成的台阶的表面及侧壁覆盖第二光刻胶层；其中，N为大于或等于2的整数；
步骤S404、对未被所述第二光刻胶层覆盖的区域进行所述第N次刻蚀处理，以形成所述多个台阶结构；其中，所述第N次刻蚀处理的总深度与所述第一次刻蚀处理的深度的总和小于所述第二晶圆的厚度。
在一些实施例中，步骤S301可以拆分成步骤S401至步骤S404。
首先执行步骤S401，在如图3所示的半导体结构上，在第二晶圆200远离第一晶圆100的第一表面(即上表面S1)上沉积一层光刻胶层，然后通过使用带图案的掩膜版对准需要去除的部分，该需要去除的部分可以是第二晶圆200的边缘的第一区间X1对应的部分，然后进行曝光。该光刻胶可为负胶，则与掩膜版图案对应部分的光刻胶被去除，所保留的光刻胶为如图7所示的第一光刻胶层510。在一些实施例中，也可使用正胶光刻胶。如图7所示，当第二晶圆200键合在第一晶圆100上时，具有一个初始台阶300，图7中，第二晶圆200与第一晶圆100之间还可具有键合胶层(未示出)。在一些实施例中，还可以对第一光刻胶510的边缘至第一晶圆100的边缘使用洗边工艺进行处理。
然后执行步骤S402，对第二晶圆200的第一表面S1上未被所述第一光刻胶层510覆盖的区域进行第一次刻蚀处理，以形成如图8所示的非台阶区210和台阶区310，其中台阶区310包括第一个台阶301和初始台阶300。初始台阶300的宽度为M，为第一晶圆100边缘到第二晶圆200边缘的距离。第二晶圆200包括非台阶区210和台阶区310，其中，台阶区310包括初始宽度为M的初始台阶区320和后续经刻蚀形成的宽度为X1的非初始台阶区330。非初始台阶区330包括第一个台阶301。
第一次刻蚀可以为干法刻蚀也可以为湿法刻蚀，第一次刻蚀的深度可以为H1，故第一个台阶301的高度为(H-H1)记为h1，第一次刻蚀的宽度即为第二晶圆的半径减去第一光刻胶层的半径。
然后去除第一光刻胶层510。
若要形成更多的台阶，可利用第一个台阶301形成剩余的台阶。此时的第一个台阶301只是半导体结构中的一个中间过程结构。
具体地，若要形成第二个台阶，可继续执行步骤S403，在进行第二次刻蚀处理前，在第一表面及非初始台阶(即第一个台阶301)的侧壁沉积第一个第二光刻胶层520。
具体地，在第二次刻蚀处理前，如图9所示，在第二晶圆200的第一表面S1上(即非台阶区210的第一表面S1上)以及非台阶区210的侧壁上沉积第一个第二光刻胶层520，由于第一个第二光刻胶层520在非台阶区210的侧壁处具有一定的厚度X2，故第一个第二光刻胶层520还会覆盖第一个台阶301与非台阶区210邻近的、宽度为X2的表面区域。在一些实施例中，还可以对第一个第二光刻胶520的边缘至第一晶圆100的边缘使用洗边工艺进行处理。
然后执行步骤S404、对图9中未被第一个第二光刻胶层520覆盖的区域(即第一个台阶301上宽度为(X1-X2)的表面区域)进行第二次刻蚀处理，以形成如图10所示的具有初始台阶300、第一个台阶*(301*)(需要说明的是第一个台阶*(301*)基于第一个台阶301形成，且第一个台阶*(301*)为目标半导体结构的一部分。)和第二个台阶302组成的多个台阶结构220。其中，所述第二次刻蚀处理的深度H2与所述第一次刻蚀处理的深度H1之和小于所述第二晶圆的厚度H。第一个台阶*(301*)的高度为H1，宽度为X2，第二个台阶302的高度为H2，宽度为(X1-X2)，初始台阶300的高度减少至(H-H1-H2)即为h2。
然后去除第一个第二光刻胶层520。
若需要形成第三个台阶，可以基于第二个台阶302形成。此时的第二个台阶302只是半导体结构中的一个中间过程结构。
可重复步骤S403以及步骤S404。
继续执行步骤S403，在进行第三次刻蚀处理前，在如图11所示的第一表面S1及已经形成的台阶的表面和/或侧壁覆盖第二个第二光刻胶层521；
例如，在第三次刻蚀处理前，如图11所示，在第二晶圆200的第一表面S1上(即非台阶区210的第一表面S1上)、第一个台阶*(301*)的上表面及其侧壁上沉积第二个第二光刻胶层521，由于第二个第二光刻胶层521在第一个台阶*(301*)的侧壁处具有一定的厚度X3，故第二个第二光刻胶层521还会覆盖第二个台阶302与非台阶区210邻近的、宽度为X3的表面区域。在一些实施例中，还可以对第二个第二光刻胶521的边缘至第一晶圆100的边缘使用洗边工艺进行处理。
然后执行步骤S404、对如图11所示的未被所述第二个第二光刻胶层521覆盖的区域进行第三次刻蚀处理，以形成如图12所示的具有初始台阶300、第一个台阶*(301*)、第二个台阶*(302*)以及第三个台阶303组成的多个台阶结构。其中，所述第三次刻蚀处理的总深度H3与前两次刻蚀处理的深度H1与H2的总和小于所述第二晶圆的厚度H。第三个台阶303的高度为H3，宽度为(X1-X2-X3)，第二个台阶*(302*)的高度为H2，宽度为X3，第一个台阶*(301*)的高度为H1，宽度为X2，初始台阶300的高度减少至(H-H1-H2-H3)即h3＝(H-H1-H2-H3)。
然后去除第二个第二光刻胶层521。
若要形成更多的台阶，可以继续重复步骤S403和步骤S404，通过进行第N次刻蚀，以形成N个台阶结构。
本公开实施例中，通过第一次刻蚀形成台阶区310，即可确定出台阶区310所有台阶的宽度之和。且每一个台阶都是基于上一个台阶的形状形成的。例如，可以通过刻蚀第一个台阶301形成第一个台阶*(301*)与第二个台阶302，通过刻蚀第二个台阶302可以形成第二个台阶*(302*)与第三个台阶303，依次类推，通过刻蚀第N个台阶30N可以形成第N个台阶*(30N*)与第(N+1)个台阶(30(N+1))。
本公开实施例可以通过多次刻蚀，将图3中的高台阶拆分为多个台阶的高度之和，例如H＝H1+H2+H3+h3。进一步地，可拆分为H＝H1+H2+…+HN+hN。
在一些实施例中，每个台阶的高度可以是相同的也可以是不同的。
步骤S401至步骤S404也可以和实际工艺整合，利用键合减薄后的图案化工艺形成，不额外增加工艺步骤和成本。
第二光刻胶层与第一光刻胶层的区别包括，第二光刻胶层还可以覆盖台阶区域或者是非台阶区域侧壁。第二光刻胶层包括从第一个第二光刻胶层到第N个第二光刻胶层的所有集合。
在一些实施例中，多次所述刻蚀处理的形成的多个台阶结构的总宽度等于所述第一宽度X1。
如图11所示，刻蚀形成的两个台阶，即第一个台阶*(301*)的宽度X2和第二个台阶302的宽度(X1-X2)之和等于X1。
如图12所示，刻蚀形成的三个台阶，即第一个台阶*301*的宽度X2和第二个台阶*302*的宽度X3以及第三个台阶303的宽度(X1-X2-X3)之和等于X1。
以此类推，多次所述刻蚀处理的形成的多个台阶结构的总宽度等于第一宽度X1，第一宽度X1即为第一次刻蚀定义出来的用于形成新台阶的区域的宽度。在本公开实施例中，通过确定第一宽度X1即可确定所有多个台阶的总宽度。即无论刻蚀多少次形成多少个台阶，所有台阶的总宽度是不会发生改变的。
在一些实施例中，步骤S301中，所述对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构，包括：
步骤S501、在所述第二晶圆远离所述第一晶圆的第一表面覆盖第三光刻胶层；其中，所述第二晶圆边缘第一宽度的区域未被所述第三光刻胶层覆盖；
步骤S502、对所述第一表面上未被所述第三光刻胶层覆盖的区域进行第一次刻蚀处理，以形成第一个台阶；
步骤S503、后续的第N次刻蚀处理前，重新在所述第一表面覆盖第四光刻胶层；其中，所述第二晶圆边缘第二宽度的区域未被所述第四光刻胶层覆盖；所述第二宽度大于所述第一宽度；
步骤S504、对所述第一表面及第一个台阶表面未被所述第四光刻胶层覆盖的区域进行第N次刻蚀处理，以形成所述多个台阶结构；其中，所述多个台阶结构的总高度小于所述第二晶圆的厚度。
步骤S501、首先在如图3所示的半导体结构上，在第二晶圆200远离第一晶圆100的第一表面S1上沉积一层光刻胶层，然后通过使用带图案的掩膜版对准需要去除的部分，该需要去除的部分可以是第二晶圆的边缘的第一区间部分，然后进行曝光。该光刻胶可为负胶，则与掩膜版图案对应部分的光刻胶被去除，所保留的光刻胶为如图13所示的第三光刻胶层530。在一些实施例中，还可以对第三光刻胶层530的边缘至第一晶圆100的边缘使用洗边工艺进行处理。
第二晶圆200边缘第一宽度K1的区域未被所述第三光刻胶层530覆盖；如图13所示，当第二晶圆200键合在第一晶圆100上时，此时即可形成一个初始台阶300。初始台阶300的宽度为M，即为第一晶圆100边缘到第二晶圆200边缘的距离，初始台阶300的高度为H。
然后执行步骤S502，对第二晶圆200的第一表面S1上未被所述第三光刻胶层510覆盖的区域进行第一次刻蚀处理，刻蚀深度为H1，以形成如图14所示的非台阶区210和台阶区310，其中，台阶区310包括初始宽度为M的初始台阶区320和后续经刻蚀形成的非初始台阶区330。非初始台阶区330包括第一个台阶301，其宽度为(K1-M)，高度为H1。初始台阶区320包括初始台阶300，其宽度为M，高度为(H-H1)。
然后去除第三光刻胶层530。
若要形成更多的台阶，可继续在第一表面S1上沉积多个第四光刻胶层，并继续进行刻蚀。
具体地，若要形成第二个台阶，可继续执行步骤S503，在进行第二次刻蚀处理前，在第一表面沉积如图15所示的第一个第四光刻胶层540。第二晶圆200非台阶区210边缘的第二宽度K2的区域均未被所述第一个第四光刻胶层540覆盖。非初始台阶区330的宽度扩宽为K2。在一些实施例中，还可以对第一个第四光刻胶层540的边缘至第一晶圆100的边缘使用洗边工艺进行处理。
然后执行步骤S504、对未被第一个第四光刻胶层540覆盖的区域进行第二次刻蚀处理，以形成如图16所示的包括初始台阶300、第一个台阶*(301*)(第一个台阶*(301*)基于第一个台阶301形成)和第二个台阶302组成的多个台阶结构。需要注意的是，由于非初始台阶区330在第二次刻蚀时，均会被刻蚀掉深度为H2的部分。图15中的第一个台阶301与初始台阶300的高度也会被相应的去掉H2的深度。
在一些实施例中，例如使用溅射刻蚀工艺时，由于第一个台阶301距离靶极的距离相对于第一晶圆边缘K2宽度的区域距离靶极的距离要远些，当对第一晶圆边缘K2宽度的区域的刻蚀深度为H2时，对第一个台阶301的刻蚀深度可能会小于H2。
可以理解，所述第二次刻蚀处理的深度H2小于所述第一次刻蚀处理的深度H1，以避免将初始台阶300全部刻蚀掉。
初始台阶300的高度为(H-H2-H1)，宽度为M。第一个台阶*(301*)的高度为H1，宽度为(K1-M)，第二个台阶302的高度为H2，宽度为(K2-K1)。
然后去除第一个第四光刻胶层540。
若需要形成第三个台阶，可再重复一次步骤S503以及步骤S504。
若需要形成第N个台阶，后续的第N次刻蚀处理前，重新在所述第一表面沉积第N个第四光刻胶层；其中，所述第二晶圆边缘第N宽度的区域KN未被所述第N个第四光刻胶层覆盖。
然后对所述第一表面及第一个台阶表面未被第N个第四光刻胶层覆盖的区域进行第N次刻蚀处理，以形成所述多个台阶结构。
与前述实施例不同的是，该实施例中，台阶的总宽度不由第一次刻蚀的宽度决定，而是由多次刻蚀形成的宽度之后决定。即台阶的总宽度可以在每次刻蚀中进行调节。
本公开实施例可以通过多次刻蚀，将高台阶拆分为多个台阶的高度之和，例如H＝(H-H1-H2)+H2+H1，进一步地，可拆分为H＝(H-H1-H2-…-HN)+HN+…H2+H1。
步骤S501至步骤S504也可以和实际工艺整合，利用键合减薄后的图案化工艺形成，不额外增加工艺步骤和成本。
在一些实施例中，所述多个台阶结构的总高度大于多次所述刻蚀处理的刻蚀深度的总和。
多个台阶结构的总高度为H即H＝(H-H1-H2-…-HN)+HN+…H2+H1。
多次刻蚀处理的深度之和为HN+…H2+H1。
由于初始台阶300的深度大于0，即(H-H1-H2-…-HN)大于0，故H＜(HN+…H2+H1)，即多个台阶结构的总高度大于多次所述刻蚀处理的刻蚀深度的总和。
在一些实施例中，所述方法还包括：
步骤S601、沿第一表面S1的边缘对所述第二晶圆进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度小于所述第二晶圆的厚度；
步骤S602、对所述第二晶圆的第二表面进行减薄处理；其中，所述减薄处理后的第二晶圆的直径小于所述第一晶圆的直径。
在一些实施例中，由于第二晶圆的边缘具有轮廓缺陷，为了提高第二晶圆与第一晶圆键合面的平整度，可以对第二晶圆的边缘进行第二修边处理，再将第一晶圆与第二晶圆进行键合。
具体地，如图17所示，第二晶圆200的半径为L1，初始厚度为H’。第二晶圆200包括第一表面S1’和与其相背的第二表面S2’，其中，第一表面S1’朝上。首先执行步骤S601，沿第二晶圆200的第一表面S1’的边缘D1对图17所示的第二晶圆200进行直角修边处理，直角修边处理后的第二晶圆200与第一晶圆100键合后形成的结构包括如图18所示的台阶601，进行直角修边的方式包括但不限于研磨、切割以及刻蚀。直角修边的刻蚀深度H1’小于第二晶圆200的初始厚度H’。
然后执行步骤S602，对图18所示的第二晶圆200的第二表面S2’进行减薄处理；沿第二表面S2’对所述第二晶圆200进行减薄，减薄深度大于(H’-H1’)。从而形成如图19所示的半导体结构。其具有减薄后的第三表面S3，减薄后的第二晶圆200的半径为X4，且X4小于第一晶圆100的半径L1，减薄后的第二晶圆200的厚度为H2’，其小于(H’-H1’)。
在一些实施例中，在执行步骤S101，键合所述第一晶圆和所述第二晶圆之前，所述方法还包括：
步骤S701、在所述第一晶圆和/或所述第二晶圆待键合的表面上覆盖临时键合胶。
为了更好的将第二晶圆固定在第一晶圆上，还可以在第一晶圆和/或所述第二晶圆待键合的表面上覆盖键合胶。在一些实施例中，若后续还需对键合后的两个晶圆进行解键合，该键合胶还可以是临时键合胶。
在一些实施例中，若提供的第二晶圆如图17所示，且第二晶圆的半径小于第一晶圆的半径，可在第二晶圆的第一表面或第二表面旋涂临时键合胶(或键合胶)。
在一些实施例中，若提供的第二晶圆如图17所示，且第二晶圆的半径大于或等于第一晶圆的半径，可在通过对第二晶圆进行修边、在修边后的第二晶圆和/或第一晶圆的表面旋涂临时键合胶(或键合胶)。然后再进行键合及减薄工艺。
在一些实施例中，可在第一晶圆的任一一面旋涂临时键合胶(或键合胶)。然后将覆盖有临时键合胶(或键合胶)的晶圆与另一个覆盖(或未覆盖)临时键合胶(或键合胶)的晶圆进行键合，两个晶圆所交叠的部分为键合面。
在一些实施例中，所述方法还包括：
对所述第一晶圆与所述第二晶圆进行解键合处理。
在一些实施例中，步骤S101中，对第一晶圆100与第二晶圆200采用的是临时键合工艺，后续还可对第一晶圆与第二晶圆进行解键合处理。
在一些实施例中，对第一晶圆100与第二晶圆200进行解键合处理的过程包括但不限于，使用溶剂浸泡来溶解键合胶；通过激光照射形成局部高温使键合胶汽化分解；使用机械方式解键合等等。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种晶圆的处理方法，其特征在于，所述方法包括：
键合第一晶圆与第二晶圆；其中，所述第二晶圆的直径小于所述第一晶圆的直径，所述第一晶圆的边缘位于所述第二晶圆的边缘外侧；
对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述第一晶圆沉积抗刻蚀膜，所述抗刻蚀膜至少覆盖所述第一晶圆未被所述第二晶圆所覆盖的表面区域。
3.根据权利要求1所述的方法，其特征在于，所述对所述第二晶圆进行刻蚀处理，在所述第二晶圆的边缘形成多个台阶结构，包括：
对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构；其中，每次刻蚀处理的宽度不同或每次刻蚀处理的深度不同。
4.根据权利要求3所述的方法，其特征在于，所述对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构，包括：
在所述第二晶圆远离所述第一晶圆的第一表面覆盖第一光刻胶层；其中，所述第二晶圆边缘第一宽度的区域未被所述第一光刻胶层覆盖；
对所述第一表面上未被所述第一光刻胶层覆盖的区域进行第一次刻蚀处理，以形成第一个台阶；
后续的第N次刻蚀处理前，在第一表面及已经形成的台阶的表面及侧壁覆盖第二光刻胶层；其中，N为大于或等于2的整数；
对未被所述第二光刻胶层覆盖的区域进行所述第N次刻蚀处理，以形成所述多个台阶结构；其中，所述第N次刻蚀处理的总深度与所述第一次刻蚀处理的深度的总和小于所述第二晶圆的厚度。
5.根据权利要求4所述的方法，其特征在于，多次所述刻蚀处理的形成的多个台阶结构的总宽度等于所述第一宽度。
6.根据权利要求4所述的方法，其特征在于，所述对所述第二晶圆的边缘进行多次刻蚀处理，以形成所述多个台阶结构，包括：
在所述第二晶圆远离所述第一晶圆的第一表面覆盖第三光刻胶层；其中，所述第二晶圆边缘第一宽度的区域未被所述第三光刻胶层覆盖；
对所述第一表面上未被所述第一光刻胶层覆盖的区域进行第一次刻蚀处理，以形成第一个台阶；
后续的第N次刻蚀处理前，重新在所述第一表面覆盖第四光刻胶层；其中，所述第二晶圆边缘第二宽度的区域未被所述第四光刻胶层覆盖；所述第二宽度大于所述第一宽度；
对所述第一表面及第一个台阶表面未被所述第四光刻胶层覆盖的区域进行第N次刻蚀处理，以形成所述多个台阶结构；其中，所述多个台阶结构的总高度小于所述第二晶圆的厚度。
7.根据权利要求6所述的方法，其特征在于，所述多个台阶结构的总高度大于多次所述刻蚀处理的刻蚀深度的总和。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
沿第一表面的边缘对所述第二晶圆进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度小于所述第二晶圆的厚度；
对所述第二晶圆的第二表面进行减薄处理；其中，所述减薄处理后的第二晶圆的直径小于所述第一晶圆的直径。
9.根据权利要求1至8任一所述的方法，其特征在于，在键合所述第一晶圆和所述第二晶圆之前，所述方法还包括：
在所述第一晶圆和/或所述第二晶圆待键合的表面上覆盖临时键合胶。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
对所述第一晶圆与所述第二晶圆进行解键合处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211376089.2A CN115863144A (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211376089.2A CN115863144A (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863144A true CN115863144A (zh) | 2023-03-28 |
Family
ID=85662493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211376089.2A Pending CN115863144A (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863144A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250616A (ja) * | 1990-02-28 | 1991-11-08 | Shin Etsu Handotai Co Ltd | Ｓ０１基板の製造方法 |
| CN1225499A (zh) * | 1998-02-04 | 1999-08-11 | 佳能株式会社 | 半导体衬底及其制造方法 |
| TW201417163A (zh) * | 2012-10-18 | 2014-05-01 | United Microelectronics Corp | 晶圓邊緣修整方法 |
| CN110867449A (zh) * | 2019-11-12 | 2020-03-06 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN110875241A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 用于形成绝缘体上半导体（soi）衬底的方法 |
-
2022
- 2022-11-04 CN CN202211376089.2A patent/CN115863144A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250616A (ja) * | 1990-02-28 | 1991-11-08 | Shin Etsu Handotai Co Ltd | Ｓ０１基板の製造方法 |
| CN1225499A (zh) * | 1998-02-04 | 1999-08-11 | 佳能株式会社 | 半导体衬底及其制造方法 |
| TW201417163A (zh) * | 2012-10-18 | 2014-05-01 | United Microelectronics Corp | 晶圓邊緣修整方法 |
| CN110875241A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 用于形成绝缘体上半导体（soi）衬底的方法 |
| CN110867449A (zh) * | 2019-11-12 | 2020-03-06 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7252778B2 (en) | Etching method and etching device | |
| JPH1079423A (ja) | 半導体デバイスの製造方法 | |
| US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
| US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
| CN103377912A (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| US7541293B2 (en) | Method for manufacturing semiconductor device | |
| CN115863144A (zh) | 晶圆的处理方法 | |
| US20060014361A1 (en) | Method for forming device isolation layer of semiconductor device | |
| CN100570849C (zh) | 浅沟槽隔离成形工艺 | |
| CN1905153A (zh) | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 | |
| CN115579282B (zh) | 晶圆的处理方法 | |
| US8642484B2 (en) | Method for manufacturing semiconductor device | |
| TWI774311B (zh) | 用於半導體元件的鈍化層及其製造方法 | |
| US7199018B2 (en) | Plasma assisted pre-planarization process | |
| US7351642B2 (en) | Deglaze route to compensate for film non-uniformities after STI oxide processing | |
| US11923205B2 (en) | Method for manufacturing semiconductor device | |
| US20020094687A1 (en) | Method of fabricating semiconductor device for preventing contaminating particle generation | |
| CN103296039B (zh) | 一种背照式影像传感器深沟槽刻蚀方法 | |
| US11830824B2 (en) | Edge protection on semiconductor substrates | |
| US6263586B1 (en) | Device and method for planarizing a thin film | |
| US6774042B1 (en) | Planarization method for deep sub micron shallow trench isolation process | |
| CN113921470A (zh) | 一种半导体结构及其制造方法 | |
| JP2016207973A (ja) | 半導体装置の製造方法 | |
| KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
| US20090098734A1 (en) | Method of forming shallow trench isolation structure and method of polishing semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230328 |
|
| RJ01 | Rejection of invention patent application after publication |