CN108899268A - 一种改善晶圆键合工艺气泡表现的预处理方法 - Google Patents

一种改善晶圆键合工艺气泡表现的预处理方法 Download PDF

Info

Publication number
CN108899268A
CN108899268A CN201810684602.1A CN201810684602A CN108899268A CN 108899268 A CN108899268 A CN 108899268A CN 201810684602 A CN201810684602 A CN 201810684602A CN 108899268 A CN108899268 A CN 108899268A
Authority
CN
China
Prior art keywords
wafer
pretreatment
preprocess method
layers
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810684602.1A
Other languages
English (en)
Other versions
CN108899268B (zh
Inventor
冯晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810684602.1A priority Critical patent/CN108899268B/zh
Publication of CN108899268A publication Critical patent/CN108899268A/zh
Application granted granted Critical
Publication of CN108899268B publication Critical patent/CN108899268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种改善晶圆键合工艺气泡表现的预处理方法，属于集成电路技术领域，包括：提供一用于进行晶圆键合工艺的预处理晶圆；对所述预处理晶圆进行切割处理得到斜角区域，所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面，通过沉积工艺，于所述预处理晶圆的上表面和外围侧面沉积TEOS层并进行致密化处理；对所述预处理晶圆进行清理处理，以去除所述斜角区域的所述TEOS层得到已处理晶圆；对所述已处理晶圆的上表面的所述TEOS层进行减薄处理，以得到预定厚度的所述TEOS层。本发明的有益效果：减少晶圆边缘剥离源的产生，从而降低气泡缺陷的产生率。

Description

一种改善晶圆键合工艺气泡表现的预处理方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种改善键合工艺气泡表现(BondingProcess Bubble Performance)的方法。
背景技术
在半导体制造技术中，为了增加器件(device)数量，通过键合技术(BOND)能将两片晶圆(wafer)粘合到一起，从而有效增加单位面积内的器件数量，晶圆键合技术已被广泛应用。
现有技术中，在进行晶圆键合工艺前，需要对晶圆进行预处理，以预处理的标准流程(Baseline)为例进行说明，预处理通常包括：
步骤A1、通过沉积(Deposition，DEP)工艺，在预处理晶圆上表面生成厚度为30000A的TEOS层，预处理晶圆的外周侧面设置有FSI层(FSI film)，TEOS层覆盖预处理晶圆上表面和前照式(Front side IIIumination，FSI)层；
步骤A2、通过低温退火工艺LSN1，对上述预处理晶圆进行致密化处理得到已处理晶圆，TEOS层覆盖已处理晶圆上表面和外围侧面的FSI层；
步骤A3、通过化学机械研磨(chemical mechanical polish，CMP)工艺，对上述TEOS膜进行减薄至预定厚度，该预定厚度根据后续键合需要进行设定。
后续进行晶圆键合时，已处理晶圆上表面边缘的TEOS层以及外周侧面的FSI层和TEOS层容易脱落并成为剥离源，脱落的TEOS层和FSI层黏附在晶圆上表面的TEOS层上导致键合时形成气泡缺陷。
两片晶圆进行粘合时如果晶圆表面有颗粒或其他异物会导致两片晶圆中间出现空洞，即出现气泡缺陷(bubble defect)，气泡缺陷会导致该区域产量损失(yield loss)达到100％。并且，气泡缺陷在后续的制程中如果破掉会增加其他缺陷(defect)的影响(impact)，最终导致器件报废；气泡尺寸(Bubble Size)如果大于1000um的时候需要后续高温和曝光制程特别处理，浪费人力物力。而根据大量数据统计发现，键合(Bonding)之前的晶圆边缘(wafer edge)如果有剥离源(peeling source)产生，会导致气泡(bubble)产生，晶圆边缘包括晶圆上表面边缘和外围侧面。
发明内容
针对现有技术中存在的问题，本发明涉及一种改善晶圆键合工艺气泡表现的预处理方法。
本发明采用如下技术方案：
一种改善晶圆键合工艺气泡表现的预处理方法，包括：
步骤S1、提供一用于进行晶圆键合工艺的预处理晶圆；
步骤S2、对所述预处理晶圆进行切割处理得到斜角区域，所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面，通过沉积工艺，于所述预处理晶圆的上表面和外围侧面沉积TEOS层并进行致密化处理；
步骤S3、对所述预处理晶圆进行清理处理，以去除所述斜角区域的所述TEOS层得到已处理晶圆；
步骤S4、对所述已处理晶圆的上表面的所述TEOS层进行减薄处理，以得到预定厚度的所述TEOS层。
优选的，所述步骤S1中，所述预处理晶圆的外围侧面设置有FSI层。
优选的，所述步骤S2中，所述TEOS层覆盖所述预处理晶圆的外围侧面的所述FSI层。
优选的，所述TEOS层的介电常数为30K。
优选的，所述步骤S3中，所述清理处理包括斜角刻蚀处理。
优选的，所述步骤S3中，所述清理处理还包括晶圆背面清洗处理。
优选的，所述步骤S3包括：
步骤S31、对所述预处理晶圆进行所述斜角刻蚀处理，以去除所述斜角区域的所述TEOS层所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面。
优选的，所述步骤S2中，通过低温退火工艺进行所述致密化处理。
优选的，所述步骤S4中，通过化学机械研磨工艺对所述预处理晶圆的上表面的所述TEOS层进行减薄处理。
本发明的有益效果：在TEOS层致密化处理和所述TEOS层减薄之间加入清理处理的工艺，通过使用该工艺方法，能够减少晶圆边缘剥离源的产生，从而降低气泡缺陷的产生率。
附图说明
图1为本发明的一种优选实施例中，改善晶圆键合工艺气泡表现的预处理方法的流程图；
图2为本发明的一种优选实施例中，步骤S3的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1所示，一种改善晶圆键合工艺气泡表现的预处理方法，包括：
步骤S1、提供一用于进行晶圆键合工艺的预处理晶圆；
步骤S2、对所述预处理晶圆进行切割处理得到斜角区域，所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面，通过沉积工艺，于所述预处理晶圆的上表面和外围侧面沉积TEOS层并进行致密化处理；
步骤S3、对所述预处理晶圆进行清理处理，以去除所述斜角区域的所述TEOS层得到已处理晶圆；
步骤S4、对所述已处理晶圆的上表面的所述TEOS层进行减薄处理，以得到预定厚度的所述TEOS层。
在本实施例中，对用于后续键合工艺的每片晶圆都进行预处理，具体为在TEOS层致密化处理和所述TEOS层减薄之间加入清理处理的工艺，通过使用该工艺方法，能够将斜角区域的30K TEOS层去掉，减少斜角区域的也即晶圆边缘剥离源的产生，从而降低气泡缺陷的产生率。降低气泡产生率(bubble suffer ratio)，将气泡缺陷的产生率从1％降低至0.2％。
其中，TEOS层的TEOS–(CH3CH2O)4Si四乙氧基硅烷/正硅酸四乙酯，常温下液态。作LPCVD/PECVD生长SiO2的原料。又指用TEOS生长得到的SiO2层。
较佳的实施例中，所述步骤S1中，所述预处理晶圆的外围侧面设置有FSI层。
较佳的实施例中，所述步骤S2中，所述TEOS层覆盖所述预处理晶圆的外围侧面的所述FSI层。
较佳的实施例中，所述TEOS层的厚度为30000A。
较佳的实施例中，所述步骤S3中，所述清理处理包括斜角刻蚀处理。
如图2所示，较佳的实施例中，所述步骤S3包括：
步骤S31、对所述预处理晶圆进行所述斜角刻蚀处理，以去除所述斜角区域的所述TEOS层所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面。
较佳的实施例中，所述步骤S2中，通过低温退火工艺进行所述致密化处理。
较佳的实施例中，所述步骤S4中，通过化学机械研磨对所述预处理晶圆的上表面的所述TEOS层进行减薄处理。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种改善晶圆键合工艺气泡表现的预处理方法，其特征在于，包括：
步骤S1、提供一用于进行晶圆键合工艺的预处理晶圆；
步骤S2、对所述预处理晶圆进行切割处理得到斜角区域，所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面，通过沉积工艺，于所述预处理晶圆的上表面和外围侧面沉积TEOS层并进行致密化处理；
步骤S3、对所述预处理晶圆进行清理处理，以去除所述斜角区域的所述TEOS层得到已处理晶圆；
步骤S4、对所述已处理晶圆的上表面的所述TEOS层进行减薄处理，以得到预定厚度的所述TEOS层。
2.根据权利要求1的预处理方法，其特征在于，所述步骤S1中，所述预处理晶圆的外围侧面设置有FSI层。
3.根据权利要求2的预处理方法，其特征在于，所述步骤S2中，所述TEOS层覆盖所述预处理晶圆的外围侧面的所述FSI层。
4.根据权利要求1的预处理方法，其特征在于，所述TEOS层的厚度为30000A。
5.根据权利要求1的预处理方法，其特征在于，所述步骤S3中，所述清理处理包括斜角刻蚀处理。
6.根据权利要求5的预处理方法，其特征在于，所述步骤S3包括：
步骤S31、对所述预处理晶圆进行所述斜角刻蚀处理，以去除所述斜角区域的所述TEOS层所述斜角区域包括所述预处理晶圆的上表面的预设范围的边缘区域和所述预处理晶圆的外周侧面。
7.根据权利要求1的预处理方法，其特征在于，所述步骤S2中，通过低温退火工艺进行所述致密化处理。
8.根据权利要求1的预处理方法，其特征在于，所述步骤S4中，通过化学机械研磨工艺对所述预处理晶圆的上表面的所述TEOS层进行减薄处理。
CN201810684602.1A 2018-06-28 2018-06-28 一种改善晶圆键合工艺气泡表现的预处理方法 Active CN108899268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810684602.1A CN108899268B (zh) 2018-06-28 2018-06-28 一种改善晶圆键合工艺气泡表现的预处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810684602.1A CN108899268B (zh) 2018-06-28 2018-06-28 一种改善晶圆键合工艺气泡表现的预处理方法

Publications (2)

Publication Number Publication Date
CN108899268A true CN108899268A (zh) 2018-11-27
CN108899268B CN108899268B (zh) 2021-04-06

Family

ID=64346656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810684602.1A Active CN108899268B (zh) 2018-06-28 2018-06-28 一种改善晶圆键合工艺气泡表现的预处理方法

Country Status (1)

Country Link
CN (1) CN108899268B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
CN112635337A (zh) * 2020-12-16 2021-04-09 上海华力集成电路制造有限公司 降低超薄堆栈式技术产品键合气泡的方法
CN115579282A (zh) * 2022-11-04 2023-01-06 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025279A (en) * 1998-05-29 2000-02-15 Taiwan Semiconductor Manufacturing Company Method of reducing nitride and oxide peeling after planarization using an anneal
CN103871870A (zh) * 2014-02-28 2014-06-18 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
CN105047535A (zh) * 2015-06-30 2015-11-11 上海华力微电子有限公司 避免晶圆边缘剥落缺陷的方法
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025279A (en) * 1998-05-29 2000-02-15 Taiwan Semiconductor Manufacturing Company Method of reducing nitride and oxide peeling after planarization using an anneal
CN103871870A (zh) * 2014-02-28 2014-06-18 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法
CN105047535A (zh) * 2015-06-30 2015-11-11 上海华力微电子有限公司 避免晶圆边缘剥落缺陷的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
CN112635337A (zh) * 2020-12-16 2021-04-09 上海华力集成电路制造有限公司 降低超薄堆栈式技术产品键合气泡的方法
CN115579282A (zh) * 2022-11-04 2023-01-06 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法
CN115579282B (zh) * 2022-11-04 2024-03-22 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Also Published As

Publication number Publication date
CN108899268B (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
US5942445A (en) Method of manufacturing semiconductor wafers
CN108899268A (zh) 一种改善晶圆键合工艺气泡表现的预处理方法
TWI521580B (zh) 薄型半導體片和減薄半導體片的方法
CN105702563B (zh) 一种新型晶圆减薄方法
CN112071746B (zh) 晶圆键合方法
CN103441103A (zh) 晶圆切割方法
TW201515079A (zh) 半導體元件之製造方法以及晶圓安裝裝置
CN103441104A (zh) 晶圆切割方法
CN104733300B (zh) 一种键合晶片的减薄方法
TWI816969B (zh) 載板移除方法
CN102814727A (zh) 一种用于浅沟槽隔离结构的化学机械研磨方法
US11538710B2 (en) Carrier plate removing method
CN107186901A (zh) 石英晶片加工方法
CN102814725A (zh) 一种化学机械研磨方法
CN104576350A (zh) 晶圆减薄方法
TWI805872B (zh) 晶圓的加工方法
CN108262684B (zh) 一种化学机械研磨方法
CN111347304B (zh) 包含树脂的复合基板的磨削方法和磨削装置
JP2021068744A (ja) ウェーハの加工方法
US11222808B2 (en) Method of removing carrier plate
US20220274224A1 (en) Grinding method for workpiece
JP2023101222A (ja) 半導体ウェーハの製造方法
US20240170452A1 (en) Method for collective dishing of singulated dies
KR20230076762A (ko) 패키지 디바이스의 제조 방법
JP2017059590A (ja) 積層ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China