KR20230076762A - 패키지 디바이스의 제조 방법 - Google Patents

패키지 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20230076762A
KR20230076762A KR1020220153148A KR20220153148A KR20230076762A KR 20230076762 A KR20230076762 A KR 20230076762A KR 1020220153148 A KR1020220153148 A KR 1020220153148A KR 20220153148 A KR20220153148 A KR 20220153148A KR 20230076762 A KR20230076762 A KR 20230076762A
Authority
KR
South Korea
Prior art keywords
workpiece
mold resin
resin
region
device chip
Prior art date
Application number
KR1020220153148A
Other languages
English (en)
Inventor
쿄스케 코비나타
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20230076762A publication Critical patent/KR20230076762A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/0076—Other grinding machines or devices grinding machines comprising two or more grinding tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/0092—Grinding attachments for lathes or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 디바이스 칩과 함께 몰드 수지로 봉지된 피가공물을 균열이나 절결의 발생을 억제하면서 박화하여 평탄화하고, 상기 피가공물을 분할하는 패키지 디바이스의 제조 방법을 제공한다.
(해결 수단) 패키지 디바이스의 제조 방법으로서, 피가공물의 제1 영역 상에 디바이스 칩을 배치하고, 상기 제1 영역보다 높은 제2 영역과, 상기 제1 영역에 몰드 수지를 공급하여 상기 디바이스 칩 및 상기 피가공물을 상기 몰드 수지로 덮고, 상기 피가공물의 상기 제2 영역이 노출되지 않고, 또한, 상기 디바이스 칩이 노출되지 않는 두께까지 상기 몰드 수지를 가공하여 박화하고, 상기 몰드 수지를 연마하여 상기 피가공물의 상기 제2 영역을 노출시키고, 또한 상기 제1 영역에 배치된 상기 몰드 수지와, 상기 제2 영역을 연마하여, 상기 몰드 수지 및 상기 제2 영역을 포함하는 평탄면을 상기 피가공물의 상기 한 쪽의 면 측에 형성하고, 상기 피가공물을 분할하여, 개개의 패키지 디바이스를 제조한다.

Description

패키지 디바이스의 제조 방법{METHOD OF MANUFACTURING PACKAGE DEVICE}
본 발명은, 반도체 웨이퍼 등의 피가공물에 디바이스 칩을 재치하여 몰드 수지로 봉지하고, 피가공물을 디바이스 칩마다 분할하여 패키지 디바이스를 형성하는 패키지 디바이스의 제조 방법에 관한 것이다.
최근, 휴대 전화나 퍼스널 컴퓨터로 대표되는 여러 가지 전자 기기의 소형화 및 박형화의 경향이 현저하고, 이에 따라, 전자 기기에 탑재되어 사용되는 디바이스 칩에 대하여 소형화 및 고집적화의 요구가 계속해서 높아지고 있다. 특히, 디바이스 칩의 패키지 기술로서, 복수의 디바이스 칩을 기판 상에 재치하여 봉지재(몰드 수지)로 봉지하고, 재배선층(RDL : Redistribution Layer)을 형성한 후에 개편화하는 기술이 주목받고 있다. 이 기술에 의하면, 칩의 박형화나 저비용화, 배선의 단거리화가 가능하다.
그러나, 디바이스 칩이 재치된 기판의 전체면을 몰드 수지로 피복하여 봉지하면, 몰드 수지의 수축에 의해 기판 전체에 휘어짐이 발생하여, 그 후의 기판의 가공의 난이도가 높아진다. 따라서, 몰드 수지의 배치량을 삭감하여 기판의 휘어짐을 억제하기 위해서, 기판에 오목부를 형성하고 그 오목부에 디바이스 칩을 배치하고, 기판을 몰드 수지로 피복한 후, 기판을 연삭하여 오목부의 외부의 몰드 수지를 제거하는 기술이 제안되어 있다(특허문헌 1 참조). 이 기술에서는, 오목부의 외부에서 기판이 노출될 때까지 연삭이 실시된다.
또한, 디바이스 칩을 탑재하는 영역 이외의 기판의 표면에 미리 다른 부재를 배치하고, 상기 영역에 디바이스 칩을 배치하고, 상기 부재 및 상기 디바이스 칩과 함께 기판을 몰드 수지로 봉지하는 기술이 제안되어 있다(특허문헌 2 참조). 이 기술에 있어서, 기판에 재치되어 그 기판과 함께 몰드 수지로 봉지되는 해당 부재는, 간극 메움 부재라고 불린다. 이 기술에서는, 간극 메움 부재가 노출될 때까지 해당 간극 메움 부재에 재치되는 몰드 수지를 연삭한다.
이들 기술에서는, 기판에 배치된 몰드 수지를 연삭하여 기판에 잔존하는 몰드 수지의 양을 삭감함으로써 몰드 수지에 기인하는 기판의 휘어짐을 저감한다. 그 후, 연삭에 의해 박화되고 평탄화된 기판에 추가적인 가공이 실시되고, 기판이 분할되어 개개의 패키지 디바이스가 형성된다.
특허문헌 1: 일본 공표특허공보 2019-512168호 특허문헌 2: 일본 공개특허공보 2020-92147호
간극 메움 부재에는, 몰드 수지와 비교하여 열팽창률 등이 작은 실리콘 등의 재료가 사용된다. 이에 의해, 간극 메움 부재에 기인하는 기판의 휘어짐이 방지된다. 그러나, 간극 메움 부재에 재치되는 몰드 수지가 제거되어 노출된 상기 간극 메움 부재가 연삭될 때, 상기 간극 메움 부재에 절결이나 균열이 발생하기 쉽다. 또한, 기판에 오목부를 형성하여 몰드 수지로 기판을 피복하고 연삭하는 기술에 있어서도, 오목부의 외부에서 기판에 재치되는 몰드 수지가 제거되어 노출된 기판이 연삭될 때, 기판에 절결이나 균열이 발생하기 쉽다.
이것은, 간극 메움 부재나 기판이 노출되어 연삭되었을 때에 상기 간극 메움 부재 등에 파쇄층이 형성되고, 몰드 수지에 기인하는 응력에 의해 파쇄층으로부터 절결이나 균열이 성장하기 때문이라고 생각된다. 절결이나 균열이 발생하면 최종적으로 얻어지는 패키지 디바이스가 불량품이 된다. 그 때문에, 간극 메움 부재나 기판에 절결이나 균열을 발생시키지 않고, 간극 메움 부재나 기판과 몰드 수지를 동시에 가공하여 기판을 박화하는 방법의 확립이 요구되고 있다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 디바이스 칩과 함께 몰드 수지로 봉지된 피가공물을 균열이나 절결의 발생을 억제하면서 박화하여 평탄화하고, 상기 피가공물을 분할하는 패키지 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 의하면, 패키지 디바이스의 제조 방법으로서, 한 쪽의 면 측에 복수의 서로 교차하는 분할 예정 라인이 설정되고, 상기 한 쪽의 면의 상기 분할 예정 라인에 의해 구획된 각 구역에 디바이스 칩이 배치되는 제1 영역과, 그 제1 영역의 외측의 제2 영역을 가진 피가공물을 준비하는 피가공물 준비 단계와, 상기 피가공물의 상기 제1 영역 상에 상기 디바이스 칩을 배치하는 디바이스 칩 배치 단계와, 상기 피가공물 준비 단계 및 상기 디바이스 칩 배치 단계 후에, 상기 제1 영역보다 높은 상기 제2 영역과, 상기 제1 영역에 몰드 수지를 공급하여 상기 디바이스 칩 및 상기 피가공물을 상기 몰드 수지로 덮는 수지 몰드 단계와, 상기 수지 몰드 단계 후에, 상기 몰드 수지로 덮인 상기 피가공물의 상기 제2 영역이 노출되지 않고, 또한, 상기 제1 영역에 배치된 상기 디바이스 칩이 노출되지 않는 두께까지 상기 피가공물의 상기 한 쪽의 면 측으로부터 상기 몰드 수지를 가공하여 박화하는 수지 박화 단계와, 상기 수지 박화 단계 후에, 상기 한 쪽의 면 측으로부터 연마 패드로 상기 몰드 수지를 연마하여 상기 피가공물의 상기 제2 영역을 노출시키고, 또한 상기 제1 영역에 배치된 상기 몰드 수지와, 상기 제2 영역을 상기 연마 패드로 연마하여, 상기 몰드 수지 및 상기 제2 영역을 포함하는 평탄면을 상기 피가공물의 상기 한 쪽의 면 측에 형성하는 연마 단계와, 상기 피가공물을 상기 분할 예정 라인을 따라 분할하여, 각각 상기 디바이스 칩을 구비하는 개개의 패키지 디바이스를 제조하는 분할 단계를 구비하는 것을 특징으로 하는, 패키지 디바이스의 제조 방법이 제공된다.
또한, 바람직하게는, 상기 피가공물의 상기 제1 영역은, 상기 피가공물에 형성된 오목부에 의해 구성된다.
또는, 바람직하게는, 상기 피가공물 준비 단계에서는, 개구를 갖는 간극 메움 부재를 기판에 재치하는 것에 의해 상기 개구 중에 위치하는 상기 제1 영역과, 상기 개구의 외측에 위치하는 상기 제2 영역을 상기 한 쪽의 면에 가진 상기 피가공물을 준비하고, 상기 간극 메움 부재는, 온도 상승 시의 체적의 팽창률 또는 압력 저하 시의 체적의 팽창률이 상기 몰드 수지보다 작은 소재로 형성된다.
더욱 바람직하게는, 상기 간극 메움 부재는, 상기 기판의 평면 형상과 동일한 평면 형상을 갖고, 상기 간극 메움 부재의 상기 개구는, 관통 구멍 또는 오목부로 구성된다.
또한, 바람직하게는, 상기 수지 박화 단계 전에, 상기 수지 박화 단계에서 상기 몰드 수지를 제거하는 제거량을 결정하기 위해서, 상기 몰드 수지로 덮인 상기 피가공물의 두께를 측정하는 측정 단계를 더 구비하고, 상기 측정 단계에서는, 상기 제2 영역에 있어서의 상기 피가공물의 두께를 상기 한 쪽의 면과는 반대 측의 다른 쪽의 면 측으로부터 비접촉식 두께 측정기로 측정한다.
또한, 바람직하게는, 상기 수지 몰드 단계에서는, 상기 몰드 수지로 덮이는 상기 피가공물의 상기 제2 영역은, 상기 제1 영역에 배치된 상기 디바이스 칩의 상단보다 높다.
또한, 본 발명의 다른 일 양태에 따르면, 패키지 디바이스의 제조 방법으로서, 한 쪽의 면에 복수의 서로 교차하는 분할 예정 라인이 설정된 피가공물을 준비하는 피가공물 준비 단계와, 상기 피가공물의 상기 한 쪽의 면의 상기 분할 예정 라인으로 구획된 각 구역 상에 디바이스 칩을 배치하는 디바이스 칩 배치 단계와, 상기 피가공물 준비 단계 및 상기 디바이스 칩 배치 단계 후에, 상기 피가공물의 상기 한 쪽의 면 측에 몰드 수지를 공급하여 상기 디바이스 칩 및 상기 피가공물을 상기 몰드 수지로 덮는 수지 몰드 단계와, 상기 수지 몰드 단계 후에, 상기 디바이스 칩이 노출되지 않는 두께까지 상기 피가공물의 상기 한 쪽의 면 측으로부터 상기 몰드 수지를 가공하여 박화하는 수지 박화 단계와, 상기 수지 박화 단계 후에, 상기 피가공물의 상기 한 쪽의 면 측으로부터 연마 패드로 상기 몰드 수지를 연마하여 상기 디바이스 칩을 노출시키고, 또한 상기 몰드 수지와, 상기 디바이스 칩을 상기 연마 패드로 연마하여, 상기 몰드 수지 및 상기 디바이스 칩을 포함하는 평탄면을 형성하는 연마 단계와, 상기 피가공물을 상기 분할 예정 라인을 따라 분할하여, 각각 상기 디바이스 칩을 구비하는 개개의 패키지 디바이스를 제조하는 분할 단계를 구비하는 것을 특징으로 하는 패키지 디바이스의 제조 방법이 제공된다.
바람직하게는, 상기 수지 몰드 단계에서는, 상기 몰드 수지를 연삭 지석으로 연삭함으로써 박화한다.
본 발명의 일 양태에 관련된 패키지 디바이스의 제조 방법에서는, 피가공물을 덮는 몰드 수지를 연삭할 때, 몰드 수지로 덮인 부분이 노출되기 전에 연삭을 종료한다. 그리고, 그 후에 연마를 실시하여 일부의 영역에서 몰드 수지를 모두 제거하고, 또한 연마를 진행하여 잔존하는 몰드 수지를 포함하는 평탄면을 형성한다. 즉, 몰드 수지가 제거되어 노출되는 부분에 연삭이 실시되지 않아, 연삭에서 기인하는 파쇄층이 형성되지 않기 때문에, 파쇄층에서 유래하는 균열이나 절결이 발생하지 않는다.
따라서, 본 발명의 일 양태에 의해, 디바이스 칩과 함께 몰드 수지로 봉지된 피가공물을, 균열이나 절결의 발생을 억제하면서 박화하고 평탄화하여, 그 피가공물을 분할하는 패키지 디바이스의 제조 방법이 제공된다.
도 1은, 연삭 연마 장치를 모식적으로 도시하는 사시도이다.
도 2는, 턴 테이블, 연삭 유닛 및 연마 유닛을 모식적으로 도시하는 평면도이다.
도 3(A)는, 제1 예에 관련된 피가공물을 모식적으로 도시하는 사시도이고, 도 3(B)는, 제2 예에 관련된 피가공물을 준비하는 모습을 모식적으로 도시하는 사시도이다.
도 4(A)는, 오목부가 형성되기 전의 피가공물을 모식적으로 도시하는 단면도이고, 도 4(B)는, 제1 예에 관련된 피가공물을 모식적으로 도시하는 단면도이며, 도 4(C)는, 디바이스 칩 배치 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이다.
도 5(A)는, 수지 몰드 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 5(B)는, 연삭된 피가공물을 모식적으로 도시하는 단면도이고, 도 5(C)는, 연마된 피가공물을 모식적으로 도시하는 단면도이다.
도 6(A)는, 가공 단계의 제1 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 6(B)는, 가공 단계의 제2 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 6(C)는, 가공 단계의 제3 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이다.
도 7(A)는, 가공 단계의 제4 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 7(B)는, 가공 단계의 제5 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이다.
도 8(A)는, 가공 단계의 제6 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 8(B)는, 가공 단계의 제7 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 8(C)는, 분할 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이다.
도 9(A)는, 제2 예에 관련된 피가공물의 기판을 모식적으로 도시하는 단면도이고, 도 9(B)는, 표면에 접착재층이 형성된 피가공물을 모식적으로 도시하는 단면도이며, 도 9(C)는, 제2 예에 관련된 피가공물을 모식적으로 도시하는 단면도이다.
도 10(A)는, 디바이스 칩 배치 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이고, 도 10(B)는, 측정 단계가 실시되는 피가공물을 모식적으로 도시하는 단면도이다.
도 11(A)는, 수지 박화 단계가 실시된 피가공물을 모식적으로 도시하는 단면도이고, 도 11(B)는, 연마 단계가 실시된 피가공물을 모식적으로 도시하는 단면도이고, 도 11(C)는, 분할 단계가 실시되어 형성된 패키지 디바이스를 모식적으로 도시하는 단면도이다.
도 12(A)는, 제3 예에 관련된 피가공물에 디바이스 칩을 배치한 모습을 모식적으로 도시하는 단면도이고, 도 12(B)는, 수지 몰드 단계에 있어서의 피가공물을 모식적으로 도시하는 단면도이다.
도 13(A)는, 수지 박화 단계가 실시된 피가공물을 모식적으로 도시하는 단면도이고, 도 13(B)는, 연마 단계가 실시된 피가공물을 모식적으로 도시하는 단면도이고, 도 13(C)는, 분할 단계가 실시되어 형성된 패키지 디바이스를 모식적으로 도시하는 단면도이다.
도 14는, 패키지 디바이스의 제조 방법의 각 단계의 흐름을 도시하는 플로우 차트이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태를 설명한다. 먼저, 본 실시 형태에 관련된 패키지 디바이스의 제조 방법의 수지 박화 단계 및 연마 단계가 실시되는 연삭 연마 장치에 대해 설명한다. 도 1은, 피가공물을 연삭하고, 추가로 연마하는 연삭 연마 장치(2)를 모식적으로 도시하는 사시도이다. 연삭 연마 장치(2)는, 실리콘 웨이퍼 등의 피가공물에 연삭 가공 및 연마 가공을 실시한다.
연삭 연마 장치(2)는, 연삭 연마 장치(2)를 구성하는 각 구성 요소를 지지하는 베이스(4)를 구비한다. 베이스(4)의 전단부 측의 상면에는 개구(4a)가 형성되어 있고, 이 개구(4a)의 내부에는 반송 유닛(반송 기구)(6)이 설치되어 있다. 또한, 개구(4a)의 더욱 전방의 영역에는, 카세트(8)가 재치되는 카세트 재치대(4b)와, 카세트(10)가 재치되는 카세트 재치대(4c)가 설치되어 있다. 예를 들어, 카세트(8)에는 가공 전의 복수의 피가공물이 수용되고, 카세트(10)에는 가공 후의 복수의 피가공물이 수용된다.
연삭 연마 장치(2)에서 연삭 가공 및 연마 가공이 실시되는 피가공물의 하면 측에는, 피가공물을 보호하는 테이프 형상의 보호 부재(도시되지 않음)가 부착되어 있어도 된다. 구체적으로는, 보호 부재는, 원형의 기재와, 기재 상에 설치된 점착층(풀층)을 구비한다. 기재는, 폴리올레핀, 폴리염화비닐, 폴리에틸렌테레프탈레이트 등의 수지로 이루어지고, 점착층은, 에폭시계, 아크릴계, 또는 고무계의 접착제 등으로 이루어진다. 또한, 점착층에는, 자외선의 조사에 의해 경화되는 자외선 경화형의 수지를 사용하는 것도 가능하다.
보호 부재가 부착된 피가공물은, 도 1에 도시되는 카세트(8)에 수용되고, 복수의 피가공물을 수용한 카세트(8)가 카세트 재치대(4b) 상에 재치된다. 그리고, 반송 유닛(6)은, 카세트(8)로부터 하나의 피가공물을 인출하여 반송한다.
연삭 연마 장치(2)의 개구(4a)의 비스듬히 후방에는, 위치 맞춤 기구(얼라인먼트 기구)(12)가 설치되어 있다. 카세트(8)에 수용된 피가공물은, 반송 유닛(6)에 의해 위치 맞춤 기구(12)에 반송된다. 그리고, 위치 맞춤 기구(12)는 피가공물을 소정의 위치에 맞추어 배치한다.
위치 맞춤 기구(12)에 인접하는 위치에는, 피가공물을 유지하여 선회하는 반송 유닛(반송 기구, 로딩 암)(14)이 설치되어 있다. 반송 유닛(14)은, 피가공물의 상면 측을 흡착하는 흡착 패드를 구비하고 있고, 위치 맞춤 기구(12)에 의해 위치 맞춤이 행해진 피가공물을 흡착 패드로 흡착 유지하여 후방으로 반송한다.
반송 유닛(14)의 후방에는, 원반 형상의 턴 테이블(16)이 설치되어 있다. 턴 테이블(16)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, Z축 방향(연직 방향, 상하 방향)에 대략 평행한 회전축 둘레를 회전한다. 또한, 턴 테이블(16) 상에는, 피가공물을 유지하는 복수의 척 테이블(유지 테이블)(18)(도 1 등에서는 4개)이, 턴 테이블(16)의 둘레 방향을 따라 대략 등간격으로 배치되어 있다.
도 2에는, 턴 테이블(16)에 재치되는 4개의 척 테이블(18)을 모식적으로 도시하는 평면도가 포함되어 있다. 척 테이블(18)의 상면은, 피가공물을 유지하는 유지면(18a)을 구성한다. 유지면(18a)은, 피가공물과 동일한 평면 형상으로 동일한 정도의 크기로 형성된다. 유지면(18a)은, 척 테이블(18)의 내부에 형성된 유로(도시하지 않음)를 통해, 이젝터 등의 흡인원(도시하지 않음)에 접속되어 있다.
또한, 피가공물을 유지하는 척 테이블의 종류나 구조에 제한은 없다. 예를 들어, 척 테이블(18) 대신에, 기계적인 방법이나 전기적인 방법 등에 의해 피가공물을 유지하는 척 테이블을 이용해도 좋다.
척 테이블(18)은 각각, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, Z축 방향에 대략 평행한 회전축 둘레를 회전한다. 또한, 턴 테이블(16)은, 평면에서 보아 반시계 방향(화살표(α)로 나타내는 방향)으로 회전하여, 각 척 테이블(18)을 반송 위치(A), 거친 연삭 위치(B), 마무리 연삭 위치(C), 연마 위치(D), 반송 위치(A)의 순서로 위치시킨다. 그리고, 반송 유닛(14)은, 위치 맞춤 기구(12)에 배치된 피가공물을, 반송 위치(A)에 위치된 척 테이블(18) 상에 반송한다.
거친 연삭 위치(B)의 후방 및 마무리 연삭 위치(C)의 후방(턴 테이블(16)의 후방)에는 각각, 기둥 형상의 지지 구조(20)가 배치되어 있다. 지지 구조(20)의 전면 측에는, Z축 이동 기구(22)가 설치되어 있다. Z축 이동 기구(22)는, Z축 방향으로 대략 평행하게 배치된 한 쌍의 Z축 가이드 레일(24)을 구비하고, 한 쌍의 Z축 가이드 레일(24)에는 판 형상의 Z축 이동 플레이트(26)가, Z축 가이드 레일(24)을 따라 슬라이드 가능한 상태로 장착되어 있다.
Z축 이동 플레이트(26)의 후면 측(이면 측)에는 너트부(도시하지 않음)가 설치되어 있고, 이 너트부에는, Z축 가이드 레일(24)과 대략 평행하게 배치된 Z축 볼 나사(28)가 나사 결합되어 있다. 또한, Z축 볼 나사(28)의 일단부에는, Z축 펄스 모터(30)가 연결되어 있다. Z축 펄스 모터(30)로 Z축 볼 나사(28)를 회전시키면, Z축 이동 플레이트(26)가 Z축 가이드 레일(24)을 따라 Z축 방향으로 이동한다.
거친 연삭 위치(B)의 상방에 배치된 Z축 이동 플레이트(26)의 전면 측(표면 측)에는, 피가공물의 거친 연삭을 실시하는 연삭 유닛(32a)이 장착되어 있다. 한편, 마무리 연삭 위치(C)의 상방에 배치된 Z축 이동 플레이트(26)의 전면 측(표면 측)에는, 피가공물의 마무리 연삭을 실시하는 연삭 유닛(32b)이 장착되어 있다. Z축 이동 기구(22)에 의해, 연삭 유닛(32a, 32b)의 Z축 방향에서의 이동이 제어된다.
연삭 유닛(32a, 32b)은, 각각, Z축 이동 플레이트(26)에 장착된 원통 형상의 하우징(34)을 구비한다. 하우징(34)에는, 회전축을 구성하는 원통 형상의 스핀들(36)이 회전 가능한 상태로 수용되어 있고, 스핀들(36)의 하단부(선단부)는 하우징(34)의 하단으로부터 돌출되어 있다.
연삭 유닛(32a)이 구비하는 스핀들(36)의 하단부에는, 피가공물의 거친 연삭을 실시하기 위한 연삭 휠(38a)이 장착된다. 또한, 연삭 유닛(32b)이 구비하는 스핀들(36)의 하단부에는, 피가공물의 마무리 연삭을 실시하기 위한 연삭 휠(38b)이 장착된다.
연삭 유닛(32a, 32b)에 장착된 연삭 휠(38a, 38b)은, 스테인리스, 알루미늄 등의 금속으로 이루어지는 원환 형상의 베이스를 구비한다. 또한, 베이스의 하면 측에는, 피가공물을 연삭하기 위한 복수의 연삭 지석(38c, 38d)이 원환 형상으로 대략 등간격으로 배열되어 있다.
예를 들어, 연삭 지석(38c, 38d)은, 다이아몬드, cBN(cubic Boron Nitride) 등으로 이루어지는 지립을, 메탈 본드, 레진 본드 또는 비트리파이드 본드 등의 결합재로 고정하는 것에 의해 형성된다. 다만, 연삭 지석(38c, 38d)의 재질, 형상, 구조, 크기 등에 제한은 없다. 또한, 연삭 휠(38a, 38b)이 구비하는 연삭 지석(38c, 38d)의 수는 임의로 설정할 수 있다.
스핀들(36)의 상단 측(기단 측)에는, 모터 등의 회전 구동원(도시하지 않음)이 접속되어 있고, 연삭 휠(38a, 38b)은, 이 회전 구동원으로부터 스핀들(36)을 통해 전달되는 회전력에 의해, Z축 방향에 대략 평행한 회전축 둘레로 회전한다. 또한, 연삭 유닛(32a, 32b)의 내부에는, 순수 등의 연삭액을 공급하기 위한 연삭액 공급로(도시하지 않음)가 설치되어 있다. 연삭액은, 피가공물에 연삭 가공이 실시될 때에, 피가공물 및 연삭 지석(38c, 38d)을 향해 공급된다.
연삭 유닛(32a)은, 거친 연삭 위치(B)에 위치된 척 테이블(18)에 의해 유지된 피가공물을, 연삭 지석(38c)으로 연삭한다. 이에 의해, 피가공물의 거친 연삭 가공이 행해진다. 또한, 연삭 유닛(32b)은, 마무리 연삭 위치(C)에 위치된 척 테이블(18)에 의해 유지된 피가공물을, 연삭 지석(38d)으로 연삭한다. 이에 의해, 피가공물의 마무리 연삭 가공이 행해진다.
연마 위치(D)의 측방(턴 테이블(16)의 측방)에는, 기둥 형상의 지지 구조(40)가 배치되어 있다. 지지 구조(40)의 표면 측(턴 테이블(16) 측)에는, XZ축 이동 기구(42)가 설치되어 있다. XZ축 이동 기구(42)는, X축 방향(전후 방향)과 대략 평행하게 배치된 한 쌍의 제1 가이드 레일(44)을 구비하고, 한 쌍의 제1 가이드 레일(44)에는 판 형상의 제1 이동 플레이트(46)가, 제1 가이드 레일(44)을 따라 슬라이드 가능한 상태로 장착되어 있다.
제1 이동 플레이트(46)의 이면 측에는 너트부(도시하지 않음)가 설치되어 있고, 이 너트부에는, 제1 가이드 레일(44)과 대략 평행하게 배치된 제1 볼 나사(48)가 나사 결합되어 있다. 또한, 제1 볼 나사(48)의 일단부에는, 제1 펄스 모터(50)가 연결되어 있다. 제1 펄스 모터(50)로 제1 볼 나사(48)를 회전시키면, 제1 이동 플레이트(46)가 제1 가이드 레일(44)을 따라 X축 방향으로 이동한다.
제1 이동 플레이트(46)의 표면 측(턴 테이블(16) 측)에는, Z축 방향과 대략 평행하게 배치된 한 쌍의 제2 가이드 레일(52)이 설치되어 있다. 한 쌍의 제2 가이드 레일(52)에는, 판 형상의 제2 이동 플레이트(54)가, 제2 가이드 레일(52)을 따라 슬라이드 가능한 상태로 장착되어 있다. 제2 이동 플레이트(54)의 이면 측에는 너트부(도시하지 않음)가 설치되어 있고, 이 너트부에는, 제2 가이드 레일(52)과 대략 평행하게 배치된 제2 볼 나사(56)가 나사 결합되어 있다.
제2 볼 나사(56)의 일단부에는, 제2 펄스 모터(58)가 연결되어 있다. 제2 펄스 모터(58)로 제2 볼 나사(56)를 회전시키면, 제2 이동 플레이트(54)가 제2 가이드 레일(52)을 따라 Z축 방향으로 이동한다. 그리고, 제2 이동 플레이트(54)의 표면 측(턴 테이블(16) 측)에는, 피가공물을 연마하는 연마 유닛(60)이 장착되어 있다. XZ축 이동 기구(42)에 의해, 연마 유닛(60)의 X축 방향 및 Z축 방향에 있어서의 이동이 제어된다.
연마 유닛(60)은, 제2 이동 플레이트(54)에 장착된 원통 형상의 하우징(62)을 구비한다. 하우징(62)에는, 회전축을 구성하는 원통 형상의 스핀들(64)이 회전 가능한 상태로 수용되어 있고, 스핀들(64)의 하단부는 하우징(62)의 하단으로부터 돌출되어 있다. 스핀들(64)의 하단부에는, 피가공물을 연마하기 위한 원반 형상의 연마 패드(66)가 장착된다. 또한, 스핀들(64)의 상단 측(기단 측)에는, 모터 등의 회전 구동원(도시하지 않음)이 접속되어 있다. 연마 패드(66)는, 이 회전 구동원으로부터 스핀들(64)을 통해 전달되는 회전력에 의해, Z축 방향에 대략 평행한 회전축 둘레로 회전한다.
연마 유닛(60)은, 연마 위치(D)에 위치된 척 테이블(18)에 의해 유지된 피가공물을, 연마 패드(66)로 연마한다. 이에 의해, 피가공물의 연마 가공이 행해진다.
반송 유닛(14)에 인접하는 위치에는, 피가공물을 유지하여 선회하는 반송 유닛(반송 기구, 언로딩 암)(68)이 설치되어 있다. 반송 유닛(68)은, 피가공물의 상면 측을 흡착하는 흡착 패드를 구비하고 있고, 반송 위치(A)에 배치된 척 테이블(18) 상에 배치된 피가공물을 흡착 패드로 흡착 유지하여 전방으로 반송한다. 또한, 반송 유닛(68)의 전방 측에는, 가공 후의 피가공물을 순수 등의 세정액으로 세정하는 세정 유닛(세정 기구)(70)이 배치되어 있다.
세정 유닛(70)으로 세정된 피가공물은, 반송 유닛(6)에 의해 반송되어, 카세트(10)에 수용된다. 즉, 카세트(10)에는, 연삭 유닛(32a, 32b) 및 연마 유닛(60)에 의해 가공된 복수의 피가공물이 수용된다.
연삭 연마 장치(2)로 피가공물이 연삭 가공 및 연마 가공될 때의 연삭 연마 장치(2)의 동작의 구체예를 설명한다. 피가공물의 가공 시에는, 우선, 복수의 가공 전의 피가공물이 카세트(8)에 수용되고, 카세트(8)가 카세트 재치대(4b) 상에 재치된다.
다음에, 카세트(8)에 수용된 하나의 피가공물이, 반송 유닛(6)에 의해 위치 맞춤 기구(12)에 반송되고, 위치 맞춤 기구(12)에 의해 피가공물의 위치 맞춤이 행해진다. 그리고, 위치 맞춤이 행해진 피가공물은, 반송 유닛(14)에 의해, 반송 위치(A)에 배치된 척 테이블(18) 상에 반송된다.
피가공물은, 하면이 유지면(18a)과 대향하고, 상면이 상방으로 노출되도록, 척 테이블(18) 상에 배치된다. 이 상태에서, 유지면(18a)에 흡인원의 부압을 작용시키는 것에 의해, 피가공물이 보호 부재를 통해 척 테이블(18)에 의해 흡인 유지된다.
다음에, 턴 테이블(16)이 회전하여, 피가공물을 유지한 척 테이블(18)이 거친 연삭 위치(B)에 배치된다. 그리고, 거친 연삭 위치(B)에 위치된 척 테이블(18)에 의해 유지된 피가공물이, 연삭 유닛(32a)의 연삭 지석(38c)에 의해 연삭된다.
척 테이블(18)과 연삭 휠(38a)을 각각 소정의 방향으로 소정의 회전수로 회전시키면서, Z축 이동 기구(22)에 의해 연삭 휠(38a)을 척 테이블(18)을 향해 하강시킨다. 이 때의 연삭 휠(38a)의 하강 속도는, 복수의 연삭 지석(38c)이 적절한 힘으로 피가공물에 가압되도록 조정된다.
회전하는 복수의 연삭 지석(38c)의 하면이 피가공물 측에 접촉하면, 피가공물이 깎인다. 이에 의해, 피가공물에 연삭 가공이 실시되어, 피가공물이 얇아진다. 그리고, 피가공물이 소정의 두께가 될 때까지 박화되면, 피가공물의 거친 연삭이 완료된다.
또한, 피가공물이 복수의 연삭 지석(38c)에 의해 연삭될 때에는, 피가공물 및 복수의 연삭 지석(38c)에 순수 등의 연삭액이 공급된다. 이 연삭액에 의해, 피가공물 및 복수의 연삭 지석(38c)이 냉각됨과 함께, 피가공물의 연삭에 의해 발생한 부스러기(연삭 부스러기)가 세정된다.
다음에, 턴 테이블(16)이 회전하여, 피가공물을 유지한 척 테이블(18)이 마무리 연삭 위치(C)에 배치된다. 그리고, 마무리 연삭 위치(C)에 위치된 척 테이블(18)에 의해 유지된 피가공물이, 연삭 유닛(32b)의 연삭 지석(38d)에 의해 연삭된다.
또한, 연삭 유닛(32b)의 구성 및 동작은, 연삭 유닛(32a)과 동일하다. 다만, 연삭 휠(38b)이 구비하는 연삭 지석(38d)의 지립의 평균 입경은, 연삭 휠(38a)이 구비하는 연삭 지석(38c)의 지립의 평균 입경보다 작다. 연삭 휠(38b)이 구비하는 복수의 연삭 지석(38d)의 하면이 피가공물에 접촉하는 것에 의해, 피가공물이 연삭된다. 그리고, 피가공물이 소정의 두께가 될 때까지 박화되면, 피가공물의 마무리 연삭이 완료된다.
다음에, 턴 테이블(16)이 회전하여, 피가공물을 유지한 척 테이블(18)이 연마 위치(D)에 배치된다. 그리고, 연마 위치(D)에 위치된 척 테이블(18)에 의해 유지된 피가공물이, 연마 유닛(60)에 의해 연마된다. 척 테이블(18)이 연마 위치(D)에 위치되면, 피가공물은 연마 유닛(60)의 하방에 배치된다.
연마 유닛(60)에 장착된 연마 패드(66)는, 스테인리스, 알루미늄 등의 금속 재료로 이루어지는 원반 형상의 베이스를 구비한다. 또한, 베이스의 하면 측에는, 피가공물을 연마하는 연마층이 고정되어 있다. 예를 들어 연마층은, 베이스와 대략 동일 직경의 원반 형상으로 형성되고, 접착제 등에 의해 베이스의 하면 측에 부착되어 있다. 이 연마층의 하면은, 피가공물을 연마하는 연마면을 구성한다.
연마층은, 부직포나 발포 우레탄 등으로 이루어지는 베이스 부재에, 산화실리콘(SiO2), 그린 카보런덤(GC), 화이트 알런덤(WA) 등으로 이루어지는 지립을 함유시키는 것에 의해 형성된다. 연마층에 포함되는 지립으로서는, 예를 들어 평균 입경이 0.1㎛ 이상 10㎛ 이하인 지립이 사용된다. 다만, 연마층의 재질, 지립의 입경 및 재질은, 피가공물의 재질 등에 따라서 적절히 변경할 수 있다.
피가공물을 연마할 때에는, 우선, 연마층이 피가공물의 전체와 중첩되도록, 연마 패드(66)를 위치시킨다. 그리고, 척 테이블(18)과 연마 패드(66)를 각각 소정의 방향으로 소정의 회전수로 회전시키면서, XZ축 이동 기구(42)에 의해 연마 패드(66)를 척 테이블(18)을 향해 하강시킨다. 이 때의 연마 패드(66)의 하강 속도는, 연마층이 적절한 힘으로 피가공물에 가압되도록 조정된다.
피가공물에 연마 패드(66)를 회전시키면서 압박함으로써, 피가공물이 연마된다. 그리고, 피가공물이 소정의 두께가 될 때까지 박화되면, 피가공물의 연마 가공이 완료된다. 이 연마 가공에 의해, 연삭 유닛(32a, 32b)으로 피가공물을 연삭했을 때에 피가공물에 형성된 가공 흔적(절삭 흔적)이나 파쇄층이 제거됨과 함께, 연마된 피가공물의 상면이 평탄화된다.
또한, 피가공물의 연마 시, 피가공물 및 연마 패드(66)에는, 약액(슬러리)이나 순수 등의 액체(연마액)가 공급되지 않는다. 즉, 피가공물은, 지립을 포함하는 연마 패드(66)를 이용한 건식 연마에 의해 가공된다.
다만, 피가공물은 습식 연마에 의해 가공되어도 좋다. 이 경우에는, 피가공물의 연마 시, 지립을 함유하지 않는 연마액이 피가공물 및 연마 패드(66)에 공급된다. 연마액으로서는, 예를 들어, 산성 연마액, 알칼리성 연마액 등의 약액이나, 순수를 사용할 수 있다. 산성 연마액으로는, 과망간산염 등이 용해된 산성 용액 등이 사용되고, 알칼리성 연마액으로는, 수산화나트륨이나 수산화칼륨이 용해된 알칼리 용액 등이 사용된다.
또한, 습식 연마에서는, 지립을 함유하는 약액(슬러리)이 피가공물 및 연마 패드(66)에 공급되어도 좋다. 약액(슬러리)에는, 예를 들어, 산화실리콘(SiO2), 알루미나(Al2O3) 등에 의해 구성되는 지립이 유리 지립으로서 포함되어 있다. 이 경우, 연마 패드(66)에는, 지립이 포함되지 않는다.
다음에, 턴 테이블(16)이 회전하여, 피가공물을 유지한 척 테이블(18)이 반송 위치(A)에 배치된다. 그리고, 반송 위치(A)에 위치된 척 테이블(18) 상으로부터, 연삭 가공 및 연마 가공이 실시된 피가공물이 반송 유닛(68)에 의해 세정 유닛(70)에 반송된다. 그리고, 가공 후의 피가공물이 세정 유닛(70)에 의해 세정된다.
다음으로, 본 실시 형태에 관련된 패키지 디바이스의 제조 방법에 대해 설명한다. 상기 제조 방법에서는, 평판 형상 등의 형상의 피가공물에 디바이스 칩을 배치하고, 디바이스 칩 및 피가공물을 몰드 수지로 덮고, 몰드 수지를 부분적으로 제거하여 평탄면을 형성하고, 피가공물을 분할함으로써 패키지 디바이스를 제조한다. 도 14는, 본 실시 형태에 관련된 패키지 디바이스의 제조 방법의 각 단계의 흐름을 도시하는 플우로 차트이다.
먼저, 본 실시 형태의 제1 예에 관련된 패키지 디바이스의 제조 방법에 대해 설명한다. 제1 예의 패키지 디바이스의 제조 방법에서는, 도 3(A) 등에 도시하는 피가공물(11)을 가공하여 패키지 디바이스를 제조한다. 예를 들어, 피가공물(11)은, 원판 형상으로 형성된 웨이퍼이고, 실리콘(Si), 사파이어(Al2O3), 갈륨비소(GaAs) 또는 탄화규소(SiC) 등의 재료에 의해 구성된다.
피가공물(11)은, 한 쪽의 면(표면)(11a) 및 다른 쪽의 면(이면)(11b)을 구비한다. 피가공물(11)의 한 쪽의 면(11a) 측에는, 복수의 서로 교차하는 분할 예정 라인(스트리트)(13a, 13b)이 설정되고, 이 분할 예정 라인(13a, 13b)에 의해 피가공물(11)의 상기 한 쪽의 면(11a)이 복수의 구역(15)으로 구획된다. 예를 들어, 분할 예정 라인(13a, 13b)이 격자형으로 설정되는 경우, 각 구역(15)은 직사각형이 된다.
피가공물(11)의 한 쪽의 면(11a)의 분할 예정 라인(13a, 13b)에 의해 구획된 각 구역(15)에는, 디바이스 칩이 배치되는 제1 영역(17a)과, 제1 영역(17a)의 외측의 제2 영역(17b)이 포함된다. 이 제1 영역(17a)은, 예를 들어, 피가공물(11)에 형성된 오목부에 의해 구성된다. 도 4(B)는, 제1 영역(17a)에 오목부(19a)가 형성된 피가공물(11)을 모식적으로 도시하는 단면도이고, 도 4(A)는, 오목부(19a)가 형성되기 전의 피가공물(11)을 모식적으로 도시하는 단면도이다.
도 4(C)에는, 피가공물(11)의 제1 영역(17a)에 배치되는 디바이스 칩(31)의 단면도가 포함된다. 디바이스 칩(31)은, 예를 들어, IC(Integrated Circuit) 또는 LSI(Large Scale Integration) 등의 집적 회로, CCD(Charge Coupled Device) 또는 CMOS(Complementary Metal Oxide Semiconductor) 등의 이미지 센서, 또는 콘덴서, 저항 등의 수동 부품이다. 디바이스 칩(31)의 바닥면에는, 단자부(33a)와, 접착재층(33b)을 포함하는 돌출부(33)가 설치되어 있다.
본 실시 형태에 관련된 패키지 디바이스의 제조 방법에서는, 먼저, 피가공물(11)을 준비하는 피가공물 준비 단계(S10)를 실시한다. 제1 예에 관련된 피가공물(11)을 준비하는 방법으로서, 예를 들어, 도 4(A)에 도시하는 바와 같은 평판 형상의 피가공물(11)을 준비하고, 제1 영역(17a)에 있어서 피가공물(11)을 가공하여, 도 4(B)에 도시하는 바와 같은 오목부(19a)를 피가공물(11)에 형성한다.
예를 들어, 피가공물(11)의 제1 영역(17a) 이외의 영역에 있어서 피가공물(11)의 한 쪽의 면(11a)에 레지스트 막(도시하지 않음)을 형성하고, 피가공물(11)의 한 쪽의 면(11a)에 소정의 시간에 에칭 처리를 실시한다. 그러면, 피가공물(11)의 제1 영역(17a)에 소정의 깊이의 오목부(19a)를 형성할 수 있다.
다만, 피가공물(11)에 오목부(19a)를 형성하는 방법은 이것에 한정되지 않는다. 예를 들어, 오목부(19a)의 폭에 상당하는 날 두께를 갖는 원환 형상의 절삭 블레이드를 준비하고, 회전하는 절삭 블레이드를 피가공물(11)의 제1 영역(17a)에 소정의 깊이까지 절입시킨다. 그러면, 소정의 깊이의 오목부(19a)를 형성할 수 있다. 또한, 오목부(19a)는, 또 다른 방법에 의해 형성되어도 좋다.
피가공물 준비 단계(S10)를 실시하여 도 3(A) 및 도 4(B)에 도시하는 바와 같은 피가공물(11)을 준비한 후, 피가공물(11)의 제1 영역(17a) 상에 디바이스 칩(31)을 배치하는 디바이스 칩 배치 단계(S20)를 실시한다. 도 4(C)는, 제1 영역(17a) 상에 디바이스 칩(31)이 배치된 피가공물(11)을 모식적으로 도시하는 단면도이다. 예를 들어, 디바이스 칩(31)은, 돌출부(33)의 접착재층(33b)에 의해 피가공물(11)의 제1 영역(17a)에 부착된다.
그리고, 피가공물 준비 단계(S10) 및 디바이스 칩 배치 단계(S20) 후에, 수지 몰드 단계(S30)를 실시한다. 도 5(A)는, 수지 몰드 단계(S30)가 실시된 피가공물(11)을 모식적으로 도시하는 단면도이다.
수지 몰드 단계(S30)에서는, 제1 영역(17a)보다 높은 제2 영역(17b)과, 제1 영역(17a)에 몰드 수지(35)를 공급하여 디바이스 칩(31) 및 상기 피가공물(11)을 상기 몰드 수지로 덮는다. 몰드 수지(35)는, 예를 들어, 가열되어 연화된 상태로 피가공물(11)의 한 쪽의 면(11a) 측으로부터 공급되어, 제1 영역(17a)의 오목부(19a)의 구석구석으로 고루 퍼지고, 그 후, 시간 경과와 함께 열이 없어져 경화된다.
여기서, 몰드 수지(35)는, 예를 들어, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지 또는 폴리이미드 수지 등의 절연성을 갖는 합성 수지에 의해 합성된다. 또한, 몰드 수지(35)는, 후술하는 관통 전극(43)(도 7(B) 등 참조)의 형성 프로세스 등에도 견딜 수 있도록, 내열성이 높은 재료가 사용되는 것이 바람직하다. 다만, 내열성이 높은 재료로 형성된 몰드 수지(35)의 수축률은 높은 경향이 있어, 피가공물(11)이나 디바이스 칩(31) 등에 작용하는 응력이 커지게 된다. 그 때문에, 후술하는 연마 단계(S60)의 의의가 커진다.
수지 몰드 단계(S30) 후에, 몰드 수지(35)에서 생기는 응력에 기인한 피가공물(11)의 휘어짐을 저감하면서 피가공물(11)의 한 쪽의 면(11a) 측을 평탄화하기 위해서, 피가공물(11)을 도 1에 도시하는 연삭 연마 장치(2)에 반입하고, 피가공물(11)을 연삭 및 연마한다. 다음에, 연삭 연마 장치(2)에서 실시되는 공정에 대해서 상세하게 기술한다.
연삭 연마 장치(2)에서는, 수지 박화 단계(S50)를 실시한다. 수지 박화 단계(S50)에서는, 몰드 수지(35)로 덮인 피가공물(11)의 제2 영역(17b)이 노출되지 않고, 또한, 제1 영역(17a)에 배치된 디바이스 칩(31)이 노출되지 않는 두께까지 피가공물(11)의 한 쪽의 면(11a) 측으로부터 몰드 수지(35)를 가공하여 박화한다.
수지 박화 단계(S50)는, 예를 들어, 연삭 지석(38c, 38d)에 의한 연삭으로 실시된다. 예를 들어, 거친 연삭 위치(B)에서 연삭 지석(38c)으로 피가공물(11)을 거친 연삭하고, 그 후, 마무리 연삭 위치(C)에서 연삭 지석(38d)으로 피가공물(11)을 마무리 연삭하는 2 단계로 실시되어도 좋다.
연삭 연마 장치(2)에서는, 반송 위치(A)에 위치된 척 테이블(18)의 유지면(18a) 상에 피가공물(11)을 반송한다. 이 때, 피가공물(11)의 다른 쪽의 면(이면)(11b) 측을 유지면(18a)에 대면시키고, 한 쪽의 면(표면)(11a) 측을 상방으로 노출시킨다. 그리고, 척 테이블(18)의 흡인원을 작동시켜, 척 테이블(18)로 피가공물(11)을 흡인 유지한다. 그 후, 턴 테이블(16)을 회전시켜, 피가공물(11)을 흡인 유지하는 척 테이블(18)을 거친 연삭 위치(B)로 보낸다.
　거친 연삭 위치(B)에서는, 연삭 유닛(32a)의 연삭 지석(38c)으로 피가공물(11)의 한 쪽의 면(11a) 측으로부터 몰드 수지(35)를 거친 연삭한다. 즉, 척 테이블(18) 및 연삭 휠(38a)을 각각 회전시켜, 비교적 빠른 가공 이송 속도로 연삭 유닛(32a)을 하강시켜, 연삭 지석(38c)을 몰드 수지(35)에 접촉시켜, 몰드 수지(35)를 거친 연삭한다. 그리고, 소정의 두께를 남기고 몰드 수지(35)의 거친 연삭을 종료한다.
다음에, 턴 테이블(16)을 회전시켜, 거친 연삭된 피가공물(11)을 흡인 유지하는 척 테이블(18)을 마무리 연삭 위치(C)에 보낸다. 마무리 연삭 위치(C)에서는, 연삭 유닛(32b)의 연삭 지석(38d)으로 피가공물(11)의 한 쪽의 면(11a) 측으로부터 몰드 수지(35)를 마무리 연삭한다. 즉, 척 테이블(18) 및 연삭 휠(38b)을 각각 회전시켜, 비교적 느린 가공 이송 속도로 연삭 유닛(32b)을 하강시켜, 연삭 지석(38d)을 몰드 수지(35)에 접촉시키고, 몰드 수지(35)를 마무리 연삭한다.
도 5(B)는, 수지 박화 단계(S50)가 실시된 후에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 마무리 연삭이 종료되는 단계에 있어서 몰드 수지(35)로 덮인 피가공물(11)의 제2 영역(17b) 및 디바이스 칩(31)이 노출되지 않도록, 소정의 두께를 남기고 몰드 수지(35)의 마무리 연삭을 종료한다. 또한, 거친 연삭이 될 때의 몰드 수지(35)의 제거량과, 마무리 연삭이 될 때의 몰드 수지(35)의 제거량과, 그들의 결정 방법에 관해서는 후에 상세히 기술한다.
본 실시 형태에 따른 패키지 디바이스의 제조 방법에 상관없이, 연삭 가공으로 피가공물(11)의 제2 영역(17b) 및 디바이스 칩(31)의 적어도 한 쪽이 노출된 경우, 연삭 지석(38d)에 의해 노출면에 미소한 손상이 생긴 파쇄층이 형성된다. 이 경우, 피가공물(11)에 부분적으로 잔존하는 몰드 수지(35)에 기인하는 응력에 의해 이 파쇄층이 성장하여, 균열(크랙)이 피가공물(11) 등에 생겨 버린다. 따라서, 본 실시 형태에 따른 패키지 디바이스의 제조 방법에서는, 연삭 가공에서는 피가공물(11) 및 디바이스 칩(31)을 노출시키지 않는다.
수지 박화 단계(S50)의 다음에, 연마 단계(S60)를 실시한다. 우선, 턴 테이블(16)을 회전시켜, 마무리 연삭된 피가공물(11)을 흡인 유지하는 척 테이블(18)을 연마 위치(D)로 보낸다. 그리고, 척 테이블(18) 및 연마 패드(66)를 각각 회전시키고, 연마 유닛(60)을 하강시켜, 피가공물(11)을 덮는 몰드 수지(35)에 연마 패드(66)를 접촉시킨다.
피가공물(11)의 한 쪽의 면(11a) 측으로부터 몰드 수지(35)를 연마 패드(66)로 연마하면, 피가공물(11)의 제2 영역(17b) 상에서 몰드 수지(35)가 제거되어 제2 영역(17b)이 노출된다. 여기서, 노출된 제2 영역(17b)에 연마 패드(66)가 접촉하여도, 연삭 지석(38c, 38d)이 접촉하는 경우와는 달리, 제2 영역(17b)에는 파쇄층이 형성되지 않는다. 그 때문에, 잔존하는 몰드 수지(35)에서 기인하는 응력에 의해 제2 영역(17b)에 균열이 발생하는 일도 없다.
연마 단계(S60)에서는, 또한, 제1 영역(17a)에 배치된 몰드 수지(35)와 제2 영역(17b)을 연마 패드(66)로 연마하고, 몰드 수지(35) 및 제2 영역(17b)을 포함하는 평탄면을 피가공물(11)의 한 쪽의 면(11a) 측에 형성한다. 도 5(C)는, 연마 단계(S60)가 실시된 후에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 연마 단계(S60)에서는, 연마 유닛(60)이 소정의 높이 위치까지 하강했을 때에 연마 유닛(60)의 하강을 정지하고, 피가공물(11)의 연마를 종료한다.
또한, 피가공물(11)의 제1 영역(17a)에 배치된 디바이스 칩(31)의 두께나, 제1 영역(17a)을 구성하는 오목부(19a)의 깊이에 따라서는, 연마 단계(S60)를 실시했을 때에 디바이스 칩(31)의 상면이 몰드 수지(35)로부터 노출되는 경우가 있다. 이 경우에 있어서도, 디바이스 칩(31)에 연삭 지석(38c, 38d)이 접촉하지 않기 때문에, 크랙이 디바이스 칩(31)에 생기는 경우는 없다. 그리고, 피가공물(11)의 제2 영역(17b)과, 몰드 수지(35)와, 디바이스 칩(31)에 의해 구성되는 평탄면이 형성된다.
수지 박화 단계(S50) 및 연마 단계(S60)를 실시한 후, 턴 테이블(16)을 회전시켜 척 테이블(18)을 반송 위치(A)로 보내고, 피가공물(11)을 세정 유닛(70)으로 세정하여, 연삭 연마 장치(2)로부터 반출한다. 연삭 연마 장치(2)로부터 반출된 피가공물(11)에는, 추가로 각종 공정이 실시된다. 다음에, 수지 박화 단계(S50) 및 연마 단계(S60) 후에 피가공물(11)에 대하여 실시되는 가공의 일례에 대해서, 가공 단계(S70)로서 설명한다.
도 6(A)는, 가공 단계(S70)의 제1 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 당해 제1 단계에서는, 피가공물(11)의 상하를 반전시켜 한 쪽의 면(표면)(11a)을 하방을 향하게 하고, 다른 쪽의 면(이면)(11b)을 상방을 향하게 한다. 그리고, 피가공물(11)의 다른 쪽의 면(11b)에 절연체층(37)을 형성한다.
이 절연체층(37)은, 예를 들면, 산화규소막, 질화규소막, 수지막 등이다. 다만, 절연체층(37)의 재질은 이것에 한정되지 않는다. 절연체층(37)의 형성은, 예를 들어, CVD법, 스퍼터법, 스핀 코트법 등의 방법으로 실시된다.
도 6(B)는, 가공 단계(S70)의 제2 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 상기 제2 단계에서는, 디바이스 칩(31)의 돌출부(33)를 노출시키기 위해서 사용되는 레지스트 막(39)을 절연체층(37) 상에 형성한다. 레지스트 막의 재료가 되는 부재를 절연체층(37)의 위에 성막하고, 상기 부재의 소정의 영역에 광을 조사하여 상기 부재를 부분적으로 변질시키고, 현상액을 작용시켜 일부의 상기 부재를 제거함으로써 패터닝된 레지스트 막(39)을 형성한다. 레지스트 막(39)은, 소정의 위치에 형성된 개구(41)를 갖는다.
도 6(C)는, 가공 단계(S70)의 제3 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 당해 제3 단계에서는, 절연체층(37)의 레지스트 막(39)의 개구(41) 중에 노출된 영역을 에칭하여, 절연체층(37)을 소정의 두께로 박화한다. 이 공정은, 예를 들어, 반응성 이온 에칭(RIE; Reactive Ion Etching)에 의해 실시된다. 다만, 절연체층(37)의 일부를 제거하는 공정은, 다른 방법에 의해 실시되어도 좋다.
도 7(A)는, 가공 단계(S70)의 제4 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 상기 제4 단계에서는, 더욱 에칭을 진행시켜 디바이스 칩(31)의 단자부(33a)에 도달하는 관통 구멍(41a)을 형성한다. 이 제4 단계에 있어서의 에칭은, 예를 들면, 보쉬법(Bosch process)에 의해 실시되어도 되고, 반응성 이온 에칭에 의해 실시되어도 된다.
또한, 제3 단계에서 실시되는 에칭에 사용되는 레지스트 막(39)은, 제4 단계에서 실시되는 에칭에 그대로 사용되어도 된다. 또는, 제3 단계에서 실시되는 에칭이 종료된 후에 레지스트 막(39)을 제거하고, 새롭게 수지 부재를 피가공물(11)의 다른 쪽의 면(11b) 측에 공급하고, 상기 수지 부재의 소정의 영역에 광을 조사해서 현상액을 작용시켜, 새로운 레지스트 막을 형성해도 된다. 이 경우, 제4 단계에서 실시되는 에칭에 적합한 레지스트 막을 사용할 수 있다.
도 7(B)는, 가공 단계(S70)의 제5 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 상기 제5 단계에서는, 레지스트 막(39)을 제거하고, 제4 단계에서 형성된 관통 구멍(41a)에 전극 재료를 공급하여, 디바이스 칩(31)의 단자부(33a)에 접속된 관통 전극(43)을 형성한다. 관통 전극(43)은, 예를 들어, 전해 도금 매립 처리에 의해 형성된 구리 관통 전극이다. 다만, 관통 전극(43)의 형성 방법은 이것으로 한정되지 않는다.
또한, 디바이스 칩(31)은 단자부(33a)를 포함하는 돌출부(33)를 갖고 있지 않아도 좋고, 관통 전극(43)에 접속되는 다른 구성의 단자를 구비하여도 좋다. 예를 들어, 디바이스 칩(31)은, 표면에 복수의 구리제의 필러가 형성되고, 필러 사이가 폴리이미드 등의 수지막으로 메워지고, 표면 측이 서페이스 플레이너로 평탄화되어 형성된 구조를 돌출부(33) 대신에 구비해도 좋다. 이 경우, 디바이스 칩(31)에 돌출부(33)가 없고, 상기 수지막으로부터 노출되는 필러에 관통 전극(43)이 접속된다. 즉, 필러가 단자부로서 기능한다.
도 8(A)는, 가공 단계(S70)의 제6 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 상기 제6 단계에서는, 피가공물(11)의 다른 쪽의 면(이면)(11b) 측에 배선층(45)을 형성한다. 배선층(45)은, 소정의 형상으로 패터닝된 금속 부재로 구성되는 도체부(47, 49)와, 도체부(47, 49)의 주위를 둘러싸는 절연막에 의해 구성되면 된다.
보다 상세하게는, 예를 들어, 피가공물(11)의 다른 쪽의 면(11b) 측에 금속막을 형성하고, 포토리소그래피 공정에 의해 금속막을 소정의 형상으로 패터닝하고, 금속막을 절연막으로 덮고, 상기 절연막의 소정의 위치에 개구를 형성하여 금속막을 노출시킨다. 또는, 피가공물(11)의 다른 쪽의 면(11b) 측에 절연막을 형성하고, 절연막을 소정의 형상으로 패터닝하며, 절연막이 제거된 영역에 금속 부재를 배치한다. 배선층(45)은, 이들 수법 또는 그 밖의 수법에 의해 피가공물(11)의 다른 쪽의 면(11b) 측에 형성된다.
도 8(B)는, 가공 단계(S70)의 제7 단계에 있어서의 피가공물(11)을 모식적으로 도시하는 단면도이다. 당해 제7 단계에서는, 새로운 디바이스 칩(53)의 단자부(51)를 배선층(45)의 도체부(47, 49)에 접속하고, 피가공물(11)의 다른 쪽의 면(11b) 측에 새로운 디바이스 칩(53)을 배치한다. 이에 의해, 복수의 디바이스 칩(31, 53)을 포함하는 패키지 디바이스가 최종적으로 얻어진다. 그 후, 디바이스 칩(53)은, 새로운 몰드 수지에 의해 봉지되어도 좋다.
이상에 설명한 가공 단계(S70)는 하나의 예이다. 수지 박화 단계(S50) 및 연마 단계(S60)가 실시된 피가공물(11)에는 임의의 가공이 실시되고, 분할 예정 라인(13)으로 구획된 각 구역(15)에 디바이스 칩(31, 53)이 패키지된다. 본 실시 형태에 따른 패키지 디바이스의 제조 방법에서는, 다음에, 피가공물(11)을 분할 예정 라인(1)을 따라 분할하여, 각각 디바이스 칩(31, 53)을 구비하는 개개의 패키지 디바이스(55)를 제조하는 분할 단계(S80)를 실시한다.
도 8(C)는, 분할 단계(S80)가 실시되고 있는 피가공물(11)을 모식적으로 도시하는 단면도이다. 분할 단계(S80)는, 예를 들어, 절삭 유닛(72)을 구비하는 절삭 장치로 실시된다. 절삭 장치는, 연삭 연마 장치(2)의 척 테이블(18)과 동일하게 구성되는 도시하지 않는 척 테이블과, 상기 척 테이블로 유지된 피가공물(11)을 절삭하는 절삭 유닛(72)을 포함한다.
절삭 유닛(72)은, 기단 측이 회전 구동원에 접속된 스핀들(74)과, 스핀들(74)의 선단 측에 고정된 절삭 블레이드(76)를 포함한다. 절삭 블레이드(76)는, 지석부로 구성되는 원환 형상의 절삭 날을 포함하고, 스핀들(74)을 회전시키면 절삭 블레이드(76)도 회전한다. 그리고, 회전하는 절삭 블레이드(76)의 절삭 날을 피가공물(11)에 절입시키면, 피가공물(11)이 절삭된다.
분할 단계(S80)에서는, 회전하는 절삭 블레이드(76)의 최하단이 피가공물(11)의 하단 이하의 높이 위치에 도달하도록 절삭 유닛(72)을 하강시켜, 척 테이블 및 절삭 유닛(72)을 가공 이송 방향을 따라 상대적으로 이동시킨다. 이에 의해, 분할 예정 라인(13)을 따라 피가공물(11)을 절삭하여, 피가공물(11)을 분할한다. 피가공물(11)에 설정된 모든 분할 예정 라인(13)을 따라 피가공물(11)을 분할하면, 개개의 패키지 디바이스(55)가 제조된다.
이상에 설명한 바와 같이, 본 실시 형태에 따른 패키지 디바이스의 제조 방법에서는, 피가공물(11)의 휘어짐을 억제하기 위해서 몰드 수지(35)를 부분적으로 제거할 때, 피가공물(11)의 제2 영역(17b)이나 디바이스 칩(31)을 연삭하는 경우가 없다. 그 때문에, 연삭에 따른 파쇄층이 피가공물(11) 등에 형성되지 않고, 몰드 수지(35)에서 생기는 응력 등에 기인하는 크랙이 상기 파쇄층으로부터 성장하여 형성되는 경우도 없다.
또한, 오목부(19a)에 의해 제1 영역(17a)이 구성되고, 그 외부가 제2 영역(17b)이 되는 실리콘 웨이퍼 등이 피가공물(11)이며, 피가공물 준비 단계(S10)에서 피가공물(11)이 준비되는 경우를 제1 예로서 지금까지 설명하였다. 그러나, 피가공물 준비 단계(S10)에서 준비되는 피가공물은, 다른 수법에 의해 준비되어도 좋고, 예를 들어, 원판 형상의 실리콘 웨이퍼 등에 간극 메움 부재를 재치하는 것에 의해 피가공물이 준비되어도 좋다. 다음으로, 본 실시 형태에 관련된 패키지 디바이스의 제조 방법의 제2 예에 대해 설명한다.
도 3(B)는, 제2 예에 관련된 패키지 디바이스의 제조 방법의 피가공물 준비 단계(S10)를 모식적으로 도시하는 사시도이다. 피가공물 준비 단계(S10)에서는, 관통 구멍(개구)(19b)을 갖는 간극 메움 부재(25)를 기판(23)에 재치하여 일체화함으로써 상기 관통 구멍(개구)(19b) 중에 위치하는 제1 영역과, 관통 구멍(개구)(19b)의 외측에 위치하는 제2 영역을 한 쪽의 면에 가진 피가공물(21)을 준비한다.
여기서, 기판(23)은, 상기 서술한 피가공물(11)과 마찬가지로 실리콘 등의 재료로 구성된다. 도 9(A)는, 기판(23)을 모식적으로 도시하는 단면도이다. 기판(23)의 한 쪽의 면(표면)(23a) 측에는, 도 9(A) 등에 도시되는 바와 같이, 도체부(59)나 배선층(57)이 형성되어도 좋다. 배선층(57)은, 예를 들어, 구리, 알루미늄 등의 도전막으로 구성된 소정의 패턴을 가진 금속층과, 산화규소막, 질화규소막 등으로 형성된 절연체층을 포함한다.
기판(23)을 간극 메움 부재(25)와 일체화하기 위해서, 기판(23)의 한 쪽의 면(23a) 측과, 간극 메움 부재(25)의 다른 쪽의 면(이면)(25b)의 한쪽 또는 양쪽에 접착재층이 설치된다. 도 9(B)는, 한 쪽의 면(23a) 측에 접착재층(61)이 배치된 기판(23)을 모식적으로 도시하는 단면도이다.
또한, 간극 메움 부재(25)는, 예를 들어, 기판(23)과 마찬가지로 실리콘 등의 재료로 구성되고, 기판(23)의 평면 형상과 동일한 평면 형상을 갖는다. 간극 메움 부재(25)에는, 한 쪽의 면(25a)으로부터 다른 쪽의 면(25b)까지 관통한 복수의 관통 구멍(19b), 또는 한 쪽의 면(25a)에 개구된 오목부(도시하지 않음)가 형성되어 있다.
이 관통 구멍(19b) 또는 오목부(도시하지 않음)에는, 후술하는 바와 같이 디바이스 칩(65)(도 10(A), 도 10(B) 참조)이 수용된다. 즉, 기판(23) 및 간극 메움 부재(25)가 조합되어 피가공물(21)이 형성될 때, 이 관통 구멍(19b) 또는 오목부가 피가공물(21)의 제1 영역(17c)을 규정한다. 그리고, 피가공물(21)의 제1 영역(17c)의 외측이 제2 영역(17d)이 된다. 관통 구멍(19b) 또는 오목부는, 원판 형상의 웨이퍼에 에칭 등의 방법으로 형성된다.
여기서, 간극 메움 부재(25)는, 몰드 수지(69)(도 10(B) 참조)에 의해 피가공물(21)에 부여되는 휘어짐을 저감하는 것을 목적으로 하여, 피가공물(21)에 공급되는 몰드 수지(69)를 부분적으로 배제하기 위해 사용되는 부재이다. 따라서, 몰드 수지(69) 대신에 간극 메움 부재(25)에 의한 휘어짐이 피가공물(21)에 발생하지 않도록, 간극 메움 부재(25)에는, 온도 상승 시의 체적의 팽창률 또는 압력 저하 시의 체적의 팽창률이 몰드 수지(69)보다도 작은 소재로 형성되는 것이 바람직하다.
피가공물 준비 단계(S10)에서는, 도 3(B)에 도시하는 바와 같이 기판(23)에 간극 메움 부재(25)를 재치하여 고정함으로써 기판(23) 및 간극 메움 부재(25)가 일체화된 피가공물(21)을 준비한다. 도 9(C)는, 기판(23) 및 간극 메움 부재(25)가 일체화됨으로써 준비된 피가공물(21)을 모식적으로 도시하는 단면도이다.
또한, 도 9(C)에 도시되는 바와 같이, 간극 메움 부재(25)의 관통 구멍(개구)(19b)은, 기판(23)과 간극 메움 부재(25)가 일체화되어 피가공물(21)이 형성되었을 때, 피가공물(21)의 제1 영역(17c)이 되는 영역에 위치하도록 간극 메움 부재(25)에 형성된다. 반대로 말하면, 관통 구멍(개구)(19b)을 갖는 간극 메움 부재(25)를 기판(23)에 재치하는 것에 의해 관통 구멍(개구)(19b) 중에 위치하는 제1 영역(17c)과, 관통 구멍(개구)(19b)의 외측에 위치하는 제2 영역(17d)을 한 쪽의 면(21a)에 가진 피가공물(21)을 형성한다. 또한, 제1 영역(17c)은, 간극 메움 부재(25)에 형성된 오목부로 구성되어도 된다.
다음에, 피가공물(21)의 제1 영역(17c) 상에 디바이스 칩(65)을 배치하는 디바이스 칩 배치 단계(S20)를 실시한다. 도 10(A)는, 디바이스 칩 배치 단계(S20)에서 디바이스 칩(65)이 배치된 피가공물(21)을 모식적으로 도시하는 단면도이다. 예를 들어, 디바이스 칩(65)이 갖는 단자부(67)가 기판(23)의 배선층(57)에 접속된다. 또한, 디바이스 칩(65)은, 단자부(67)를 대신하여 수지막에 둘러싸인 구리제의 필러를 갖더라도 좋고, 상기 필러가 기판(23)의 배선층(57)에 접속되어도 좋다.
또한, 본 실시 형태에 따른 패키지 디바이스의 제조 방법에서는, 피가공물 준비 단계(S10) 후에 디바이스 칩 배치 단계(S20)가 실시될 필요는 없다. 예를 들어, 피가공물 준비 단계(S10) 및 디바이스 칩 배치 단계(S20)가 동시 진행으로 실시되어도 좋고, 디바이스 칩 배치 단계(S20) 후에 피가공물 준비 단계(S10)가 실시되어도 좋다.
환언하면, 기판(23)에 간극 메움 부재(25)가 재치되기 전에, 기판(23)의 피가공물(21)의 제1 영역(17c)이 되는 위치에 디바이스 칩(65)이 먼저 배치되어도 좋다. 그리고, 그 후에 디바이스 칩(65)을 관통 구멍(개구)(19b)의 내부에 수용하도록 기판(23)에 간극 메움 부재(25)를 재치하는 것에 의해 피가공물(21)이 준비되어도 좋다. 이 경우, 피가공물 준비 단계(S10)와 동시에 디바이스 칩 배치 단계(S20)가 완료된다고도 할 수 있다.
피가공물 준비 단계(S10) 및 디바이스 칩 배치 단계(S20) 후에, 제2 영역(17d)과, 제1 영역(17c)에 몰드 수지(69)를 공급하여 디바이스 칩(65) 및 피가공물(21)을 몰드 수지(69)로 덮는 수지 몰드 단계(S30)가 실시된다. 도 10(B)는, 몰드 수지(69)로 덮인 피가공물(21)을 모식적으로 도시하는 단면도이다.
수지 몰드 단계(S30)가 실시될 때, 간극 메움 부재(25)의 관통 구멍(개구)(19b)으로 구성되는 피가공물(21)의 제1 영역(17c)보다, 간극 메움 부재(25)의 한 쪽의 면(표면)(25a)으로 구성되는 피가공물(21)의 제2 영역(17d)의 쪽이 높아진다. 다음에, 피가공물(21)을 연삭 연마 장치(2)에 보내어, 수지 박화 단계(S50) 및 연마 단계(S60)를 실시한다.
또한, 수지 박화 단계(S50)를 실시하기 전에, 연삭 연마 장치(2)에 있어서, 또는 연삭 연마 장치(2)의 외부에 있어서, 몰드 수지(69)로 덮인 피가공물(21)의 두께를 측정하는 측정 단계(S40)가 실시되어도 좋다. 측정 단계(S40)에서는, 수지 박화 단계(S50)에 있어서 몰드 수지(69)를 제거하는 제거량을 결정하기 위해서, 즉, 연삭 지석(38c, 38d)으로 몰드 수지(69)를 연삭하는 연삭량을 결정하기 위해서, 피가공물(21)의 두께가 측정된다.
도 10(B)는, 측정 단계(S40)를 모식적으로 도시하는 단면도이다. 측정 단계(S40)에는, 예를 들면, 도 10(B)에 도시하는 비접촉식 두께 측정기(78)가 사용된다. 비접촉식 두께 측정기(78)는, 예를 들어, 피가공물(21)을 투과하는 파장의 적외선 등의 광을 다른 쪽의 면(이면)(21b) 측으로부터 피가공물(21)에 조사하고, 그 반사광을 검출하는 것에 의해 피가공물(21)의 두께를 측정한다.
여기서, 비접촉식 두께 측정기(78)로부터 피가공물(21)의 한 쪽의 면(표면)(21a) 측에 광을 조사하고자 하면, 몰드 수지(69)에 의해 상기 광이 차폐된다. 그 때문에, 비접촉식 두께 측정기(78)는, 피가공물(21)의 다른 쪽의 면(21b)(기판(23)의 다른 쪽의 면(23b)) 측으로부터 피가공물(21)에 광을 조사한다.
비접촉식 두께 측정기(78)로부터 조사된 상기 광은, 피가공물(21)을 투과하도록 진행한다. 그 후, 몰드 수지(69)가 재치되는 피가공물(21)의 한 쪽의 면(21a)(간극 메움 부재(25)의 한 쪽의 면(25a))에 상기 광이 도달했을 때, 상기 광이 반사되어 피가공물(21)을 그때까지와는 역방향으로 진행한다. 그리고, 반사광이 피가공물(21)의 다른 쪽의 면(21b)(기판(23)의 다른 쪽의 면(23b))에 도달하고, 비접촉식 두께 측정기(78)로 되돌아간다.
특히, 측정 단계(S40)에서는, 비접촉식 두께 측정기(78)를 사용하여 피가공물(21)의 제2 영역(17d)에 있어서 피가공물(21)의 두께를 측정하면 좋다. 그리고, 수지 박화 단계(S50)에 있어서의 몰드 수지(69)의 제거량(연삭량)은, 측정 단계(S40)에서 측정된 제2 영역(17d)에 있어서의 피가공물(21)의 두께에 따라 결정되면 된다.
예를 들어, 수지 박화 단계(S50)에 있어서 몰드 수지(69)가 연삭되었을 때에 피가공물(21)에 제2 영역(17d)이 노출되지 않도록, 또한, 그 다음에 실시되는 연마 단계(S60)에 있어서 제2 영역(17d)을 노출시킬 수 있도록 몰드 수지(69)의 제거량(연삭량)을 결정한다. 특히, 연삭 연마 장치(2)의 연삭 유닛(32a)으로 실시되는 거친 연삭에 있어서의 제거량(연삭량)과, 연삭 유닛(32b)으로 실시되는 마무리 연삭에 있어서의 제거량(연삭량)이 결정되는 것이 바람직하다.
예를 들어, 피가공물(21) 상에 몰드 수지(69)가 100㎛ 정도의 두께로 형성되어 있는 경우, 거친 연삭에 있어서 몰드 수지(69)를 78㎛ 정도의 두께로 제거하고, 마무리 연삭에 있어서 몰드 수지(69)를 20㎛ 정도의 두께로 제거하면 좋다. 이 경우, 수지 박화 단계(S50)가 완료되었을 때에, 피가공물(21)의 제2 영역(17d)에 몰드 수지(69)가 2㎛ 정도의 두께로 잔존하게 된다.
환언하면, 수지 박화 단계(S50)에서는, 피가공물(21)의 두께에 22㎛를 더한 높이만큼 척 테이블(18)의 유지면(18a)보다 높은 위치까지 몰드 수지(69)가 연삭되도록 거친 연삭을 실시한다. 그리고, 피가공물(21)의 두께에 2㎛를 더한 높이만큼 유지면(18a)보다 높은 위치까지 몰드 수지(69)가 연삭되도록 마무리 연삭을 실시한다. 도 11(A)는, 수지 박화 단계(S50)가 실시된 피가공물(21)을 모식적으로 도시하는 단면도이다.
수지 박화 단계(S50)가 실시된 후, 연마 단계(S60)가 실시된다. 도 11(B)는, 연마 단계(S60)가 실시된 피가공물(21)을 모식적으로 도시하는 단면도이다. 연마 단계(S60)에서는, 예를 들어, 연마 패드(66)로 피가공물(21)의 제2 영역(17d)에 잔존하는 2㎛ 정도의 두께의 몰드 수지(69)를 연마하여 제거하여, 피가공물(21)의 제2 영역(17d)을 노출시킨다.
그리고, 또한 피가공물(21)의 연마를 피가공물(21)이 1㎛ 정도 박화될 때까지 진행하여, 제1 영역(17c)에 잔존하는 몰드 수지(69) 및 제2 영역(17d)으로 구성되는 평탄면을 피가공물(21)의 한 쪽의 면(21a) 측에 형성한다. 또한, 수지 박화 단계(S50)에 있어서의 몰드 수지(69)의 제거량(연삭량)이나, 연마 단계(S60)에 있어서의 제거량(연마량)은, 상기 서술한 제1 예에 관련된 패키지 디바이스의 제조 방법에 적용되어도 좋다.
여기서, 간극 메움 부재(25)의 관통 구멍(개구)(19b)의 깊이, 즉 제2 영역(17d)과 제1 영역(17c)의 높이의 차에 대하여 상세하게 설명한다. 간극 메움 부재(25)의 관통 구멍(개구)(19b)의 깊이는, 상기 관통 구멍(개구)(19b)으로 구성되는 제1 영역(17c)에 디바이스 칩(65)이 배치되었을 때에 디바이스 칩(65)의 상단이 관통 구멍(19b)으로부터 비어져 나오는 일이 없도록 설정되는 것이 바람직하다.
즉, 관통 구멍(19b)의 깊이는, 디바이스 칩(65)의 높이보다 큰 것이 바람직하다. 환언하면, 피가공물(21)의 제2 영역(17d)의 높이는, 디바이스 칩(65)의 두께를 초과하는 차로 제1 영역(17c)보다 높은 것이 바람직하다. 예를 들어, 디바이스 칩(65)의 두께를 250㎛로 하면, 간극 메움 부재(25)의 관통 구멍(개구)(19b)은 400㎛ 정도가 되면 된다.
다만, 관통 구멍(개구)(19b)의 깊이는 디바이스 칩(65)의 높이와 동일하거나 작아도 좋다. 수지 박화 단계(S50)를 실시했을 때에 디바이스 칩(65)이 몰드 수지(69)로부터 노출되지 않고, 연마 단계(S60)를 실시했을 때에 피가공물(21)의 제2 영역(17d)을 노출할 수 있도록 관통 구멍(19b)의 깊이가 설정되면 좋다. 이 경우, 연마 단계(S60)에 있어서 디바이스 칩(65)이 몰드 수지(69)로부터 노출된다.
또한, 상기 서술한 제1 예에 관련된 패키지 디바이스의 제조 방법의 피가공물(11)에 있어서도, 제1 영역(17a)을 구성하는 오목부(19a)의 깊이(제1 영역(17a)에 대한 제2 영역(17b)의 높이)는, 동일하게 결정되면 된다. 보다 상세하게는, 오목부(19a)에 디바이스 칩(31)이 수용되었을 때에, 디바이스 칩(31)의 상단이 오목부(19a)로부터 비어져 나오는 일이 없도록 설정되는 것이 바람직하다. 즉, 오목부(19a)의 깊이는, 디바이스 칩(31)의 높이보다도 큰 것이 바람직하다.
예를 들어, 피가공물(11)이 두께 775㎛의 웨이퍼이고, 디바이스 칩(31)의 두께가 250㎛인 경우, 오목부(19a)의 깊이는 400㎛이면 좋다. 다만, 오목부(19a)의 깊이는, 디바이스 칩(31)의 높이와 동일하거나 작아도 좋다. 수지 박화 단계(S50)를 실시했을 때에 디바이스 칩(31)이 몰드 수지(35)로부터 노출되지 않고, 연마 단계(S60)를 실시했을 때에 피가공물(11)의 제2 영역(17b)을 노출할 수 있도록 오목부(19a)의 깊이가 설정되면 좋다.
제2 예에 관련된 패키지 디바이스의 제조 방법의 설명으로 되돌아간다. 연마 단계(S60)를 실시한 후, 피가공물(21)에 소정의 가공을 실시하고, 최종적으로 분할 단계(S80)를 실시하여 피가공물(21)을 분할 예정 라인(13)을 따라 분할한다. 그러면, 도 11(C)에 도시되는 바와 같은 개개의 패키지 디바이스(71)가 형성된다.
또한, 피가공물(21)의 제2 영역(17d)에 형성된 몰드 수지(69)를 연삭 가공만으로 제거하고자 하면, 간극 메움 부재(25)의 한 쪽의 면(표면)(25a) 측에 파쇄층이 형성된다. 이 경우, 피가공물(21)에 잔존하는 몰드 수지(69)에서 기인하는 응력의 영향에 의해, 파쇄층으로부터 크랙이 진행된다. 이에 대해, 제2 예에 관한 패키지 디바이스의 제조 방법에서는, 피가공물(21)의 간극 메움 부재(25)가 연삭 가공되지 않아, 간극 메움 부재(25)에 파쇄층이 형성되지 않기 때문에, 크랙의 발생이 억제된다.
여기서, 상기 서술한 제1 예 및 제2 예에 관련된 패키지 디바이스의 제조 방법에서는, 피가공물(11, 21)에 있어서 디바이스 칩(31, 65)이 배치되는 제1 영역(17a, 17c)보다 제2 영역(17b, 17d) 측이 높은 경우에 대해서 설명하였다. 그리고, 몰드 수지(35, 69)가 연삭 및 연마되어 제2 영역(17b, 17d)이 노출되는 경우에 대해서 설명하였다.
그러나, 본 실시 형태에 따른 패키지 디바이스의 제조 방법에서는, 디바이스 칩이 배치되는 영역과, 그 외측에서 고저차가 없어도 좋다. 그리고, 피가공물이 연삭 및 연마되었을 때, 피가공물이 노출되지 않고 디바이스 칩만이 몰드 수지로부터 노출되어도 좋다. 다음으로, 본 실시 형태에 관련된 패키지 디바이스의 제조 방법의 제3 예에 대해 설명한다.
먼저, 한 쪽의 면에 복수의 서로 교차하는 분할 예정 라인이 설정된 피가공물을 준비하는 피가공물 준비 단계(S10)를 실시한다. 도 12(A)에는, 제3 예에 관련된 패키지 디바이스의 제조 방법에 있어서의 피가공물(73)을 모식적으로 도시하는 단면도가 포함되어 있다. 피가공물(73)은, 예를 들어, 실리콘 등의 재료로 형성된 웨이퍼이다.
피가공물 준비 단계(S10)에서 준비되는 피가공물(73)의 한 쪽의 면(표면)(73a) 측에는, 도 12(A) 등에 도시하는 바와 같이, 도체부(77)나 배선층(75)이 형성되어도 좋다. 배선층(75)은, 예를 들어, 구리, 알루미늄 등의 도전막으로 구성된 소정의 패턴을 가진 금속층과, 산화규소막, 질화규소막 등으로 형성된 절연체층을 포함한다.
다음에, 피가공물(73)의 한 쪽의 면(73a)의 분할 예정 라인(13)으로 구획된 각 구역 상에 디바이스 칩(81)을 배치하는 디바이스 칩 배치 단계(S20)를 실시한다. 도 12(A)는 디바이스 칩(81)이 배치된 피가공물(73)을 모식적으로 도시하는 단면도이다. 예를 들어, 디바이스 칩(81)이 갖는 단자부(83)가 피가공물(73)의 배선층(75)에 접속된다.
피가공물 준비 단계(S10) 및 디바이스 칩 배치 단계(S20) 후에, 피가공물(73)의 한 쪽의 면(표면)(73a) 측에 몰드 수지(85)를 공급하여 디바이스 칩(81) 및 피가공물(73)을 몰드 수지(85)로 덮는 수지 몰드 단계(S30)를 실시한다. 도 1 2(B)는, 몰드 수지(85)로 덮인 피가공물(73)을 모식적으로 도시하는 단면도이다.
수지 몰드 단계(S30) 후에, 피가공물(73)을 연삭 연마 장치(2)에 보내어, 수지 박화 단계(S50) 및 연마 단계(S60)를 실시한다. 수지 박화 단계(S50)에서는, 다른 쪽의 면(이면)(73b) 측을 하방을 향해 피가공물(73)을 척 테이블(18)에 재치하고, 디바이스 칩(81)이 노출되지 않는 두께까지 피가공물(73)의 한 쪽의 면 측으로부터 몰드 수지(85)를 연삭 지석(38c, 38d)으로 연삭한다. 수지 박화 단계(S50)의 순서에 대해서는, 다른 예에 따른 패키지 디바이스의 제조 방법의 수지 박화 단계(S50)의 설명을 적절히 참조할 수 있다.
도 13(A)는, 수지 박화 단계(S50)가 실시된 피가공물(73)을 모식적으로 도시하는 단면도이다. 도 13(A)에 도시되는 바와 같이, 몰드 수지(85)는, 디바이스 칩(81) 상에 약간의 두께로 남겨진다. 몰드 수지(85)의 이 두께는, 다음에 설명하는 연마 단계(S60)에 있어서 충분히 제거되는 두께가 되고, 수지 박화 단계(S50)는 이 두께로 몰드 수지(85)가 잔존하도록 실시된다.
예를 들면, 연마 단계(S60)에서 3㎛ 정도의 두께로 몰드 수지(85)를 제거하는 경우, 수지 박화 단계(S50)에서는 2㎛ 정도의 두께로 몰드 수지(85)가 디바이스 칩(81)의 위에 잔존하도록 몰드 수지(85)가 연삭되면 된다.
수지 박화 단계(S50) 후에, 연마 단계(S60)를 실시한다. 도 13(B)는, 연마 단계(S60)가 실시된 피가공물(73)을 모식적으로 도시하는 단면도이다. 연마 단계(S60)에서는, 피가공물(73)의 한 쪽의 면(표면)(73a) 측으로부터 연마 패드(66)로 몰드 수지(85)를 연마하여, 몰드 수지(85)로부터 디바이스 칩(81)을 노출시킨다.
연마 단계(S60)에서는, 또한 디바이스 칩(81)의 외측에 잔존하는 몰드 수지(85)와, 디바이스 칩(81)을 연마 패드(66)로 연마하여, 몰드 수지(85) 및 디바이스 칩(81)을 포함하는 평탄면을 형성한다. 여기서, 디바이스 칩(81)에는 연삭 지석(38c, 38d)이 접촉하고 있지 않기 때문에, 디바이스 칩(81)에 파쇄층이 형성되지 않는다. 그 때문에, 디바이스 칩(81)의 주위에 잔존하는 몰드 수지(85)에 생기는 응력에 기인한 크랙이 파쇄층으로부터 신장하는 일도 없다.
그 후, 연삭 연마 장치(2)로부터 취출된 피가공물(73)에는, 다양한 가공이 실시되어도 된다. 그리고, 최종적으로 분할 단계(S80)를 실시하여, 피가공물(73)을 분할 예정 라인(13)을 따라 분할한다. 도 13(C)는, 분할 단계(S80)에 의해 피가공물(73)을 분할하여 제조된 패키지 디바이스(87)를 모식적으로 도시하는 단면도이다. 분할 단계(S80)를 실시하면, 각각 디바이스 칩(81)을 구비하는 개개의 패키지 디바이스(87)가 제조된다.
이와 같이, 피가공물(73)에 있어서 디바이스 칩(81)이 설치되는 영역과, 그 외측의 영역의 높이에 실질적으로 차가 없는 경우에 있어서도, 본 실시 형태에 따른 패키지 디바이스의 제조 방법에 의하면, 디바이스 칩(81)의 크랙의 발생을 억제할 수 있다.
또한, 이상에 설명한 패키지 디바이스의 제조 방법에서는, 수지 박화 단계(S50)에 있어서 피가공물(11, 21, 73)을 덮는 몰드 수지(35, 69, 85)를 연삭 지석(38c, 38d)으로 연삭함으로써 박화하는 경우에 대해 설명하였다. 그러나, 본 발명의 일 양태는 이것에 한정되지 않는다. 즉, 본 발명의 일 양태에 관련된 패키지 디바이스의 제조 방법에서는, 연삭 이외의 가공 방법으로 몰드 수지(35, 69, 85)가 박화되어도 된다.
예를 들어, 연삭 지석(38c, 38d) 대신에, 하단에 절삭 날을 갖는 바이트 공구(도시되지 않음)로 몰드 수지(35, 69, 85)를 바이트 절삭하는 것에 의해 몰드 수지(35, 69, 85)를 박화해도 된다. 바이트 절삭은, 바이트 절삭 장치(서페이스 플레이너)에 의해 실시된다. 이 경우, 수지 박화 단계(S50)에서는, 수평면 내에 포함되는 원환 궤도 상을 회전 이동하는 바이트 공구의 하방에 피가공물(11, 21, 73)을 측방으로부터 통과시켜, 바이트 공구의 절삭 날에 몰드 수지(35, 69, 85)를 절삭시킨다.
이 때, 몰드 수지(35, 69, 85)가 소정의 제거량으로 제거되어 소정의 두께로 피가공물(11, 21, 73)에 잔존하도록, 바이트 공구 및 피가공물(11, 21, 73)의 상대적인 높이를 미리 설정해 둔다. 이와 같이, 본 발명의 일 양태에 관련된 패키지 디바이스의 제조 방법에서는, 수지 박화 단계(S50)를 바이트 공구에 의한 바이트 절삭에 의해 실시할 수도 있다.
그 밖에, 상기 실시 형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
11, 21, 73 피가공물
11a, 11b, 21a, 21b, 23a, 23b, 25a, 25b 면
13, 13a, 13b 분할 예정 라인
15 구역
17a, 17c 제1 영역
17b, 17d 제2 영역
19a 오목부
19b 관통 구멍
23 기판
25 간극 메움 부재
31, 53, 65, 81 디바이스 칩
33 돌출부
33a, 67 단자부
33b, 61 접착재층
35, 69, 85 몰드 수지
37 절연체층
39 레지스트 막
41 개구
41a 관통 구멍
43 관통 전극
45, 57, 75 배선층
47, 49, 59, 77 도체부
51,83 단자부
55, 71, 87 패키지 디바이스
73a, 73b 면
2 연삭 연마 장치
4 베이스
4a 개구
4b, 4c 카세트 재치대
6, 14, 68 반송 유닛
8,10 카세트
12 위치 맞춤 기구
16 턴 테이블
18 척 테이블
18a 유지면
20, 40 지지 구조
22 Z축 이동 기구
24 Z축 가이드 레일
26 Z축 이동 플레이트
28 Z축 볼 나사
30 Z축 펄스 모터
32a, 32b 연삭 유닛
34,62 하우징
36, 64, 74 스핀들
38a, 38b 연삭 휠
38c, 38d 연삭 지석
42 XZ축 이동 기구
44 제1 가이드 레일
46 제1 이동 플레이트
48 제1 볼 나사
50 제1 펄스 모터
52 제2 가이드 레일
54 제2 이동 플레이트
56 제2 볼 나사
58 제2 펄스 모터
60 연마 유닛
66 연마 패드
70 세정 유닛
72 절삭 유닛
76 절삭 블레이드
78 비접촉식 두께 측정기

Claims (8)

  1. 패키지 디바이스의 제조 방법으로서,
    한 쪽의 면 측에 복수의 서로 교차하는 분할 예정 라인이 설정되고, 상기 한 쪽의 면의 상기 분할 예정 라인에 의해 구획된 각 구역에 디바이스 칩이 배치되는 제1 영역과, 그 제1 영역의 외측의 제2 영역을 가진 피가공물을 준비하는 피가공물 준비 단계와,
    상기 피가공물의 상기 제1 영역 상에 상기 디바이스 칩을 배치하는 디바이스 칩 배치 단계와,
    상기 피가공물 준비 단계 및 상기 디바이스 칩 배치 단계 후에, 상기 제1 영역보다 높은 상기 제2 영역과, 상기 제1 영역에 몰드 수지를 공급하여 상기 디바이스 칩 및 상기 피가공물을 상기 몰드 수지로 덮는 수지 몰드 단계와,
    상기 수지 몰드 단계 후에, 상기 몰드 수지로 덮인 상기 피가공물의 상기 제2 영역이 노출되지 않고, 또한, 상기 제1 영역에 배치된 상기 디바이스 칩이 노출되지 않는 두께까지 상기 피가공물의 상기 한 쪽의 면 측으로부터 상기 몰드 수지를 가공하여 박화하는 수지 박화 단계와,
    상기 수지 박화 단계 후에, 상기 한 쪽의 면 측으로부터 연마 패드로 상기 몰드 수지를 연마하여 상기 피가공물의 상기 제2 영역을 노출시키고, 또한 상기 제1 영역에 배치된 상기 몰드 수지와, 상기 제2 영역을 상기 연마 패드로 연마하여, 상기 몰드 수지 및 상기 제2 영역을 포함하는 평탄면을 상기 피가공물의 상기 한 쪽의 면 측에 형성하는 연마 단계와,
    상기 피가공물을 상기 분할 예정 라인을 따라 분할하여, 각각 상기 디바이스 칩을 구비하는 개개의 패키지 디바이스를 제조하는 분할 단계
    를 구비하는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 피가공물의 상기 제1 영역은, 상기 피가공물에 형성된 오목부에 의해 구성되는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  3. 제1항에 있어서,
    상기 피가공물 준비 단계에서는, 개구를 갖는 간극 메움 부재를 기판에 재치하는 것에 의해 상기 개구 중에 위치하는 상기 제1 영역과, 상기 개구의 외측에 위치하는 상기 제2 영역을 상기 한 쪽의 면에 가진 상기 피가공물을 준비하고,
    상기 간극 메움 부재는, 온도 상승 시의 체적의 팽창률 또는 압력 저하 시의 체적의 팽창률이 상기 몰드 수지보다 작은 소재로 형성되는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  4. 제3항에 있어서,
    상기 간극 메움 부재는, 상기 기판의 평면 형상과 동일한 평면 형상을 갖고,
    상기 간극 메움 부재의 상기 개구는, 관통 구멍 또는 오목부로 구성되는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 수지 박화 단계 전에, 상기 수지 박화 단계에서 상기 몰드 수지를 제거하는 제거량을 결정하기 위해서, 상기 몰드 수지로 덮인 상기 피가공물의 두께를 측정하는 측정 단계를 더 구비하고,
    상기 측정 단계에서는, 상기 제2 영역에 있어서의 상기 피가공물의 두께를 상기 한 쪽의 면과는 반대 측의 다른 쪽의 면 측으로부터 비접촉식 두께 측정기로 측정하는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 수지 몰드 단계에서는, 상기 몰드 수지로 덮이는 상기 피가공물의 상기 제2 영역은, 상기 제1 영역에 배치된 상기 디바이스 칩의 상단보다 높은 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  7. 패키지 디바이스의 제조 방법으로서,
    한 쪽의 면에 복수의 서로 교차하는 분할 예정 라인이 설정된 피가공물을 준비하는 피가공물 준비 단계와,
    상기 피가공물의 상기 한 쪽의 면의 상기 분할 예정 라인으로 구획된 각 구역 상에 디바이스 칩을 배치하는 디바이스 칩 배치 단계와,
    상기 피가공물 준비 단계 및 상기 디바이스 칩 배치 단계 후에, 상기 피가공물의 상기 한 쪽의 면 측에 몰드 수지를 공급하여 상기 디바이스 칩 및 상기 피가공물을 상기 몰드 수지로 덮는 수지 몰드 단계와,
    상기 수지 몰드 단계 후에, 상기 디바이스 칩이 노출되지 않는 두께까지 상기 피가공물의 상기 한 쪽의 면 측으로부터 상기 몰드 수지를 가공하여 박화하는 수지 박화 단계와,
    상기 수지 박화 단계 후에, 상기 피가공물의 상기 한 쪽의 면 측으로부터 연마 패드로 상기 몰드 수지를 연마하여 상기 디바이스 칩을 노출시키고, 또한 상기 몰드 수지와, 상기 디바이스 칩을 상기 연마 패드로 연마하여, 상기 몰드 수지 및 상기 디바이스 칩을 포함하는 평탄면을 형성하는 연마 단계와,
    상기 피가공물을 상기 분할 예정 라인을 따라 분할하여, 각각 상기 디바이스 칩을 구비하는 개개의 패키지 디바이스를 제조하는 분할 단계
    를 구비하는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
  8. 제1항 내지 제4항, 제7항 중 어느 한 항에 있어서,
    상기 수지 몰드 단계에서는, 상기 몰드 수지를 연삭 지석으로 연삭함으로써 박화하는 것을 특징으로 하는, 패키지 디바이스의 제조 방법.
KR1020220153148A 2021-11-24 2022-11-16 패키지 디바이스의 제조 방법 KR20230076762A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021190268A JP2023077112A (ja) 2021-11-24 2021-11-24 パッケージデバイスの製造方法
JPJP-P-2021-190268 2021-11-24

Publications (1)

Publication Number Publication Date
KR20230076762A true KR20230076762A (ko) 2023-05-31

Family

ID=86384173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220153148A KR20230076762A (ko) 2021-11-24 2022-11-16 패키지 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US20230162990A1 (ko)
JP (1) JP2023077112A (ko)
KR (1) KR20230076762A (ko)
CN (1) CN116169034A (ko)
TW (1) TW202322234A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512168A (ja) 2016-02-23 2019-05-09 華天科技（昆山）電子有限公司Ｈｕａｔｉａｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｋｕｎｓｈａｎ） Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
JP2020092147A (ja) 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512168A (ja) 2016-02-23 2019-05-09 華天科技（昆山）電子有限公司Ｈｕａｔｉａｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｋｕｎｓｈａｎ） Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
JP2020092147A (ja) 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法

Also Published As

Publication number Publication date
TW202322234A (zh) 2023-06-01
CN116169034A (zh) 2023-05-26
US20230162990A1 (en) 2023-05-25
JP2023077112A (ja) 2023-06-05

Similar Documents

Publication Publication Date Title
JP5073962B2 (ja) ウエーハの加工方法
JP5461104B2 (ja) 保持テーブルおよび研削装置
JP2009004406A (ja) 基板の加工方法
JP2009021462A (ja) ウェーハの加工方法
TWI557790B (zh) Wafer processing method
JP2011054808A (ja) ウエーハの加工方法及び該加工方法により加工されたウエーハ
KR20230076762A (ko) 패키지 디바이스의 제조 방법
JP2014053351A (ja) ウエーハの加工方法
US20220088742A1 (en) Grinding method for workpiece and grinding apparatus
JP7313775B2 (ja) ウェーハの加工方法
TWI805872B (zh) 晶圓的加工方法
JP2020123666A (ja) 被加工物の加工方法
JP7254425B2 (ja) 半導体ウェーハの製造方法
JP6246533B2 (ja) 研削装置
JP7025249B2 (ja) 被加工物の研削方法。
JP2022053837A (ja) 保持テーブル
JP7301472B2 (ja) ウェーハの加工方法
JP2021065991A (ja) 被加工物の研削方法
JP2014053357A (ja) ウエーハの加工方法
JP2014053355A (ja) ウエーハの加工方法
JP2019186491A (ja) 被加工物の加工方法
KR20230084058A (ko) 피가공물의 연삭 방법
KR20230065689A (ko) 피가공물의 연삭 방법 및 연삭 장치
JP6949424B2 (ja) 研磨パッド
JP2023104445A (ja) ウェーハの加工方法