JP2020092147A - パッケージデバイスの製造方法 - Google Patents

Abstract

【課題】デバイスチップをモールド樹脂で被覆した後の反りを抑制することができるパッケージデバイスの製造方法を提供すること。
【解決手段】パッケージデバイスの製造方法は、インターポーザー基板の一方の面のデバイスチップ搭載領域にデバイスチップを搭載し、デバイスチップ搭載領域以外の領域にデバイスチップより厚い隙間埋め部材を供給するモールド樹脂の量を削減するために設置する搭載ステップＳＴ１と、搭載ステップＳＴ１実施後、インターポーザー基板の一方の面側の隙間埋め部材の間にモールド樹脂を供給し、デバイスチップをモールド樹脂で覆う樹脂モールドステップＳＴ２と、樹脂モールドステップＳＴ２実施後、インターポーザー基板の他方の面側を研削装置のチャックテーブルで保持し、隙間埋め部材とモールド樹脂を研削して平坦面を形成する研削ステップＳＴ３と、を備える。
【選択図】図２

Description

本発明は、パッケージデバイスの製造方法に関する。

半導体デバイスの処理速度の高速化に伴い、デバイスチップのパッケージ技術も進化している（例えば、特許文献１参照）。デバイスチップのパッケージ技術の中でも、デバイスチップの狭い電極を拡大させるファンアウト（Ｆｕｎ−Ｏｕｔ）型のパッケージ技術を達成するために貫通電極が形成されるシリコンインターポーザー基板を用いたパッケージ技術の開発が進んでいる。

特開２０１５−４６５６９号公報

前述したシリコンインターポーザー基板を用いたパッケージ技術は、シリコンインターポーザー基板にデバイスチップを搭載し、デバイスチップをモールド樹脂で被覆する。しかしながら、前述したシリコンインターポーザー基板を用いたパッケージ技術は、モールド樹脂の収縮によって基板全体が反るので、その後の膜形成、電極形成、薄化が困難になるという課題が残る。

本発明は、デバイスチップをモールド樹脂で被覆した後の反りを抑制することができるパッケージデバイスの製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明のパッケージデバイスの製造方法は、インターポーザー基板の一方の面の分割予定ラインに区画された領域にデバイスチップが配置され、該デバイスチップがモールド樹脂で覆われるパッケージデバイスの製造方法であって、インターポーザー基板の一方の面の、デバイスチップ搭載領域にデバイスチップを搭載するとともに、該デバイスチップ搭載領域以外の領域に、該デバイスチップより厚い隙間埋め部材を、供給するモールド樹脂の量を削減するために設置する搭載ステップと、該搭載ステップ実施後、該インターポーザー基板の一方の面側の該隙間埋め部材の間にモールド樹脂を供給し、該デバイスチップを該モールド樹脂で覆う樹脂モールドステップと、該樹脂モールドステップ実施後、該インターポーザー基板の他方の面側を研削装置のチャックテーブルで保持し、該隙間埋め部材と該モールド樹脂を研削して該隙間埋め部材と該モールド樹脂からなる平坦面を形成する研削ステップと、を備えることを特徴とする。

前記パッケージデバイスの製造方法において、該隙間埋め部材は、該インターポーザー基板と同径の部材に該デバイスチップ搭載領域に対応した貫通穴又は凹部を有しても良い。

前記パッケージデバイスの製造方法において、該研削ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側から、該デバイスチップの電極と接続する貫通電極を形成する貫通電極形成ステップと、該貫通電極形成ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側に配線層を形成する配線層形成ステップと、を備えても良い。

本願発明のパッケージデバイスの製造方法は、デバイスチップをモールド樹脂で被覆した後の反りを抑制することができるという効果を奏する。

図１は、実施形態１に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。 図２は、実施形態１に係るパッケージデバイスの製造方法の流れを示すフローチャートである。 図３は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて準備されるインターポーザー基板の要部の断面図である。 図４は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層が形成されたインターポーザー基板の要部の断面図である。 図５は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に隙間埋め部材が配置されたインターポーザー基板の要部の断面図である。 図６は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に配置される隙間埋め部材を示す斜視図である。 図７は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、デバイス搭載領域上にデバイスチップが配置されたインターポーザー基板の要部の断面図である。 図８は、図２に示されたパッケージデバイスの製造方法の樹脂モールドステップ後のインターポーザー基板の要部の断面図である。 図９は、図２に示されたパッケージデバイスの製造方法の研削ステップを模式的に示す側面図である。 図１０は、図２に示されたパッケージデバイスの製造方法の研削ステップにおいて、隙間埋め部材とモールド樹脂を研削した後のインターポーザー基板の要部の断面図である。 図１１は、図２に示されたパッケージデバイスの製造方法の研削ステップにおいて、基板が研削された後のインターポーザー基板の要部の断面図である。 図１２は、実施形態２に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。 図１３は、実施形態２に係るパッケージデバイスの製造方法の流れを示すフローチャートである。 図１４は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側に絶縁体層が形成されたインターポーザー基板の要部の断面図である。 図１５は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、絶縁体層上にマスクが形成されたインターポーザー基板の要部の断面図である。 図１６は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側からエッチングされた後のインターポーザー基板の要部の断面図である。 図１７は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、貫通電極が形成されたインターポーザー基板の要部の断面図である。 図１８は、図１３に示されたパッケージデバイスの製造方法の配線層形成ステップ後のインターポーザー基板の要部の断面図である。 図１９は、図１３に示されたパッケージデバイスの製造方法の分割ステップ後のインターポーザー基板の要部の断面図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。

〔実施形態１〕
本発明の実施形態１に係るパッケージデバイスの製造方法を図面に基づいて説明する。図１は、実施形態１に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。図２は、実施形態１に係るパッケージデバイスの製造方法の流れを示すフローチャートである。

実施形態１に係るパッケージデバイスの製造方法は、図１に示すパッケージデバイスを製造する方法である。実施形態１において、パッケージデバイス１は、図１に示すように、インターポーザー基板１０と、デバイスチップ２０と、隙間埋め部材３０と、モールド樹脂４０とを備える。

実施形態１において、インターポーザー基板１０は、シリコンなどから構成された板状の基板１１と、基板１１の一方の面１２に積層された配線層１３とを備える。配線層１３は、導電性を有する金属などから構成される導体部１４と、絶縁性の絶縁部１５とを備える。実施形態１では、絶縁部１５は、ＳｉＯ_２などから構成されている。また、実施形態１では、インターポーザー基板１０は、配線層１３上即ち基板１１の一方の面１２側に接着剤層１６が積層されている。

デバイスチップ２０は、接着剤層１６のインターポーザー基板１０の一方の面１２の分割予定ライン１０１により区画された領域のデバイス搭載領域１０２上の部分に配置されている。デバイス搭載領域１０２は、インターポーザー基板１０の一方の面１２のデバイスチップ２０と重なる領域である。デバイスチップ２０は、導体部１４と電気的に接続する電極２１を備えている。実施形態１では、デバイスチップ２０は、例えば、ＬＳＩ（Large Scale Integration）、又は受動部品などである。

隙間埋め部材３０は、接着剤層１６のインターポーザー基板１０の一方の面１２のデバイス搭載領域１０２以外の領域即ちデバイスチップ２０が搭載されないデバイス非搭載領域１０３上の部分に配置されている。デバイス非搭載領域１０３は、インターポーザー基板１０の一方の面１２のデバイスチップ２０と重ならない領域であり、分割予定ライン１０１を含んでいる。隙間埋め部材３０は、デバイスチップ２０よりも厚い板状に形成されている。実施形態１では、隙間埋め部材３０は、シリコンなどモールド樹脂４０よりも加熱や冷却時に膨張率や収縮率が少ない材料から構成されている。

モールド樹脂４０は、合成樹脂などから構成され、デバイスチップ２０を覆っている。実施形態１では、隙間埋め部材３０間に供給されて、デバイス搭載領域１０２上に配置にされたデバイスチップ２０を被覆している。実施形態１では、モールド樹脂４０は、加熱されるなどして軟化された状態で隙間埋め部材３０間に供給された後、硬化して、デバイスチップ２０を被覆する。モールド樹脂４０は、硬化する際に収縮する。

前述した構成のパッケージデバイス１を製造する実施形態１に係るパッケージデバイスの製造方法は、図２に示すように、搭載ステップＳＴ１と、樹脂モールドステップＳＴ２と、研削ステップＳＴ３と、分割ステップＳＴ４とを備える。

（搭載ステップ）
図３は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて準備されるインターポーザー基板の要部の断面図である。図４は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層が形成されたインターポーザー基板の要部の断面図である。図５は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に隙間埋め部材が配置されたインターポーザー基板の要部の断面図である。図６は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に配置される隙間埋め部材を示す斜視図である。図７は、図２に示されたパッケージデバイスの製造方法の搭載ステップにおいて、デバイス搭載領域上にデバイスチップが配置されたインターポーザー基板の要部の断面図である。

搭載ステップＳＴ１は、インターポーザー基板１０の一方の面１２の、デバイス搭載領域１０２にデバイスチップ２０を搭載するとともに、デバイス搭載領域１０２以外のデバイス非搭載領域１０３に、デバイスチップ２０より厚い隙間埋め部材３０を、供給するモールド樹脂４０の量を削減するために設置するステップである。実施形態１において、搭載ステップＳＴ１では、まず、図３に示す基板１１の一方の面１２上に配線層１３を積層しかつシリコンなどから構成された円板状のインターポーザー基板１０を準備する。搭載ステップＳＴ１では、図４に示すように、配線層１３上にデバイスチップ２０及び隙間埋め部材３０を固定するための接着剤を供給して、接着剤層１６を形成する。

実施形態１において、搭載ステップＳＴ１では、図５に示すように、接着剤層１６のインターポーザー基板１０のデバイス非搭載領域１０３上の部分に隙間埋め部材３０を配置し、固定する。実施形態１では、隙間埋め部材３０は、図６に示すように、デバイスチップ２０よりも厚くかつインターポーザー基板１０と同径の円板状の部材３１にデバイス搭載領域１０２に対応した貫通穴３２を有するものを用いる。貫通穴３２は、円板状の部材３１を貫通している。実施形態１において、搭載ステップＳＴ１では、インターポーザー基板１０上の接着剤層１６上にインターポーザー基板１０と同軸となる位置に隙間埋め部材３０が配置される。即ち、本明細書では、デバイス搭載領域１０２に対応した貫通穴３２とは、貫通穴３２がインターポーザー基板１０のデバイス搭載領域１０２と重なることを示している。

実施形態１において、搭載ステップＳＴ１では、図７に示すように、接着剤層１６のデバイス搭載領域１０２上の部分にデバイスチップ２０を配置して、デバイスチップ２０を隙間埋め部材３０の貫通穴３２内に配置する。パッケージデバイスの製造方法は、デバイス搭載領域１０２にデバイスチップ２０を配置すると、樹脂モールドステップＳＴ２に進む。なお、実施形態１において、搭載ステップＳＴ１では、インターポーザー基板１０に隙間埋め部材３０を固定した後に、デバイスチップ２０を搭載したが、本発明は、インターポーザー基板１０にデバイスチップ２０を搭載した後に、隙間埋め部材３０を固定しても良い。

（樹脂モールドステップ）
図８は、図２に示されたパッケージデバイスの製造方法の樹脂モールドステップ後のインターポーザー基板の要部の断面図である。樹脂モールドステップＳＴ２は、搭載ステップＳＴ１実施後、インターポーザー基板１０の一方の面１２側の隙間埋め部材３０の間である貫通穴３２にモールド樹脂４０を供給し、デバイスチップ２０をモールド樹脂４０で覆うステップである。

実施形態１において、樹脂モールドステップＳＴ２では、軟化したモールド樹脂４０を貫通穴３２内と隙間埋め部材３０上とに供給して、モールド樹脂４０を硬化させて、図８に示すように、モールド樹脂４０でデバイスチップ２０及び隙間埋め部材３０全体を被覆する。パッケージデバイスの製造方法は、モールド樹脂４０でデバイスチップ２０及び隙間埋め部材３０全体を被覆すると、研削ステップＳＴ３に進む。

（研削ステップ）
図９は、図２に示されたパッケージデバイスの製造方法の研削ステップを模式的に示す側面図である。図１０は、図２に示されたパッケージデバイスの製造方法の研削ステップにおいて、隙間埋め部材とモールド樹脂を研削した後のインターポーザー基板の要部の断面図である。図１１は、図２に示されたパッケージデバイスの製造方法の研削ステップにおいて、基板が研削された後のインターポーザー基板の要部の断面図である。

研削ステップＳＴ３は、樹脂モールドステップＳＴ２実施後、インターポーザー基板１０の基板１１の他方の面１７側を研削装置２００のチャックテーブル２０１で保持し、隙間埋め部材３０とモールド樹脂４０を図１０の点線の位置から実線で示す位置まで研削して隙間埋め部材３０とモールド樹脂４０からなる平坦面５０を形成するステップである。実施形態１において、研削ステップＳＴ３では、研削装置２００は、図９に示すように、チャックテーブル２０１の保持面２０２にインターポーザー基板１０の基板１１の他方の面１７を吸引保持する。

研削ステップＳＴ３では、研削装置２００は、スピンドル２０３により研削ホイール２０４を軸心回りに回転しかつチャックテーブル２０１を軸心回りに回転しながら研削水を供給する。研削ステップＳＴ３において、研削装置２００は、研削砥石２０５をチャックテーブル２０１に所定の送り速度で近づけることによってインターポーザー基板１０上のモールド樹脂４０を研削する。実施形態１では、研削ステップＳＴ３では、研削装置２００は、図１０に示すように、デバイス非搭載領域１０３上の隙間埋め部材３０が露出するまでに、モールド樹脂４０及び隙間埋め部材３０を研削して、隙間埋め部材３０とモールド樹脂４０とからなる平坦面５０を形成する。

実施形態１において、研削ステップＳＴ３では、研削装置２００が平坦面５０を形成した後、チャックテーブル２０１の保持面２０２に平坦面５０を吸引保持し、スピンドル２０３により研削ホイール２０４を軸心回りに回転しかつチャックテーブル２０１を軸心回りに回転しながら研削水を供給する。研削ステップＳＴ３において、研削装置２００は、研削砥石２０５をチャックテーブル２０１に所定の送り速度で近づけることによってインターポーザー基板１０の他方の面１７側を研削する。実施形態１では、研削ステップＳＴ３では、研削装置２００は、図１１に示すように、図１１中の点線で示す位置から所定の仕上げ厚さ１０４になるまでインターポーザー基板１０を薄化する。パッケージデバイスの製造方法は、平坦面５０を形成し、所定の仕上げ厚さ１０４になるまでインターポーザー基板１０を薄化すると、分割ステップＳＴ４に進む。

なお、実施形態１では、研削ステップＳＴ３では、研削装置２００が隙間埋め部材３０とモールド樹脂４０とを研削して平坦面５０を形成した。しかしながら、本発明では、研削装置２００が研削した後に、図示しない研磨装置がチャックテーブルに他方の面１７側を保持し、スピンドルにより研磨ホイールを軸心回りに回転しかつチャックテーブルを軸心回りに回転するとともにアルカリ性の研磨液を供給しながら研磨パッドをチャックテーブルに所定の送り速度で近づけることによって平坦面５０を化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）しても良い。

また、実施形態１では、研削ステップＳＴ３では、研削装置２００が、所定の仕上げ厚さ１０４になるまでインターポーザー基板１０を薄化した。しかしながら、本発明では、研削装置２００がインターポーザー基板１０を薄化した後に、図示しない研磨装置がインターポーザー基板１０の基板１１の他方の面１７をＣＭＰしても良い。

（分割ステップ）
分割ステップＳＴ４は、インターポーザー基板１０等を分割予定ライン１０１に沿って分割して、インターポーザー基板１０、隙間埋め部材３０及びモールド樹脂４０を個々のパッケージデバイス１に分割するステップである。分割ステップＳＴ４では、切削装置又はレーザー加工装置等が平坦面５０又は他方の面１７側をチャックテーブルの保持面に保持し、分割予定ライン１０１に切削ブレードを切り込ませ又は分割予定ラインにレーザー光線を照射して、個々のパッケージデバイス１に分割する。パッケージデバイスの製造方法は、インターポーザー基板１０、隙間埋め部材３０及びモールド樹脂４０を個々のパッケージデバイス１に分割すると終了する。

実施形態１に係るパッケージデバイスの製造方法は、搭載ステップＳＴ１において、隙間埋め部材３０をデバイス搭載領域１０２以外のデバイス非搭載領域１０３に設置する。このために、パッケージデバイスの製造方法は、モールド樹脂４０の量を削減することができ、モールド樹脂４０の硬化する際の収縮量も削減することができる。その結果、パッケージデバイスの製造方法は、硬化のモールド樹脂４０の収縮によるインターポーザー基板１０等の反りを緩和でき、デバイスチップ２０をモールド樹脂４０で被覆した後の反りを抑制することができ、次工程でのインターポーザー基板１０等の保持や搬送や次工程での材料の積層や搭載が容易になるという効果を奏する。

また、実施形態１に係るパッケージデバイスの製造方法は、隙間埋め部材３０をインターポーザー基板１０と同径の円板上の部材３１として、この部材３１にデバイス搭載領域１０２に対応した貫通穴３２を有したものとしている。このために、パッケージデバイスの製造方法は、デバイス非搭載領域１０３に重なる位置にインターポーザー基板１０に対して隙間埋め部材３０を設置することが容易となる。

また、実施形態１に係るパッケージ基板の製造方法は、インターポーザー基板１０と隙間埋め部材３０とを同じ材質（実施形態１では、例えば、シリコン）から構成しているので、モールド樹脂４０硬化後の反りを抑制することができる。

〔実施形態２〕
本発明の実施形態２に係るパッケージデバイスの製造方法を図面に基づいて説明する。図１２は、実施形態２に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。図１３は、実施形態２に係るパッケージデバイスの製造方法の流れを示すフローチャートである。なお、本明細書は、実施形態２において、実施形態１と同一部分に同一符号を付して説明を省略する。

実施形態２に係るパッケージデバイスの製造方法は、図１２に示すパッケージデバイスを製造する方法である。実施形態１において、パッケージデバイス１−２は、図１２に示すように、絶縁体層６０と、貫通電極８０と、配線層７０と、他方の面１７側に配置されるデバイスチップ２０を備えること以外、実施形態１の図１に示すパッケージデバイス１と構成が同じである。

絶縁体層６０は、絶縁体から構成され、インターポーザー基板１０の基板１１の他方の面１７に積層されている。実施形態２では、絶縁体層６０は、ＳｉＯ_２から構成されている。貫通電極８０は、導電性を有する金属などから構成され、所謂Through Silicon Via電極と呼ばれる電極であって、実施形態２では、接着剤層１６、配線層７０、基板１１及び絶縁体層６０を貫通して、一端がデバイスチップ２０の電極２１に接続している。

他方の面１７側の配線層７０は、導電性を有する金属などから構成される導体部７１と、絶縁性の絶縁部７２とを備える。導体部７１の少なくとも一部は、貫通電極８０の他端に接続している。他方の面１７側のデバイスチップ２０は、電極２１が導体部７１に接続している。

実施形態２に係るパッケージデバイスの製造方法は、図１３に示すように、搭載ステップＳＴ１と、樹脂モールドステップＳＴ２と、研削ステップＳＴ３と、分割ステップＳＴ４とに加え、貫通電極形成ステップＳＴ１０と、配線層形成ステップＳＴ１１とを備える。

（貫通電極形成ステップ）
図１４は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側に絶縁体層が形成されたインターポーザー基板の要部の断面図である。図１５は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、絶縁体層上にマスクが形成されたインターポーザー基板の要部の断面図である。図１６は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側からエッチングされた後のインターポーザー基板の要部の断面図である。図１７は、図１３に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、貫通電極が形成されたインターポーザー基板の要部の断面図である。

貫通電極形成ステップＳＴ１０は、研削ステップＳＴ３実施後、平坦面５０側を保持し、インターポーザー基板１０の他方の面１７側から、デバイスチップ２０の電極２１と接続する貫通電極８０を形成するステップである。貫通電極形成ステップＳＴ１０では、研削ステップＳＴ３後インターポーザー基板１０の平坦面５０を保持し、図１４に示すように、基板１１の他方の面１７に絶縁体層６０を積層する。

貫通電極形成ステップＳＴ１０では、絶縁体層６０にフォトレジストを塗布し、フォトレジストを感光させるなどして、図１５に示すように、貫通電極８０が形成される位置の絶縁体層６０を露出し、絶縁体層６０の貫通電極８０が形成される位置以外を覆うマスク９０を形成する。貫通電極形成ステップＳＴ１０では、平坦面５０側を保持し、マスク９０を通して他方の面１７側にエッチング（実施形態２では、ＲＩＥ：Reactive Ion Etching）をマスク９０から露出した絶縁体層６０が一定の厚みになるまで実施する。その後、マスク９０を除去し、絶縁体層６０に貫通電極８０のうち深く掘る部分（エッチングされた部分の中央）以外にフォトレジストを塗布し、フォトレジストを感光させるなどして、マスク９２（図１６に示す）を形成する。その後、貫通電極形成ステップＳＴ１０では、エッチング（実施形態２では、ＲＩＥ又はボッシュ法（Bosch process））を実施して、図１６に示すように、絶縁体層６０、インターポーザー基板１０、配線層７０及び接着剤層１６を貫通して、デバイスチップ２０の電極２１に到達する貫通孔９１を形成する。

貫通電極形成ステップＳＴ１０では、マスク９２を除去した後、貫通孔９１にシードメタル、銅メッキ埋め込みを行い、図１７に示すように、貫通孔９１内に一端がデバイスチップ２０の電極２１に接続した貫通電極８０を形成する。パッケージデバイスの製造方法は、貫通電極８０を形成すると、配線層形成ステップＳＴ１１に進む。

（配線層形成ステップ）
図１８は、図１３に示されたパッケージデバイスの製造方法の配線層形成ステップ後のインターポーザー基板の要部の断面図である。配線層形成ステップＳＴ１１は、貫通電極形成ステップＳＴ１０実施後、平坦面５０側を保持し、インターポーザー基板１０の他方の面１７側に配線層７０を形成するステップである。

配線層形成ステップＳＴ１１では、インターポーザー基板１０の平坦面５０側を保持し、図１８に示すように、少なくとも一部が貫通電極８０に接続する導体部７１と絶縁部７２とを、絶縁体層６０及び貫通電極８０の他端上に形成して、配線層７０を形成する。なお、貫通電極８０に接続する導体部７１は、導電性の金属の一例としてのアルミニウム合金から構成されている。パッケージデバイスの製造方法は、配線層７０を形成すると、分割ステップＳＴ４に進む。

（分割ステップ）
図１９は、図１３に示されたパッケージデバイスの製造方法の分割ステップ後のインターポーザー基板の要部の断面図である。分割ステップＳＴ４は、実施形態１と同様に、インターポーザー等を個々のパッケージデバイス１に分割するステップである。

実施形態２において、分割ステップＳＴ４では、導体部７１に電極２１を接続して、他方の面１７側にデバイスチップ２０を設置した後に、実施形態１と同様に、図１９に示すように、分割予定ライン１０１に沿ってインターポーザー基板１０などを分割して、インターポーザー基板１０等を個々のパッケージデバイス１に分割する。パッケージデバイスの製造方法は、インターポーザー基板１０、隙間埋め部材３０及びモールド樹脂４０を個々のパッケージデバイス１に分割すると終了する。

実施形態２に係るパッケージデバイスの製造方法は、搭載ステップＳＴ１において、隙間埋め部材３０をデバイス搭載領域１０２以外のデバイス非搭載領域１０３に設置する。このために、パッケージデバイスの製造方法は、モールド樹脂４０の量を削減することができ、モールド樹脂４０の効果する際の収縮量も削減することができる。その結果、パッケージデバイスの製造方法は、硬化のモールド樹脂４０の収縮によるインターポーザー基板等の反りを緩和でき、デバイスチップ２０をモールド樹脂４０で被覆した後の反りを抑制することができ、次工程でのインターポーザー基板１０等の保持や搬送が容易になるという効果を奏する。

また、パッケージデバイスの製造方法は、貫通電極形成ステップＳＴ１０において、貫通電極８０を形成するので、パッケージデバイス１−２のデバイスチップ２０の実装密度を向上することができる。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。なお、前述した実施形態等では、隙間埋め部材３０として、インターポーザー基板１０と同径の円板状の部材３１を用いたが、本発明では、隙間埋め部材３０は、シリコン、ガラス、セラミックス、樹脂などから構成されたチップ状のものでも良い。この場合、隙間埋め部材３０は、デバイスチップ２０、パッケージデバイス１等と同様の大きさ等の種々の大きさのものが用いられても良い。また、本発明では、隙間埋め部材３０は、貫通穴３２の代わりに、インターポーザー基板１０と同径の円板状の部材３１にデバイス搭載領域１０２に対応した凹部を有しても良い。

１，１−２ パッケージデバイス
１０ インターポーザー基板
１２ 一方の面
１７ 他方の面
２０ デバイスチップ
３０ 隙間埋め部材
３１ 同径の部材
３２ 貫通穴（隙間埋め部材の間）
４０ モールド樹脂
５０ 平坦面
７０ 配線層
８０ 貫通電極
１０１ 分割予定ライン
１０２ デバイス搭載領域
１０３ デバイス非搭載領域（デバイス領域以外の領域）
２００ 研削装置
２０１ チャックテーブル
ＳＴ１ 搭載ステップ
ＳＴ２ 樹脂モールドステップ
ＳＴ３ 研削ステップ
ＳＴ１０ 貫通電極形成ステップ
ＳＴ１１ 配線層形成ステップ

Claims (3)

1. インターポーザー基板の一方の面の分割予定ラインに区画された領域にデバイスチップが配置され、該デバイスチップがモールド樹脂で覆われるパッケージデバイスの製造方法であって、
   インターポーザー基板の一方の面の、デバイスチップ搭載領域にデバイスチップを搭載するとともに、該デバイスチップ搭載領域以外の領域に、該デバイスチップより厚い隙間埋め部材を、供給するモールド樹脂の量を削減するために設置する搭載ステップと、
   該搭載ステップ実施後、該インターポーザー基板の一方の面側の該隙間埋め部材の間にモールド樹脂を供給し、該デバイスチップを該モールド樹脂で覆う樹脂モールドステップと、
   該樹脂モールドステップ実施後、該インターポーザー基板の他方の面側を研削装置のチャックテーブルで保持し、該隙間埋め部材と該モールド樹脂を研削して該隙間埋め部材と該モールド樹脂からなる平坦面を形成する研削ステップと、を備えるパッケージデバイスの製造方法。
2. 該隙間埋め部材は、該インターポーザー基板と同径の部材に該デバイスチップ搭載領域に対応した貫通穴又は凹部を有する請求項１に記載のパッケージデバイスの製造方法。
3. 該研削ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側から、該デバイスチップの電極と接続する貫通電極を形成する貫通電極形成ステップと、
   該貫通電極形成ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側に配線層を形成する配線層形成ステップと、を備える請求項１又は請求項２に記載のパッケージデバイスの製造方法。

Images