JP2005509267A - 超小型電子パッケージ製造のための材料適用プロセス - Google Patents

超小型電子パッケージ製造のための材料適用プロセス Download PDF

Info

Publication number
JP2005509267A
JP2005509267A JP2002576009A JP2002576009A JP2005509267A JP 2005509267 A JP2005509267 A JP 2005509267A JP 2002576009 A JP2002576009 A JP 2002576009A JP 2002576009 A JP2002576009 A JP 2002576009A JP 2005509267 A JP2005509267 A JP 2005509267A
Authority
JP
Japan
Prior art keywords
microelectronic
microelectronic package
protective film
microelectronic die
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002576009A
Other languages
English (en)
Other versions
JP4367892B2 (ja
Inventor
タウレ，スティーブン，エヌ
クエンデット，ジョン，エス
ジョンソン，カイル，ティー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2005509267A publication Critical patent/JP2005509267A/ja
Application granted granted Critical
Publication of JP4367892B2 publication Critical patent/JP4367892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

開口内に少なくとも１つの超小型電子ダイを配置した超小型電子パッケージ。液状の封止材料を、超小型電子ダイにより占有されていない開口の部分内に材料適用ニードルにより注入する。その後、樹脂材料を硬化させ、誘電材料及び導電トレースの配線層を超小型電子ダイ、樹脂材料及び超小型電子パッケージコア上に形成して、超小型電子パッケージとする。

Description

 発明の分野
本発明は、超小型電子パッケージの製造プロセスに関し、さらに詳細には、超小型電子パッケージコア内に少なくとも１つの超小型電子ダイを封止して超小型電子パッケージを形成する材料適用プロセスに関する。
集積回路コンポーネントの高性能化、低価格化及びさらなる小型化及び集積回路の実装密度の増加は、コンピューター業界が常に挑戦を続けている課題である。これらの課題が達成されるにつれて、超小型電子ダイはますます小型化している。もちろん、実装密度をさらに増加する課題を達成するには、超小型電子ダイパッケージ全体を超小型電子それ自体のサイズに等しいかまたはそれよりわずかに大きい（約１０乃至３０％）にする必要がある。かかる超小型電子ダイの実装を、「チップスケールパッケージング」または「ＣＳＰ」と呼ぶ。
図２２に示すように、真のＣＳＰは、超小型電子ダイ２０２の作用表面２０４の上に直接、ビルドアップ層を形成するものである。これらのビルドアップ層は、超小型電子ダイの作用表面２０４上の誘電層２０６を含む。誘電層２０６上には導電トレース２０８が形成され、各導電トレース２０８の一部は作用表面２０４上の少なくとも１つのコンタクト２１２と接触する。外部コンポーネントと接触させるための半田ボールまたは導電ピンのような外部コンタクトは、少なくとも１つの導電トレース２０８に電気的に接触させるために形成される。図２２は、導電層２０６上の半田マスク材料２１６に囲まれた半田ボール２１４としての外部コンタクトを示している。しかしながら、このような真のＣＳＰでは、超小型電子ダイの作用表面２０４により提供される表面領域は、ある特定タイプの超小型電子ダイ（例えば、論理装置）の外部コンポーネント（図示せず）との接触に必要な全ての外部コンタクトにとって十分な表面を提供しない。
基板（ほぼ剛性の材料）またはフレキシブルコンポーネント（ほぼ可撓性の材料）のようなインターポーザによりさらに別の表面領域を提供することが可能である。図２３は、超小型電子ダイ２２４が小さな半田ボール２２８を介して第１の表面２２６に固着されそれと電気接触する基板インターポーザ２２２を示す。小さな半田ボール２２８は、基板インターポーザの第１の表面２２６上の導電トレース２３４と、超小型電子ダイ２２４上のコンタクト２３２との間を延びる。導電トレース２３４は、基板インターポーザ２２２を貫通するビア２４２を介して基板インターポーザ２２２の第２の表面２３８上のボンドパッド２３６と別個に電気接触する。外部コンタクト層２４４（半田ボールとして示す）はボンドパッド２３６上に形成されている。外部コンタクト２４４は、超小型電子ダイ２２４と外部の電気システム（図示せず）との間の電気的通信を可能にするために使用される。
基板インターポーザ２２２を使用するには、多数の処理ステップが必要である。これらの処理ステップによりパッケージコストが増加する。さらに、小さな半田ボール２２８を使用しても過密化の問題が生じる。そのため、小さな半田ボール２２８がショートしたり、汚染を防止し機械的安定性を付与するために超小型電子ダイ２２４と基板インターポーザ２２２との間にアンダーフィル材料を挿入する際に問題がある。加えて、現在の実装技術は、基板インターポーザ２２２が厚くてランドサイドキャパシタのインダクタンスが大きくなるすぎるため、将来の超小型電子ダイ２２４の電力供給条件を満足しない恐れがある。
図２４は、超小型電子ダイ２５６の作用表面２５４を接着剤層２６２により第１の表面２５８に固着するフレキシブルコンポーネントインターポーザ２５２を示す。超小型電子ダイ２５６は、封止材料２６４内に封止されている。フレキシブルコンポーネントインターポーザ２５２には、超小型電子ダイの作用表面２５４上のコンタクト２６６及びフレキシブルコンポーネントインターポーザ２５２内の選択された金属パッド２６８へ延びる開口がレーザーアブレイションにより形成される。導電材料層は、フレキシブルコンポーネントインターポーザ２５２の第２の表面２７２上にまた開口内に形成される。導電材料層は、導電ビア２７４及び導電トレース２７６を形成するために標準のフォトマスク／エッチングプロセスによりパターン形成される。外部コンタクトは、導電トレース２７６上に形成される。図示の半田ボール２４８は、導電トレース２７６に近い半田マスク材料２８２により取り囲まれている。
フレキシブルコンポーネントインターポーザ２５２を使用するには、そのインターポーザを形成する接着材料層が必要であり、またフレキシブルコンポーネントインターポーザ２５２を超小型電子ダイ２５６に接着する必要がある。これらの接着プロセスはそれほど容易でなく、パッケージのコストを上昇させる。さらに、出来上がったパッケージの信頼性が低いことが判明している。
従って、上記問題点を解消するためにＣＳＰに用いるトレース形成用のさらに別の表面領域を提供する新しい装置及び方法を開発されると有利である。
以下の詳細な説明において、本発明の特定の実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。さらに、各実施例における個々の構成要素の位置または構成は、本発明の思想及び範囲から逸脱することなく変更できることを理解されたい。したがって、以下の詳細な説明は限定的な意味で解釈すべきでなく、本発明の範囲は、頭書の特許請求の範囲とそれらが当然享受すべき均等物の範囲だけによって規定される。添付図面において、同一参照番号はいくつかの図面において同一または類似の機能を持つものに付されている。
本発明は、少なくとも１つの超小型電子ダイを超小型電子パッケージコアまたは他の超小型電子パッケージ基板の少なくとも１つの開口内に配置し、ニードルで適用される液状封止材料により超小型電子ダイを開口内に固定する超小型電子ダイ製造技術を包含するものである。液状封止材料はその後、硬化する。次いで、誘電材料と導電トレースの配線層を超小型電子ダイ、封止材料及び超小型電子パッケージコアの上に形成して、超小型電子ダイを形成する。
図１は、超小型電子パッケージの製造に用いる超小型電子パッケージコア１０２を示す。超小型電子パッケージコア１０２は、ほぼ平坦な材料より成るのが好ましい。超小型電子パッケージ１０２の製造に用いる材料には、ビスマレイミドトリアジン（ＢＴ）樹脂系積層材料、ＦＲ４積層材料（難燃性ガラス／エポキシ材料）、種々のポリイミド積層材料、他のポリマー及びポリマー複合材料、セラミック材料など及び金属材料（銅のような）などが含まれるが、それらに限定されない。
超小型電子パッケージコア１０２は、第１の表面１０６から反対側の表面１０８へ貫通する少なくとも１つの開口１０４を有する。図２ａに示すように、開口１０４は、矩形／正方形１０４ａ、丸まったコーナーを有する矩形／正方形ｂ及び円形１０４ｃを含む（これらに限定されない）任意の形状及びサイズでよい。図２ｂに示す別の実施例の開口１０４は、後述するように、真空による材料適用プロセスを用いて、ニードルを遠隔操作で配置できるように開口から延びるチャンネル１０５を有する。好ましい実施例において、チャンネル１０５は、開口１０４と同様に超小型電子パッケージコア１０２の全厚を貫通する。かかる構成は開口１０４内に液状の材料を最適な態様で流すのに有利であり、また、ニードルの位置により何らかの欠陥が生じても、これらの欠陥は超小型電子パッケージの最終製品にとってそれほど有害でない位置にあるだろう。後述するように、開口１０４のサイズ及び形状に対する唯一の制約は、その内部に対応する超小型電子ダイを収容するに適したサイズ及び形状である必要があるという点である。
図３−９は、超小型電子デバイスを製造するための圧縮成形方法を示す。図３は、超小型電子パッケージコアの第１の表面１０６の少なくとも一部に超小型電子パッケージコアの開口１０４にまたがるように当接する少なくとも１つの第１の保護膜１１０を示す。裏側の保護膜１１２は、超小型電子パッケージコアの開口１０４に隣接して超小型電子パッケージの第２の表面１０８の少なくとも一部に当接するが、この開口をまたがない。第１の保護膜１１０及び裏側の保護膜１１２は、カプトンのポリイミドフィルム「Kapton polyimide film」 (E.I. duPont de Nemours and Company, Willmington, Delaware)のような実質的に可撓性材料であるのが好ましいが、金属膜を含む任意適当な材料で形成することができる。好ましい実施例において、第１の保護膜１１０及び裏側の保護膜１１２は、超小型電子パッケージコア１０２と実質的に同じ熱膨張係数ＣＴＥを有する。
図４は、作用表面１１６及び裏側表面１１８を有し、超小型電子パッケージコア１０２の対応する開口１０４内に配置された超小型電子ダイ１１４を示す。超小型電子ダイ１１４は、論理素子（ＣＰＵ）、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭなど）、コントローラ（チップセット）、キャパシタ、抵抗、インダクタなどを含む（これらに限定されない）任意公知の能動または受動超小型電子デバイスでよい。
超小型電子パッケージコア１０２の厚さ１１７及び超小型電子ダイ１１４の厚さ１１５は、ほぼ等しいのが好ましい。超小型電子ダイ１１４はそれぞれ、作用表面１１６が第１の保護膜１１０と当接するように配置されている。第１の保護膜１１０はシリコーンまたはアクリルのような接着材料を有し、この材料が超小型電子パッケージコアの第１の表面１０６及び超小型電子ダイの作用表面１１６に固着する。裏側の保護膜１１２は、超小型電子パッケージコアの第２の表面１０８に固着する接着材料を有する。
図５に示すように、プラスチック、樹脂、エポキシ、エラストマ（例えば、ゴム状の）材料などのような可塑化封止材料１２２は、超小型電子ダイ１１４により占有されない開口１０４の部分（図４を参照）に適用する。図６に示すように、第１の圧縮プレート１２４を第１の保護膜１１０に接触させ、第２の圧縮プレート１２６を可塑化封止材料１２２に接触させる。プレート１２４及び／または１２６からその材料が離れ易くするために、ポリテトラフルオロエチレン（ＰＴＦＥ）のような化学的不活性材料より成る保護膜をプレート１２４及び／または１２６に当接するように配置してもよい。可塑化封止材料１２２を含む超小型電子パッケージコア１０２に１平方インチ当たり約４００ポンドの荷重（矢印１２８で示す）をかけると、可塑化封止材料１２２が溶融状態となり封止材料の固状体１３２が形成される（図７を参照）。封止材料１３２は、超小型電子ダイ１１４を超小型電子パッケージコア１０２内に固定し、その結果構成される構造に機械的剛性を与え、後でトレース層を形成するための表面領域を提供する。
圧縮プロセスの間、封止材料１３２の一部は裏側の保護膜１１２（円１３４で示す）上に流れ出て、図７に示すように超小型電子ダイの裏側表面１１８を覆うことがある（第１の圧縮プレート１２４及び第２の圧縮プレート１２６は取り外されている）。裏側の保護膜１１２は、オーバーモールドの除去を容易にするために使用する。このオーバーモールドを形成するには、図８に示すように超小型電子ダイの裏側表面１１８及び超小型電子パッケージコアの第２の表面１０８とほぼ同じ平坦な表面を封止材料１３２が有するパネル１３６が得られるように、裏側を実質的に研削する必要がある（第１の保護膜１１０及び裏側の保護膜１１２は除去されている）。
さらに、図９（図８の差込部９の拡大図である）に示すように、圧縮成形プロセスによる超小型電子ダイ１１４及び／または超小型電子パッケージコア１０２のコーナー近くに空所１３８が生じることがある。これらの空所１３８は、後続の処理ステップにおいて問題になることがある。圧縮成形に関連して他に問題となる可能性のあるものは、パネル１３６の反り、超小型電子ダイ１１４が第１の保護膜１１０上を移動するためビルドアップ層に生じる超小型電子ダイ間のパターン不整列の問題（後述する）、圧縮による超小型電子ダイ１１４の割れ、圧縮成形プロセスの大型アセンブリへの適用困難性及び均一な成形を行うには封止材料１２２の粒子を細かくする必要があるが、吸入すると健康被害を生じクリーンルームでの取扱いに適していないことがある。
本発明は、上述した圧縮成形法にとって代わる材料適用プロセス（図１０−１８に示す）に関する。図１０に示すように、超小型電子パッケージ１０２では、少なくとも１つの第１の保護膜１１０が超小型電子パッケージコアの第１の表面１０６の少なくとも一部に当接して超小型電子パッケージコアの開口１０４をまたぐようになっている。図１１に示すように、各々が作用表面１１６及び裏側表面１１８を有する超小型電子ダイ１１４は、作用表面１１６が第１の保護膜１１０と当接するように超小型電子パッケージコア１０２の対応する開口１０４内に配置されている。
図１２及び１３に示すように、材料適用ニードル１４２のような材料適用工具を用いて、超小型電子ダイ１１４により占有されない開口１０４の一部（図１０を参照）に液状の封止材料１４４を注入する。材料適用ニードル１４２は、当該技術分野で知られているように、パッケージとＢＧＡフリップチップとの間にアンダーフィル材料を注入するために用いるタイプのものでよい。封止材料は、プラスチック、樹脂エポキシ、エラストマ（即ち、ゴム）材料などを含むが、これらに限定されない。しかしながら、封止材料１４４は、超小型電子ダイ１１４及び超小型電子パッケージコア１０２に対して良好な接着性を有し、可能であれば、その熱膨張係数が超小型電子ダイ１１４及び超小型電子パッケージコア１０２の係数と同じであり、超小型電子パッケージ１０２と超小型電子ダイ１１４との間の固有の特性にミスマッチがあってもそれが吸収されるように適当なコンプライアンス及び他の機械的特性を有し、材料適用ニードル１４２による適用に好適な適当な流れ及び他の材料適用特性を有する必要がある。かかる特性を有する液状封止材料１４４は、Shin-Etsu 122 シリカ充填エポキシ(Shin-Etsu Chemical Co., Ltd, Japan)及びDow Corning DC6812シリコーン(Dow Corning, Midland, MI, USA)を含むが、これらに限定されない。
その後、この組立体を、液状封止材料１４４を固体または実質的に固体の状態にするに十分な温度及び時間で固化させる。図１４に示すように、封止材料１４４の第１の表面１４８は超小型電子パッケージコアの第２の表面１０８と実質的に同一平面を有する。従って、さらに平坦化（即ち、研削）を行う必要がなく、配線層をアセンブリ１５０上に直接形成することが可能である。
別の実施例において、材料適用ニードル１４２は、超小型電子パッケージコア１０２と超小型電子ダイ１１４との間において第１の保護膜１１０の近くの超小型電子パッケージコアの開口１０４内に挿入する。液状封止材料１４４を注入すると、材料適用ニードル１４２をパッケージコア１０４から後退させる。液状封止材料１４４の注入は、図１３に示すようにパッケージコアの開口が充填されると完了する。もちろん、樹脂材料１４４を注入しながら、材料適用ニードル１４２をパッケージコアの開口１０４内で移動させて、樹脂材料１４４を均一に分布させるようにするとよいことがわかる。
図１５に示すさらに別の実施例において、超小型電子パッケージコア１０２と超小型電子ダイ１１４との間の超小型電子パッケージコアの開口１０４は、超小型電子ダイの裏側表面１１８と超小型電子パッケージコアの第２の表面１０８の近くで超小型電子パッケージコアの開口１０４をまたぐ第１の保護膜１１０及び第２の保護膜１１１で密封される。第１のニードル１１３及び第２のニードル１１５を第２の保護膜１１１に挿入する。第１のニードル１１３により少なくとも部分的に真空を引き、第２のニードル１１５により封止材料１４４を注入する。第１のニードル１１３及び第２のニードル１１５は、第２の保護膜１１１に予め形成したホールに挿入するかまたはただ第２の保護膜１１１に挿通すればよい。図１６に示すように、超小型電子パッケージコアの開口を充填した後、第１のニードル１１３及び第２のニードル１１５を引き抜く。この真空を用いるプロセスにより空所の発生がほとんどなくなり、オーバーモールドの恐れも減少し、広い範囲の流動学的性質を有する樹脂材料の使用が可能になり、広い範囲の超小型電子ダイ及び超小型電子パッケージコアの幾何学的形状を利用できることが判明している。
別の実施例によると、図２ｂに戻って、チャンネル１０５は真空支援プロセスに利用可能である。第１のニードル１１３（図１４）を１つのチャンネル１０５に挿入し、第２のニードル１１５を反対側のチャンネル１０５に挿入する。図２ｂに示すようなチャンネル１０５が互いに反対側のコーナーから延びるチャンネルの構成は、正味の流れが０である領域の形成が防止されるため、真空支援プロセスにとって好ましい。これらの領域は、１つの流れが２つの流れに分かれて実質的に反対方向へ向かい、そして再びぶつかる場合に生じる可能性がある。このような正味の流れが０の領域があると、空所が形成される可能性がある。また、ニードル１１３及び１１５の挿入位置にトポグラフィーのばらつきのような欠陥が存在する場合、パッケージの第１の層のトレースをこれらの位置を迂回させることが可能である。このような迂回は簡単であり、チャンネル１０５が開口１０４の側部からではなくてコーナーから延びる場合、他のパッケージ設計の要因に制約を与えることはほとんどない。
その後、液状封止材料１４４を固体または実質的に固体の状態にするに十分な温度及び時間をかけてこのアセンブリを硬化させる。前に図１４に示したように、封止材料１４４の第１の表面１４８は超小型電子パッケージコアの第２の表面１０８と実質的に同じ平面である。従って、アセンブリ１５０上に直接配線層を形成するためにさらに平坦化（即ち、研削）を行う必要はない。しかしながら、図１７に示すように、超小型電子ダイの利用平面１１６が硬い表面を有するプレート１５１（即ち、研磨済みスティール）に接触し、超小型電子パッケージコアの第２の表面１０８及び超小型電子ダイの裏側表面１１６が軟らかい表面のプレート１５３（例えば、シリコンゴム表面１５５を有するプレート）に接触するようにアセンブリを２つのプレート間に配置し、圧縮力を加えると、樹脂材料の前の表面１４８の平坦度をさらに改善することができる。このように圧力を加えて硬化させると、硬化した樹脂材料１４４の破壊抵抗がさらに向上するという利点が得られる。材料適用プロセスを適当に最適化することにより、樹脂材料によるダイの裏側の汚染を防止することも可能である。
樹脂材料１４４が硬化した後、アセンブリ１５０を裏返して、第１の保護膜１１０及び第２の保護膜１１１（もし存在すれば）を図１８に示すように取り除くことにより、超小型電子ダイの作用表面１１６及び超小型電子ダイの裏側表面１１８を露出させる。図１８にも示すように、樹脂材料１４４は、超小型電子ダイの作用表面１１６及び超小型電子パッケージコアの第１の表面１０６と実質的に同一表面である少なくとも１つの第２の表面１５２を形成する。樹脂材料の第２の表面１５２は、誘電材料層及び導電トレースのような配線層を形成するためのさらに別の表面領域として超小型電子パッケージコアの第１の表面１０６と共にさらなる製造ステップに使用することができる。
以下の説明は配線層を形成するためのバンプのないビルドアップ層形成技術に関するものであるが、この製造方法にはそのような制約はない。配線層は本願技術分野で知られた多種多様な方法により形成することができる。
図１９は、超小型電子パッケージコア１０２内の１つの超小型電子ダイ１１４及び超小型電子ダイ１１４と超小型電子パッケージコア１０２の間の樹脂材料１４４を示す。もちろん、超小型電子ダイ１１４は、その作用表面１１６上に位置する複数の電気コンタクト１５４を備えている。電気コンタクト１５４は、超小型電子ダイ１１４内の回路（図示せず）に電気的に接続されている。図示を簡略且つ明瞭にするために、電気コンタクト１５４をただ４個示す。
図１９に示すように、誘電層１５６、１５６´及び導電トレース１５８、１５８´はそれぞれ、超小型電子ダイの作用表面１１６（電気コンタクト１５４を含む）、超小型電子パッケージコアの第１の表面１０６及び樹脂材料の第２の表面１５２上に積層されている。誘電層１５６、１５６´は、好ましくはエポキシ樹脂、ポリイミド、ビスベンゾシクロブテンなどであり、さらに好ましくはAjinomoto U.S.A., Inc., Paramus, New Jersey, U.S.A.から市販されている充填エポキシ樹脂である。導電トレース１５８、１５８´は銅、アルミニウム及びそれらの合金を含む任意の導電性材料でよいがそれらに限定されない。
第１の誘電層１５６、１５６´の形成は、積層、スピンコーティング、ロールコーティング及びスプレーオンデポジションを含む（それらに限定されない）任意公知のプロセスで行うことができる。導電トレース１５８、１５８´はそれぞれの誘電層１５６、１５６´を貫通して互いにまたは電気コンタクト１５４と電気接触する。当業者には明らかなように、これは、レーザー穿孔及び光リソグラフィー（通常はその後エッチングを行う）または光リソグラフィープロセスにおけるレジストの露光に似た態様でのマスクによる感光性誘電材料の露光を含む（それらに限定されない）当該技術分野で知られた任意の方法により行うことができる。
図２０に示すように半田バンプ、半田ボール、ピンなどのような導電配線手段１６２を形成して導電トレース１５８´と接触させ、外部のコンポーネント（図示せず）との通信に用いることができる。図２０は、アセンブリ１６０を形成するために半田レジスト誘電層１６４を貫通する半田バンプを示す。その後、個々の超小型電子パッケージ１７０を、図２１に示すようにアセンブリ１６０（図２０を参照）から切り離す（ダイシングする）。もちろん、各超小型電子パッケージコアの開口１０４に複数の種々のサイズの超小型電子ダイを配置し、導電トレース１５８と相互接続できることがわかる。
注入プロセスの利点は、圧縮形成に起因する空所の形成がなくなる、超小型電子ダイ１１４に割れを生ぜしめる可能性のある圧縮力が存在しない、低温で材料適用を行うため反りの抑制及びダイ間の不整列の防止が簡単である、また材料適用はダイ毎に行うため大型のアセンブリでのこのプロセスの実現が容易であることが含まれるがこれらに限定されない。
本発明の実施例を詳細に説明したが、本発明はその思想または範囲から逸脱することなく多数の自明の変形例及び設計変更例が可能であるため、上述の説明にある特定の実施例に限定されないことを理解されたい。
本発明による超小型電子パッケージコアの斜視図。 別例の開口を有する本発明の超小型電子パッケージコアの平面図。 別例の開口を有する本発明の超小型電子パッケージコアの平面図。 第１の保護膜が第１の表面に固着されて開口をまたぎ、裏側の保護膜が第２の表面に固着された超小型電子パッケージコアの側断面図。 第１の保護膜に当接する、超小型電子パッケージコアの開口内に配置された超小型電子ダイの側断面図。 超小型電子パッケージコアの開口内に可塑化樹脂材料が配設された図４のアセンブリの側断面図。 圧縮プレート間に位置する図５のアセンブリの側断面図。 圧縮プレートにより圧縮した後の図６のアセンブリの側断面図。 樹脂材料を研削した後の図７のアセンブリの側断面図。 超小型電子ダイ及び超小型電子パッケージコアのコーナー近くの空所を示す図８の差込図９の側断面図。 第１の保護膜が第１の表面に固着されて開口をまたぐ本発明の超小型電子パッケージコアの側断面図。 第１の保護膜に当接する、本発明の超小型電子パッケージコアの開口内の超小型電子ダイを示す側断面図。 本発明に従って超小型電子パッケージコアの開口に挿入された材料適用ニードルを示す側断面図。 本発明に従って超小型電子パッケージコアの開口に樹脂材料を充填した後の材料適用ニードルを示す側断面図。 本発明による封止した後のアセンブリを示す側断面図。 本発明に従って樹脂材料を適用する真空支援プロセスを示す側断面図。 本発明に従って樹脂材料を適用する真空支援プロセスを示す側断面図。 本発明に従って樹脂材料の平坦度を改善する方法を示す側断面図。 本発明に従って裏返した後第１の保護膜及び第２の保護膜（存在すれば）を取り除いた図１４または図７の何れかのアセンブリを示す側断面図。 本発明に従って配線層を作用表面に形成した超小型電子ダイの側断面図。 本発明に従って接続手段が固着された配線層を示す側断面図。 本発明による単品化された超小型電子パッケージの側断面図。 当該技術分野で知られた超小型電子デバイスの真のＣＳＰを示す断面図。 当該技術分野で知られた基板インターポーザを用いる超小型電子デバイスのＣＳＰを示す断面図。 当該技術分野で知られたフレキシブルコンポーネントインターポーザを利用した超小型電子デバイスのＣＳＰを示す断面図である。

Claims (30)

  1. 超小型電子パッケージの製造方法であって、
    第１の表面、その反対側の第２の表面及び第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアを用意し、
    作用表面を有する少なくとも１つの超小型電子ダイを超小型電子パッケージコアの少なくとも１つの開口内に配置し、
    少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの開口近くに材料適用工具を位置決めし、
    材料適用工具から封止材料を適用するステップより成る超小型電子パッケージの製造方法。
  2. 材料適用工具の位置決めステップは、材料適用工具を少なくとも１つの超小型電子ダイにより占有されていない超小型電子パッケージコアの開口内に挿入するステップを含む請求項１の方法。
  3. 材料適用工具から封止材料を適用するステップはさらに、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面及び超小型電子パッケージコアの表面とほぼ同一平面となるように形成するステップを含む請求項１の方法。
  4. 封止材料の表面、超小型電子ダイの作用表面及び超小型電子パッケージコアの第１の表面上に配線層を形成するステップをさらに含む請求項３の方法。
  5. 少なくとも１つの配線層を形成するステップは、
    超小型電子ダイの作用表面、封止材料の少なくとも１つの表面、超小型電子パッケージコアの第１の表面の少なくとも一部の上に少なくとも１つの誘電材料層を形成し、
    少なくとも１つの誘電材料層に少なくとも１つのビアを形成して超小型電子ダイの作用表面の一部を露出させ、
    超小型電子ダイの作用表面と電気接触させるために少なくとも１つのビア内に延びる少なくとも１つの導電トレースを少なくとも１つの誘電材料層上に形成するステップを含む請求項４の方法。
  6. 少なくとも１つの導電トレース及び少なくとも１つの誘電材料層上に少なくとも１つの別の誘電材料層を形成するステップを含む請求項５の方法。
  7. 少なくとも１つの別の誘電材料層を貫通しその上に延びるように、少なくとも１つの別の導電トレースを形成するステップを含む請求項６の方法。
  8. 超小型電子パッケージコアを用意するステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項１の方法。
  9. 材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項１の方法。
  10. 材料適用工具から封止材料を適用する前に、超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を保護膜に当接するステップをさらに含む請求項１の方法。
  11. 超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を保護膜に当接するステップは、材料適用工具から封止材料を適用する前に保護膜上の接着層に超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を当接するステップより成る請求項１０の方法。
  12. 封止材料を硬化させるステップをさらに含む請求項１の方法。
  13. 少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの少なくとも一部の開口近くに材料適用工具を位置決めするステップは、材料適用ニードルを少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの少なくとも一部の開口内に位置決めするステップより成る請求項１の方法。
  14. 超小型電子パッケージの製造方法であって、
    保護膜を設け、
    第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアの第１の表面を保護膜に当接させ、
    少なくとも１つの超小型電子ダイを超小型電子パッケージコアの開口内に配置して、少なくとも１つの超小型電子ダイの作用表面を保護膜に当接させ、
    材料適用用工具を少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージコアの近くに位置決めし、
    材料適用工具から封止材料を適用し、
    保護膜を除去するステップより成る超小型電子パッケージの製造方法。
  15. 材料適用工具の位置決めステップは、材料適用工具を少なくとも１つの超小型電子ダイにより占有されていない超小型電子パッケージコアの開口内に挿入するステップを含む請求項１４の方法。
  16. 封止材料を適用するステップは、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面とほぼ同一平面となるように形成するステップを含む請求項１４の方法。
  17. 超小型電子ダイの複数の作用表面及び超小型電子パッケージコアの少なくとも１つの表面上に配線層を形成するステップをさらに含む請求項６の方法。
  18. 配線層を形成するステップは、
    超小型電子ダイの作用表面及び封止材料の少なくとも１つの表面の少なくとも一部の上に少なくとも１つの誘電材料層を形成し、
    少なくとも１つの誘電材料層に少なくとも１つのビアを形成して超小型電子ダイの作用表面の一部を露出させ、
    超小型電子ダイの作用表面に電気接触させるために少なくとも１つのビア内に延びる少なくとも１つの導電トレースを少なくとも１つの誘電材料層に形成するステップより成る請求項１７の方法。
  19. 少なくとも１つの導電トレース及び少なくとも１つの誘電材料層上に少なくとも１つの別の誘電材料層を形成するステップを含む請求項１８の方法。
  20. 少なくとも１つの別の誘電材料層を貫通しその上に延びるように、少なくとも１つの別の導電トレースを形成するステップを含む請求項１９の方法。
  21. 保護膜を設けるステップは接着剤を有する保護膜を設けるステップを含み、保護膜に少なくとも１つの超小型電子ダイの作用表面を当接するステップは保護膜の接着剤に少なくとも１つの超小型電子ダイの作用表面を当接するステップより成る請求項１４の方法。
  22. 超小型電子パッケージコアを設けるステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項１４の方法。
  23. 材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項１４の方法。
  24. 封止材料を硬化させるステップをさらに含む請求項１４の方法。
  25. 超小型電子パッケージの製造方法であって、
    保護膜を設け、
    第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアの第１の表面を保護膜に当接させ、
    少なくとも１つの超小型電子ダイを超小型電子パッケージコアの開口内に配置して、少なくとも１つの超小型電子ダイの作用表面を保護膜に当接させ、
    少なくとも１つの開口をまたぐように第２の保護膜を超小型電子パッケージコアの第２の表面及び超小型電子ダイの裏側表面に対して当接させ、
    第１の材料適用ニードルを第２の保護膜を介して開口内に挿入し、第２の材料適用ニードルを第２の保護膜を介して開口に挿入し、
    第１の材料適用ニードルに部分真空を引き、
    第２の材料適用ニードルから封止材料を適用するステップより成る超小型電子パッケージの製造方法。
  26. 封止材料を適用するステップは、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面とほぼ同一平面となるように形成するステップを含む請求項２５の方法。
  27. 超小型電子ダイの複数の作用表面及び超小型電子パッケージコアの少なくとも１つの表面上に配線層を形成するステップをさらに含む請求項２５の方法。
  28. 超小型電子パッケージコアを設けるステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項２５の方法。
  29. 材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項２５の方法。
  30. 封止材料を硬化させるステップをさらに含む請求項２５の方法。
JP2002576009A 2001-03-26 2002-03-01 超小型電子パッケージ製造のための材料適用プロセス Expired - Fee Related JP4367892B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/817,710 US6706553B2 (en) 2001-03-26 2001-03-26 Dispensing process for fabrication of microelectronic packages
PCT/US2002/006076 WO2002078078A2 (en) 2001-03-26 2002-03-01 Dispensing process for fabrication of microelectronic packages

Publications (2)

Publication Number Publication Date
JP2005509267A true JP2005509267A (ja) 2005-04-07
JP4367892B2 JP4367892B2 (ja) 2009-11-18

Family

ID=25223710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002576009A Expired - Fee Related JP4367892B2 (ja) 2001-03-26 2002-03-01 超小型電子パッケージ製造のための材料適用プロセス

Country Status (8)

Country Link
US (1) US6706553B2 (ja)
EP (1) EP1389346A2 (ja)
JP (1) JP4367892B2 (ja)
KR (1) KR100635409B1 (ja)
CN (1) CN1255867C (ja)
AU (1) AU2002258423A1 (ja)
MY (1) MY128217A (ja)
WO (1) WO2002078078A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092147A (ja) * 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) * 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7500531B2 (en) * 2005-10-03 2009-03-10 Latourneau Technologies Drilling Systems, Inc. Low speed AC motor for direct drive applications
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7682872B2 (en) * 2007-03-02 2010-03-23 Stats Chippac Ltd. Integrated circuit package system with underfill
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
WO2008138011A1 (en) * 2007-05-08 2008-11-13 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
TWI373113B (en) * 2008-07-31 2012-09-21 Unimicron Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US20110156239A1 (en) * 2009-12-29 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Method for manufacturing a fan-out embedded panel level package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8502367B2 (en) 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
WO2014045139A1 (en) * 2012-09-18 2014-03-27 Assa Abloy Ab Method of protecting an electrical component in a laminate
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US20150147845A1 (en) * 2013-11-26 2015-05-28 Texas Instruments Incorporated Dual sided embedded die and fabrication of same background
US10665475B2 (en) * 2014-06-11 2020-05-26 Texas Instruments Incorporated Quad flat no lead package and method of making
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031999A1 (en) * 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
DE102017105330B4 (de) 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
EP3540766A1 (en) * 2018-03-12 2019-09-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11121076B2 (en) 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624351A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH03155144A (ja) 1989-11-13 1991-07-03 Sharp Corp ベアー半導体ｉｃチップ実装方法
EP0604005A1 (en) 1992-10-26 1994-06-29 Texas Instruments Incorporated Device packaged in a high interconnect density land grid array package having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5457299A (en) * 1993-10-29 1995-10-10 International Business Machines Corporation Semiconductor chip packaging method which heat cures an encapsulant deposited on a chip using a laser beam to heat the back side of the chip
JPH1092970A (ja) 1996-09-19 1998-04-10 Toshiba Corp 基板モジュール
US6025995A (en) 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6320127B1 (en) * 1999-12-20 2001-11-20 Lsi Logic Corporation Method and structure for reducing the incidence of voiding in an underfill layer of an electronic component package
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092147A (ja) * 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法
JP7241518B2 (ja) 2018-12-04 2023-03-17 株式会社ディスコ パッケージデバイスの製造方法

Also Published As

Publication number Publication date
WO2002078078A2 (en) 2002-10-03
US20020137263A1 (en) 2002-09-26
MY128217A (en) 2007-01-31
CN1511342A (zh) 2004-07-07
EP1389346A2 (en) 2004-02-18
AU2002258423A1 (en) 2002-10-08
JP4367892B2 (ja) 2009-11-18
KR20040014476A (ko) 2004-02-14
US6706553B2 (en) 2004-03-16
KR100635409B1 (ko) 2006-10-18
CN1255867C (zh) 2006-05-10
WO2002078078A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
JP4367892B2 (ja) 超小型電子パッケージ製造のための材料適用プロセス
US10212818B2 (en) Methods and apparatus for a substrate core layer
TWI721233B (zh) 封裝結構及其形成方法
TWI384630B (zh) 製造電子部件封裝結構之方法
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
US6271469B1 (en) Direct build-up layer on an encapsulated die package
JP4716819B2 (ja) インターポーザの製造方法
EP1354351B1 (en) Direct build-up layer on an encapsulated die package
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN103050462B (zh) 半导体器件封装件及方法
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
US20200135653A1 (en) Structure and formation method of package structure with fan-out structure
JP2001094003A (ja) 半導体装置及びその製造方法
KR101003437B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
TWI630665B (zh) 製作晶片封裝結構之方法
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2005019754A (ja) 複合部品及びその製造方法
TWI631684B (zh) 中介基板及其製法
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
US20230395479A1 (en) Dual-underfill encapsulation for packaging and methods of forming the same
JP3685724B2 (ja) 回路装置
CN220934054U (zh) 半导体封装及中介层模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080401

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees