JP2023101222A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2023101222A
JP2023101222A JP2022001711A JP2022001711A JP2023101222A JP 2023101222 A JP2023101222 A JP 2023101222A JP 2022001711 A JP2022001711 A JP 2022001711A JP 2022001711 A JP2022001711 A JP 2022001711A JP 2023101222 A JP2023101222 A JP 2023101222A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
frame
semiconductor
shaped portion
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022001711A
Other languages
English (en)
Inventor
邦裕 岩田
Kunihiro Iwata
悦郎 森田
Etsuro Morita
史朗 原
Shiro Hara
夕起 石田
Yuki Ishida
ソマワン クンプアン
Somawang Kumpuan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fukuden Shizai Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fukuden Shizai Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukuden Shizai Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fukuden Shizai Co Ltd
Priority to JP2022001711A priority Critical patent/JP2023101222A/ja
Publication of JP2023101222A publication Critical patent/JP2023101222A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】小口径の半導体ウェーハを効率よく処理できると共に、大口径の半導体ウェーハの処理装置等にも供する半導体ウェーハの製造方法を提供する。【解決手段】半導体ウェーハの製造方法は、大口径である第1の半導体ウェーハW1から小口径の第2の半導体ウェーハW2を複数切り出す、個片化工程を行う。この個片化工程により、1つの第1の半導体ウェーハW1は、複数の第2の半導体ウェーハW2と、第2の半導体ウェーハW2を切り出した後の枠状部1に分離される。また、枠状部1の孔部10の内側に、複数の第2の半導体ウェーハW2を配置して、その状態で、枠状部1及び第2の半導体ウェーハW2における表面又は裏面のうち、一方の面に固定用テープ2を貼り付けて、枠状部1と、複数の第2の半導体ウェーハW2を一体化させる。【選択図】図1

Description

本発明は半導体ウェーハの製造方法に関する。詳しくは、ミニマルファブシステムに用いられる小口径の半導体ウェーハにおいて、6インチ径等の大口径の半導体ウェーハから複数の小口径の半導体ウェーハを製造し、小口径の半導体ウェーハを効率よく処理できると共に、大口径の半導体ウェーハの処理装置等にも供することが可能な半導体ウェーハの製造方法に係るものである
近年、半導体製造のファブとして、各製造プロセスの処理装置において可能な部分を標準化し、小口径化したウェーハを1枚収納した密閉搬送容器で搬送し、その処理装置のプロセス処理部と密閉容器をクリーンな雰囲気にすることにより、ファブ建設コスト、デバイス製造コスト、製造工期を最小化するミニマルファブシステムと呼ばれる製造方法が提案されている(特許文献1参照)。
このミニマルファブシステムでは、直径が例えば300mmといった大口径の半導体ウェーハを用いるのではなく、0.5インチ(約12.5mm)の小口径の半導体ウェーハを用いて半導体チップを製造する。
なお、半導体ウェーハには、素材として、シリコンウェーハ、エピウェーハ、SOIウェーハ、さらに化合物半導体の素材、例えば、GaAs、SiC、GaN、サファイア、ダイアモンド、InP等が存在する。
また、ミニマルファブシステムによれば、ライン構築にかかる初期投資額を大幅に抑制しつつ、少量かつ多品種の半導体チップを効率よく製造できるものと期待されている。
ここで、ミニマルファブシステム用の半導体ウェーハを作製する方法として、例えば、大口径の半導体ウェーハ(例えば、シリコンウェーハ)を機械的に打ち抜く方法や、レーザービームを用いて切り出す方法が存在する。
例えば、特許文献2に記載のシリコンウェーハの製造方法では、異方性プラズマエッチングを用いて大口径のシリコンウェーハを分割することにより、小口径のシリコンウェーハを複数個同時に切り出すものとなっている。
特開2012-54414号公報 特開2016-131178号公報
ここで、ミニマルファブシステム用の小口径の半導体ウェーハを製造する方法では、大口径の半導体ウェーハを切り出した後、1つずつの小口径の半導体ウェーハに対して、製品品質にするための各種処理が行われていた。
そのため、1つの大口径の半導体ウェーハから、複数の小口径の半導体ウェーハを切り出した後に、それらの1つずつを製品品質に仕上げる際の効率が悪かった。
また、6インチ径等の大口径の半導体ウェーハにおいては、製品品質にするための各種処理の方法や装置機器が既に確立しており、小口径の半導体ウェーハの製造工程において、大口径の半導体ウェーハの製造用の装置機器を活用することが求められている。
本発明は、以上の点に鑑みて創案されたものであり、ミニマルファブシステムに用いられる小口径の半導体ウェーハにおいて、6インチ径等の大口径の半導体ウェーハから複数の小口径の半導体ウェーハを製造し、小口径の半導体ウェーハを効率よく処理できると共に、大口径の半導体ウェーハの処理装置等にも供することが可能な半導体ウェーハの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の半導体ウェーハの製造方法は、第1の半導体ウェーハから、該第1の半導体ウェーハより小口径の第2の半導体ウェーハを製造する半導体ウェーハの製造方法であって、前記第1の半導体ウェーハから、複数の前記第2の半導体ウェーハを切り出し、同第1の半導体ウェーハから同第2の半導体ウェーハを取り除いた枠状部と、同第2の半導体ウェーハに分離する個片化工程と、前記第2の半導体ウェーハにウェットエッチングを行い、同第2の半導体ウェーハの厚みを調整するエッチングによるウェーハ厚み調整工程と、前記枠状部における前記第2の半導体ウェーハを取り除いた複数の孔部に、同第2の半導体ウェーハを配置すると共に、前記枠状部及び前記第2の半導体ウェーハの第1の面に、粘着性を有する所定のテープ材を貼着して一体化させ、同第2の半導体ウェーハの、前記第1の面と反対側である第2の面を鏡面研磨する第1の鏡面研磨工程と、
前記枠状部及び前記第2の半導体ウェーハの第2の面に、前記所定のテープ材を貼着して一体化させ、同第2の半導体ウェーハの前記第1の面を鏡面研磨する第2の鏡面研磨工程と、を備える。
ここで、個片化工程で、第1の半導体ウェーハから、複数の第2の半導体ウェーハを切り出し、第1の半導体ウェーハから第2の半導体ウェーハを取り除いた枠状部と、第2の半導体ウェーハに分離することによって、1つの大口径の第1の半導体ウェーハから、複数の小口径の第2の半導体ウェーハと、第1の半導体ウェーハから第2の半導体ウェーハを取り除いた、1つの枠状部を生成することができる。
また、エッチングによるウェーハ厚み調整工程において、第2の半導体ウェーハにウェットエッチングを行い、第2の半導体ウェーハの厚みを調整することによって、第2の半導体ウェーハの厚みを、所望の製品品質に合わせた厚みに揃えることができる。
また、第1の鏡面研磨工程で、枠状部における第2の半導体ウェーハを取り除いた複数の孔部に、第2の半導体ウェーハを配置すると共に、枠状部及び第2の半導体ウェーハの第1の面に、粘着性を有する所定のテープ材を貼着して一体化させることによって、第1の半導体ウェーハから、複数の第2の半導体ウェーハを切り出す前の形状のように、1つの枠状部と、複数の第2の半導体ウェーハを組み合わせて、所定のテープ材で、繋ぎ合わせることができる。これにより、所定のテープ材で、枠状部と複数の第2の半導体ウェーハを一体化させた構造体に対して、まとめて加工処理を行うことが可能となる。
また、第1の鏡面研磨工程で、枠状部における第2の半導体ウェーハを取り除いた複数の孔部に、第2の半導体ウェーハを配置すると共に、枠状部及び第2の半導体ウェーハの第1の面に、粘着性を有する所定のテープ材を貼着して一体化させ、第2の半導体ウェーハの、第1の面と反対側である第2の面を鏡面研磨することによって、枠状部と複数の第2の半導体ウェーハを一体化させた構造体に対して、まとめて、鏡面研磨の加工を行うことができる。これにより、複数の第2の半導体ウェーハにおける、所定のテープ材が貼着していない第2の面に対して、まとめて鏡面研磨の加工を施すことができる。また、枠状部と複数の第2の半導体ウェーハを一体化させた構造体の外形は、大口径の第1の半導体ウェーハと同一であるため、第1の半導体ウェーハ用の搬送機器や、鏡面研磨の処理、または、装置機器を適用することができる。即ち、第2の半導体ウェーハを搬送または加工等をするための専用機器を用いずに、加工処理を行うことができる。
また、第2の鏡面研磨加工工程で、枠状部及び第2の半導体ウェーハの第2の面に、所定のテープ材を貼着して一体化させることによって、所定のテープ材で、枠状部と複数の第2の半導体ウェーハを一体化させた構造体で、特に、複数の第2の半導体ウェーハの第1の面に対して、まとめて加工処理を行うことが可能となる。
また、第2の鏡面研磨加工工程で、枠状部及び第2の半導体ウェーハの第2の面に、所定のテープ材を貼着して一体化させ、第2の半導体ウェーハの第1の面を鏡面研磨することによって、枠状部と複数の第2の半導体ウェーハを一体化させた構造体の、複数の第2の半導体ウェーハの第1の面に対して、まとめて、鏡面研磨の加工を行うことができる。また、枠状部と複数の第2の半導体ウェーハを一体化させた構造体の外形は、大口径の第1の半導体ウェーハと同一であるため、第1の半導体ウェーハ用の搬送機器や、鏡面研磨の処理、または、装置機器を適用することができる。即ち、第2の半導体ウェーハを搬送または加工等をするための専用機器を用いずに、加工処理を行うことができる。
また、エッチングによるウェーハ厚み調整工程における第2の半導体ウェーハへのエッチング量に合わせて、枠状部にウェットエッチングを行い、枠状部の厚みを調整する枠状部厚み調整工程を備える場合には、枠状部の厚みを、既に厚みを調整した、第2の半導体ウェーハの厚みに合わせることができる。これにより、本工程から先の工程において、枠状部と、複数の第2の半導体ウェーハの厚みがある程度揃った状態となった、一体化した構造体を、種々の加工処理に用いることができる。即ち、例えば、枠状部と複数の第2の半導体ウェーハの厚みが揃った、一体化した構造体に対して、研削等の処理を挟むことなく、鏡面研磨加工を行うことが可能となる。
また、第1の鏡面研磨工程において、所定のテープ材を貼着して枠状部及び第2の半導体ウェーハを一体化させた後、かつ、第2の面を鏡面研磨する前に、枠状部及び第2の半導体ウェーハの第2の面を研削する場合には、枠状部と、既に厚みを調整した複数の第2の半導体ウェーハを一体化させた際に、枠状部を研削して、その厚みを大きく変えることができる。即ち、複数の第2の半導体ウェーハを切り出した後、これらをウェットエッチングして、その厚みを調整した際に、枠状部については、ウェットエッチングによる厚みを調整することなく、そのまま研削して厚みを小さくして、第2の半導体ウェーハの厚みに近づけることができる。さらに、研削で枠状部の厚みが、第2の半導体ウェーハの厚みと同程度になった状態から、さらに研削することで、第2の半導体ウェーハも枠状部と一緒に研削され、枠状部と、複数の第2の半導体ウェーハの厚みを揃えることができる。
また、個片化工程の後に、第2の半導体ウェーハを面取りする第1の面取り工程を備える場合には、第2の半導体ウェーハに面取り部を形成することができる。なお、ここでいう、「面取り部」とは、角を落とした形状と同様の形状となる加工部を意味する。
また、エッチングによるウェーハ厚み調整工程の後に、第2の半導体ウェーハのエッジを鏡面化するエッジ処理工程を備える場合には、第2の半導体ウェーハのエッジの凹凸を減らし、エッジの平滑性を高めることができる。これにより、第2の半導体ウェーハのエッジ部分にパーティクル等が付着しにくくなり、また、収納ケース等にエッジが当たり、ケースに由来するパーティクルの発生を抑止できる。
また、個片化工程の後に、第2の半導体ウェーハに対して、第2の半導体ウェーハの直径方向における、第2の面の周端縁のベベルの長さが、直径方向における、第1の面の周端縁のベベルの長さよりも長くなるように面取りする第2の面取り工程を備え、研削により、直径方向における、第2の面の周端縁のベベルの長さと、直径方向における、第1の面の周端縁のベベルの長さを合わせる場合には、第2の半導体ウェーハに面取り部を形成しつつ、第2の面を研削することができる。即ち、研削により、第2の半導体ウェーハの直径方向における、第1の面の周端縁のベベルの長さと、第2の面の周端縁のベベルの長さを合わせることができる。
本発明に係る半導体ウェーハの製造方法は、ミニマルファブシステムに用いられる小口径の半導体ウェーハにおいて、6インチ径等の大口径の半導体ウェーハから複数の小口径の半導体ウェーハを製造し、小口径の半導体ウェーハを効率よく処理できると共に、大口径の半導体ウェーハの処理装置等にも供することが可能な方法となっている。
本発明の第1の実施の形態に関する説明図であり、(a)は、第1の半導体ウェーハW1から第2の半導体ウェーハW2を切り出した状態を示す概略平面図であり、(b)は、各工程の流れを示す部分概略断面図である。 図1(b)に続いて、本発明の第1の実施の形態に関する、各工程の流れを示す部分概略断面図である。 本発明の第2の実施の形態に関する説明図であり、(a)は、第1の半導体ウェーハW1から第2の半導体ウェーハW2を切り出した状態を示す概略平面図であり、(b)は、各工程の流れを示す部分概略断面図である。 図3(b)に続いて、本発明の第2の実施の形態に関する、各工程の流れを示す部分概略断面図である。 (a)及び(b)は、研削処理において、第2の半導体ウェーハW2の直径方向における、A面のベベルの長さと、B面のベベルの長さを合わせる工程を示す部分概略断面図である。 表面と裏面で上下非対称なベベルが形成されたシリコンウェーハの形状を示す概略図である。
以下、図面を参照して、本発明を実施するための形態(以下、「実施の形態」と称する)を説明する。
なお、本実施の形態においては、各図において、第1のシリコンウェーハW1及び第2のシリコンウェーハW2の表裏面である、A面とB面の位置が上下で入れ替わることがあり、各図において、必要に応じて「A面」と「B面」を示すものとする。また、以下の説明においては、同一の機能を有する部材には同一又は関連する符号を付し、その繰り返しの説明は省略する。
[本発明の第1の実施の形態]
[1.個片化工程]
本発明の第1の実施の形態では、大口径である第1の半導体ウェーハW1から小口径の第2の半導体ウェーハW2を複数切り出す、個片化工程が行われる(図1(a)及び図1(b)符号S1の図参照)。
なお、図1(a)は、第1の半導体ウェーハW1から第2の半導体ウェーハW2を切り出した状態を示す概略平面図であり、図1(b)は、各工程の流れを示す部分概略断面図である。また、図1(a)及び図1(b)では、第2の半導体ウェーハW2を切り出す前の大口径のウェーハが第1の半導体ウェーハW1に該当する。
ここで、第1の半導体ウェーハW1は、6インチ径のエッチングウェーハを用いている。なお、本発明においては、大口径である第1の半導体ウェーハW1の種類は、エッチングウェーハに限定されず、ラップウェーハ、ポリッシュドウェーハ等、適宜採用しうる。また、第1の半導体ウェーハのサイズは、6インチ径に限定されるものではなく、口径の異なる半導体ウェーハを採用することができる。
この個片化工程では、レーザーを用いて、大口径である第1の半導体ウェーハW1から、複数の小口径の第2の半導体ウェーハW2が切り出される。なお、第2の半導体ウェーハW2は、この後、複数の工程を経て、最終的に0.5インチ(約12.5mm)の小口径の半導体ウェーハとなる部材である。
この個片化工程により、1つの第1の半導体ウェーハW1は、複数の第2の半導体ウェーハW2と、第2の半導体ウェーハW2を切り出した後の枠状部1に分離される(図1(a)及び図1(b)符号S1の図参照)。また、この個片化工程のタイミングで、後述するB面にレーザーでラインオリフラを入れる加工を行うことも可能である。
また、枠上部1は、外径が6インチ径の円形であり、第2の半導体ウェーハW2を切り出す際に、複数の孔部10が形成される(図1(a)及び図1(b)符号S1の図参照)。
ここで、個片化工程では、必ずしも、レーザーを用いて、第1の半導体ウェーハW1から、複数の小口径の第2の半導体ウェーハW2が切り出される必要はなく、第2の半導体ウェーハW2が切り出し可能であれば、その方法は特に限定されない。
例えば、レーザーの代わりに、機械加工による打ち抜き法や、プラズマエッチングによる切り出し方法を採用することもできる。さらに、本発明者らが開発した、カップホイールでの切削とプラズマエッチングを組み合わせた切り出し方法(例えば、特開2021-57509号公報参照)を採用することもできる。
[2.第2の半導体ウェーハW2の面取り工程]
第1の半導体ウェーハW1から分離した、第2の半導体ウェーハW2に対して面取り加工を行う。本工程では、個々の第2の半導体ウェーハW2に対して、面取り砥石や研磨テープを用いて、機械的に面取り加工の処理を行う。これにより、第2の半導体ウェーハW2の表面及び裏面の周端縁にベベル(面取り部)が形成される(図1(b)符号S2の図参照)。
ここで、必ずしも、第2の半導体ウェーハW2に対して面取り加工がなされる必要はない。但し、第2の半導体ウェーハW2の表面及び裏面の周端縁にベベルを形成することで、最終的に生成する、0.5インチの小口径の半導体ウェーハおいて、専用の搬送用容器内に安定して配置したり、角を残したことによる各処理部での不具合を回避したりすることが可能となる。そのため、第2の半導体ウェーハW2に対して面取りがなされることが好ましい。
[3.ウェットエッチングによる厚み調整工程]
第2の半導体ウェーハW2の面取り加工に続いて、第2の半導体ウェーハW2と、枠状部1に対して、ウェットエッチングにより、その厚みを調整する処理を行う。
ここでは、まず、第2の半導体ウェーハW2に対して、所望の厚みとなるように、ウェットエッチングでエッチング処理を行う。第2の半導体ウェーハW2は、ウェットエッチング処理により、その厚みが薄くなり、一定の厚みとなるように加工される(図1(b)符号S3の図参照)。
なお、ウェットエッチングの条件は適宜設定することができる。また、ウェットエッチング処理は、第2の半導体ウェーハW2を、1枚ずつ処理する方法と、複数枚をまとめて処理する方法のいずれもが採用しうる。このウェットエッチング処理により、第2の半導体ウェーハW2を処理したエッチング量が明確になる。
次に、枠状部1に対して、ウェットエッチング処理を行い、その厚みを調整していく(図示省略)。ここでは、第2の半導体ウェーハW2を処理したエッチング量を目標として、枠状部1にウェットエッチング処理を行う。これにより、枠状部1の厚みと、複数の第2の半導体ウェーハW2の厚みを同程度に揃えることができる。
[4.第2の半導体ウェーハW2のエッジの鏡面化工程]
厚み調整工程を経た、第2の半導体ウェーハW2に対して、エッジの鏡面化処理を行う。ここでは、研磨布及び研磨材を用いて、第2の半導体ウェーハW2における、面取り後の端面(エッジ)の部分を鏡面研磨する(図1(b)符号S4の図参照)。
ここで、必ずしも、第2の半導体ウェーハW2のエッジを鏡面研磨する必要はない。但し、第2の半導体ウェーハW2のエッジの平滑性を高め、エッジ部分にパーティクル等が付着しにくくすることができる。また、加工後の0.5インチの小口径の半導体ウェーハについて、専用の収納ケースや搬送用容器内の内壁にエッジが当たり、ケース内壁に由来するパーティクルの発生を抑止できる。そのため、第2の半導体ウェーハW2のエッジを鏡面研磨することが好ましい。
[5.B面テープ貼り付け]
続いて、枠状部1の孔部10の内側に、複数の第2の半導体ウェーハW2を配置して、その状態で、枠状部1及び第2の半導体ウェーハW2における表面または裏面のうち、一方の面に固定用テープ2を貼り付けて、枠状部1と、複数の第2の半導体ウェーハW2を一体化させる(図1(b)符号S5の図参照)。
なお、ここでは、便宜的に、枠状部1及び第2の半導体ウェーハW2において固定用テープ2を貼り付けた面を「B面」と呼び、固定用テープ2を貼り付けていない面を「A面」と呼ぶものとする。また、この後の工程においても、本工程で固定用テープ2を貼り付けた面をB面とし、本工程で固定用テープ2を貼り付けていない面をA面とする。
この固定用テープ2が、それぞれのB面に貼り付けられた枠状部1及び第2の半導体ウェーハW2は、B面側が固定用テープ2で支持され、B面と反対側の面であるA面に対して、一体的に加工処理を施すことが可能となる。即ち、複数の第2の半導体ウェーハW2に対して、まとめて加工処理を行うことができる。
この固定用テープ2は、枠状部1の外形、即ち、6インチ径のウェーハの全面を覆うことができる大きさを有する1枚もののテープ部材である。
また、固定用テープ2としては、例えば、研削等の工程で、半導体ウェーハを固定し、研削対象となる面と反対の面を保護するためのバックグラインドテープが採用しうる。
ここで、固定用テープ2の種類は、バックグラインドテープに限定されるものではなく、枠状部1及び第2の半導体ウェーハW2を一体化した状態で固定し、研磨処理等に耐えうる物性を有するものであれば適宜採用しうる。
[6.A面研磨]
次に、固定用テープ2で一体化させた枠状部1及び第2の半導体ウェーハW2について、そのA面の方に、鏡面研磨を行う。ここでは、枠状部1及び第2の半導体ウェーハW2のA面を下方に向け、その下部に配置した研磨装置(図示省略)に、枠状部1及び第2の半導体ウェーハW2のA面を当接させ、鏡面研磨する(図2の符号S6の図参照)。また、研磨装置は、6インチ径の半導体ウェーハ用の研磨装置を用いることができる。
この結果、枠状部1及び第2の半導体ウェーハW2のA面が鏡面加工され、極めて平滑な鏡面状態にすることができる。また、固定用テープ2でB面側を支持したことで、複数の第2の半導体ウェーハW2のA面を、まとめて鏡面加工することができる。
[7.A面テープ貼り付け]
次に、鏡面加工した枠状部1及び第2の半導体ウェーハW2のA面に、固定用テープ2を貼り付け、A面側でも支持するようにする(図2の符号S7の図参照)。
そして、枠状部1及び第2の半導体ウェーハW2のB面に貼り付けた固定用テープ2を剥がして、A面に貼り付けた固定用テープ2で枠状部1及び第2の半導体ウェーハW2を一体化させたまま、B面を露出させる(図2の符号S8の図参照)。
[8.B面研磨]
次に、A面に貼り付けた固定用テープ2で一体化させた枠状部1及び第2の半導体ウェーハW2について、そのB面の方に、鏡面研磨を行う。ここでは、枠状部1及び第2の半導体ウェーハW2のB面を下方に向け、その下部に配置した研磨装置(図示省略)に、枠状部1及び第2の半導体ウェーハW2のB面を当接させ、鏡面研磨する(図2の符号S9の図参照)。また、研磨装置は、6インチ径の半導体ウェーハ用の研磨装置を用いることができる。
この結果、枠状部1及び第2の半導体ウェーハW2のB面が鏡面加工され、極めて平滑な鏡面状態にすることができる。また、固定用テープ2でA面側を支持したことで、複数の第2の半導体ウェーハW2のB面を、まとめて鏡面加工することができる。
以上のような流れで、大口径の第1の半導体ウェーハW1から、複数の第2の半導体ウェーハW2を切り出し、これらを厚み調整して、そのA面及びB面を鏡面加工した0.5インチの小口径の半導体ウェーハを製造することができる。
この本発明の第1の実施の形態では、枠状部1の孔部10の内側に、第2の半導体ウェーハW2を配置して、一方の面に固定用テープ2を貼り付けることで、複数の第2の半導体ウェーハW2に対して、まとめて鏡面加工でき、製造効率を高めることができる。
また、本発明の第1の実施の形態では、複数の第2の半導体ウェーハW2のB面を鏡面加工した後、固定用テープ2を貼り付けたまま、即ち、枠状部1と、複数の第2の半導体ウェーハW2を一体化させた状態で、6インチ径の半導体ウェーハ用の搬送機器等で搬送することができる。
つまり、6インチ径の半導体ウェーハ用の、既存の搬送機器等を使用することができる。また、鏡面研磨を行う際にも、6インチ径の半導体ウェーハ用の既存の研磨装置を使用することができる。
このように、本発明の第1の実施の形態では、枠状部1の生成元となる、大口径の第1の半導体ウェーハW1の製造プロセスに使用する既存の装置機器を、複数の第2の半導体ウェーハW2の加工処理に適用可能となる。
続いて、本発明の第2の実施の形態について説明する。以下では、上述した本発明の第1の実施の形態と重複する内容については説明を省略する。
[本発明の第2の実施の形態]
[1.個片化工程]
本発明の第2の実施の形態では、本発明の第1の実施の形態と同様に、大口径である第1の半導体ウェーハW1から小口径の第2の半導体ウェーハW2を複数切り出す、個片化工程が行われる(図3(a)及び図3(b)の符号S1の図参照)。また、第1の半導体ウェーハW1は、6インチ径のエッチングウェーハを用いている。
さらに、この個片化工程のタイミングで、後述するB面にレーザーでラインオリフラを入れる加工を行うことも可能である。
[2.第2の半導体ウェーハW2の面取り工程]
本発明の第1の実施の形態と同様に、第1の半導体ウェーハW1から分離した、第2の半導体ウェーハW2に対して、面取り加工を行う。これにより、第2の半導体ウェーハW2の表面及び裏面の周端縁にベベル(面取り部)が形成される(図3(b)符号S2の図参照)。
また、本発明の第2の実施の形態では、後の研削工程で研削される、第2の半導体ウェーハW2におけるA面側(最初に固定用テープ2を用いる工程で、固定用テープ2が貼り付けられない面)の周端縁のベベル20の長さ(第2の半導体ウェーハW2の直径方向に沿った長さ)が、第2の半導体ウェーハW2のB面側(最初に固定用テープ2を用いる工程で、固定用テープ2が貼り付けられる面)のベベル21の長さ(第2の半導体ウェーハW2の直径方向に沿った長さ。図5(a)中の符号Xで示す部分)よりも長くなるように、ベベルが形成されるようにしてもよい(図5(a)参照)。
このように、面取り工程において、第2の半導体ウェーハW2において、第2の半導体ウェーハW2の直径方向に沿った、A面側の周端縁のベベル20の長さを、B面側のベベル21の長さより長く形成することで、後で行われる研削処理によって、A面側を研削して(図5(a)で示す符号Yで示す点線の位置まで研削)、A面側の周端縁のベベル21の長さと、B面側の周端縁のベベル22の長さを、研削処理後に揃えやすくなる(図5(b)参照)。
このような態様とすることで、研削処理の前に、第2の半導体ウェーハW2の直径方向における、A面の平坦部23の長さと、B面の平坦部24の長さが異なる長さだった状態から、研削処理を経て、A面の平坦部25の長さと、B面の平坦部24の長さが同じ長さである第2の半導体ウェーハW2を形成することができる。
ここで、必ずしも、第2の半導体ウェーハW2に対して面取り加工がなされる必要はない。但し、第2の半導体ウェーハW2の表面及び裏面の周端縁にベベルを形成することで、最終的に生成する、0.5インチの小口径の半導体ウェーハおいて、専用の搬送用容器内に安定して配置したり、角を残したことによる各処理部での不具合を回避したりすることが可能となる。そのため、第2の半導体ウェーハW2に対して面取りがなされることが好ましい。
また、本発明では、図6に示すように、第2のシリコンウェーハW2の表面及び裏面の周端縁に異なる形状のベベル90、91を形成し、上下非対称のベベルが形成された第2のシリコンウェーハW2を製造することも可能である。
[3.ウェットエッチングによる厚み調整工程]
第2の半導体ウェーハW2の面取り加工に続いて、第2の半導体ウェーハW2に対して、ウェットエッチングにより、その厚みを調整する処理を行う。本発明の第2の実施の形態では、枠状部1に対するウェットエッチング処理による厚みの調整は行われない。
ここでは、第2の半導体ウェーハW2に対して、所望の厚みとなるように、ウェットエッチングでエッチング処理を行う。第2の半導体ウェーハW2は、ウェットエッチング処理により、その厚みが薄くなり、一定の厚みとなるように加工される(図3(b)符号S3の図参照)。
[4.第2の半導体ウェーハW2のエッジの鏡面化工程]
第2の半導体ウェーハW2に対して、本発明の第1の実施の形態と同様に、エッジの鏡面化処理を行う。ここでは、研磨布及び研磨材を用いて、第2の半導体ウェーハW2における、面取り後の端面(エッジ)の部分を鏡面研磨する(図3(b)符号S4の図参照)。
[5.B面テープ貼り付け]
続いて、枠状部1の孔部10の内側に、複数の第2の半導体ウェーハW2を配置して、その状態で、枠状部1及び第2の半導体ウェーハW2における表面または裏面のうち、一方の面に固定用テープ2を貼り付けて、枠状部1と、複数の第2の半導体ウェーハW2を一体化させる(図3(b)符号S5の図参照)。
ここでは、前の工程で、第2の半導体ウェーハW2に対してのみ、ウェットエッチングにより、その厚みを調整する処理が行われているため、厚み方向において、枠状部1の厚みの方が、複数の第2の半導体ウェーハW2の厚みよりも大きくなる(図3(b)符号S5の図参照)。
また、第2の半導体ウェーハW2の面取り工程において、A面側の周端縁のベベルの長さが、B面側のベベルの長さより長くなるように面取り加工をした場合には、複数の第2の半導体ウェーハW2のB面側を、固定用テープ2に貼り付けるようにする。
この固定用テープ2が、それぞれのB面に貼り付けられた枠状部1及び第2の半導体ウェーハW2は、B面側が固定用テープ2で支持され、B面と反対側の面であるA面に対して、一体的に加工処理を施すことが可能となる。
[6.A面研削]
次に、固定用テープ2で一体化させた枠状部1及び第2の半導体ウェーハW2について、そのA面の方に、研削処理を行う。ここでは、枠状部1及び第2の半導体ウェーハW2のA面を上方に向け、その上方に配置した研削盤(図示省略)を枠状部1及び第2の半導体ウェーハW2のA面側から当接させ、平面研削する(図4の符号S6の図参照)。また、研削盤は、6インチ径の半導体ウェーハ用の平面研削版を用いることができる。
この平面研削では、厚み方向において、厚みの大きな枠状部1のA面がまず研削されていく。その後、平面研削盤は、第2の半導体ウェーハW2のA面の高さ位置(図4の符号S6の図における符号Yで示す点線の高さ)に到達し、枠状部1のA面と、第2の半導体ウェーハW2のA面がまとめて研削され、枠状部1と第2の半導体ウェーハW2の厚みが揃えられると共に、複数の第2の半導体ウェーハW2の厚みを均一化することができる。
また、第2の半導体ウェーハW2の面取り工程において、A面側の周端縁のベベルの長さが、B面側のベベルの長さより長くなるように面取り加工をした場合には、第2の半導体ウェーハW2のA面が研削され、A面側の周端縁のベベルの長さを、研削により短くすることができる。また、研削条件を調整することで、A面側の周端縁のベベルの長さと、B面側の周端縁のベベルの長さを合わせることができる。
このように、研削処理により、第2の半導体ウェーハW2の表面及び裏面のベベルの長さを合わせて、厚み方向において、略線対称な形状となるベベルを形成することができる。
[7.A面研磨]
次に、本発明の第1の実施の形態と同様に、固定用テープ2で一体化させた枠状部1及び第2の半導体ウェーハW2について、そのA面の方に、鏡面研磨を行う。ここでは、枠状部1及び第2の半導体ウェーハW2のA面を下方に向け、その下部に配置した研磨装置(図示省略)に、枠状部1及び第2の半導体ウェーハW2のA面を当接させ、鏡面研磨する(図4の符号S7の図参照)。
[8.A面テープ貼り付け]
次に、本発明の第1の実施の形態と同様に、鏡面加工した枠状部1及び第2の半導体ウェーハW2のA面に、固定用テープ2を貼り付け、A面側でも支持するようにする(図4の符号S8の図参照)。
そして、枠状部1及び第2の半導体ウェーハW2のB面に貼り付けた固定用テープ2を剥がして、A面に貼り付けた固定用テープ2で枠状部1及び第2の半導体ウェーハW2を一体化させたまま、B面を露出させる(図2の符号S9の図参照)。
[9.B面研磨]
次に、A面に貼り付けた固定用テープ2で一体化させた枠状部1及び第2の半導体ウェーハW2について、そのB面の方に、鏡面研磨を行う。ここでは、枠状部1及び第2の半導体ウェーハW2のB面を下方に向け、その下部に配置した研磨装置(図示省略)に、枠状部1及び第2の半導体ウェーハW2のB面を当接させ、鏡面研磨する(図2の符号S9の図参照)。
以上のような流れで、本発明の第2の実施の形態でも、大口径の第1の半導体ウェーハW1から、複数の第2の半導体ウェーハW2を切り出し、これらを厚み調整して、そのA面及びB面を鏡面加工した0.5インチの小口径の半導体ウェーハを製造することができる。
この本発明の第2の実施の形態では、第2の半導体ウェーハW2のみに、ウェットエッチングによる厚み調整を行い、その後研削処理にて、枠状部1と、第2の半導体ウェーハW2の厚みを揃えることができ、かつ、複数の第2の半導体ウェーハW2同士の厚みを揃えることができる。また、固定用テープ2を用いることで、枠状部1と、複数の第2の半導体ウェーハW2を、まとめて効率よく処理することができる。
また、本発明の第2の実施の形態では、枠状部1の孔部10の内側に、第2の半導体ウェーハW2を配置して、一方の面に固定用テープ2を貼り付けることで、複数の第2の半導体ウェーハW2に対して、まとめて鏡面加工でき、製造効率を高めることができる。
また、本発明の第2の実施の形態では、複数の第2の半導体ウェーハW2のB面を鏡面加工した後、固定用テープ2を貼り付けたまま、即ち、枠状部1と、複数の第2の半導体ウェーハW2を一体化させた状態で、6インチ径の半導体ウェーハ用の搬送機器等で搬送することができる。
つまり、6インチ径の半導体ウェーハ用の、既存の搬送機器等を使用することができる。また、鏡面研磨を行う際にも、6インチ径の半導体ウェーハ用の既存の研磨装置を使用することができる。
このように、本発明の第2の実施の形態では、枠状部1の生成元となる、大口径の第1の半導体ウェーハW1の製造プロセスに使用する既存の装置機器を、複数の第2の半導体ウェーハW2の加工処理に適用可能となる。
以上のように、本発明に係る半導体ウェーハの製造方法は、ミニマルファブシステムに用いられる小口径の半導体ウェーハにおいて、6インチ径等の大口径の半導体ウェーハから複数の小口径の半導体ウェーハを製造し、小口径の半導体ウェーハを効率よく処理できると共に、大口径の半導体ウェーハの処理装置等にも供することが可能な方法となっている。
本明細書、及び特許請求の範囲で使用している用語と表現は、あくまでも説明上のものであって、なんら限定的なものではなく、本明細書、及び特許請求の範囲に記述された特徴およびその一部と等価の用語や表現を除外する意図はない。また、本発明の技術思想の範囲内で、種々の変形態様が可能であるということは言うまでもない。
W1 第1の半導体ウェーハ
W2 第2の半導体ウェーハ
1 枠状部
10 孔部
2 固定用テープ

Claims (6)

  1. 第1の半導体ウェーハから、該第1の半導体ウェーハより小口径の第2の半導体ウェーハを製造する半導体ウェーハの製造方法であって、
    前記第1の半導体ウェーハから、複数の前記第2の半導体ウェーハを切り出し、同第1の半導体ウェーハから同第2の半導体ウェーハを取り除いた枠状部と、同第2の半導体ウェーハに分離する個片化工程と、
    前記第2の半導体ウェーハにウェットエッチングを行い、同第2の半導体ウェーハの厚みを調整するエッチングによるウェーハ厚み調整工程と、
    前記枠状部における前記第2の半導体ウェーハを取り除いた複数の孔部に、同第2の半導体ウェーハを配置すると共に、前記枠状部及び前記第2の半導体ウェーハの第1の面に、粘着性を有する所定のテープ材を貼着して一体化させ、同第2の半導体ウェーハの、前記第1の面と反対側である第2の面を鏡面研磨する第1の鏡面研磨工程と、
    前記枠状部及び前記第2の半導体ウェーハの第2の面に、前記所定のテープ材を貼着して一体化させ、同第2の半導体ウェーハの前記第1の面を鏡面研磨する第2の鏡面研磨工程と、を備える
    半導体ウェーハの製造方法。
  2. 前記エッチングによるウェーハ厚み調整工程における前記第2の半導体ウェーハへのエッチング量に合わせて、前記枠状部にウェットエッチングを行い、同枠状部の厚みを調整する枠状部厚み調整工程を備える
    請求項1に記載の半導体ウェーハの製造方法。
  3. 前記第1の鏡面研磨工程において、前記所定のテープ材を貼着して前記枠状部及び前記第2の半導体ウェーハを一体化させた後、かつ、前記第2の面を鏡面研磨する前に、前記枠状部及び前記第2の半導体ウェーハの同第2の面を研削する
    請求項1に記載の半導体ウェーハの製造方法。
  4. 前記個片化工程の後に、前記第2の半導体ウェーハを面取りする第1の面取り工程を備える
    請求項1、請求項2または請求項3に記載の半導体ウェーハの製造方法。
  5. 前記エッチングによるウェーハ厚み調整工程の後に、前記第2の半導体ウェーハのエッジを鏡面化するエッジ処理工程を備える
    請求項1、請求項2、請求項3または請求項4に記載の半導体ウェーハの製造方法。
  6. 前記個片化工程の後に、前記第2の半導体ウェーハに対して、同第2の半導体ウェーハの直径方向における、前記第2の面の周端縁のベベルの長さが、前記直径方向における、前記第1の面の周端縁のベベルの長さよりも長くなるように面取りする第2の面取り工程を備え、
    前記研削により、前記直径方向における、前記第2の面の周端縁のベベルの長さと、同直径方向における、前記第1の面の周端縁のベベルの長さを合わせる
    請求項3に記載の半導体ウェーハの製造方法。
JP2022001711A 2022-01-07 2022-01-07 半導体ウェーハの製造方法 Pending JP2023101222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022001711A JP2023101222A (ja) 2022-01-07 2022-01-07 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022001711A JP2023101222A (ja) 2022-01-07 2022-01-07 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2023101222A true JP2023101222A (ja) 2023-07-20

Family

ID=87201689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022001711A Pending JP2023101222A (ja) 2022-01-07 2022-01-07 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2023101222A (ja)

Similar Documents

Publication Publication Date Title
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
US9324581B2 (en) Method for manufacturing semiconductor device
EP0798405B1 (en) Method of manufacturing semiconductor wafers
TWI240965B (en) Semiconductor wafer dividing method and apparatus
TWI524404B (zh) Packaging substrate processing methods
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
TWI732824B (zh) 晶圓的加工方法
JP2003229384A (ja) 半導体装置の製造方法
JP2013183157A (ja) バンプ付きデバイスウェーハの加工方法
TWI767022B (zh) 基板處理方法及基板處理系統
TW201630063A (zh) 二層構造晶圓的加工方法
JP2004342896A (ja) 半導体装置およびその製造方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2000031099A (ja) 半導体ウエーハの製造方法
JP2013161863A (ja) 半導体装置の製造方法
US8052505B2 (en) Wafer processing method for processing wafer having bumps formed thereon
JP6879223B2 (ja) 貼り合わせウェーハの製造方法
CN110476224B (zh) 半导体的制造方法
JP6298699B2 (ja) ウェーハの加工方法
CN110571131B (zh) 倒角加工方法
TWI804670B (zh) 半導體裝置的製造方法和製造裝置
JP2023101222A (ja) 半導体ウェーハの製造方法
TWI762698B (zh) 基板處理方法
JP2010093005A (ja) ウエーハの加工方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法