CN114864489A - 一种晶圆切割工艺 - Google Patents

一种晶圆切割工艺 Download PDF

Info

Publication number
CN114864489A
CN114864489A CN202210557348.5A CN202210557348A CN114864489A CN 114864489 A CN114864489 A CN 114864489A CN 202210557348 A CN202210557348 A CN 202210557348A CN 114864489 A CN114864489 A CN 114864489A
Authority
CN
China
Prior art keywords
wafer
plug
carrying disc
grooves
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210557348.5A
Other languages
English (en)
Inventor
严立巍
文锺
朱亦峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Tongxinqi Technology Co ltd
Original Assignee
Zhejiang Tongxinqi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Tongxinqi Technology Co ltd filed Critical Zhejiang Tongxinqi Technology Co ltd
Priority to CN202210557348.5A priority Critical patent/CN114864489A/zh
Publication of CN114864489A publication Critical patent/CN114864489A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种晶圆切割工艺，属于晶圆加工领域。一种晶圆切割工艺，包括以下步骤：晶圆正面预先开设多个第一沟槽，再将晶圆正面贴附第一载盘，固定晶圆与第一载盘外缘处涂布第一封堵,对所述晶圆围堵限位；在蚀刻晶圆正背面贴附第二载盘，去除第一封堵，在第二载盘的外缘处涂布第二封堵,对所述晶圆围堵限位；同时晶圆围绕其自身轴线旋转，形成中央薄边缘厚的构造；去除所述第一载盘，在所述晶圆的进行背面制程；并在所述晶圆的背面开设多个与第一沟槽一一对应的第二沟槽，且所述第一沟槽与第二沟槽并不贯通。

Description

一种晶圆切割工艺
技术领域
本发明涉及晶圆加工领域，具体涉及一种晶圆切割工艺。
背景技术
在半导体制程中，需要将晶圆(wafer)切割成一个个芯片(die)，然后将这些芯片做成不同的半导体封装结构。
切割之前，需要将晶圆从前置工艺的设备转移到切割设备上。对于薄晶圆来说，转移过程容易引起晶圆破片。
发明内容
针对现有技术的不足，本发明提出了一种晶圆切割工艺。
本发明的目的可以通过以下技术方案实现：
一种晶圆切割工艺，包括以下步骤：
晶圆正面预先开设多个第一沟槽，再将晶圆正面贴附第一载盘，
第一载盘外缘处涂布第一封堵,对所述晶圆围堵限位；
在晶圆正面贴附第二载盘，去除第一封堵，在第二载盘的外缘处涂布第二封堵,对所述晶圆围堵限位；去除所述第一载盘，在所述晶圆的进行背面制程；并在所述晶圆的背面开设多个与第一沟槽一一对应的第二沟槽，且所述第一沟槽与第二沟槽并不贯通；将晶圆固定在切割模框上，去除第二封堵以解除晶圆与第二载盘的固定；
取下第二载盘，整体翻转晶圆与第二载盘，进行晶粒切割制程。
可选地，所述的固定晶圆与第一载盘的方法为：所述第一封堵与第二封堵通过环形涂布的方式进行布置。
可选地，在所述第二封堵上涂布第三封堵，且第三封堵部分包覆在晶圆的上段端面的外缘。
可选地，开设第一沟槽后，在晶圆正面贴研磨胶带，研磨晶圆背面。
可选地，所述的解除晶圆与第一载盘的固定的方法为通过激光切断封堵层。
可选地，所述第一封堵、第二封堵与第三封堵的材质为SOG。
可选地，所述的背面制程包括：金属工艺、离子注入和离子活化工艺。
可选地，所述第二封堵粘合在第二载盘与晶圆上而不接触第一载盘。
附图说明
下面结合附图对本发明作进一步的说明。
图1～3为本申请的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1～3所示，本发明的一些示例中，公开了一种晶圆切割工艺，涉及晶圆的载体承载以及在不同载体之间的转移，包括以下步骤：
在加工初始，晶圆可以是厚度较厚的晶片，因而需要进行研磨减薄。具体地，可以将晶圆的正面贴合在研磨胶带上，然后研磨晶圆的背面，从而完成减薄。研磨的手段可以是研磨机研磨，也可以是蚀刻。
完成减薄后，为了方面晶圆的加工，需要更换承载的方式。而薄晶圆的直接转移以及撕去研磨胶带的动作，会导致破片风险。因此在完成研磨后，在晶圆的背面贴第一载盘，作为新的承载载体。并且在第一载盘外缘处涂布第一封堵,对所述晶圆围堵限位。这样，在第一载盘与第一封堵的支撑与限位，能够有效的降低晶圆破碎的风险。
在撕去研磨胶带后，晶圆的正面得以暴露，并且有第一载盘的承载与第一封堵的限制，在此状态下，进行晶圆的正面制程。这里第一封堵覆盖在第一载盘的外缘以及晶圆的侧壁，因此，还可以在第一封堵的基础上，布设第四封堵，第四封堵部分覆盖在第一封堵上，且部分包覆在晶圆的正面上，从而提供了晶圆厚度方向的固定。
在本示例中，晶圆的正面制程例如可以是晶圆的正面蚀刻工艺、金属工艺、接触孔开设、ILD层布设、离子植入与离子活化工艺等等。并且在完成晶圆正面制程之后，在晶圆正面切割出第一沟槽，以初步形成切割道。
在晶圆的正面制程完成之后，还需要考虑晶圆的背面加工。所以为了时的晶圆背面暴露同时保持承载，需要再次更换承载载体。具体地说，在晶圆的正面贴附第二载盘，如有必要，还需要先去除包覆在晶圆正面的封堵，以便晶圆正面与第二载盘的贴附；或者说，为后续施加第二封堵腾出空间。晶圆从第一载盘转移到第二载盘的时候，同样具有破片的风险。因此，可以先贴附第二载盘后先不去除第一封堵；在整体翻转晶圆且布设第二封堵，使得晶圆限位在第二载盘上之后，再去除第一封堵，移除第一载盘。
移除第一载盘后，晶圆的背面得以暴露，并且有第二载盘的承载与第二封堵的限制，在此状态下，进行晶圆的背面制程。同样地，这里与第一封堵的情况相同，第二封堵覆盖在第二载盘的外缘以及晶圆的侧壁，因此，还可以在第二封堵的基础上，布设第三封堵，第三封堵部分覆盖在第二封堵上，且部分包覆在晶圆的背面上，从而提供了晶圆厚度方向的固定。
所述的背面制程包括：金属工艺、离子注入和离子活化工艺。背面制程完成后，所述晶圆的背面开设多个与第一沟槽一一对应的第二沟槽，且所述第一沟槽与第二沟槽并不贯通。
双面加工完成后，将晶圆转移到切割模框上，切断并移除第二封堵与第三封堵。
在本示例中，第一封堵、第二封堵、第三封堵与第四封堵的去除的方式例如为激光镭射切割。进一步地，为了方便激光的介入，第一载盘与第二载盘均可以采用透明材质，更具体地说可以是透明玻璃材质。
可选地，所述第一封堵、第二封堵与第三封堵的材质为SOG。
上述操作过程中，结合研磨胶带进行研磨，在第一载盘上进行晶圆把背面的工艺制程，然后再转到第二载盘上进行第二沟槽的开设，最后转移到切割模框进行裂片或者晶粒切割。上述的操作过程中，通过第一封堵、第二封堵与第三封堵的布设，为晶圆提供良好的支撑与限位，进而有效避免了晶圆在研磨胶带、第一载盘、第二载盘与切割模框的转移所带来的破碎的风险。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (9)

1.一种晶圆切割工艺，其特征在于，包括以下步骤：
进行晶圆正面制程，并开设多个第一沟槽，
在晶圆正面贴附第二载盘，在第二载盘的外缘处涂布第二封堵,对所述晶圆围堵限位；在所述晶圆的进行背面制程；并在所述晶圆的背面开设多个与第一沟槽一一对应的第二沟槽，且所述第一沟槽与第二沟槽并不贯通；将晶圆固定在切割模框上，去除第二封堵以解除晶圆与第二载盘的固定；
取下第二载盘，整体翻转晶圆与第二载盘，进行晶粒切割。
2.根据权利要求1所述的晶圆切割工艺，其特征在于，所述的固定晶圆与第一载盘的方法为：所述第一封堵与第二封堵通过环形涂布的方式进行布置。
3.根据权利要求1所述的晶圆切割工艺，其特征在于，在所述第二封堵上涂布第三封堵，且第三封堵部分包覆在晶圆的上段端面的外缘。
4.根据权利要求1所述的晶圆切割工艺，其特征在于，在晶圆正面贴研磨胶带，研磨晶圆背面，再将晶圆背面贴附第一载盘，
第一载盘外缘处涂布第一封堵,对所述晶圆围堵限位，撕去研磨胶带后，再进行所述的晶圆正面制程；
其中，所述的第一封堵在第二载盘的外缘处涂布第二封堵之后被去除。
5.根据权利要求1所述的晶圆切割工艺，其特征在于，所述的解除晶圆与第一载盘的固定的方法为通过激光切断封堵层。
6.根据权利要求1所述的晶圆切割工艺，其特征在于，所述第一封堵、第二封堵与第三封堵的材质为SOG。
7.根据权利要求1所述的晶圆切割工艺，其特征在于，所述的背面制程包括：金属工艺、离子注入和离子活化工艺。
8.根据权利要求1所述的晶圆切割工艺，其特征在于，所述第二封堵粘合在第二载盘与晶圆上而不接触第一载盘。
9.根据权利要求1所述的晶圆切割工艺，其特征在于，所述的晶圆正面制程包括ILD沉积、金属工艺、离子注入和离子活化工艺。
CN202210557348.5A 2022-05-20 2022-05-20 一种晶圆切割工艺 Pending CN114864489A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210557348.5A CN114864489A (zh) 2022-05-20 2022-05-20 一种晶圆切割工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210557348.5A CN114864489A (zh) 2022-05-20 2022-05-20 一种晶圆切割工艺

Publications (1)

Publication Number Publication Date
CN114864489A true CN114864489A (zh) 2022-08-05

Family

ID=82638914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210557348.5A Pending CN114864489A (zh) 2022-05-20 2022-05-20 一种晶圆切割工艺

Country Status (1)

Country Link
CN (1) CN114864489A (zh)

Similar Documents

Publication Publication Date Title
CN100355037C (zh) 晶片的加工方法
CN101331585B (zh) 贴合基板的制造方法
JP3612317B2 (ja) 半導体装置の製造方法
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US6743722B2 (en) Method of spin etching wafers with an alkali solution
CN101127311A (zh) 半导体装置的制造方法
KR20100110266A (ko) 웨이퍼의 가공 방법
US8828244B2 (en) Method for building a substrate holder
CN106158580B (zh) 晶圆减薄方法
TW201539562A (zh) 晶圓之加工方法
JP2005050997A (ja) 半導体素子分離方法
US7655539B2 (en) Dice by grind for back surface metallized dies
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TW201903881A (zh) 晶圓加工方法
CN108122735A (zh) 晶片的加工方法
CN114864489A (zh) 一种晶圆切割工艺
JP2004022899A (ja) 薄シリコンウエーハの加工方法
JPH10335195A (ja) 張り合わせ基板の製造方法
CN110534423B (zh) 半导体器件及其制作方法
CN113471069A (zh) 红外探测器、混成芯片及其背减薄划痕处理方法
JP2003124147A (ja) 半導体装置の製造方法
CN115579282B (zh) 晶圆的处理方法
CN111446192A (zh) 一种具槽形窗孔的玻璃载板
JPS59188921A (ja) 誘電体分離基板の製造方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination