TWI552215B - 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割 - Google Patents

使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割 Download PDF

Info

Publication number
TWI552215B
TWI552215B TW101119983A TW101119983A TWI552215B TW I552215 B TWI552215 B TW I552215B TW 101119983 A TW101119983 A TW 101119983A TW 101119983 A TW101119983 A TW 101119983A TW I552215 B TWI552215 B TW I552215B
Authority
TW
Taiwan
Prior art keywords
mask
integrated circuits
semiconductor wafer
layer
substrate
Prior art date
Application number
TW101119983A
Other languages
English (en)
Other versions
TW201310516A (zh
Inventor
雷偉生
辛沙拉傑特
亞拉曼奇里麥德哈瓦饒
伊頓貝德
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201310516A publication Critical patent/TW201310516A/zh
Application granted granted Critical
Publication of TWI552215B publication Critical patent/TWI552215B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
本發明的實施例係關於半導體處理的領域，並且本發明的實施例尤其係關於切割半導體晶圓的方法(其中每一個晶圓具有複數個積體電路位在晶圓上)。
在半導體晶圓處理中，積體電路被形成在由矽或其他半導體材料組成的晶圓(亦稱為基材)上。大體上，各種半導電、導電或絕緣的材料層被利用來形成積體電路。使用各種已知的製程來摻雜、沉積與蝕刻該等材料，以形成積體電路。各個晶圓被處理以形成大量的含有積體電路的個別區域(即所謂的切割粒)。
在積體電路形成製程之後，晶圓被「切割」以將個別晶粒彼此分離，而用於封裝或以非封裝形式用在更大的電路內。用於晶圓切割的兩個主要技術是刻劃與鋸開。藉由刻劃，以鑽石為尖端的刻劃器係沿著預形成的刻劃線而移動橫越晶圓表面。該等刻劃線沿著切割粒之間的空間延伸。該等空間一般稱為「街道(street)」。鑽石刻劃係沿著街道在晶圓表面中形成淺刻痕。一旦施加壓力(諸如藉由滾輪)，晶圓沿著刻劃線分離。晶圓中的刻縫循著晶圓基材的結晶晶格結構。刻劃可用於厚度為約10密爾(數千英吋)或更小的晶圓。就更厚的晶圓而言，目前鋸 開對於切割是較佳的方法。
藉由鋸開，在每分鐘高旋轉數下的以鑽石為尖端的鋸器係接觸晶圓表面且沿著街道鋸開晶圓。晶圓被裝設在支撐構件(諸如伸張橫越膜框架的黏附膜)上，並且鋸器重複地被施加到垂直與水平街道。刻劃或鋸開的一個問題是碎片與屑片會沿著切割粒的切斷邊緣而形成。此外，裂縫會從切割粒的邊緣形成且傳播到基材內並且裂縫會使得積體電路無法運作。碎落與裂開對於刻劃尤其是問題，如此是因為僅方形或矩形晶粒的一側會在結晶結構的<110>方向上被刻劃。所以，晶粒的另一側的斷開會造成鋸齒狀分離線。由於碎落與裂開，晶圓上的切割粒之間需要額外的間隔以避免對積體電路的損壞，例如碎片與裂縫被維持在和實際上的積體電路保持一距離。由於間隔要求，無法有許多切割粒可被形成在標準尺寸的晶圓上，並且會浪廢掉可用於電路配線的晶圓區域面積。鋸器的使用會惡化半導體晶圓上的區域面積的浪費。鋸器的刀片的厚度為約15微米。因此，為了確保在鋸器所致的切痕周圍的裂開與其他損壞不會傷及積體電路，常常必須要有三至五百微米來分離各個切割粒的電路配線。又，在削開之後，各個晶粒需要實質上的清潔，以移除由鋸開製程所產生的微粒與其他污染物。
電漿切割亦已經被使用，但也具有限制。例如，阻礙電漿切割的實施的一個限制是成本。用於圖案化阻劑的標準微影操作會使得實施成本過高。可能阻礙電漿切割 的實施的另一個限制是一般遭遇到的金屬(例如銅)對於沿著街道的切割的電漿處理會造成生產問題或量產限制。
本發明的實施例包括切割半導體晶圓的方法，其中各個晶圓具有複數個積體電路位在各個晶圓上。
在一實施例中，一種切割半導體晶圓的方法，該半導體晶圓具有複數個積體電路，該方法包括形成遮罩於該半導體晶圓上方，該遮罩覆蓋且保護該等積體電路。接著，以雷射刻劃製程將該遮罩予以圖案化，以提供具有間隙的圖案化遮罩，而暴露介於該等積體電路之間的該半導體晶圓的區域。然後，蝕刻該半導體晶圓通過該圖案化遮罩中的該等間隙，以形成單一化積體電路。然後，將該圖案化遮罩從該等單一化積體電路分離。
在另一實施例中，一種切割半導體晶圓的系統包括工廠界面。雷射刻劃設備和該工廠界面耦接且雷射刻劃設備包括飛秒基底的雷射。電漿蝕刻腔室亦和該工廠界面耦接。沉積腔室亦和該工廠界面耦接。該沉積腔室設以形成可物理性移除的遮罩。
在另一實施例中，一種切割半導體晶圓的方法，該半導體晶圓具有複數個積體電路，該方法包括形成可物理性移除的遮罩於矽基材上方。該可物理性移除的遮罩覆 蓋且保護設置在該矽基材上的該等積體電路。該等積體電路由二氧化矽層組成，該二氧化矽層設置在低K材料層與銅層上方。以雷射刻劃製程將該可物理性移除的遮罩、該二氧化矽層、該低K材料層與該銅層予以圖案化，以暴露該等積體電路之間的該矽基材的區域。接著，蝕刻該矽基材通過間隙，以形成單一化積體電路。然後，將該可物理性移除的遮罩從該等單一化積體電路分離。
描述切割半導體晶圓的方法，其中各個晶圓具有複數個積體電路位在各個晶圓上。在以下描述中，公開各種詳細細節(諸如用於雷射刻劃以及電漿蝕刻單一化製程的可物理性移除的遮罩)，以為了提供本發明的實施例的完整瞭解。熟習此技藝的人士能明瞭的是可在不具有該等詳細細節下實施本發明的實施例。在其他情況中，沒有詳細地描述已知的態樣(諸如積體電路製造)，以為了不會不必要地模糊化本發明的實施例。又，應瞭解的是圖式中所顯示的各種實施例是為了說明代表之用，並且該等實施例不必然依照比例被繪製。
涉及起初的雷射刻劃以及後續的電漿蝕刻的混合晶圓或基材切割製程可被實施以為了晶粒單一化。雷射刻劃製程可用以乾淨地移除遮罩、有機和無機介電層與元件層。接著，雷射刻劃製程可被終止於晶圓或基材的曝露 或部分蝕刻。切割製程的電漿蝕刻部分可接著被利用來蝕刻通過晶圓或基材的塊體(諸如通過塊狀單晶矽)，以造成晶粒或晶片單一化或切割。併同雷射刻劃與電漿蝕刻製程而使用的適當遮罩可以是一種遮罩，該遮罩不會干擾雷射刻劃或電漿蝕刻製程且可在執行此兩製程後能輕易地被移除。
被包括在晶圓或基材中或被包括在晶圓或基材上的積體電路常常包括頂導電凸塊層，該頂導電凸塊層被鈍化層(諸如聚亞醯胺層)部分地環繞。根據本發明的一實施例，鈍化層與凸塊層在積體電路的雷射刻劃與電漿蝕刻單一化的期間會被損壞。因此，可在鈍化層與凸塊層上方使用遮罩，以為了積體電路的雷射刻劃與電漿蝕刻單一化的期間的保護。然而，為了封裝考量，可在單一化製程之後移除遮罩。在一實施例中，遮罩是可物理性移除的遮罩，並且可藉由諸如抬離(lift-off)、滾離(roll-off)或剝離(peel-off)製程的物理性製程來移除遮罩，如以下所更詳細描述。在一此實施例中，物理性移除製程本身亦不會損壞鈍化或凸塊層。
第1圖是代表根據本發明的實施例切割半導體晶圓的方法中的操作的流程圖100，其中該半導體晶圓包括複數個積體電路。第2A-2C圖圖示根據本發明的實施例而對應於流程圖100的操作在執行切割半導體晶圓的方法的期間半導體晶圓的剖視圖，其中該半導體晶圓包括複數個積體電路。
參照流程圖100的操作102以及對應的第2A圖，遮罩202被形成在半導體晶圓或基材204上方。遮罩202覆蓋且保護被形成在半導體晶圓204的表面上的積體電路206。遮罩202亦覆蓋被形成在各個積體電路206之間的中介街道207。
根據本發明的實施例，遮罩202是可物理性移除的遮罩。可物理性移除的遮罩可適於忍受雷射與蝕刻單一化製程。例如，在一實施例中，可物理性移除的遮罩202適於忍受下方堆疊的蝕刻，其中該下方堆疊具有高達約300微米的厚度。在一實施例中，可物理性移除的遮罩202係適於經歷乾淨雷射燒熔製程以圖案化遮罩，但能忍受後續的電漿蝕刻製程，如下文所描述。在一實施例中，可物理性移除的遮罩202是光敏感的或非光敏感的。在一此實施例中，可物理性移除的遮罩202是聚合物。在一特定實例中，由於雷射-材料的交互作用，光敏感材料相較於非光敏感材料是較佳的。
在一實施例中，半導體晶圓或基材204由適於忍受製造過程且半導體處理層在製造過程期間能適當地設置的材料組成。例如，在一實施例中，半導體晶圓或基材204由IV族系材料(諸如但不限於結晶矽、鍺或矽/鍺)組成。在一特定實施例中，提供半導體晶圓204包括提供單晶矽基材。在一特定實施例中，單晶矽基材被摻雜有雜質原子。在另一實施例中，半導體晶圓或基材204由III-V材料(例如用於發光二極體(LED)的製造的III-V材料基 材)組成。
在一實施例中，已經有作為一部分積體電路206的一陣列的半導體元件設置在半導體晶圓或基材204上或中。該等半導體元件的實例包括但不限於被製造在矽基材中且被圍繞在介電層中的記憶體元件或互補式金屬氧化物半導體(CMOS)電晶體。複數個金屬內連線可被形成在元件或電晶體上方且在圍繞的介電層中，並且複數個金屬內連線可用以電耦接元件或電晶體以形成積體電路206。導電凸塊及/或鈍化層可被形成在內連線層上方。構成街道207的材料可和用以形成積體電路206的彼等材料類似或相同。例如，街道207可由介電材料、半導體材料與金屬化的層構成。在一實施例中，一或更多個街道207包括和積體電路206的實際上元件類似的測試元件。
參照流程圖100的操作104與對應的第2B圖，以雷射刻劃製程將遮罩202予以圖案化，以提供具有間隙210的圖案化遮罩208，而暴露積體電路206之間的半導體晶圓或基材204的區域。因此，雷射刻劃製程用以移除原本被形成在介於積體電路206之間的街道207的材料。根據本發明的一實施例，以雷射刻劃製程將遮罩202予以圖案化包括部分地形成溝槽212到介於積體電路206之間的半導體晶圓204的區域內，如第2B圖所示。
在一實施例中，以雷射刻劃製程將遮罩202予以圖案化包括使用具有在飛秒(femtosecond)範圍中的脈衝寬度 的雷射。更詳細地說，基於落在可見光譜或紫外線(UV)或紅外線(IR)範圍(此三者全部組成寬頻光譜)中的光的雷射可用以提供飛秒基底的雷射，即具有飛秒(10-15秒)等級的脈衝寬度的雷射。在一實施例中，燒熔不會或基本上不會依賴波長，並且因此燒熔適於用在複合膜(諸如遮罩202、街道207與可能的一部分的半導體晶圓或基材204的膜)。
雷射參數選擇(諸如脈衝寬度)對於發展能將碎落、微裂縫與分層減到最小的成功的雷射刻劃與切割製程是重要的，以為了達成乾淨的雷射刻劃切痕。雷射刻劃切痕越乾淨，則為了最終的晶粒單一化而執行的蝕刻製程越平順。在半導體元件晶圓中，許多不同材料類型(例如導體、絕緣體與半導體)與厚度的功能層通常設置在半導體元件晶圓上。該等材料可包括但不限於有機材料(諸如聚合物)、金屬或無機介電質(諸如二氧化矽與氮化矽)。
介於設置在晶圓或基材上的個別積體電路之間的街道可包括和積體電路本身類似或相同的層。例如，第3圖圖示根據本發明的實施例的材料堆疊的剖視圖，其中該材料堆疊可用在半導體晶圓或基材的街道區域中。
參照第3圖，街道區域300包括矽基材的頂部302、第一二氧化矽層304、第一蝕刻終止層306、第一低K介電層308(例如具有小於二氧化矽的介電常數4.0的介電常數)、第二蝕刻終止層310、第二低K介電層312、第三蝕刻終止層314、未摻雜矽玻璃(USG)層316、第二 二氧化矽層318與光阻劑層320，圖上顯示相對厚度。銅金屬化322設置在第一與第三蝕刻終止層306與314之間且通過第二蝕刻終止層310。在一特定實施例中，第一、第二與第三蝕刻終止層306、310與314由氮化矽構成，而低K介電層308與312由碳摻雜的氧化矽材料構成。
在習知的雷射輻射(諸如奈秒基底或皮秒基底的雷射輻射)下，街道300的材料就光吸收與燒熔機制而言可呈現非常不同的行為。例如，介電層(諸如二氧化矽)在一般條件下對於所有商業上可取得的雷射波長是基本上可穿透的。相對地，金屬、有機物質(例如低K材料)與矽能非常輕易地耦合光子，特別是回應於奈秒基底或皮秒基底的雷射輻射。然而，在一實施例中，飛秒基底的雷射製程用以藉由在燒熔二氧化矽層之前燒熔可物理性移除的遮罩，且接著在燒熔低K材料層與銅層之前燒熔二氧化矽層，而圖案化可物理性移除的遮罩層、二氧化矽層、低K材料層與銅層。在一特定實施例中，約小於或等於400飛秒的脈衝用在飛秒基底的雷射輻射製程中，以移除遮罩、街道與一部分的矽基材。
根據本發明的實施例，適當的飛秒基底的雷射製程的特徵在於高尖峰強度(輻照度)，其中該高尖峰強度(輻照度)通常在各種材料中導致非線性交互作用。在一此實施例中，飛秒雷類源具有約在10飛秒至500飛秒的範圍中的脈衝寬度，儘管較佳地是在100飛秒至400飛秒的範 圍中的脈衝寬度。在一實施例中，飛秒雷射源具有約在1570奈米至200奈米的範圍中的波長，儘管較佳地是在540奈米至250奈米的範圍中的波長。在一實施例中，雷射與對應的光學系統提供約在3微米至15微米的範圍中的位在工作表面處的焦點，儘管較佳地是約在5微米至10微米的範圍中的位在工作表面處的焦點。
位在工作表面處的空間束輪廓可以是單一模式(高斯)或具有頂帽輪廓的形狀。在一實施例中，雷射源具有約在200 kHz至10 MHz的範圍中的脈衝重複率，儘管較佳地是約在500 kHz至5 MHz的範圍中的脈衝重複率。在一實施例中，雷射源係輸送約在0.5 μJ至100 μJ的脈衝能量在工作表面，儘管較佳地是約在1 μJ至5 μJ的範圍中的脈衝能量在工作表面。在一實施例中，雷射刻劃製程以約在500 mm/sec至5 m/sec的範圍中的速度沿著工作件表面運行，儘管較佳地是約在600 mm/sec至2 m/sec的範圍中的速度沿著工作件表面運行。
刻劃製程可運行成僅單一動作(pass)或多個動作，但在一實施例中刻劃製程可較佳地運行成1-2個動作。在一實施例中，工作件中的刻劃深度約在5微米至50微米深的範圍中，較佳地是約在10微米至20微米深的範圍中。能以給定脈衝重複率下的一列的單一脈衝或以一列的多個脈衝突爆來施加雷射。在一實施例中，所產生的雷射束的切口寬度是約在2微米至15微米的範圍中，儘管在矽晶圓刻劃/切割中所產生的雷射束的切口寬度較佳地 是約在6微米至10微米的範圍中，其中該切口寬度是在元件/矽界面處來測量。
雷射參數可經選擇而具有諸如以下的優勢和優點：提供足夠高的雷射強度以在無機介電質的直接燒熔之前能達成無機介電質(例如二氧化矽)的離子化並將下方層損壞所造成的分層和碎落減到最小。參數亦可經選擇而能提供工業應用中有意義的製程產量且具有受精確控制的燒熔寬度(例如切口寬度)與深度。如上所述，相較於皮秒基底與奈秒基底的雷射燒熔製程，飛秒基底的雷射非常適於提供該等優點。然而，即使在飛秒基底的雷射燒熔的光譜中，特定波長可提供比其他更佳的效能。例如，在一實施例中，具有靠近或位在UV範圍中的波長的飛秒基底的雷射製程係提供比具有靠近或位在IR範圍中的波長的飛秒基底的雷射製程更乾淨的燒熔製程。在一特定此實施例中，適於半導體晶圓或基材刻劃的飛秒基底的雷射製程是基於具有約小於或等於540奈米的波長的雷射。在一特定此實施例中，使用波長約小於或等於540奈米的約小於或等於400飛秒的雷射的脈衝。然而，在一替代實施例中，使用雙雷射波長(例如IR雷射與UV雷射的組合)。
參照流程圖100的操作106與對應的第2C圖，半導體晶圓204被蝕刻通過圖案化遮罩208中的間隙210，以形成單一化積體電路206。根據本發明的一實施例，蝕刻半導體晶圓204包括蝕刻以雷射刻劃製程所形成的溝 槽212，以最終地完全蝕刻通過半導體晶圓204，如第4C圖所示。
在一實施例中，蝕刻半導體晶圓204包括使用電漿蝕刻製程。在一實施例中，使用矽通孔類型的蝕刻製程。例如，在一特定實施例中，半導體晶圓204的材料的蝕刻速率大於25微米/分鐘。超高密度電漿源可用於晶粒單一化製程的電漿蝕刻部分。適於執行該電漿蝕刻製程的製程腔室的實例是可從美國加州森尼維耳市的應用材料公司取得的Applied Centura® SilviaTM Etch system。Applied Centura® SilviaTM Etch system結合電容式與電感式RF耦合，此能給予比僅藉由電容式耦合所可能獲得的更大的離子密度與離子能量的獨立控制，甚至具有由磁性增強的改良。此結合使得離子密度從離子能量的有效去耦合成為可能，藉此達成相當高密度的電漿，而不具有高潛在損壞的DC偏壓位準，甚至在非常低的壓力下。如此造成例外地寬的製程窗口。然而，可使用能蝕刻矽的任何電漿蝕刻腔室。在一示範性實施例中，使用深矽蝕刻，以在比習知矽蝕刻速率大約40%的蝕刻速率下蝕刻單晶矽基材或晶圓204，同時能維持基本上精確的輪廓控制與幾乎無扇貝化的側壁。在一特定實施例中，使用矽通孔類型的蝕刻製程。此蝕刻製程是基於從反應性氣體所產生的電漿，其中該反應性氣體大體上是氟系氣體(諸如SF6、C4F8、CHF3、XeF2)或能以相當快速的蝕刻速率來蝕刻矽的任何其他反應物氣體。
參照流程圖100的操作108以及再次地參照對應的第2C圖，將圖案化遮罩208從單一化積體電路206分離。在一實施例中，遮罩移除結構210(諸如黏附層)用以將圖案化遮罩208從單一化積體電路206移除。在一實施例中，在單一化製程的雷射刻劃與電漿蝕刻部分之後但在最終的從例如背帶的個別化(如以下涉及第4A-4F圖所更詳細地描述)之前將圖案化遮罩208移除。在一實施例中，分離是機械分離，此分離和例如遮罩層的溶液溶解移除有所區分。
因此，再次地參照流程圖100與第2A-2C圖，可藉由起初的雷射燒熔通過可物理性移除的遮罩、通過晶圓街道(包括金屬化)與部分地進入到矽基材內，而執行晶圓切割。雷射脈衝寬度可經選擇位在飛秒範圍中。可接著藉由後續的深矽通電漿蝕刻來完成晶粒單一化。然後，將可物理性移除的遮罩從單一化積體電路移除。根據本發明的實施例，用於切割的材料堆疊的特定實例在下文涉及第4A-4F圖來描述。
參照第4A圖，用於混合雷射燒熔與電漿蝕刻切割的材料堆疊包括可物理性移除的遮罩402、元件層404與基材406。可物理性移除的遮罩402、元件層404與基材406設置在晶粒接附膜408上方，晶粒接附膜408被固定到背帶410。在一實施例中，元件層404包括設置在一或更多個金屬層(諸如銅層)與一或更多個低K介電層(諸如碳摻雜的氧化物層)上方的無機介電層(諸如二氧化 矽)。元件層404亦可包括被安排在積體電路之間的街道，街道包括和積體電路相同或類似的層。在一實施例中，基材406是塊狀單晶矽基材。
在一實施例中，可物理性移除的遮罩402是藉由將片放置或滾壓到元件層404上而被施用的薄聚合物片(例如以膜或帶的形式)。在一此實施例中，薄聚合物片對元件層404具有足夠高的黏附性以忍受雷射刻劃與後續的電漿蝕刻製程，但薄聚合物片對後續的藉由更強的黏附層所進行的物理性移除具有足夠低的黏附性。在一實施例中，薄聚合物片包括設置在元件層404上的聚乙烯醇層。在一實施例中，薄聚合物片是足夠可穿透的，以藉由雷射燒熔製程來對準晶圓或基材的街道。在一實施例中，薄聚合物片具有約50微米或小於約50微米的厚度，例如約20微米的厚度。在一實施例中，藉由用以承載晶圓或基材406的框架蓋將薄聚合物片固定到元件層404。
在另一實施例中，可物理性移除的遮罩402由旋塗層(諸如光阻劑層)構成。例如，在一實施例中，光阻劑層由正光阻材料構成，諸如但不限於248 nm阻劑、193 nm阻劑、157 nm阻劑、極紫外線(EUV)阻劑，或具有重氮萘醌感光劑的酚類樹脂基質。在一實施例中，光阻劑層由負光阻材料構成，諸如但不限於聚順異戊二烯與聚乙烯醇肉桂酸酯。
在一實施例中，在塊狀單晶矽基材406被固定到晶粒接附膜408之前，將塊狀單晶矽基材406從背側予以薄 化。在一此實施例中，在將可物理性移除的遮罩402形成或設置在元件層404上方之後執行薄化。然而，在另一此實施例中，在將可物理性移除的遮罩402形成或設置在元件層404上方之前執行薄化。可藉由背側磨碾製程來執行薄化。在一實施例中，塊狀單晶矽基材406被薄化到約在50-100微米的範圍中的厚度。重要的是應注意在一實施例中，在雷射燒熔與電漿蝕刻切割製程之前執行薄化。在一實施例中，元件層404具有約在2-3微米的範圍中的厚度。在一實施例中，晶粒接附膜408(或能將經薄化或薄的晶圓或基材黏結到背帶410的任何適當取代物)具有約20微米的厚度。
參照第4B圖，以雷射刻劃製程412將可物理性移除的遮罩402、元件層404與一部分的基材406予以圖案化，以在基材406中形成溝槽414。在一實施例中，雷射刻劃製程412是飛秒基底的雷射刻劃製程412。在一實施例中，可物理性移除的遮罩402被雷射刻劃製程412刻穿且可物理性移除的遮罩402用以承載雷射刻劃製程412所產生的碎屑。
參照第4C圖，深矽通電漿蝕刻製程416用以向下延伸溝槽414到晶粒接附膜408，而暴露晶粒接附膜408的頂部且單一化矽基材406。在深矽通電漿蝕刻製程416的期間，元件層404被可物理性移除的遮罩402保護。
參照第4D圖，單一化製程可更包括將晶粒接附膜408予以圖案化，而暴露背帶410的頂部且單一化晶粒接附 膜408。在一實施例中，藉由雷射製程或藉由蝕刻製程將晶粒接附膜予以單一化。
參照第4E圖，移除結構418設置在可物理性移除的遮罩402上。在一實施例中，移除結構418是黏附層。在一此實施例中，黏附層的組成與可物理性移除的遮罩402的組成係經選擇，而能提供介於可物理性移除的遮罩402與元件層404的聚合物層之間的移除選擇性。
在一實施例中，移除結構418是黏附帶層，諸如但不限於具有合成丙烯酸黏附劑被黏結到一側的可撓聚氯乙烯(PVC)層、被塗覆有黏附劑的聚烯烴系膜、紫外線(UV)可硬化的切割帶、具有聚矽氧黏附劑表面的聚亞醯胺膜帶，或具有聚乙烯醇作為背部支撐的波浪狀焊料帶。在一實施例中，藉由克普同膜滾筒(Kapton film roll)或帶施用器將移除結構418施用到可物理性移除的遮罩402。
參照第4F圖，可物理性移除的遮罩402藉由黏附到移除結構418從元件層404被移除，而暴露元件層404。在一實施例中，移除結構418是黏附到可物理性移除的遮罩402的黏附層，此黏附層達到比可物理性移除的遮罩402黏附到元件層404更大的程度，而促進可物理性移除的遮罩402從元件層404的移除。在一特定此實施例中，黏附層用以藉由抬離(lift-off)、滾離(roll-off)或剝離(peel-off)製程來從元件層404移除可物理性移除的遮罩402。在一實施例中，將可物理性移除的遮罩402從元件層404移除，而不會氧化或損壞元件層404的凸塊 層或鈍化層。亦即，將可物理性移除的遮罩402移除，而不會改變設置在可物理性移除的遮罩402下方的層的性質。在一實施例中，可物理性移除的遮罩402與移除結構418的成對是藉由一製程來移除，該製程為和用以將移除結構418施用到可物理性移除的遮罩402相同的製程。例如，在一實施例中，可物理性移除的遮罩402與移除結構418的成對是藉由克普同膜滾筒(Kapton film roll)或帶施用器來移除。
進一步實施例可包括後續地從背帶410移除基材406的單一化部分(例如作為個別的積體電路)。在一實施例中，單一化晶粒接附膜408被保留在基材406的單一化部分的背側上。在一替代實施例中，於基材406比約50微米更薄的情況下，雷射燒熔製程412用以完全地將基材406予以單一化，而不需要使用額外的電漿製程。在一實施例中，從背帶410移除單一化積體電路以為了封裝。在一此實施例中，圖案化晶粒接附膜408被保留在各個積體電路的背側上且圖案化晶粒接附膜408被包括在最終的封裝中。然而，在另一實施例中，圖案化晶粒接附膜408在單一化製程期間或在單一化製程之後被移除。
再次地參照第2A-2C圖，可藉由街道207來分離該複數個積體電路206，其中街道207具有約10微米或更小的寬度。至少部分地導因於雷射的嚴格輪廓控制，飛秒基底的雷射刻劃方式的使用可使得此類的在積體電路配 置中的緊密化成為可能。然而，應瞭解的是不總是希望將街道寬度縮減到小於10微米，即使可藉由飛秒基底的雷射刻劃製程來達成。例如，一些應用可能需要使街道寬度為至少40微米，以為了在分離積體電路的街道中製造偽(dummy)或測試元件。在一實施例中，該複數個積體電路206能以非限制或自由形式的配置而被安排在半導體晶圓或基材204上。
單一製程工具可設以執行在混合雷射燒熔與電漿蝕刻單一化製程(包括可物理性移除的遮罩的使用)中的操作的許多或全部操作。例如，第5圖圖示根據本發明的實施例用於晶圓或基材的雷射與電漿切割的工具配置的方塊圖。
參照第5圖，製程工具500包括工廠界面(FI)502，工廠界面502具有和工廠界面502耦接的複數個負載鎖定室504。群集工具506和工廠界面502耦接。群集工具506包括電漿蝕刻腔室508。雷射刻劃設備510亦耦接到工廠界面502。在一實施例中，製程工具500的整個佔據區域可以是約3500 mm(3.5 m)×約3800 mm(3.8 m)，如第5圖所示。
在一實施例中，雷射刻劃設備510容納雷射。在一此實施例中，雷射是飛秒基底的雷射。雷射適於執行混合雷射與蝕刻單一化製程(包括可物理性移除的遮罩的使用)的雷射燒熔部分，諸如上述的雷射燒熔製程。在一實施例中，可移動的平台亦被包括在雷射刻劃設備500 中，可移動的平台設以相對於雷射移動晶圓或基材(或晶圓或基材的承載件)。在一特定實施例中，雷射亦是可移動的。在一實施例中，雷射刻劃設備510的整個佔據區域可以是約2240 mm×約1270 mm，如第5圖所示。
在一實施例中，電漿蝕刻腔室508設以蝕刻晶圓或基材通過圖案化遮罩中的間隙來以單一化複數個積體電路。在一此實施例中，電漿蝕刻腔室508設以執行深矽蝕刻製程。在一特定實施例中，電漿蝕刻腔室508是可從美國加州森尼維耳市的應用材料公司取得的Applied Centura® SilviaTM Etch system。電漿蝕刻腔室508可特定地被設計用於深矽蝕刻，該深矽蝕刻用以產生被容納於單晶矽基材或晶圓上或被容納於單晶矽基材或晶圓中的單一化積體電路。在一實施例中，高密度電漿源被包括在電漿蝕刻腔室508中，以促進高矽蝕刻速率。在一實施例中，多於一個電漿蝕刻腔室被包括在群集工具506中作為製程工具500的一部分，以促進單一化或切割製程的高製造產量。
工廠界面502可以是構成外面製造設施與雷射刻劃設備510和群集工具506之間界面的適當大氣埠。工廠界面502可包括具有手臂或葉片的機械人，以從儲存單元(諸如前開式整合艙)傳送晶圓(或晶圓的承載件)到群集工具506或雷射刻劃設備510或此兩者內。
群集工具506可包括適於執行單一化方法中的功能的其他腔室。例如，在一實施例中，包括有可物理性移除 的遮罩沉積腔室512。可物理性移除的遮罩沉積腔室512可設以用於在晶圓或基材的雷射刻劃之前的在晶圓或基材的元件層上或上方的遮罩沉積。在一此實施例中，可物理性移除的遮罩沉積腔室512適於藉由滾壓製程(roll-on process)來沉積遮罩。在另一此實施例中，可物理性移除的遮罩沉積腔室512適於形成光阻劑層。
在一實施例中，包括有遮罩移除站或腔室514以用於遮罩的物理性移除。在一此實施例中，遮罩移除站或腔室514設以藉由諸如但不限於抬離(lift-off)、滾離(roll-off)或剝離(peel-off)製程的製程從元件層物理性地移除遮罩。
在其他實施例中，包括有濕式/乾式站。濕式/乾式站可適於在基材或晶圓的雷射刻劃與電漿蝕刻單一化製程之後用以清潔殘餘物與碎屑或用以移除遮罩。在一實施例中，亦包括有度量站作為製程工具500的部件。
本發明的實施例可被提供成電腦程式產品或軟體，該電腦程式產品或軟體可包括具有被儲存在機器可讀媒體上的指令的機器可讀媒體，該等指令用以將電腦系統(或其他電子裝置)予以程式化而執行根據本發明實施例的製程。在一實施例中，電腦系統和涉及第5圖所描述的製程工具500耦接。機器可讀媒體包括任何機構，該任何機構用以儲存或傳送具有可由機器(例如電腦)讀取的形式的資訊。例如，機器可讀(例如電腦可讀)媒體包括機器(例如電腦)可讀儲存媒體(例如唯讀記憶體(ROM)、 隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、機器(例如電腦)可讀傳送媒體(電氣、光學、聲音或其他形式的傳播訊號)(例如紅外線訊號、數位訊號等)等。
第6圖圖示具有電腦系統600的示範性形式的機器的示意代表圖，其中用以使機器執行在此所述的任何一或更多個方法的指令集可被執行在電腦系統600中。在替代實施例中，機器可連接(例如構成網路)到位在區域網路(LAN)、內部網路、外部網路或網際網路中的其他機器。機器可運作成位在客戶-伺服器網路環境中的伺服器或客戶機器的身份，或機器可運作成位在點對點(或分散式)網路環境中的個別機器。機器可以是個人電腦(PC)、平板PC、數位機上盒(STB)、個人數位助理(PDA)、手機、網路設備(web appliance)、伺服器、網路路由器、開關或橋接器，或能執行指定由機器所要採取的行動的指令集(依序地或以其他方式)的任何機器。又，儘管圖上僅圖示單一機器，詞語「機器」應該被解讀成包括能個別地或共同地執行一個(或多個)指令集以實施在此所述的任何一或更多個方法的任何機器(例如電腦)之集合。
示範性電腦系統600包括處理器602、主要記憶體604(例如唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的動態隨機存取記憶體(DRAM)等)、靜態記憶體606(例如快閃記憶體、靜態隨機存取記憶體(SRAM)等)與次要記憶體 618(例如資料儲存裝置)，該等裝置透過匯流排630彼此連通。
處理器602代表一或更多個通用目的之處理裝置，諸如微處理器、中央處理單元或諸如此類者。更特定言之，處理器602可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字元(VLIW)微處理器、實施其他指令集的處理器，或實施多個指令集的組合的處理器。處理器602亦可以是一或更多個特殊目的之處理裝置，諸如特殊應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或諸如此類者。處理器602設以執行處理邏輯626以實施在此所述的操作。
電腦系統600可更包括網路界面裝置608。電腦系統600亦可包括視訊顯示單元610(例如液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、數字輸入裝置612(例如鍵盤)、游標控制裝置614(例如滑鼠)與訊號產生裝置616(例如喇叭)。
次要記憶體618可包括機器可存取儲存媒體(或更詳細地說是電腦可讀儲存媒體)631，可實現在此所述的任何一或更多個方法或功能的一或更多個指令集(例如軟體622)被儲存在機器可存取儲存媒體(或更詳細地說是電腦可讀儲存媒體)631上。軟體622亦可在電腦系統600執行軟體622的期間完整地或至少部分地存在於主要記憶體604內及/或處理器602內，主要記憶體604與處理 器602亦構成機器可讀儲存媒體。軟體622可透過網路界面裝置608進一步被傳送或接收到網路620。
儘管圖上顯示機器可存取儲存媒體631在示範性實施例中是單一媒體，詞語「機器可讀儲存媒體」應該被解讀成包括能儲存一或更多個指令集的單一媒體或多個媒體(例如中心或分散式資料庫，及/或相關的快取與伺服器)。詞語「機器可讀儲存媒體」亦應該被解讀成包括能儲存或編碼指令集以用於機器執行且能使機器執行本發明的任何一或更多個方法的任何媒體。詞語「機器可讀儲存媒體」因此應該被解讀成包括但不限於固態記憶體與光學和磁性媒體。
根據本發明的實施例，機器可存取儲存媒體具有被儲存在機器可存取儲存媒體上的指令，該等指令能使資料處理系統執行切割具有複數個積體電路的半導體晶圓的方法。此方法包括形成遮罩在半導體晶圓上方，遮罩覆蓋且保護積體電路。接著，以雷射刻劃製程將遮罩予以圖案化，以提供具有間隙的圖案化遮罩。半導體晶圓的區域被暴露在積體電路之間。然後，半導體晶圓被蝕刻通過圖案化遮罩中的間隙，以形成單一化積體電路。然後，將圖案化遮罩從單一化積體電路分離。
因此，已經揭示切割半導體晶圓的方法，其中各個晶圓具有複數個積體電路。根據本發明的一實施例，方法包括切割具有複數個積體電路的半導體晶圓，該方法包括形成遮罩於半導體晶圓上方，遮罩覆蓋且保護積體電 路。該方法亦包括以雷射刻劃製程將遮罩予以圖案化，以提供具有間隙的圖案化遮罩，而暴露積體電路之間的半導體晶圓的區域。該方法亦包括蝕刻半導體晶圓通過圖案化遮罩中的間隙以形成單一化積體電路。該方法亦包括將圖案化遮罩從單一化積體電路分離。在一實施例中，形成遮罩於半導體晶圓上方包括形成適於忍受高密度電漿蝕刻製程的遮罩。在一實施例中，將圖案化遮罩從單一化積體電路分離包括藉由諸如但不限於抬離(lift-off)製程、滾離(roll-off)製程或剝離(peel-off)製程的製程的物理性移除。
100‧‧‧切割半導體晶圓的方法中的操作的流程圖
102-108‧‧‧操作
202‧‧‧可物理性移除的遮罩
204‧‧‧半導體晶圓或基材
206‧‧‧積體電路
207‧‧‧街道
208‧‧‧圖案化遮罩
210‧‧‧間隙
212‧‧‧溝槽
300‧‧‧街道區域
302‧‧‧矽基材的頂部
304‧‧‧第一二氧化矽層
306‧‧‧第一蝕刻終止層
308‧‧‧第一低K介電層
310‧‧‧第二蝕刻終止層
312‧‧‧第二低K介電層
314‧‧‧第三蝕刻終止層
316‧‧‧未摻雜矽玻璃(USG)層
318‧‧‧第二二氧化矽層
320‧‧‧光阻劑層
322‧‧‧銅金屬化
402‧‧‧可物理性移除的遮罩
404‧‧‧元件層
406‧‧‧基材
408‧‧‧晶粒接附膜
410‧‧‧背帶
412‧‧‧雷射刻劃製程
414‧‧‧溝槽
416‧‧‧深矽通電漿蝕刻製程
418‧‧‧移除結構
500‧‧‧製程工具
502‧‧‧工廠界面
504‧‧‧負載鎖定室
506‧‧‧群集工具
508‧‧‧電漿蝕刻腔室
510‧‧‧雷射刻劃設備
512‧‧‧可物理性移除的遮罩沉積腔室
514‧‧‧遮罩移除站或腔室
600‧‧‧電腦系統
602‧‧‧處理器
604‧‧‧主要記憶體
606‧‧‧靜態記憶體
608‧‧‧網路界面裝置
610‧‧‧視訊顯示單元
612‧‧‧數字輸入裝置
614‧‧‧游標控制裝置
616‧‧‧訊號產生裝置
618‧‧‧次要記憶體
620‧‧‧網路
622‧‧‧軟體
626‧‧‧處理邏輯
630‧‧‧匯流排
631‧‧‧機器可存取儲存媒體
第1圖是代表根據本發明的實施例切割半導體晶圓的方法中的操作的流程圖100，其中該半導體晶圓包括複數個積體電路。
第2A圖圖示根據本發明的實施例而對應於第1圖流程圖的操作102在執行切割半導體晶圓的方法的期間半導體晶圓的剖視圖，其中該半導體晶圓包括複數個積體電路。
第2B圖圖示根據本發明的實施例而對應於第1圖流程圖的操作104在執行切割半導體晶圓的方法的期間半導體晶圓的剖視圖，其中該半導體晶圓包括複數個積體電路。
第2C圖圖示根據本發明的實施例而對應於第1圖流程圖的操作106與108在執行切割半導體晶圓的方法的期間半導體晶圓的剖視圖，其中該半導體晶圓包括複數個積體電路。
第3圖圖示根據本發明的實施例的材料堆疊的剖視圖，其中該材料堆疊可用在半導體晶圓或基材的街道區域中。
第4A-4F圖圖示根據本發明的實施例的切割半導體晶圓的方法中的各種操作的剖視圖。
第5圖圖示根據本發明的實施例用於晶圓或基材的雷射與電漿切割的工具配置的方塊圖。
第6圖圖示根據本發明的實施例的示範性電腦系統的方塊圖。
100‧‧‧切割半導體晶圓的方法中的操作的流程圖
102-108‧‧‧操作

Claims (20)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：形成一遮罩於該半導體晶圓上方，該遮罩覆蓋且保護該等積體電路；以一雷射刻劃製程將該遮罩及該半導體晶圓之一部分予以圖案化，以提供具有間隙的一圖案化遮罩且在該等積體電路之間形成部分進入該半導體晶圓但不穿過該半導體晶圓的溝槽，該等溝槽中之各者具有一寬度；通過該圖案化遮罩中的該等間隙電漿蝕刻該半導體晶圓，以將該等溝槽向下延伸，以形成單一化積體電路，該等延伸的溝槽中之各者具有該寬度；及將該圖案化遮罩從該等單一化積體電路分離。
  2. 如請求項1所述之方法，其中形成該遮罩的步驟包含以下步驟：將一薄聚合物片黏附到該等積體電路。
  3. 如請求項2所述之方法，其中該薄聚合物片對於該等積體電路是可穿透的且該薄聚合物片具有約等於或小於50微米的一厚度。
  4. 如請求項1所述之方法，其中形成該遮罩的步驟包含 以下步驟：沉積一光阻劑層於該等積體電路上。
  5. 如請求項1所述之方法，其中將該圖案化遮罩從該等單一化積體電路分離的步驟包含以下步驟：藉由一製程物理性地移除該圖案化遮罩，該製程選自由一抬離製程、一滾離製程或一剝離製程構成的群組。
  6. 如請求項1所述之方法，其中以該雷射刻劃製程將該遮罩及該半導體晶圓之該部分予以圖案化的步驟包含以下步驟：以一飛秒基底的雷射刻劃製程進行圖案化。
  7. 如請求項1所述之方法，其中形成該遮罩於該半導體晶圓上方的步驟包含以下步驟：形成適於忍受一高密度電漿蝕刻製程的一遮罩。
  8. 一種切割一半導體晶圓的系統，該半導體晶圓包含複數個積體電路，該系統包含：一工廠界面；一雷射刻劃設備，該雷射刻劃設備和該工廠界面耦接，其中該雷射刻劃設備經配置以該雷射刻劃製程將形成在該半導體晶圓上方的一遮罩及該半導體晶圓之一部分予以圖案化，以提供具有間隙的一圖案化遮罩且在該等積體電路之間形成部分進入該半導體 晶圓但不穿過該半導體晶圓的溝槽，該等溝槽中之各者具有一寬度；一電漿蝕刻腔室，該電漿蝕刻腔室和該工廠界面耦接，其中該電漿蝕刻腔室經配置以通過該圖案化遮罩中的該等間隙電漿蝕刻該半導體晶圓，以將該等溝槽向下延伸，以形成單一化積體電路，該等延伸的溝槽中之各者具有該寬度；及一沉積腔室，該沉積腔室和該工廠界面耦接，該沉積腔室經配置以形成該遮罩，其中該遮罩為一可物理性移除的遮罩。
  9. 如請求項8所述之系統，其中該沉積腔室經配置以將一薄聚合物片黏附到該等積體電路。
  10. 如請求項8所述之系統，其中該沉積腔室經配置以沉積一光阻劑層在該等積體電路上。
  11. 如請求項8所述之系統，其中該電漿蝕刻腔室與該沉積腔室被容納在一群集工具上，該群集工具和該工廠界面耦接，該群集工具更包含：一遮罩移除站或腔室。
  12. 如請求項11所述之系統，其中該遮罩移除站或腔室經配置以藉由一製程移除該可物理性移除的遮罩，該 製程選自由一抬離製程、一滾離製程或一剝離製程構成的群組。
  13. 一種切割一矽基材的方法，該矽基材包含設置於該矽基材上的複數個積體電路，該方法包含以下步驟：形成一可物理性移除的遮罩於該矽基材上方，該可物理性移除的遮罩覆蓋且保護設置在該矽基材上的該等積體電路，該等積體電路包含一二氧化矽層，該二氧化矽層設置在一低K材料層與一銅層上方；以一雷射刻劃製程將該可物理性移除的遮罩、該二氧化矽層、該低K材料層、該銅層及該矽基材之一部分予以圖案化，以在該等積體電路之間形成部分進入該矽基材但不穿過該矽基材的溝槽，該等溝槽中之各者具有一寬度；通過該等溝槽電漿蝕刻該矽基材，以將該等溝槽向下延伸，以形成單一化積體電路，該等延伸的溝槽中之各者具有該寬度；及將該可物理性移除的遮罩從該等單一化積體電路分離。
  14. 如請求項13所述之方法，其中以該雷射刻劃製程將該可物理性移除的遮罩、該二氧化矽層、該低K材料層、該銅層及該矽基材之該部分予以圖案化的步驟包含以下步驟：在燒熔該二氧化矽層之前燒熔該可物理 性移除的遮罩，以及在燒熔該低K材料層與該銅層之前燒熔該二氧化矽層。
  15. 如請求項13所述之方法，其中形成該可物理性移除的遮罩的步驟包含以下步驟：將一薄聚合物片黏附到該等積體電路。
  16. 如請求項15所述之方法，其中該薄聚合物片對於該等積體電路是可穿透的且該薄聚合物片具有約等於或小於50微米的一厚度。
  17. 如請求項13所述之方法，其中形成該可物理性移除的遮罩的步驟包含以下步驟：沉積一光阻劑層在該等積體電路上。
  18. 如請求項13所述之方法，其中將該可物理性移除的遮罩從該等單一化積體電路分離的步驟包含以下步驟：藉由一製程物理性地移除該可物理性移除的遮罩，該製程選自由一抬離製程、一滾離製程或一剝離製程構成的群組。
  19. 如請求項13所述之方法，其中以該雷射刻劃製程將該可物理性移除的遮罩予以圖案化的步驟包含以下步驟：以一飛秒基底的雷射刻劃製程進行圖案化。
  20. 如請求項13所述之方法，其中形成該可物理性移除的遮罩於該矽基材上方的步驟包含以下步驟：形成適於忍受一高密度電漿蝕刻製程的一遮罩。
TW101119983A 2011-06-15 2012-06-04 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割 TWI552215B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/161,036 US9126285B2 (en) 2011-06-15 2011-06-15 Laser and plasma etch wafer dicing using physically-removable mask

Publications (2)

Publication Number Publication Date
TW201310516A TW201310516A (zh) 2013-03-01
TWI552215B true TWI552215B (zh) 2016-10-01

Family

ID=47353994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119983A TWI552215B (zh) 2011-06-15 2012-06-04 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割

Country Status (6)

Country Link
US (1) US9126285B2 (zh)
JP (1) JP6543466B2 (zh)
KR (2) KR20140039049A (zh)
CN (1) CN103650128B (zh)
TW (1) TWI552215B (zh)
WO (1) WO2012173792A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
EP3376528B1 (en) 2015-11-09 2022-09-14 Furukawa Electric Co., Ltd. Mask-integrated surface protection tape
CN107533964B (zh) 2015-11-09 2021-06-15 古河电气工业株式会社 掩模一体型表面保护膜
MY181934A (en) * 2016-03-31 2021-01-14 Furukawa Electric Co Ltd Mask-integrated surface protective tape
TWI649893B (zh) * 2016-08-17 2019-02-01 位元奈米科技股份有限公司 光伏電池光電轉換複合層結構製作方法
JP6887125B2 (ja) * 2017-04-11 2021-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6998545B2 (ja) * 2017-12-25 2022-01-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
JP7214309B2 (ja) * 2018-10-26 2023-01-30 株式会社ディスコ ウェーハの加工方法
JP2022085738A (ja) * 2020-11-27 2022-06-08 パナソニックＩｐマネジメント株式会社 チップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243721A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造装置
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process

Also Published As

Publication number Publication date
US9126285B2 (en) 2015-09-08
JP6543466B2 (ja) 2019-07-10
KR20140039049A (ko) 2014-03-31
CN103650128A (zh) 2014-03-19
US20120322237A1 (en) 2012-12-20
JP2014523116A (ja) 2014-09-08
WO2012173792A2 (en) 2012-12-20
TW201310516A (zh) 2013-03-01
WO2012173792A3 (en) 2013-04-04
KR20190012268A (ko) 2019-02-08
CN103650128B (zh) 2016-09-21
KR102149409B1 (ko) 2020-08-28

Similar Documents

Publication Publication Date Title
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TW201405651A (zh) 運送切割晶圓的方法
TW201517171A (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法