JP2017092125A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017092125A
JP2017092125A JP2015217275A JP2015217275A JP2017092125A JP 2017092125 A JP2017092125 A JP 2017092125A JP 2015217275 A JP2015217275 A JP 2015217275A JP 2015217275 A JP2015217275 A JP 2015217275A JP 2017092125 A JP2017092125 A JP 2017092125A
Authority
JP
Japan
Prior art keywords
wafer
groove
mold resin
cutting
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015217275A
Other languages
English (en)
Inventor
翼 小幡
Tsubasa Obata
翼 小幡
陽平 山下
Yohei Yamashita
陽平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015217275A priority Critical patent/JP2017092125A/ja
Priority to TW105132381A priority patent/TW201719745A/zh
Priority to KR1020160141912A priority patent/KR20170053115A/ko
Priority to CN201610972086.3A priority patent/CN106935548A/zh
Priority to US15/341,624 priority patent/US9953871B2/en
Priority to DE102016221544.2A priority patent/DE102016221544B4/de
Publication of JP2017092125A publication Critical patent/JP2017092125A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】デバイスの側面に傷を付けることなく品質が良好なモールド樹脂で囲繞した外周を有するデバイスを得ることができるウエーハの加工方法を提供する。【解決手段】表面にバンプ２４を備えたデバイスが形成されたウエーハ２の加工方法であって、ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から照射しデバイスの仕上がり厚さに相当する深さの溝２５０を形成し、ウエーハの表面にモールド樹脂４０を敷設するとともに溝にモールド樹脂を埋設し、表面に保護部材６を貼着したのちにウエーハの裏面を研削して溝を表出させ、溝に埋設されたモールド樹脂をウエーハの裏面に露出させる。溝の幅より薄い厚みを有する切削ブレード８２３で溝に沿って露出したモールド樹脂の幅方向中央部を溝に沿って切削することにより、ウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する。【選択図】図９

Description

本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するとともに個々のデバイスを樹脂で被覆するウエーハの加工方法に関する
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。このように形成された半導体ウエーハを分割予定ラインに沿って切断することにより、デバイスが形成された領域を分割して個々のデバイスを製造している。
近年、ウエーハを個々のデバイスに分割するとともに、個々のデバイスを樹脂で被覆するパッケージ技術が開発されている。このパッケージ技術の一つであるウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージ技術が下記特許文献１に開示されている。
下記特許文献１に開示されたパッケージ技術は、ウエーハの裏面に樹脂を被覆し、ウエーハの表面から分割予定ラインに沿って樹脂に達する切削溝を形成し、ウエーハの表面にモールド樹脂を敷設して各デバイスを被覆するとともに切削溝にモールド樹脂を埋設した後、切削溝の幅より薄い厚みの切削ブレードによって切削溝に埋設されたモールド樹脂を切断することにより、個々のウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）に分割する。
また、ＩＣ、ＬＳＩ等の半導体チップの処理能力を向上するために、シリコン等の基板の表面にＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層された機能層によって半導体デバイスを形成せしめた形態の半導体ウエーハが実用化されており、この形態の半導体ウエーハを用いてウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を製造するウエーハの加工方法として次の技術が開発されている。
（１）ウエーハの表面側から分割予定ラインに沿って切削溝を形成する際に、切削ブレードの破壊力が機能層に形成されたデバイスに至らないように、機能層に分割予定ラインに沿ってレーザー光線を照射しレーザー加工溝を形成することにより機能層を分割予定ラインに沿って除去する（機能層除去工程）。
（２）ウエーハの表面側から分割予定ラインに形成されたレーザー加工溝に沿ってレーザー加工溝の幅より狭い幅の第１の切削ブレードによってデバイスの仕上がり厚さに相当する深さの切削溝を形成する（切削溝形成工程）。
（３）ウエーハの表面にモールド樹脂を敷設するとともに切削溝にモールド樹脂を埋設する（モールディング工程）。
（４）ウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着しウエーハの裏面を研削して切削溝を露出させる（裏面研削工程）。
（５）ウエーハの裏面をダイシングテープに貼着し、切削溝の幅より薄い厚みの第２の切削ブレードによって切削溝に埋設されたモールド樹脂を切断することにより、個々のウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）に分割する（分割工程）。
特開２００６−１００５３５号公報
しかるに、上記分割工程を実施する際に使用する第２の切削ブレードの厚みは２０μｍ以下に設定することが困難であることに加え分割予定ラインの幅も制限されていることから、必然的に第１の切削ブレードの厚みも制限される（例えば４０μｍ以下）ため第１の切削ブレードによって分割予定ラインに沿って形成される切削溝の幅も制限される。従って、切削溝に埋設されるモールド樹脂の幅が不十分となり、第２の切削ブレードによって切削溝に埋設されるモールド樹脂を切断する際に第２の切削ブレードの側面とデバイスの側面との間に存在するモールド樹脂の幅が１０μｍ程度と小さいため、デバイスの側面に傷を付けデバイスの外周をモールド樹脂で囲繞することが困難であるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、デバイスの側面に傷を付けることなく品質が良好な外周がモールド樹脂で囲繞されたデバイスを得ることができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に表面にバンプを備えたデバイスが形成されたウエーハの加工方法であって、
ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、
該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、
該モールディング工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝を表出させ該溝に埋設されたモールド樹脂をウエーハの裏面に露出させる裏面研削工程と、
該溝の幅より薄い厚みを有する切削ブレードで該溝に沿って露出したモールド樹脂の幅方向中央部を該溝に沿って切削することによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する分割工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記分割工程は、ウエーハの裏面側から溝に沿って露出したモールド樹脂の幅方向中央部を溝に沿って切削する。
上記裏面研削工程が実施されたウエーハの裏面を環状のフレームの内側開口部を覆うように外周部が装着されたダイシングテープの表面に貼着するとともにウエーハの表面に敷設されたモールド樹脂の表面に貼着されている上記保護部材を剥離するウエーハ支持工程を実施し、その後上記分割工程を実施する。
また、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に表面にバンプを備えたデバイスが形成されたウエーハの加工方法であって、
ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、
該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、
該モールディング工程が実施されたウエーハの表面側から該溝の幅より薄い厚みを有する切削ブレードによってウエーハの表面に敷設されたモールド樹脂および該溝に埋設されたモールド樹脂の幅方向中央部を該溝に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程と、
該切削溝形成工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝に埋設されたモールド樹脂および該切削溝をウエーハの裏面に露出させることによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する裏面研削工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記裏面研削工程が実施されたウエーハの裏面を環状のフレームの内側開口部を覆うように外周部が装着されたダイシングテープの表面に貼着するとともにウエーハの表面に敷設されたモールド樹脂の表面に貼着されている上記保護部材を剥離するウエーハ支持工程を実施する。
本発明におけるウエーハの加工方法は、ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、該モールディング工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝を表出させ該溝に埋設されたモールド樹脂をウエーハの裏面に露出させる裏面研削工程と、該溝の幅より薄い厚みを有する切削ブレードで該溝に沿って露出したモールド樹脂の幅方向中央部を該溝に沿って切削することによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する分割工程とを含んでいるので、溝形成工程においては、従来の加工方法のように機能層に分割予定ライン（幅が８０μｍ）に沿ってレーザー光線を照射してレーザー加工溝を形成することにより機能層を分割予定ラインに沿って除去した後に、レーザー加工溝に沿ってレーザー加工溝の幅より狭い幅（４０μｍ）の第１の切削ブレードによってデバイスの仕上がり厚さに相当する深さに形成した切削溝の幅（４０μｍ）より広い幅の溝を形成することができる。従って、分割工程において溝の幅より薄い厚みを有する切削ブレードでウエーハの溝に沿って露出したモールド樹脂の幅方向中央部を溝に沿って切削することによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する際に、幅が２０μｍ以上に制限される切削ブレードを用いてもデバイスの側面に傷を付けることはない。
また、本発明におけるウエーハの加工方法は、ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、該モールディング工程が実施されたウエーハの表面側から該溝の幅より薄い厚みを有する切削ブレードによってウエーハの表面に敷設されたモールド樹脂および該溝に埋設されたモールド樹脂の幅方向中央部を該溝に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程と、該切削溝形成工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝に埋設されたモールド樹脂および切削溝をウエーハの裏面に露出させることによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する裏面研削工程とを含んでいるので、溝形成工程においては、上記発明と同様に従来の加工方法における第１の切削ブレードによってデバイスの仕上がり厚さに相当する深さに形成した切削溝の幅より広い幅の溝を形成することができる。従って、切削溝形成工程において溝の幅より薄い厚みを有する切削ブレードによってウエーハの表面に敷設されたモールド樹脂および溝に埋設されたモールド樹脂の幅方向中央部を溝に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する際に、幅が２０μｍ以上に制限される切削ブレードを用いてもデバイスの側面に傷を付けることはない。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図および要部を拡大して示す断面図。 本発明によるウエーハの加工方法における溝形成工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法における溝形成工程の説明図。 本発明によるウエーハの加工方法におけるモールディング工程の説明図。 本発明によるウエーハの加工方法におけるバンプ露出工程を示す説明図。 本発明によるウエーハの加工方法における保護部材貼着工程の説明図。 本発明によるウエーハの加工方法における裏面研削工程の説明図。 本発明によるウエーハの加工方法における分割工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法における分割工程の説明図。 本発明によるウエーハの加工方法におけるウエーハ支持工程の説明図。 本発明によるウエーハの加工方法によって個々に分割されたデバイスの斜視図。 本発明によるウエーハの加工方法における切削溝形成工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法における切削溝形成工程の説明図。 本発明によるウエーハの加工方法における保護部材貼着工程の他の実施形態を示す説明図。 本発明によるウエーハの加工方法における裏面研削工程の他の実施形態を示す説明図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１の（ａ）および（ｂ）には、本発明によるウエーハの加工方法によって加工される半導体ウエーハの斜視図および要部拡大断面図が示されている。図１の（ａ）および（ｂ）に示す半導体ウエーハ２は、直径が２００ｍｍ、厚みが４００μｍのシリコン等の基板２０の表面２０ａに絶縁膜と回路を形成する機能膜が積層された機能層２１を備えている。この機能層２１の厚みは１０μｍに設定されており、機能層２１を形成する絶縁膜はＳｉＯ２ 膜または、ＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）からなっている。このように形成された機能層２１には複数の分割予定ライン２２が格子状に形成されているとともに、該複数の分割予定ライン２２によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２３が形成されている。なお、分割予定ライン２２の幅は８０μｍに設定されており、デバイス２３は全て同一の構成をしている。デバイス２３の表面にはそれぞれ複数の突起電極であるバンプ２４が形成されている。以下、この半導体ウエーハ２を分割予定ライン２２に沿って個々のデバイス２３に分割するとともに個々のデバイスを樹脂で被覆するウエーハの加工方法について説明する。
ウエーハの加工方法における第１の実施形態は、先ず、ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程を実施する。この溝形成工程は、図２に示すレーザー加工装置３を用いて実施する。図２に示すレーザー加工装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段３２と、チャックテーブル３１上に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図２において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図２において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段３２は、実質上水平に配置された円筒形状のケーシング３２１を含んでいる。ケーシング３２１内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング３２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器３２２が装着されている。なお、レーザー光線照射手段３２は、集光器３２２によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段（図示せず）を備えている。
上記レーザー光線照射手段３２を構成するケーシング３２１の先端部に装着された撮像手段３３は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置３を用いて、ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程について、図２および図３を参照して説明する。
先ず、上述した図２に示すレーザー加工装置３のチャックテーブル３１上に半導体ウエーハ２を構成する基板２０の裏面２ｂを載置する。そして、図示しない吸引手段を作動することにより、半導体ウエーハ２をチャックテーブル３１上に保持する（ウエーハ保持工程）。従って、チャックテーブル３１に保持された半導体ウエーハ２は、機能層２１の表面２１ａが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない加工送り手段によって撮像手段３３の直下に位置付けられる。
チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２２と、該分割予定ライン２２に沿ってレーザー光線を照射するレーザー光線照射手段３２の集光器３２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に上記所定方向と直交する方向に形成された分割予定ライン２２に対しても、同様にレーザー光線照射位置のアライメントが遂行される。
上述したアライメント工程を実施したならば、図３の（ａ）で示すようにチャックテーブル３１をレーザー光線を照射するレーザー光線照射手段３２の集光器３２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２２を集光器３２２の直下に位置付ける。このとき、図３の（ａ）で示すように半導体ウエーハ２は、分割予定ライン２２の一端（図３の（ａ）において左端）が集光器３２２の直下に位置するように位置付けられる。そして、図３の（ｃ）に示すように集光器３２２から照射されるパルスレーザー光線ＬＢの集光点Ｐを分割予定ライン２２の幅方向左端から１５μｍの位置における表面付近に合わせる。次に、レーザー光線照射手段３２の集光器３２２から半導体ウエーハ２に対して吸収性を有する波長のパルスレーザー光線を照射しつつチャックテーブル３１を図３の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、図４の（ｂ）で示すように分割予定ライン２２の他端（図３の（ｂ）において右端）が集光器３２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル３１の移動を停止する（溝形成工程）。この溝形成工程は、図示の実施形態においては以下の加工条件で行われる。
レーザー光線の波長 ：３５５ｎｍ
パルス幅 ：５ｎｓ
繰り返し周波数 ：４０ｋＨｚ
出力 ：４Ｗ
集光スポット径 ：φ２０μｍ
加工送り速度 ：２００ｍｍ／秒
上記加工条件によって溝形成工程を実施することにより、半導体ウエーハ２には、図３の（ｄ）に示すように分割予定ライン２２に沿って機能層２１を分断し基板２０に達する幅が１０μｍでデバイスの仕上がり厚さに相当する深さ（１００μｍ）のレーザー加工溝２５が形成される。
次に、チャックテーブル３１を紙面に垂直な方向（割り出し送り方向）に図示の実施形態においては１０μｍ移動する。そして、レーザー光線照射手段３２の集光器３２２からパルスレーザー光線を照射しつつチャックテーブル３１を図３の（ｂ）において矢印Ｘ２で示す方向に所定の加工送り速度で移動せしめ、図３の（ａ）に示す位置に達したらパルスレーザー光線の照射を停止するとともにチャックテーブル３１の移動を停止する。この溝形成工程を１本の分割予定ライン２２に対して３往復実施することにより、図３の（ｅ）に示すように分割予定ライン２２に沿って幅が６０μｍで機能層２１を分断するとともにデバイスの仕上がり厚さに相当する深さ（１００μｍ）のレーザー加工溝２５０が形成される。このようにして、半導体ウエーハ２に形成された全ての分割予定ライン２２に沿って溝形成工程を実施する。
このように溝形成工程は、分割予定ライン２２に沿ってレーザー光線を照射することによりデバイスの仕上がり厚さに相当する深さ（１００μｍ）のレーザー加工溝２５０を形成するので、幅が８０μｍの分割予定ライン２２に沿って幅が６０μｍのレーザー加工溝２５０を形成することが可能となる。従って、本発明による溝形成工程においては、従来の加工方法のように幅が８０μｍの分割予定ライン２２に沿ってレーザー光線を照射してレーザー加工溝を形成することにより機能層を分割予定ラインに沿って除去した後に、レーザー加工溝に沿ってレーザー加工溝の幅より狭い幅（４０μｍ）の第１の切削ブレードによってデバイスの仕上がり厚さに相当する深さに形成する切削溝の幅（４０μｍ）より２０μｍ広いレーザー加工溝２５０を形成することができる。
上述した溝形成工程を実施したならば、半導体ウエーハ２の表面にモールド樹脂を敷設するとともにレーザー加工溝２５０にモールド樹脂を埋設するモールディング工程を実施する。このモールディング工程は、図４の（ａ）に示すように樹脂被覆装置４の保持テーブル４１の上面である保持面上に上記溝形成工程が実施された半導体ウエーハ２を構成する機能層２１の裏面２０ｂ側を載置する。そして、図示しない吸引手段を作動することにより、保持テーブル４１の保持面上に半導体ウエーハ２を吸引保持する。従って、保持テーブル４１に保持された半導体ウエーハ２は、機能層２１の表面２１ａが上側となる。このようにして、保持テーブル４１上に半導体ウエーハ２を保持したならば、図４の（ａ）に示すように樹脂供給ノズル４２の噴出口４２１を保持テーブル４１上に保持された半導体ウエーハ２の中心部に位置付け、図示しない樹脂供給手段を作動して、樹脂供給ノズル４２の噴出口４２１からモールド樹脂４０を保持テーブル４１上に保持された半導体ウエーハ２を構成する機能層２１の表面２１ａの中央領域に所定量滴下する。半導体ウエーハ２を構成する機能層２１の表面２１ａの中央領域へ所定量のモールド樹脂４０を滴下したならば、図４の（ｂ）に示すように保持テーブル４１を矢印４１ａで示す方向に所定の回転速度で所定時間回転することにより、図４の（ｂ）および（ｃ）に示すように半導体ウエーハ２を構成する機能層２１の表面２１ａにモールド樹脂４０が敷設されるとともにレーザー加工溝２５０にモールド樹脂４０が埋設される。なお、モールド樹脂４０は、図示の実施形態においては熱硬化性の液状樹脂（エポキシ系の樹脂）が用いられており、半導体ウエーハ２の表面２ａに敷設されるとともにレーザー加工溝２５０に埋設された後、１５０℃程度で加熱することにより硬化せしめられる。
次に、半導体ウエーハ２を構成する機能層２１の表面２１ａに敷設されたモールド樹脂４０を研磨して、デバイス２３の表面に形成されたバンプ２４を露出するバンプ露出工程を実施する。このバンプ露出工程は、図５の（ａ）に示す研磨装置５を用いて実施する。図５の（ａ）に示す研磨装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研磨する研磨手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図５の（ａ）において矢印５１ａで示す方向に回転せしめられる。研磨手段５２は、スピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５２２と、該回転スピンドル５２２の下端に装着されたマウンター５２３と、該マウンター５２３の下面に取り付けられた研磨工具５２４とを具備している。この研磨工具５２４は、円形状の基台５２５と、該基台５２５の下面に装着された研磨パッド５２６とからなっており、基台５２５がマウンター５２３の下面に締結ボルト５２７によって取り付けられている。なお、研磨パッド５２６は、図示の実施形態においては、フェルトに研磨材としてシリカからなる砥粒が混入されている。
上述した研磨装置５を用いて上記バンプ露出工程を実施するには、図５の（ａ）に示すようにチャックテーブル５１の上面（保持面）に上記モールディング工程が実施された半導体ウエーハ２を構成する基板２０の裏面２０ｂ側を載置する。そして、図示しない吸引手段を作動することによりチャックテーブル５１上に半導体ウエーハ２を吸引保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、機能層２１の表面２１ａに敷設されたモールド樹脂４０が上側となる。このようにチャックテーブル５１上に半導体ウエーハ２を吸引保持したならば、チャックテーブル５１を図５の（ａ）において矢印５１ａで示す方向に所定の回転速度で回転しつつ、研磨手段５２の研磨工具５２４を図５の（ａ）において矢印５２４ａで示す方向に所定の回転速度で回転せしめて、図５の（ｂ）に示すように研磨パッド５２６を被加工面である半導体ウエーハ２を構成する機能層２１の表面２１ａに敷設されたモールド樹脂４０の上面に接触せしめ、研磨工具５２４を図５の（ａ）および図５の（ｂ）において矢印５２４ｂで示すように所定の研磨送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研磨送りする。この結果、図５の（ｃ）に示すように半導体ウエーハ２を構成する機能層２１の表面２１ａに敷設されたモールド樹脂４０が研磨され、デバイス２３の表面に形成されたバンプ２４が露出せしめられる。
なお、上記モールディング工程においてバンプ２４を被覆しないで半導体ウエーハ２を構成する機能層２１の表面２１ａにモールド樹脂４０を敷設した場合には、上述したバンプ露出工程は必ずしも必要ではない。
上述したバンプ露出工程を実施したならば、半導体ウエーハ２を構成する機能層２１の表面２１ａに敷設されたモールド樹脂４０の表面に保護部材を貼着する保護部材貼着工程を実施する。即ち、図６に示すように半導体ウエーハ２の表面２ａに敷設されたモールド樹脂４０の表面に保護部材としての保護テープ６を貼着する。なお、保護テープ６は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
次に、保護部材貼着工程が実施された半導体ウエーハ２を構成する基板２０の裏面を研削してレーザー加工溝２５０を表出させレーザー加工溝２５０に埋設されたモールド樹脂を半導体ウエーハ２を構成する基板２０の裏面に露出させる裏面研削工程を実施する。この裏面研削工程は、図７に示す研削装置７を用いて実施する。図７の（ａ）に示す研削装置７は、被加工物を保持するチャックテーブル７１と、該チャックテーブル７１に保持された被加工物を研削する研削手段７２を具備している。チャックテーブル７１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図７の（ａ）において矢印７１ａで示す方向に回転せしめられる。研削手段７２は、スピンドルハウジング７２１と、該スピンドルハウジング７２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル７２２と、該回転スピンドル７２２の下端に装着されたマウンター７２３と、該マウンター７２３の下面に取り付けられた研削ホイール７２４とを具備している。この研削ホイール７２４は、円環状の基台７２５と、該基台７２５の下面に環状に装着された研削砥石７２６とからなっており、基台７２５がマウンター７２３の下面に締結ボルト７２７によって取り付けられている。
上述した研削装置７を用いて上記裏面研削工程を実施するには、図７の（ａ）に示すようにチャックテーブル７１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ６側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル７１上に半導体ウエーハ２を保護テープ６を介して吸引保持する。従って、チャックテーブル７１上に保持された半導体ウエーハ２は、基板２０の裏面２０ｂが上側となる。このようにチャックテーブル７１上に半導体ウエーハ２を保護テープ６を介して吸引保持したならば、チャックテーブル７１を図７の（ａ）において矢印７１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段７２の研削ホイール７２４を図７の（ａ）において矢印７２４ａで示す方向に例えば６０００ｒｐｍで回転して、図７の（ｂ）に示すように研削砥石７２６を被加工面である半導体ウエーハ２を構成する基板２０の裏面２０ｂに接触せしめ、研削ホイール７２４を図７の（ａ）および図７の（ｂ）において矢印７２４ｂで示すように例えば１μｍ／秒の研削送り速度で下方（チャックテーブル７１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２を構成する基板２０の裏面２０ｂが研削され、図７の（ｃ）で示すようにレーザー加工溝２５０が半導体ウエーハ２を構成する基板２０の裏面２０ｂに表出し、レーザー加工溝２５０に埋設されたモールド樹脂４０が半導体ウエーハ２を構成する基板２０の裏面２０ｂに露出せしめられる。
上述した裏面研削工程を実施したならば、上記レーザー加工溝２５０の幅より薄い厚みを有する切削ブレードでレーザー加工溝２５０に沿って露出したモールド樹脂４０の幅方向中央部をレーザー加工溝２５０に沿って切削することにより半導体ウエーハ２をモールド樹脂で囲繞した外周を有する個々のデバイスに分割する分割工程を実施する。この分割工程は、図示の実施形態においては図８に示す切削装置８を用いて実施する。図８に示す切削装置８は、被加工物を保持するチャックテーブル８１と、該チャックテーブル８１に保持された被加工物を切削する切削手段８２と、該チャックテーブル８１に保持された被加工物を撮像する撮像手段８３を具備している。チャックテーブル８１は、被加工物を吸引保持するように構成されており、図示しない切削送り手段によって図８において矢印Ｘで示す切削送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記切削手段８２は、実質上水平に配置されたスピンドルハウジング８２１と、該スピンドルハウジング８２１に回転自在に支持された回転スピンドル８２２と、該回転スピンドル８２２の先端部に装着された環状の切れ刃８２３ａを備えた切削ブレード８２３を含んでおり、回転スピンドル８２２がスピンドルハウジング８２１内に配設された図示しないサーボモータによって矢印８２２ａで示す方向に回転せしめられるようになっている。なお、切削ブレード８２３の環状の切れ刃８２３ａは、図示の実施形態においては２０μｍに設定されている。上記撮像手段８３は、顕微鏡やＣＣＤカメラ等の光学手段からなっており、撮像した画像信号を図示しない制御手段に送る。
上述した切削装置８を用いて分割工程を実施するには、チャックテーブル８１上に上記裏面研削工程が実施された半導体ウエーハ２の保護テープ６側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル８１上に半導体ウエーハ２を保護テープ６を介して吸引保持する。従って、チャックテーブル８１上に保持された半導体ウエーハ２は、基板２０の裏面２０ｂが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル８１は、図示しない切削送り手段によって撮像手段８３の直下に位置付けられる。
チャックテーブル８１が撮像手段８３の直下に位置付けられると、撮像手段８３および図示しない制御手段によって半導体ウエーハ２を構成する基板２０に形成されたレーザー加工溝２５０に埋設されたモールド樹脂４０の切削すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段８３および図示しない制御手段は、半導体ウエーハ２を構成する基板２０の所定方向に形成されているレーザー加工溝２５０に埋設されたモールド樹脂４０と、切削ブレード８２３との位置合わせを行うための画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２を構成する基板２０に形成されている上記所定方向に対して直交する方向に形成されたレーザー加工溝２５０に埋設されたモールド樹脂４０に対しても、同様に切削領域のアライメントが遂行される。このアライメント工程においては、レーザー加工溝２５０に埋設されたモールド樹脂４０が半導体ウエーハ２を構成する基板２０の裏面に露出されているので、レーザー加工溝２５０に埋設されたモールド樹脂４０を撮像手段８３によって撮像することにより明確に検出することができる。
以上のようにしてチャックテーブル８１上に保持されている半導体ウエーハ２の切削領域を検出するアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル８１を切削加工領域の切削開始位置に移動する。このとき、図９の（ａ）で示すように半導体ウエーハ２は切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０の一端（図９の（ａ）において左端）を切削ブレード８２３の環状の切れ刃８２３ｂの直下より所定量右側に位置するように位置付けるとともに、レーザー加工溝２５０に埋設されたモールド樹脂４０の幅方向中央を切削ブレード８２３と対応する位置に位置付ける。
このようにして切削装置８のチャックテーブル８１上に保持された半導体ウエーハ２が切削加工領域の切削開始位置に位置付けられたならば、切削ブレード８２３を図９の（ａ）において２点鎖線で示す待機位置から矢印Ｚ１で示すように下方に切り込み送りし、図９の（ａ）において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、図９の（ａ）および図９の（ｃ）に示すように切削ブレード８２３の環状の切れ刃８２３ｂの下端が半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂４０の表面に貼着された保護テープ６に達する位置に設定されている。
次に、切削ブレード８２３を図９の（ａ）において矢印８２２ａで示す方向に所定の回転速度で回転せしめ、チャックテーブル８１を図９の（ａ）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、レーザー加工溝２５０に埋設されたモールド樹脂４０の他端（図９の（ｂ）において右端）が切削ブレード８２３の環状の切れ刃８２３ｂの直下より所定量左側に位置する位置まで達したら、チャックテーブル８１の移動を停止する。このようにチャックテーブル８１を切削送りすることにより、図９の（ｄ）で示すようにレーザー加工溝２５０に埋設されたモールド樹脂４０および半導体ウエーハ２の表面に敷設されたモールド樹脂４０は保護テープ６に達する幅が２０μｍの分割溝４０１によって完全切削される（分割工程）。
この分割工程は、上述したように従来の加工方法によって分割予定ライン２２に沿って形成される切削溝の幅（４０μｍ）より２０μｍ広い６０μｍの幅を有するレーザー加工溝２５０に埋設されたモールド樹脂４０の幅方向中央を切削ブレード８２３によってレーザー加工溝２５０に沿って切削するため、幅が２０μｍ以上に制限される切削ブレードを用いても切削ブレードの側面とデバイスの側面との間にはそれぞれ幅が２０μｍ程度のモールド樹脂が存在するので、デバイスの側面に傷を付けることはない。
次に、切削ブレード８２３を図９の（ｂ）において矢印Ｚ２で示すように上昇させて２点鎖線で示す待機位置に位置付け、チャックテーブル８１を図９の（ｂ）において矢印Ｘ２で示す方向に移動して、図９の（ａ）に示す位置に戻す。そして、チャックテーブル８１を紙面に垂直な方向（割り出し送り方向）にモールド樹脂４０が埋設されたレーザー加工溝２５０の間隔（分割予定ライン２２の間隔）に相当する量だけ割り出し送りし、次に切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０を切削ブレード８２３と対応する位置に位置付ける。このようにして、次に切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０を切削ブレード８２３と対応する位置に位置付けたならば、上述した分割工程を実施する。そして、上述した分割工程を半導体ウエーハ２を構成する基板２０に形成された全てのレーザー加工溝２５０に埋設されたモールド樹脂４０に実施する。
上述した分割工程を実施したならば、半導体ウエーハ２の裏面を環状のフレームの内側開口部を覆うように外周部が装着されたダイシングテープの表面に貼着するとともに半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂４０の表面に貼着されている保護部材を剥離するウエーハ支持工程を実施する。即ち、図１０に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＴの表面に上述した分割工程が実施された半導体ウエーハ２を構成する基板２０の裏面２０ｂを貼着する。そして、半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂４０の表面に貼着されている保護部材としての保護テープ６を剥離する。従って、ダイシングテープＴの表面に貼着された半導体ウエーハ２は、機能層２１の表面に敷設されたモールド樹脂４０が上側となる。このようにして、ウエーハ支持工程が実施された半導体ウエーハ２は、次工程であるピックアップ工程に搬送され、個々のデバイス毎にピックアップされる。このようにしてピックアップされたデバイス２３は、図１１に示すように表面および側面がモールド樹脂４０によって被覆されたウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を構成している。
なお、上述した実施形態においては上記分割工程が実施された半導体ウエーハ２に上記ウエーハ支持工程を実施した例を示したが、上記裏面研削工程が実施された半導体ウエーハ２にウエーハ支持工程を実施し、その後ダイシングテープＴの表面に貼着された半導体ウエーハ２の表面からレーザー加工溝２５０に埋設されたモールド樹脂４０の幅方向中央を切断してウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を形成してもよい。
次に、本発明によるウエーハの加工方法の第２の実施形態について、図１２乃至図１５を参照して説明する。この第２の実施形態においても先ず上記第１の実施形態における溝形成工程とモールディング工程およびバンプ露出工程を実施する。
次に、半導体ウエーハ２の表面側から上記レーザー加工溝２５０の幅より薄い厚みを有する切削ブレードによってレーザー加工溝２５０の表面に敷設されたモールド樹脂およびレーザー加工溝２５０に埋設されたモールド樹脂の幅方向中央部をレーザー加工溝２５０に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程を実施する。この切削溝形成工程は、上記図８に示す切削装置８を用いて実施することができる。
上記図８に示す切削装置８を用いて切削溝形成工程を実施するには、図１２に示すようにチャックテーブル８１上に上記第１の実施形態における溝形成工程とモールディング工程およびバンプ露出工程が実施された半導体ウエーハ２を構成する基板２０の裏面２０ｂ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル８１上に半導体ウエーハ２を吸引保持する。従って、チャックテーブル８１上に保持された半導体ウエーハ２は、機能層２１の表面に敷設されたモールド樹脂４０が上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル８１は、図示しない切削送り手段によって撮像手段８３の直下に位置付けられる。
チャックテーブル８１が撮像手段８３の直下に位置付けられると、撮像手段８３および図示しない制御手段によって半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂およびレーザー加工溝２５０に埋設されたモールド樹脂の幅方向中央部をレーザー加工溝２５０に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段８３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されているレーザー加工溝２５０に埋設されたモールド樹脂４０と、切削ブレード８２３との位置合わせを行うための画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。なお、図示の実施形態においてはレーザー加工溝２５０が形成された半導体ウエーハ２を構成する機能層２１の表面にはモールド樹脂４０が敷設されているので、撮像手段８３は分割予定ライン２２を挟んで隣接するデバイス２３に形成されモールド樹脂４０の表面から露出されているバンプ２４を撮像して図示しない制御手段に送る。そして、図示しない制御手段は、隣接するデバイス２３に形成されバンプ２４とバンプ２４の中間位置を分割予定ライン２２に形成されたレーザー加工溝２５０の幅方向中間位置として決定する。このようにして、半導体ウエーハ２の所定方向に形成されているモールド樹脂４０が埋設されたレーザー加工溝２５０に対するアライメントを遂行したならば、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に形成されたレーザー加工溝２５０に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル８１上に保持されている半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂およびレーザー加工溝２５０に埋設されたモールド樹脂の切削領域を検出するアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル８１を切削加工領域の切削開始位置に移動する。このとき、図１３の（ａ）で示すように半導体ウエーハ２は切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０の一端（図１３の（ａ）において左端）が切削ブレード８２３の環状の切れ刃８２３ａの直下より所定量右側に位置するように位置付けられる。
このようにして切削装置８のチャックテーブル８１上に保持された半導体ウエーハ２が切削加工領域の切削開始位置に位置付けられたならば、切削ブレード８２３を図１３の（ａ）において２点鎖線で示す待機位置から矢印Ｚ１で示すように下方に切り込み送りし、図１３の（ａ）において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、図１３の（ｃ）に示すように切削ブレード８２３の環状の切れ刃８２３ａの下端が半導体ウエーハ２を構成する基板２０にデバイスの仕上がり厚さに相当する深さに形成されたレーザー加工溝２５０の底面に達する位置に設定されている。
次に、切削ブレード８２３を図１３の（ａ）において矢印８２２ａで示す方向に所定の回転速度で回転せしめ、チャックテーブル８１を図１３の（ａ）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、レーザー加工溝２５０に埋設されたモールド樹脂４０の他端（図１３の（ｂ）において右端）が切削ブレード８２３の環状の切れ刃８２３ｂの直下より所定量左側に位置する位置まで達したら、チャックテーブル８１の移動を停止する。このようにチャックテーブル８１を切削送りすることにより、図１３の（ｄ）で示すように半導体ウエーハ２の表面に敷設されたモールド樹脂４０およびレーザー加工溝２５０に埋設されたモールド樹脂４０には幅が２０μｍでレーザー加工溝２５０の底面に達する切削溝４０２が形成される（切削溝形成工程）。
次に、切削ブレード８２３を図１３の（ｂ）において矢印Ｚ２で示すように上昇させて２点鎖線で示す待機位置に位置付け、チャックテーブル８１を図１３の（ｂ）において矢印Ｘ２で示す方向に移動して、図１３の（ａ）に示す位置に戻す。そして、チャックテーブル８１を紙面に垂直な方向（割り出し送り方向）にモールド樹脂４０が埋設されたレーザー加工溝２５０の間隔（分割予定ライン２２の間隔）に相当する量だけ割り出し送りし、次に切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０を切削ブレード８２３と対応する位置に位置付ける。このようにして、次に切削すべきレーザー加工溝２５０に埋設されたモールド樹脂４０を切削ブレード８２３と対応する位置に位置付けたならば、上述した切削溝形成工程を実施する。そして、上述した切削溝形成工程を半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂４０およびレーザー加工溝２５０に埋設された全てのモールド樹脂４０に実施する。
上述した切削溝形成工程を実施したならば、半導体ウエーハ２の表面に敷設されたモールド樹脂４０の表面に保護部材を貼着する保護部材貼着工程を実施する。即ち、図１４に示すように上記切削溝形成工程が実施された半導体ウエーハ２の表面２ａに敷設されたモールド樹脂４０の表面に保護部材としての保護テープ６を貼着する。なお、保護テープ６は、上記図６に示す実施形態と同様に厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
次に、保護部材貼着工程が実施された半導体ウエーハ２を構成する基板２０の裏面を研削してレーザー加工溝２５０に埋設されたモールド樹脂４０を半導体ウエーハ２を構成する基板２０の裏面に露出させることにより半導体ウエーハ２をモールド樹脂で囲繞した外周を有する個々のデバイスに分割する裏面研削工程を実施する。この裏面研削工程は、上記図７に示す切削装置７を用いて実施することができる。
上述した研削装置７を用いて上記裏面研削工程を実施するには、図１５の（ａ）に示すようにチャックテーブル７１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ６側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル７１上に半導体ウエーハ２を保護テープ６を介して吸引保持する。従って、チャックテーブル７１上に保持された半導体ウエーハ２は、基板２０の裏面２０ｂが上側となる。このようにチャックテーブル７１上に半導体ウエーハ２を保護テープ６を介して吸引保持したならば、チャックテーブル７１を図１５の（ａ）において矢印７１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段７２の研削ホイール７２４を図１５の（ａ）において矢印７２４ａで示す方向に例えば６０００ｒｐｍで回転して、図１５の（ｂ）に示すように研削砥石７２６を被加工面である半導体ウエーハ２を構成する基板２０の裏面２０ｂに接触せしめ、研削ホイール７２４を図１５の（ａ）および図１５の（ｂ）において矢印７２４ｂで示すように例えば１μｍ／秒の研削送り速度で下方（チャックテーブル７１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２を構成する基板２０の裏面２０ｂが研削され、図１５の（ｃ）で示すようにレーザー加工溝２５０が半導体ウエーハ２を構成する基板２０の裏面２０ｂに表出し、レーザー加工溝２５０に埋設されたモールド樹脂４０が半導体ウエーハ２を構成する基板２０の裏面２０ｂに露出せしめられる。この結果、半導体ウエーハ２はモールド樹脂４０で囲繞した外周を有する個々のデバイス２３に分割される。
以上のようにして裏面研削工程を実施したならば、上記図１０に示すウエーハ支持工程と同様に環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＴの表面に上述した裏面研削工程が実施された半導体ウエーハ２を構成する基板２０の裏面２０ｂを貼着する。そして、半導体ウエーハ２を構成する機能層２１の表面に敷設されたモールド樹脂４０の表面に貼着されている保護部材としての保護テープ６を剥離し、次工程であるピックアップ工程に搬送され、個々のデバイス毎にピックアップされる。このようにしてピックアップされたデバイス２３は、図１１に示すように表面および側面がモールド樹脂４０によって被覆されたウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を構成している。
以上、本発明を図示の実施形態に基づいて説明したが、本発明は実施形態のみに限定されるものではなく、本発明の趣旨の範囲で種々の変形は可能である。例えば、上述した実施形態においては、ウエーハとしてシリコン等の基板２０と該基板２０の表面２０ａに低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）からなる絶縁膜と回路を形成する機能膜が積層された機能層２１とによって構成された半導体ウエーハ２を加工する例を示したが、本発明は他の構成のウエーハに適用しても同様の作用効果を奏する。
２：半導体ウエーハ
２０：基板
２１：機能層
２２：分割予定ライン
２３：デバイス
２４：バンプ
３：レーザー加工装置
３１：レーザー加工装置のチャックテーブル
３２：レーザー光線照射手段
３２２：集光器
４：樹脂被覆装置
４０：モールド樹脂
５：研磨装置
５１：研磨装置のチャックテーブル
５２：研磨手段
５２４：研磨工具
６：保護テープ
７：研削装置
７１：研削装置のチャックテーブル
７２：研削手段
７６：研削ホイール
８：切削装置
８１：切削装置のチャックテーブル
８２：切削手段
８２３：切削ブレード
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (5)

  1. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に表面にバンプを備えたデバイスが形成されたウエーハの加工方法であって、
    ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、
    該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、
    該モールディング工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、
    該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝を表出させ該溝に埋設されたモールド樹脂をウエーハの裏面に露出させる裏面研削工程と、
    該溝の幅より薄い厚みを有する切削ブレードで該溝に沿って露出したモールド樹脂の幅方向中央部を該溝に沿って切削することによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する分割工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該分割工程は、ウエーハの裏面側から該溝に沿って露出したモールド樹脂の幅方向中央部を溝に沿って切削する、請求項１記載のウエーハの加工方法。
  3. 該裏面研削工程が実施されたウエーハの裏面を環状のフレームの内側開口部を覆うように外周部が装着されたダイシングテープの表面に貼着するとともにウエーハの表面に敷設されたモールド樹脂の表面に貼着されている該保護部材を剥離するウエーハ支持工程を実施し、その後該分割工程を実施する、請求項１記載のウエーハの加工方法。
  4. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に表面にバンプを備えたデバイスが形成されたウエーハの加工方法であって、
    ウエーハに対して吸収性を有する波長のレーザー光線をウエーハの表面側から分割予定ラインに沿って照射し、分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、
    該溝形成工程が実施されたウエーハの表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設するモールディング工程と、
    該モールディング工程が実施されたウエーハの表面側から該溝の幅より薄い厚みを有する切削ブレードによってウエーハの表面に敷設されたモールド樹脂および該溝に埋設されたモールド樹脂の幅方向中央部を該溝に沿って切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程と、
    該切削溝形成工程が実施されたウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着する保護部材貼着工程と、
    該保護部材貼着工程が実施されたウエーハの裏面を研削して該溝に埋設されたモールド樹脂および該切削溝をウエーハの裏面に露出させることによりウエーハをモールド樹脂で囲繞した外周を有する個々のデバイスに分割する裏面研削工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  5. 該裏面研削工程が実施されたウエーハの裏面を環状のフレームの内側開口部を覆うように外周部が装着されたダイシングテープの表面に貼着するとともにウエーハの表面に敷設されたモールド樹脂の表面に貼着されている該保護部材を剥離するウエーハ支持工程を実施する、請求項４記載のウエーハの加工方法。
JP2015217275A 2015-11-05 2015-11-05 ウエーハの加工方法 Pending JP2017092125A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015217275A JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法
TW105132381A TW201719745A (zh) 2015-11-05 2016-10-06 晶圓的加工方法
KR1020160141912A KR20170053115A (ko) 2015-11-05 2016-10-28 웨이퍼의 가공 방법
CN201610972086.3A CN106935548A (zh) 2015-11-05 2016-10-31 晶片的加工方法
US15/341,624 US9953871B2 (en) 2015-11-05 2016-11-02 Wafer processing method
DE102016221544.2A DE102016221544B4 (de) 2015-11-05 2016-11-03 Waferbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217275A JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2017092125A true JP2017092125A (ja) 2017-05-25

Family

ID=58584094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217275A Pending JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法

Country Status (6)

Country Link
US (1) US9953871B2 (ja)
JP (1) JP2017092125A (ja)
KR (1) KR20170053115A (ja)
CN (1) CN106935548A (ja)
DE (1) DE102016221544B4 (ja)
TW (1) TW201719745A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028321A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7463037B2 (ja) * 2020-08-26 2024-04-08 株式会社ディスコ 検査用基板及び検査方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014183097A (ja) * 2013-03-18 2014-09-29 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202881B4 (de) 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
WO2015081141A1 (en) 2013-11-26 2015-06-04 Diodes Incorporation A chip scale package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014183097A (ja) * 2013-03-18 2014-09-29 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028321A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102631711B1 (ko) 2017-09-08 2024-01-30 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
TW201719745A (zh) 2017-06-01
US9953871B2 (en) 2018-04-24
CN106935548A (zh) 2017-07-07
US20170133269A1 (en) 2017-05-11
DE102016221544A1 (de) 2017-05-11
KR20170053115A (ko) 2017-05-15
DE102016221544B4 (de) 2024-05-08

Similar Documents

Publication Publication Date Title
JP6608694B2 (ja) ウエーハの加工方法
US9685377B2 (en) Wafer processing method
JP2017092125A (ja) ウエーハの加工方法
US9640420B2 (en) Wafer processing method
JP4471632B2 (ja) ウエーハの加工方法
KR102210945B1 (ko) 웨이퍼의 가공 방법
JP2017028160A (ja) ウエーハの加工方法
JP2017054888A (ja) ウエーハの加工方法
JP6557081B2 (ja) ウエーハの加工方法
JP6189208B2 (ja) ウエーハの加工方法
JP2017079291A (ja) ウエーハの加工方法
KR20160144311A (ko) 웨이퍼의 가공 방법
KR20170049397A (ko) 웨이퍼의 가공 방법
JP2017022162A (ja) ウエーハの加工方法
JP2016086089A (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
US20230282486A1 (en) Wafer processing method
JP7325903B2 (ja) ウェーハの加工方法
US11651989B2 (en) Wafer transferring method
KR20230019786A (ko) 웨이퍼의 분할 방법
KR20220131832A (ko) 적층 웨이퍼의 가공 방법
JP2021153126A (ja) 被加工物の加工方法
JP2023077664A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407