JP6360477B2 - ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス - Google Patents

ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス Download PDF

Info

Publication number
JP6360477B2
JP6360477B2 JP2015521819A JP2015521819A JP6360477B2 JP 6360477 B2 JP6360477 B2 JP 6360477B2 JP 2015521819 A JP2015521819 A JP 2015521819A JP 2015521819 A JP2015521819 A JP 2015521819A JP 6360477 B2 JP6360477 B2 JP 6360477B2
Authority
JP
Japan
Prior art keywords
laser
substrate
module
mask
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015521819A
Other languages
English (en)
Other versions
JP2015528212A (ja
Inventor
ウェイシェン レイ
ウェイシェン レイ
ブラッド イートン
ブラッド イートン
マドハバ ラオ ヤラマンチリ
マドハバ ラオ ヤラマンチリ
サラブジート シン
サラブジート シン
アジャイ クマー
アジャイ クマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015528212A publication Critical patent/JP2015528212A/ja
Application granted granted Critical
Publication of JP6360477B2 publication Critical patent/JP6360477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5124—Plural diverse manufacturing apparatus including means for metal shaping or assembling with means to feed work intermittently from one tool station to another

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

関連出願の相互参照
本出願は、２０１３年３月１５日に出願され、「ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス（ＬＡＳＥＲ ＰＬＡＳＭＡ ＥＴＣＨ， ＡＮＤ ＢＡＣＫＳＩＤＥ ＧＲＩＮＤ ＰＲＯＣＥＳＳ ＦＯＲ ＷＡＦＥＲ ＤＩＣＩＮＧ）」と題された米国特許仮出願第６１／７９０，９７６号、及び２０１２年７月１３日に出願され、「ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス（ＬＡＳＥＲ ＰＬＡＳＭＡ ＥＴＣＨ， ＡＮＤ ＢＡＣＫＳＩＤＥ ＧＲＩＮＤ ＰＲＯＣＥＳＳ ＦＯＲ ＷＡＦＥＲ ＤＩＣＩＮＧ）」と題された米国特許仮出願第６１／６７１，６１７号の優先権の利益を主張し、その全内容は、すべての目的のためにそれら全体で参照により本明細書に援用される。
背景
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積（蒸着）され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
概要
本発明の１以上の実施形態は、各々のウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に向けられている。
一実施形態によると、複数の集積回路を含む半導体ウェハをダイシングする方法は、半導体ウェハの上方にマスクを形成する工程を含む。マスクは、集積回路を覆い保護する。方法は、集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、レーザスクライビングプロセスによってマスクをパターニングする工程を含む。方法はまた、半導体ウェハを部分的に通るトレンチを前進させるために、パターニングされたマスク内のギャップを通して半導体ウェハをエッチングする工程を含む。方法はまた、エッチングされたトレンチに到達するように半導体ウェハを裏面研削する工程を含む。
一実施形態によると、複数の集積回路（ＩＣ）を含む基板をダイシングするためのシステムは、ＩＣ間の基板の領域を露出させるトレンチを形成するために基板の上方に配置された多層マスクをパターニングするためのレーザスクライブモジュールを含む。システムはまた、基板をプラズマエッチングするための、レーザスクライブモジュールに物理的に結合されたプラズマエッチングモジュールを含む。システムはまた、エッチングされたトレンチに到達するように基板の裏面研削を実行するための裏面研削モジュールを含む。システムはまた、レーザスクライブモジュールからプラズマエッチングモジュールまでレーザスクライブされた基板を搬送するためのロボット搬送チャンバを含む。
本発明の実施形態は、例としてであって、限定するものとしてではなく示されており、図に関連して考慮されるとき、以下の詳細な説明を参照してより完全に理解することができる。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。 〜 本発明の一実施形態に係る、図１の操作に対応する、半導体ウェハをダイシングする方法を実行する間の複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内に存在することができる材料のスタックの断面図を示す。 本発明の一実施形態に係る、多層マスクのインサイチュー塗布用の統合化された堆積モジュールによる基板のレーザ及びプラズマダイシングのためのツールレイアウトのブロック図を示す。 本発明の一実施形態に係る、本明細書に記載のマスキング法、レーザスクライビング法、プラズマダイシング法内の１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。
詳細な説明
各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、ＵＶ反応性接着フィルムによるレーザ及びプラズマエッチングのウェハダイシング法）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
３００μｍ以上の厚さのウェハをダイシングするとき、ウェハはダイアタッチフィルム（ＤＡＦ）無しで取り付けテープ上に直接配置するのに十分剛性がある。ウェハをＤＡＦ無しで取り付けテープ上に配置する状況では、ＤＡＦの切断プロセスは含まれない。本明細書に記載される実施形態は、３００μｍ〜８００μｍの厚さであるが、好ましくは３００μｍ〜６００μｍの範囲内の厚さを有する集積回路（ＩＣ）ウェハ（例えば、プロセッサチップを有する集積ウェハ）のダイシングアプリケーションに対処する。更に、実施形態は、許容ダイシングカーフ幅が、ウェハの前面で測定して、５０μｍ〜２００μｍの幅、好ましくは５０μｍ〜１００μｍである集積回路ウェハのダイシングアプリケーションに対処する。ウェハの前面で測定して５０μｍ〜１００μｍのカーフ幅は、レーザ／ソーハイブリッドプロセス内で３０〜５０μｍのウェハの裏面から測定された典型的なカーフ幅に対応する。
実施形態では、初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施される。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。
実施形態では、本方法は、レーザスクライビング、プラズマエッチング、及びウェハ裏面研削を用いたハイブリッドな方法を使用し、これによって厚さの範囲が２５０μｍ〜７５０μｍであるウェハをダイシングする。レーザスクライビングは、下地のシリコン基板が露出するまで、エッチングが困難なパッシベーション層、誘電体層、及び金属層を除去する。プラズマエッチングは、目標ダイ厚さまでの深さのトレンチを生成する。最後に、裏面研削は、ダイの個片化を実現するようにエッチングされたトレンチに到達するまで残ったシリコンの厚みを除去する。このハイブリッド個片化技術を使用する一実施形態の利点は、レーザスクライビング及びプラズマエッチングによる良く均衡の取れたダイシング品質と、裏面研削の更なる組み込みを介したスループットの増加である。レーザ及びプラズマエッチングの利用は、典型的に、レーザ又はブレードソーが初めにトレンチを半導体ウェハ内へ所望のダイの厚さまでカットし、その直後に裏面研削を行う研削前ダイシング（ＤＢＧ）法の厚いダイの個片化に対しての有利な延長となる可能性がある。一実施形態によると、提案された方法は、レーザスクライビング又はブレード切断のみの代わりに、レーザスクライビング及びプラズマエッチングの両方を使用し、これによって半導体ウェハ内にトレンチを生成する。一実施形態では、レーザスクライビング及びプラズマエッチングを用いた方法は、２５０μｍ以上の厚さのウェハをダイシングする。本発明の実施形態は、現在の生産フローに容易に適合し、プラズマエッチングを欠いた技術に対して改善されたスループットを有する。
図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法の操作を示す。図２Ａ〜２Ｄは、方法の実施中における、複数の集積回路を含む半導体ウェハの断面図を示す。
図１内の方法１００の第１操作１０２の間、及び図２Ａに対応して、前面のマスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。一実施形態によると、半導体ウェハ又はマスク２０４は、少なくとも３００ｍｍの直径を有し、３００μｍ〜８００μｍの裏面研削前の厚さを有する。図示のように、一実施形態では、マスクは、コンフォーマルマスクである。コンフォーマルマスクの実施形態は、有利なことに、下地のトポグラフィ（例えば、２０μｍのバンプ、図示せず）の上にマスクの十分な厚さを確保し、これによってプラズマエッチングダイシング操作の期間を存続する。しかしながら、代替実施形態では、マスクは非コンフォーマルな平坦化されたマスクである（例えば、バンプの上のマスクの厚さは、谷におけるマスクの厚さ未満である）。コンフォーマルマスクの形成は、例えば、ＣＶＤ法によって、又は当技術分野で公知の任意の他のプロセスによって行うことができる。一実施形態では、マスク２０２は、半導体ウェハの表面上に形成された集積回路（ＩＣ）を覆い保護し、また半導体ウェハの表面から１０〜２０μｍ上へ突出するバンプを保護する。マスク２０２はまた、集積回路２０６の隣接するものの間に形成された介在するストリートも覆う。
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、水溶性層（ＰＶＡ等）、及び／又はフォトレジスト層、及び／又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。複数のマスク層を有する実施形態では、水溶性ベースコートは、非水溶性オーバーコートの下方に配置することができる。その後、ベースコートは、オーバーコートを剥離する手段を提供し、一方、オーバーコートは、耐プラズマエッチング性及び／又はレーザスクライビングプロセスによる良好なマスクアブレーションを提供する。例えば、スクライビングプロセス内で使用されるレーザ波長を透過するマスク材料は、低いダイのエッジ強度に貢献することが見出されている。ゆえに、例えば、第１マスク材料層としてのＰＶＡの水溶性ベースコートは、マスクの耐プラズマ性／レーザエネルギー吸収オーバーコート層をアンダーカットする手段として機能することができ、これによってマスク全体が下地の集積回路（ＩＣ）薄膜層から除去／リフトオフされることができる。水溶性ベースコートは更に、エネルギー吸収マスク層を剥離させるために使用されるプロセスからＩＣ薄膜層を保護するバリアとして機能を果たすことができる。実施形態では、レーザエネルギー吸収マスク層は、ＵＶ反応性及び／又はＵＶ吸収性、及び／又は緑色帯（５００〜５４０ｎｍ）吸収性である。例示的な材料は、ＩＣチップのパッシベーション層用に従来から使用される多くのフォトレジスト及びポリイミド（ＰＩ）材料を含む。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
図２Ａを再び参照すると、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されてもよい。ストリートを構成する材料は、集積回路を形成するために使用される材料と類似又は同じであることができる。例えば、ストリートは、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリートは、集積回路の実際のデバイスと類似のテストデバイスを含む。
図１に戻って、対応する図２Ｂに目を向けると、方法１００は、操作１０４でバルクターゲット層の材料除去に移る。誘電体の層間剥離及び割れを最小限に抑えるために、フェムト秒レーザが好ましい。しかしながら、デバイス構造に応じて、紫外線（ＵＶ）、ピコ秒、又はナノ秒レーザ光源を適用することもできる。レーザは、８０ｋＨｚ〜１ＭＨｚの範囲内、理想的には１００ｋＨｚ〜５００ｋＨｚの範囲内のパルス繰り返し周波数を有する。
図２Ｂを再び参照すると、レーザスクライビングプロセスは、一般的に、集積回路２０６間に存在するストリートの材料を除去するために実行される。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク２０２をパターニングする工程は、集積回路間の半導体ウェハの領域内に部分的にトレンチ２１０を形成する工程を含む。一実施形態では、レーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒範囲内のパルス幅を有するレーザを用いてパターンを直接描画する工程を含む。具体的には、可視スペクトル（例えば、緑色帯、又は５００〜５４０ｎｍ）又は紫外線（ＵＶ、又は３００〜４００ｎｍ帯）又は赤外線（ＩＲ）帯内の波長（３つを合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク、ストリート、及びひょっとすると半導体ウェハ又は基板の一部の膜）に適している。
レーザパラメータの選択（例えば、パルス幅）は、きれいなレーザスクライブの切り口を達成するために、チッピング、微小亀裂、及び層間剥離を最小にする成功したレーザスクライビング及びダイシングプロセスを開発するのに重要であるかもしれない。レーザスクライブがきれいにカットすればするほど、最終的なダイの個片化のために実行することができるエッチングプロセスはより滑らかになる。半導体デバイスウェハでは、異なる材料タイプ（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的にはその上に配置される。そのような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
ウェハ又は基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様の、又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。図３を参照すると、ストリート領域３００は、シリコン基板の頂部３０２、第１二酸化ケイ素層３０４、第１エッチストップ層３０６、（例えば、二酸化ケイ素の４．０の誘電率よりも小さい誘電率を有する）第１低Ｋ誘電体層３０８、第２エッチストップ層３１０、第２低Ｋ誘電体層３１２、第３エッチストップ層３１４、非ドープシリカガラス（ＵＳＧ）層３１６、第２二酸化ケイ素層３１８、及びフォトレジスト３２０又はいくつかの他のマスクの層を含む。銅メタライゼーション３２２は、第１及び第３エッチストップ層３０６及び３１４の間で、第２エッチストップ層３１０を貫通して配置される。特定の一実施形態では、第１、第２、及び第３エッチストップ層３０６、３１０、及び３１４は、窒化ケイ素から構成され、一方、低Ｋ誘電体層３０８及び３１２は、炭素ドープ酸化ケイ素材料で構成される。
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）下では、ストリート３００の材料は、光吸収及びアブレーションメカニズムの面でかなり異なって振る舞う場合がある。例えば、誘電体層（例えば、二酸化ケイ素）は、通常の条件下では、すべての商用のレーザ波長に対して本質的に透過的である。対照的に、金属、有機物（例えば、低Ｋ材料）、及びシリコンは、特にナノ秒ベース又はピコ秒ベースのレーザ照射に応答して、非常に容易に光子に結合することができる。しかしながら、一実施形態では、フェムト秒ベースのレーザプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用することができる。特定の一実施形態では、約４００フェムト秒以下のパルスが、フェムトベースのレーザ照射プロセス内で使用され、これによってマスク、ストリート、及びシリコン基板の一部を除去する。別の一実施形態では、約５００フェムト秒以下のパルスが使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートで単一パルスの列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外（例えば、５００〜５４０ｎｍ）又は紫外（例えば、３００〜４００ｎｍ）範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
図１に戻り、対応する図２Ｃに目を向けると、半導体ウェハは次に、操作１０６でプラズマエッチングされる。図２Ｃに示されるように、プラズマエッチングの前線は、パターニングされたマスク２０２内のギャップを通って進む。本発明の一実施形態によると、半導体ウェハをエッチングする工程は、半導体ウェハを完全に貫通してエッチングしないようにレーザスクライビングプロセスで形成されたトレンチをエッチングする工程を含む。一実施形態では、プラズマエッチング操作は、スルーシリコンビア型のエッチングプロセスを使用する。
特定の一実施形態では、エッチングプロセスの間、半導体ウェハ２０４のシリコンの材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをより独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。複数のＲＦ源による構成はまた、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度（例えば、４０μｍ以上）を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハをエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＦ４、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。
図１に戻り、図２Ｄに目を向けると、操作１０６でのプラズマエッチングの後に、集積回路は基板２０４によって共に結合されたままである。一実施形態によると、その後、裏面研削操作１１０が実行され、これによってプラズマエッチングされたトレンチに到達し、ＩＣチップを個片化するために基板を通して研磨する。方法１００の例示的な実施形態では、前面マスクは初めに操作１０８で除去される。一実施形態によると、裏面テープ２０９が除去され、テープ２１１（例えば、裏面研削（ＢＳＧ）テープ又は他の保護テープ）が前面に塗布される。その後、任意の従来のＢＳＧプロセスが操作１１０で実行される。
図４に目を向けると、単一の統合化されたプラットフォーム４００は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の多くの又は全ての操作を実行するように構成されることができる。例えば、図４は、本発明の一実施形態に係る、基板のレーザ及びプラズマダイシング用レーザスクライブ装置４１０に結合されたクラスタツール４０６のブロック図を示す。図４を参照すると、クラスタツール４０６は、複数のロードロック４０４を有するファクトリーインタフェース４０２（ＦＩ）に結合される。ファクトリーインタフェース４０２は、レーザスクライブ装置４１０を有する外部製造施設とクラスタツール４０６との間をインタフェース接続するのに適した大気ポートであることができる。ファクトリーインタフェース４０２は、格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール４０６又はレーザスクライブ装置４１０のいずれか一方又はその両方へ基板（又はそのキャリア）を搬送するためのアーム又はブレードを備えたロボットを含むことができる。
レーザスクライブ装置４１０はまた、ＦＩ４０２にも結合される。一実施形態では、レーザスクライブ装置４１０は、３００〜５４０ｎｍ帯内で動作するフェムト秒レーザを含む。フェムト秒レーザは、ハイブリッドなレーザ及びエッチング個片化プロセス１００のレーザアブレーション部分を実行するためのものである。一実施形態では、可動ステージもまた、レーザスクライブ装置４１０内に含まれ、可動ステージはウェハ又は基板（又はそのキャリア）をフェムト秒ベースのレーザに対して移動させるために構成される。特定の一実施形態では、フェムト秒レーザもまた可動である。
クラスタツール４０６は、基板の真空内搬送用ロボットアームを収容するロボット搬送チャンバ４５０によってＦＩに結合された１以上のプラズマエッチングチャンバ４０８を含む。プラズマエッチングチャンバ４０８は、ハイブリッドなレーザ及びエッチング個片化プロセス１００のプラズマエッチング部分を実行するのに適している。例示的一実施形態では、プラズマエッチングチャンバ４０８は、ＳＦ６ガス源と、Ｃ４Ｆ８及びＣ４Ｆ６源のうちの少なくとも１つとに更に結合される。一実施形態では、プラズマエッチングチャンバ４０８は、ＳＦ６ガス源と、Ｃ４Ｆ８、ＣＦ４、及びＣ４Ｆ６源のうちの少なくとも１つとに結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ４０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムであるが、他の適切なエッチングシステムもまた、商業的に利用可能である。一実施形態では、１つを超えるエッチングチャンバ４０８が統合化プラットフォーム４００のクラスタツール４０６の部分内に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
クラスタツール４０６は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内で機能を実行するのに適した他のチャンバを含むことができる。図４に図示される例示的な実施形態では、クラスタツール４０６は、マスク形成モジュール４１２とウェットステーション４１４の両方を含むが、いずれか一方が提供され、他方が無くてもよい。マスク形成モジュール４１２は、スピンコーティングモジュールであることができる。スピンコーティングモジュールとして回転可能なチャックが、真空又は別の方法（例えば、フレーム上に取り付けられたバッキングテープ）によってキャリア上に取り付けられた薄化された基板をクランプするように構成される。更なる実施形態では、スピンコーティングモジュールは水溶液源に流体結合される。
ウェットステーション４１４の実施形態は、基板をプラズマエッチングした後に水溶性マスク材料層を溶解することである。ウェットステーション４１４は、例えば、水その他の溶媒を供給するための加圧スプレージェットを含むことができる。
図５は、本明細書に記載される１以上のスクライビング法をマシンに実行させるための命令のセットを内部で実行することができるコンピュータシステム５００を示す。例示的なコンピュータシステム５００は、プロセッサ５０２、メインメモリ５０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ５０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ５１８（例えば、データ記憶装置）を含み、これらはバス５３０を介して互いに通信する。
プロセッサ５０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ５０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサなどであることができる。プロセッサ５０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ５０２は、本明細書に記載の操作及び工程を実行するための処理ロジック５２６を実行するように構成される。
コンピュータシステム５００は更に、ネットワークインターフェースデバイス５０８を含むことができる。コンピュータシステム５００は、ビデオディスプレイユニット５１０（例えば、液晶ディスプレイ（ＬＣＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置５１２（例えば、キーボード）、カーソル制御装置５１４（例えば、マウス）、及び信号生成装置５１６（例えば、スピーカ）も含むことができる。
二次メモリ５１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア５２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）５３１を含むことができる。ソフトウェア５２２はまた、コンピュータシステム５００、メインメモリ５０４及びプロセッサ５０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ５０４内及び／又はプロセッサ５０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア５２２は更に、ネットワークインターフェースデバイス５０８を介してネットワーク５２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体５３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、及び光・磁気メディア、及び他の持続性のマシン可読記憶媒体を含むが、これらに限定されないように解釈されるべきである。
なお、上記の説明は例示的なものであって限定的なものではないことを意図していることを理解すべきである。例えば、図中のフロー図は、本発明の特定の実施形態によって実行される操作の特定の順序を示しているが、そのような順序は必要とされない（例えば、代替の実施形態は、異なる順序で操作を実行する、特定の操作を組み合わせる、特定の操作を重複させる等ができる）ことを理解すべきである。更に、上記の説明を読んで理解することにより、当業者にとって多くの他の実施形態が明らかとなるであろう。本発明は特定の例示的な実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではなく、添付の特許請求の範囲の趣旨及び範囲内で修正及び変更して実施することができることが認識されるであろう。したがって、本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を認める均等物の全範囲と共に決定されるべきである。

Claims (5)

  1. 複数の集積回路（ＩＣ）を含む基板をダイシングするためのシステムであって、
    ＩＣ間の基板の領域を露出させるトレンチを形成するために基板の上方に配置された多層マスクをパターニングするためのレーザスクライブモジュールと、
    レーザスクライブモジュールと結合され、複数のロードロックを有するファクトリーインターフェースと、
    ファクトリーインターフェースを介してレーザスクライブモジュールに結合されたクラスタツールであって、
    レーザスクライブされた基板の真空内搬送用ロボットアームを収容するロボット搬送チャンバと、
    回転可能なチャックを備え、水溶液源に流体結合されたマスク形成のためのスピンコーティングモジュールと、
    加圧スプレージェットを含むウェットステーションと、
    基板を部分的に通るトレンチを前進させるために基板をプラズマエッチングするための、ロボット搬送チャンバに結合されたプラズマエッチングモジュールとを含むクラスタツールと、
    エッチングされたトレンチに到達するように基板の裏面研削を実行するための裏面研削モジュールとを含むシステム。
  2. レーザスクライブモジュールは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒レーザを含む請求項１記載のシステム。
  3. プラズマエッチングモジュールは、ＳＦ６と、Ｃ４Ｆ８及びＣ４Ｆ６のうちの少なくとも１つを使用する請求項１記載のシステム。
  4. レーザスクライブモジュールは、プラズマエッチングの後、裏面研削の前に、更にマスクを除去するためのものである請求項１記載のシステム。
  5. 裏面研削の前に基板の前面上に保護テープを塗布するためのテープアプリケータを含む請求項１記載のシステム。
JP2015521819A 2012-07-13 2013-07-11 ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス Active JP6360477B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261671617P 2012-07-13 2012-07-13
US61/671,617 2012-07-13
US201361790976P 2013-03-15 2013-03-15
US61/790,976 2013-03-15
US13/938,537 US8845854B2 (en) 2012-07-13 2013-07-10 Laser, plasma etch, and backside grind process for wafer dicing
US13/938,537 2013-07-10
PCT/US2013/050123 WO2014011914A1 (en) 2012-07-13 2013-07-11 Laser, plasma etch, and backside grind process for wafer dicing

Publications (2)

Publication Number Publication Date
JP2015528212A JP2015528212A (ja) 2015-09-24
JP6360477B2 true JP6360477B2 (ja) 2018-07-18

Family

ID=49914326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015521819A Active JP6360477B2 (ja) 2012-07-13 2013-07-11 ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス

Country Status (6)

Country Link
US (2) US8845854B2 (ja)
JP (1) JP6360477B2 (ja)
KR (1) KR102157242B1 (ja)
CN (1) CN104412367A (ja)
TW (1) TW201409557A (ja)
WO (1) WO2014011914A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP6295094B2 (ja) * 2014-02-06 2018-03-14 株式会社ディスコ ウェーハの加工方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
CN104637878B (zh) * 2015-02-11 2017-08-29 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP6509614B2 (ja) * 2015-04-08 2019-05-08 株式会社ディスコ ウエーハの分割方法
DE102016215473B4 (de) 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP2017092125A (ja) 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
EP3387764B1 (en) 2015-12-13 2021-11-24 Genxcomm, Inc. Interference cancellation methods and apparatus
DE102016109693B4 (de) 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US10257746B2 (en) 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
CN107799467B (zh) * 2016-08-30 2021-01-29 上海新昇半导体科技有限公司 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
DE102016224978B4 (de) * 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
DE102017212858B4 (de) * 2017-07-26 2024-08-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
US10971401B2 (en) 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US10811402B2 (en) 2018-12-26 2020-10-20 AP Memory Technology Corp. Memory device and microelectronic package having the same
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US11158552B2 (en) 2018-12-26 2021-10-26 AP Memory Technology Corp. Semiconductor device and method to manufacture the same
US11380614B2 (en) 2018-12-26 2022-07-05 AP Memory Technology Corp. Circuit assembly
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11150409B2 (en) * 2018-12-27 2021-10-19 GenXComm, Inc. Saw assisted facet etch dicing
US10727945B1 (en) 2019-07-15 2020-07-28 GenXComm, Inc. Efficiently combining multiple taps of an optical filter
US11215755B2 (en) 2019-09-19 2022-01-04 GenXComm, Inc. Low loss, polarization-independent, large bandwidth mode converter for edge coupling
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
TWI780666B (zh) * 2020-05-07 2022-10-11 愛普科技股份有限公司 半導體結構及製造複數個半導體結構之方法
CN111673271A (zh) * 2020-06-16 2020-09-18 南京萃智激光应用技术研究院有限公司 一种利用飞秒激光制备纳米带的方法
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
US12001065B1 (en) 2020-11-12 2024-06-04 ORCA Computing Limited Photonics package with tunable liquid crystal lens
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法
WO2022178182A1 (en) 2021-02-18 2022-08-25 GenXComm, Inc. Maximizing efficiency of communication systems with self-interference cancellation subsystems
US12094716B2 (en) 2021-09-13 2024-09-17 Applied Materials, Inc. Chambers and coatings for reducing backside damage
US11838056B2 (en) 2021-10-25 2023-12-05 GenXComm, Inc. Hybrid photonic integrated circuits for ultra-low phase noise signal generators

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
JP2001308036A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
KR100379563B1 (ko) * 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
JP2004031619A (ja) * 2002-06-26 2004-01-29 Toshiba Corp 半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP2005044901A (ja) * 2003-07-24 2005-02-17 Fuji Electric Holdings Co Ltd 半導体ウェハ分割方法
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
US20090155981A1 (en) * 2007-12-13 2009-06-18 Ayotte Stephen P Method and apparatus for singulating integrated circuit chips
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
TW201104736A (en) * 2009-04-24 2011-02-01 Henkel Corp Dicing before grinding process for preparation of semiconductor
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR101139964B1 (ko) * 2010-08-31 2012-04-30 신찬수 반도체 웨이퍼의 다이싱 방법
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application

Also Published As

Publication number Publication date
TW201409557A (zh) 2014-03-01
US20140017880A1 (en) 2014-01-16
JP2015528212A (ja) 2015-09-24
KR102157242B1 (ko) 2020-09-17
WO2014011914A1 (en) 2014-01-16
US20140363952A1 (en) 2014-12-11
US8845854B2 (en) 2014-09-30
KR20150032582A (ko) 2015-03-26
CN104412367A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
US9768014B2 (en) Wafer coating
TWI731935B (zh) 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6527517B6 (ja) ウエハをダイシングする方法及びそのためのキャリア
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
KR20240033154A (ko) 웨이퍼 다이싱 프로세스들 동안의 입자 오염의 완화
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180622

R150 Certificate of patent or registration of utility model

Ref document number: 6360477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250