JP5297859B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5297859B2
JP5297859B2 JP2009078122A JP2009078122A JP5297859B2 JP 5297859 B2 JP5297859 B2 JP 5297859B2 JP 2009078122 A JP2009078122 A JP 2009078122A JP 2009078122 A JP2009078122 A JP 2009078122A JP 5297859 B2 JP5297859 B2 JP 5297859B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
wafer substrate
semiconductor
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009078122A
Other languages
English (en)
Other versions
JP2010232411A (ja
Inventor
博史 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009078122A priority Critical patent/JP5297859B2/ja
Priority to US12/659,762 priority patent/US8143730B2/en
Publication of JP2010232411A publication Critical patent/JP2010232411A/ja
Application granted granted Critical
Publication of JP5297859B2 publication Critical patent/JP5297859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

本発明は、複数の半導体ペレットがスクライブ領域を介してウェーハ基板に連設されている半導体装置に関し、特に、ウェーハ基板の表面に形成されている半導体素子が第一／第二の絶縁膜で二重に密閉されている半導体装置、その製造方法に関する。
半導体装置である半導体ペレットは、一般に、素子や電極を絶縁膜で覆い、チップ表面の保護を行っている。ウェーハ状態からチップ個片化(ペレッタイズ)を行う手法として、ブレードダイシングやスクライブ・ブレーキングが用いられる。
この際、ペレット外周端面付近に、欠けや内在したキズが発生していた。なお、欠け不良の大半は、ペレット角部に発生している。このような欠けやキズが絶縁膜より内側に到達した場合、破断された絶縁膜の隙間からチップ内部へ水分が浸入し、耐湿性劣化が生じるという問題があった。また、欠けやキズがチップ内部まで達する場合は、素子や電極の破砕といった素子本来の機能を失うこともあった。
なお、ここではペレッタイズされる以前の複数の半導体ペレットがスクライブ領域を介して半導体基板に連設されているものを半導体装置と呼称しているが、ペレッタイズされた半導体ペレットも半導体装置である。
ここで、第一の従来例を図５を参照して以下に説明する。第一の従来例の半導体装置は、ウェーハ基板１に形成された半導体ペレット２の外周に沿って、チッピング防止壁３が設けられた構造となっている。
このような構造のウェーハ基板１をスクライブ領域４に沿ってペレッタイズした場合、チッピング防止壁３で欠けやキズの浸入が防がれるため、半導体装置である半導体ペレット２が保護される（例えば、特許文献１参照）。
つぎに、第二の従来例を図６を参照して以下に説明する。第二の従来例の半導体装置は、ウェーハ基板１１に形成された半導体装置である半導体ペレット１２の内側に絶縁膜１５が覆われており、半導体ペレット１２と絶縁膜１５は角部が面取りされた構造となっている。
このような構造のウェーハ基板１１をスクライブ領域１４に沿ってペレッタイズした場合、ペレット角部の欠けが半導体ペレット１２や絶縁膜１５に到達しにくくなり、半導体ペレット１２が保護される（例えば、特許文献２参照）。
特開平０６−１６９０１４号公報 特開２００８−０２８２４３号公報
上述した第一の従来例の場合、半導体ペレット２の外側にチッピング防止壁３があることから、スクライブ領域４を広げる必要がある。そのため、ウェーハ基板１枚あたりのペレット収量が低下する。
また、チッピング防止壁３を形成するための拡散工程(レジスト塗布〜露光〜現像〜膜形成〜レジスト除去)が増えるため、ウェーハ製造コスト(資材費や人件費)が増えるとともに、製造リードタイムが長くなるという問題がある。
一方、第二の従来例の場合、絶縁膜１５の外周に半導体ペレット１２の領域があることから、半導体ペレット１２に欠けを発生させないためには、スクライブ領域を広げる必要がある。
そのため、第一の従来例と同様、ペレット収量が低下する。また、第二の従来例は、半導体ペレット１２と絶縁膜１５との両方の角部を面取りする構造を特徴としているため、その形成のために生産性が低下する。
本発明の半導体装置は、ウェーハ基板と、ウェーハ基板の表面に配列されて形成されている半導体素子と、ウェーハ基板の表面に形成されて半導体素子を密閉している第一の絶縁膜と、ウェーハ基板の表面に形成されて第一の絶縁膜を密閉している第二の絶縁膜と、を有し、第一の絶縁膜は、角部が面取りされた多角形の平面形状に形成されている。
従って、本発明の半導体装置では、ウェーハ基板の表面の半導体素子が第一の絶縁膜と第二の絶縁膜とで二重に密閉されている。第一の絶縁膜はスクライブ領域を介してペレット形成領域に形成されているので、このスクライブ領域で半導体素子はペレッタイズされることになる。このとき、第二の絶縁膜の角部などに損傷が発生して第一の絶縁膜の角部などまで損傷が進行すると、半導体素子の密閉性が阻害されて歩留りが低下する。しかし、第一の絶縁膜は角部が面取りされているので、第二の絶縁膜の角部などに損傷が発生しても第一の絶縁膜の角部まで損傷が進行しにくい。
また、上述のような半導体装置において、第二の絶縁膜は、角部が面取りされた多角形の平面形状に形成されていてもよい。
また、上述のような半導体装置において、第一の絶縁膜の角部の内側に形成されているボンディングパッドを、さらに有し、ボンディングパッドは、第一の絶縁膜の面取りに対応した部分が面取りされた多角形の平面形状に形成されていてもよい。
また、上述のような半導体装置において、第一の絶縁膜は、角部が面取りされた矩形の平面形状に形成されていてもよい。
また、上述のような半導体装置において、第一の絶縁膜は、親水性の材料で形成されており、第二の絶縁膜は、疎水性の材料で形成されいてもよい。
また、上述のような半導体装置において、第一の絶縁膜は、酸化膜で形成されており、第二の絶縁膜は、窒化膜で形成されいてもよい。
本発明の半導体装置の製造方法は、ウェーハ基板の表面のペレット形成領域ごとに複数の半導体素子を配列させて形成し、ウェーハ基板の表面に半導体素子を密閉する第一の絶縁膜を角部が面取りされた多角形の平面形状に形成し、ウェーハ基板の表面に第二の絶縁膜を形成して第一の絶縁膜を密閉する。
なお、本発明の各種の構成要素は、必ずしも個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でもよい。
本発明の半導体装置では、第一の絶縁膜の角部が面取りされているので、ペレッタイズなどのために第二の絶縁膜の角部などに損傷が発生しても、第一の絶縁膜の角部まで損傷が進行しにくい。このため、半導体素子の密閉性が良好に維持されて半導体装置である半導体ペレットの歩留りが良好である。それでいて第二の絶縁膜の角部まで面取りする必要がないので、構造が簡単で生産性が良好である。
本発明の実施の形態の半導体装置を示す平面図である。 図１のａ−ａ線断面図である。 一の変形例の半導体装置を示す平面図である。 他の変形例の半導体装置を示す平面図である。 第一の従来例の半導体装置を示す平面図である。 第二の従来例の半導体装置を示す平面図である。
本発明の実施の一形態を図１および図２を参照して以下に説明する。なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。従って、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
本実施の形態の半導体装置１００は、前述のように各々が半導体装置である複数の半導体ペレット１１０が、スクライブ領域１０４を介してウェーハ基板１０１に連設された構造に形成されている。
本実施の形態の半導体装置１００は、ウェーハ基板１０１と、ウェーハ基板１０１の表面に配列されて形成されている半導体素子１０７と、ウェーハ基板１０１の表面に形成されて半導体素子１０７を密閉している第一の絶縁膜１０５Ａと、ウェーハ基板１０１の表面に形成されて第一の絶縁膜１０５Ａを密閉している第二の絶縁膜１０５Ｂと、を有し、第一の絶縁膜１０５Ａは、角部が面取りされた多角形の平面形状に形成されている。
より具体的には、第一の絶縁膜１０５Ａは、四つの角部が面取りされた矩形の平面形状に形成されている。第二の絶縁膜１０５Ｂは、四つの角部を有する矩形の平面形状に形成されている。
また、第一の絶縁膜１０５Ａは、親水性の材料である酸化膜で形成されている。第二の絶縁膜１０５Ｂは、疎水性の材料である窒化膜で形成されいる。なお、第一の絶縁膜１０５Ａの四つの角部の各々の内側には、やはり平面形状が矩形のボンディングパッド１０６が形成されている。
ここで、本実施の形態の半導体装置１００の製造方法を簡単に説明する。まず、ウェーハ基板１０１の表面に複数のペレット形成領域１０２ごとに半導体素子１０７を配列させて形成する。
つぎに、ウェーハ基板１０１の表面に半導体素子１０７を密閉する第一の絶縁膜１０５Ａを角部が面取りされた多角形の平面形状に形成する。つぎに、ウェーハ基板１０１の表面にスクライブ領域１０４を介して配列されるように第二の絶縁膜１０５Ｂを形成して第一の絶縁膜１０５Ａを密閉する。
そして、上述のように形成された半導体装置１００をスクライブ領域１０４でペレッタイズすることにより、ウェーハ基板１０１の表面に半導体素子１０７が形成されていて第一／第二の絶縁膜１０５Ａ，Ｂで二重に密閉された半導体ペレット１１０が、半導体装置として量産される。
本実施の形態の半導体装置１００は、上述のような状態のウェーハ基板１０１をスクライブ領域１０４でペレッタイズすることにより、ウェーハ基板１０１の表面に半導体素子１０７が形成されていて第一／第二の絶縁膜１０５Ａ，Ｂで二重に密閉された構造として量産される。
上述のような構成において、本実施の形態の半導体装置１００では、ウェーハ基板１０１の表面の半導体素子１０７が第一の絶縁膜１０５Ａと第二の絶縁膜１０５Ｂとで二重に密閉されている。
第一の絶縁膜１０５Ａはスクライブ領域１０４を介してペレット形成領域１０２に形成されているので、このスクライブ領域１０４で半導体装置１００が半導体装置である半導体ペレット１１０にペレッタイズされることになる。
このとき、第二の絶縁膜１０５Ｂの角部などに損傷が発生して第一の絶縁膜１０５Ａの角部などまで損傷が進行すると、半導体素子１０７の密閉性が阻害されて歩留りが低下する。特に、酸化膜からなる第一の絶縁膜１０５Ａは親水性なので、第二の絶縁膜１０５Ｂの損傷が進行すると半導体素子１０７の耐湿性が大幅に劣化する。
しかし、本実施の形態の半導体装置１００では、第一の絶縁膜１０５Ａは角部が面取りされているので、第二の絶縁膜１０５Ｂの角部などに損傷が発生しても第一の絶縁膜１０５Ａの角部まで損傷が進行しにくい。
従って、本実施の形態の半導体装置１００では、ペレッタイズなどにより第二の絶縁膜１０５Ｂの角部などに損傷が発生しても、半導体素子１０７の密閉性が良好に維持されて半導体装置である半導体ペレット１１０の歩留りが良好である。
それでいて第二の絶縁膜１０５Ｂの角部まで面取りする必要がないので、構造が簡単で生産性が良好である。しかも、従来事例のようなチッピング防止壁３も不要であるため、ウェーハ基板１０１の１枚あたりのペレット収量が向上する。さらに、チッピング防止壁３を形成するための拡散工程も不要となるため、ウェーハ製造コストの抑制や製造リードタイムの短縮も可能となる。
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では第一の絶縁膜１０５Ａのみ角部が面取りされた矩形に形成されており、第二の絶縁膜１０５Ｂは角部が面取りされていない矩形に形成されていることを例示した。
しかし、図３に示すように、角部が面取りされた多角形である矩形の平面形状に、第二の絶縁膜１０５Ｂも形成されていてもよい。この場合、ペレッタイズにより第二の絶縁膜１０５Ｂに損傷が発生しにくくなるので、さらに半導体素子１０７の歩留りを向上させることができる。
また、上記形態では第一の絶縁膜１０５Ａの面取りされている角部の内側に矩形のボンディングパッド１０６が形成されていることを例示した。しかし、図４に示すように、第一の絶縁膜１０５Ａの面取りに対応した部分が面取りされた多角形の平面形状にボンディングパッド１０６が形成されていてもよい。
この場合、ボンディングパッド１０６を第一の絶縁膜１０５Ａの面取りされている角部に近接させて形成することができるので、半導体ペレット１１０の集積度を向上させることができる。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
以下、参考形態の例を付記する。
１．ウェーハ基板と、
前記ウェーハ基板の表面に配列されて形成されている半導体素子と、
前記ウェーハ基板の表面に形成されて前記半導体素子を密閉している第一の絶縁膜と、
前記ウェーハ基板の表面に形成されて前記第一の絶縁膜を密閉している第二の絶縁膜と、を有し、
前記第一の絶縁膜は、角部が面取りされた多角形の平面形状に形成されている半導体装置。
２．前記第二の絶縁膜は、角部が面取りされた多角形の平面形状に形成されている１．に記載の半導体装置。
３．前記第一の絶縁膜の角部の内側に形成されているボンディングパッドを、さらに有し、
前記ボンディングパッドは、前記第一の絶縁膜の面取りに対応した部分が面取りされた多角形の平面形状に形成されている１．または２．に記載の半導体装置。
４．前記第一の絶縁膜は、角部が面取りされた矩形の平面形状に形成されている１．ないし３．の何れか一項に記載の半導体装置。
５．前記第一の絶縁膜は、親水性の材料で形成されており、
前記第二の絶縁膜は、疎水性の材料で形成されている１．ないし４．の何れか一項に記載の半導体装置。
６．前記第一の絶縁膜は、酸化膜で形成されており、
前記第二の絶縁膜は、窒化膜で形成されている１．ないし５．の何れか一項に記載の半導体装置。
７．ウェーハ基板の表面のペレット形成領域ごとに複数の半導体素子を配列させて形成し、
前記ウェーハ基板の表面に前記半導体素子を密閉する第一の絶縁膜を角部が面取りされた多角形の平面形状に形成し、
前記ウェーハ基板の表面にスクライブ領域を介して配列されるように第二の絶縁膜を形成して前記第一の絶縁膜を密閉する、半導体装置の製造方法。
１ ウェーハ基板
２ 半導体ペレット
３ チッピング防止壁
４ スクライブ領域
１１ ウェーハ基板
１２ 半導体ペレット
１４ スクライブ領域
１５ 絶縁膜
１００ 半導体装置
１０１ ウェーハ基板
１０２ ペレット形成領域
１０４ スクライブ領域
１０５Ａ 第一の絶縁膜
１０５Ｂ 第二の絶縁膜
１０６ ボンディングパッド
１０７ 半導体素子
１１０ 半導体ペレット

Claims (4)

  1. ウェーハ基板と、
    前記ウェーハ基板の表面に配列されて形成されている半導体素子と、
    前記ウェーハ基板の表面に形成されて前記半導体素子を密閉している第一の絶縁膜と、
    前記ウェーハ基板の表面に形成されて前記第一の絶縁膜を密閉している第二の絶縁膜と、を有し、
    前記第一の絶縁膜は、角部が面取りされた多角形の平面形状に形成され、
    前記第二の絶縁膜は、角部が面取りされた多角形の平面形状に形成され、
    前記第一の絶縁膜の角部の内側に形成されているボンディングパッドを、さらに有し、
    前記ボンディングパッドは、前記第一の絶縁膜の面取りに対応した部分が面取りされた多角形の平面形状に形成され、
    前記第一の絶縁膜は、前記ウェーハ基板の表面に接して形成され、
    前記第二の絶縁膜は、前記ウェーハ基板の表面と前記第一の絶縁膜とに接して、前記第一の絶縁膜を密閉している半導体装置。
  2. 前記第一の絶縁膜は、角部が面取りされた矩形の平面形状に形成されている請求項１に記載の半導体装置。
  3. 前記第一の絶縁膜は、親水性の材料で形成されており、
    前記第二の絶縁膜は、疎水性の材料で形成されている請求項１または２に記載の半導体装置。
  4. 前記第一の絶縁膜は、酸化膜で形成されており、
    前記第二の絶縁膜は、窒化膜で形成されている請求項１ないし３の何れか一項に記載の半導体装置。
JP2009078122A 2009-03-27 2009-03-27 半導体装置 Expired - Fee Related JP5297859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009078122A JP5297859B2 (ja) 2009-03-27 2009-03-27 半導体装置
US12/659,762 US8143730B2 (en) 2009-03-27 2010-03-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078122A JP5297859B2 (ja) 2009-03-27 2009-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2010232411A JP2010232411A (ja) 2010-10-14
JP5297859B2 true JP5297859B2 (ja) 2013-09-25

Family

ID=42783122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078122A Expired - Fee Related JP5297859B2 (ja) 2009-03-27 2009-03-27 半導体装置

Country Status (2)

Country Link
US (1) US8143730B2 (ja)
JP (1) JP5297859B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467757B (zh) 2013-08-02 2015-01-01 Chipbond Technology Corp 半導體結構
JP2016171183A (ja) * 2015-03-12 2016-09-23 日本電信電話株式会社 半導体集積回路
JP7045271B2 (ja) * 2018-06-28 2022-03-31 エイブリック株式会社 半導体装置及び半導体チップ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186448A (ja) * 1987-01-28 1988-08-02 Mitsubishi Electric Corp 半導体装置
JPH08293476A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
WO2001020661A1 (fr) * 1999-09-10 2001-03-22 Nitto Denko Corporation Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2008028243A (ja) 2006-07-24 2008-02-07 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2010232411A (ja) 2010-10-14
US20100244285A1 (en) 2010-09-30
US8143730B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
US10211165B2 (en) Method of manufacturing semiconductor device and semiconductor device
US10461195B2 (en) Semiconductor devices
CN101414584A (zh) 半导体器件和制造半导体器件的方法
CN103065952B (zh) 非易失性存储器件及其制造方法
US10510724B2 (en) Semiconductor device package
JP5297859B2 (ja) 半導体装置
TW201820623A (zh) 半導體裝置
US20120286397A1 (en) Die Seal for Integrated Circuit Device
US20180012853A1 (en) Chip package and manufacturing method thereof
CN109962039A (zh) 一种半导体器件及电子装置
US7670878B2 (en) Method for manufacturing semiconductor package
WO2022183647A1 (zh) 半导体结构及半导体结构制作方法
TWI720394B (zh) 半導體裝置及其製造方法
CN103435000A (zh) 集成mems器件的传感器的晶圆级封装结构及封装方法
US9892989B1 (en) Wafer-level chip scale package with side protection
US9275963B2 (en) Semiconductor structure having stage difference surface and manufacturing method thereof
TWI776569B (zh) 半導體裝置及其製造方法
CN114497176A (zh) 半导体装置及半导体晶片
TW201719744A (zh) 囊封的半導體封裝以及其製造方法
CN112530982B (zh) Cmos图像传感器、封边圈结构及其形成方法
JP4116962B2 (ja) 半導体装置及びその製造方法
US10833118B2 (en) Chip package and manufacturing method thereof
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JP6406138B2 (ja) 半導体装置およびその製造方法
CN103219304A (zh) 半导体晶圆级封装结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Ref document number: 5297859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees