CN209822633U - 测试结构 - Google Patents

Abstract

本公开是关于一种测试结构，所述测试结构包括：衬底、测试电路、止裂槽和封口层，所述衬底包括切割区；测试电路形成于所述切割区；止裂槽形成于所述切割区，且所述止裂槽排布于所述测试电路的侧部；封口层形成于所述衬底表面，覆盖所述止裂槽以使所述止裂槽内形成气体间隙。通过止裂槽解决了在沿切割道切割晶圆时，由于测试电路中的金属层的影响导致切割道龟裂，将切割应力传递至晶粒区域，进而可能破坏晶粒区的问题，有利于提高产品良品率和稳定性。

Description

测试结构

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种测试结构。

背景技术

随着技术的发展和进步，集成电路的应用越来越广泛，晶圆是集成电路的主要材料之一，在集成电路制作过程中，需要对晶圆进行切割以形成多个晶粒。

为了方便切割在晶圆中通常设置有用于切割的切割区，在切割区会设置检测电路，用于测试晶粒中元件的性能，该测试电路中存在大量的金属导线，金属导线附着于切割区表面。在晶圆切割过程中，切刀接触到金属导线时，易拉扯导线导致切割区产生龟裂，进而可能破坏晶粒区，导致产品良品率低，并且降低产品的稳定性。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种测试结构，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致晶圆切割时由于测试电路金属线导致的切割道龟裂，进而破坏晶粒区的问题。

根据本公开的第一方面，提供一种测试结构，所述测试结构包括：

衬底，所述衬底包括切割区；

测试电路，形成于所述切割区；

止裂槽，形成于所述切割区，且所述止裂槽排布于所述测试电路的侧部；

封口层，形成于所述衬底表面，覆盖所述止裂槽以使所述止裂槽内形成气体间隙。

根据本公开的一实施方式，所述止裂槽至少部分环绕所述测试电路。根据本公开的一实施方式，所述止裂槽至少沿所述切割区的切割方向排布于所述测试电路的两侧。

根据本公开的一实施方式，所述止裂槽的深度大于所述测试电路，所述止裂槽的深宽比大于3:1。

根据本公开的一实施方式，所述测试结构还包括测试焊盘，所述测试焊盘位于所述切割区，和所述测试电路连接。

根据本公开的一实施方式，所述封口层还包括第一开口凹槽，所述第一开口凹槽位于所述测试电路在所述封口层投影区，所述测试焊盘部分被所述封口层覆盖，所述测试焊盘部分暴露于所述第一开口凹槽。

根据本公开的一实施方式，所述晶圆还包括：

钝化层，形成于所述封口层远离所述衬底的一侧，且所述钝化层上设置有第二开口凹槽，所述第二开口凹槽位于所述第一开口凹槽在所述钝化层上的投影区域；

保护层，形成于所述钝化层远离所述衬底的一侧，且所述保护层上设置有第三开口凹槽，所述第三开口凹槽位于所述第一开口凹槽在所述保护层上的投影区域。

根据本公开的一实施方式，所述第一开口凹槽的截面面积小于所述第二开口凹槽的截面面积，所述第二开口凹槽的截面面积小于所述第三开口凹槽的截面面积。

根据本公开的一实施方式，所述止裂槽环绕所述测试电路，且相对的所述止裂槽交错分布。

根据本公开的一实施方式，所述止裂槽至少一行，且环绕所述测试电路。

本公开实施例提供的测试结构，包括衬底，衬底上设置有切割区，切割区中设置有测试电路，测试电路的的侧部设置有空气间隙止裂槽，通过止裂槽解决了在沿切割道切割晶圆时，由于测试电路中的金属层的影响导致切割道龟裂，将切割应力传递至晶粒区域，进而可能破坏晶粒区的问题，有利于提高产品良品率和稳定性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开示例性实施例提供的一种测试结构的结构示意图。

图2-4为本公开示例性实施例提供的测试结构制作工艺示意图。

图5为本公开示例性实施例提供的第一种止裂槽分布俯视示意图。

图6为本公开示例性实施例提供的第二种止裂槽分布俯视示意图。

图7为本公开示例性实施例提供的第三种止裂槽分布俯视示意图。

图8为本公开示例性实施例提供的第四种止裂槽分布俯视示意图。

图9为本公开示例性实施例提供的第五种止裂槽分布俯视示意图。

图10为本公开示例性实施例提供的另一种测试结构的结构示意图。

图11本公开示例性实施例提供的一种测试结构的制作方法的流程图。

图12本公开示例性实施例提供的另一种测试结构的制作方法的流程图。

图中：

100、衬底；110、基板；120、介质层；200、测试电路；210、检测焊盘；300、止裂槽；400、封口层；500、钝化层；600、保护层；700、光刻胶。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

本示例实施方式中首先提供了一种测试结构，用于晶圆测试，如图1所示，该测试结构包括：衬底100、测试电路200、止裂槽300和封口层400；所述衬底100上设置有用于切割的切割区；测试电路200设于所述切割区；止裂槽300形成于所述切割区，并且所述止裂槽300排布于所述测试电路200的侧部；封口层400形成于所述衬底100的第一表面，覆盖所述止裂槽300以使所述止裂槽300内形成气体间隙，所述衬底100的第一表面为衬底100上设置所述测试电路200一侧的表面。

本公开实施例提供的测试结构，包括衬底100，衬底100上设置有切割区，切割区中设置有测试电路200，测试电路200的的侧部设置有空气间隙止裂槽300，通过止裂槽300解决了在沿切割道切割晶圆时，由于测试电路200中的金属层中导线的拉扯等的影响导致切割道龟裂，将切割应力传递至晶粒区域，进而可能破坏晶粒区的问题，有利于提高产品良品率和稳定性。

本公开实施例所述的衬底100可以包括基板110和介质层120，介质层120设于基板110的表面，测试电路200可以位于介质层120，封口层400位于介质层120远离基板110的一侧，测试电路200可以是晶圆允收测试(WAT，Wafer Acceptance Test)电路或者其他电路，本公开实施例对此不做具体限定。衬底100可以被划分为切割区和晶粒区，切割时切割刀作用于切割区，晶粒区被保留。

其中，基板110可以为硅外延片、绝缘层上硅等硅基板110，也可以为GaN等其他半导体材料的基板110，而且所述基板110可以是本征半导体基板110，或者N型掺杂或者P型掺杂的半导体基板110，本公开实施例中对此不做限定。介质层120的材料可以为氧化硅、氮化硅或氮氧化硅中的一种或多种。在具体实施时，可以通过化学气相沉积、原子层沉积等方法形成所述介质层120。可以理解的是，所述介质层120可以为一层绝缘材料层，也可以是多层相同或不同的绝缘材料层层叠而成。

示例的，测试电路200为WAT电路，所述WAT电路可以为一层或多层金属层。所述多层金属层可以通过导电过孔来实现两层金属层之间的电连接。所述金属层的材料和导电柱的材料可以相同，这样便于在统一工艺中形成。所述金属层的材料可以为铜、铝、钨、金等金属中的一种或者上述金属材料的合金材料。

在测试电路200金属层的侧部设置所述止裂槽300，所述止裂槽300可以至少部分环绕所述测试电路200，或者所述止裂槽300可以至少沿所述切割区的切割方向排布于所述测试电路200的两侧。止裂槽300上覆盖封口层400，形成气体间隙，气体间隙中可以是空气或者填充氮气、惰性气体等。如图5所示，所述止裂槽300和所述金属层之间的距离L大于5微米。其中，所述止裂槽300和金属层之间的距离是指止裂槽300靠近金属层一侧的侧壁和距离该侧壁最近的金属层的边缘的距离。

如图1所示，所述止裂槽300的深度大于所述测试电路200，所述止裂槽300的底部和所述金属层的距离S大于1微米。其中，所述止裂槽300的底部是指止裂槽300伸入衬底100的一端，止裂槽300底部和所述金属层的距离是指止裂槽300底部到金属层底部的距离，也即是止裂槽300比金属层深1微米以上的。如图5所示，所述止裂槽300的宽度为0.5毫米到5毫米，也即是所述止裂槽300靠近所述测试电路200一侧的侧壁和远离所述测试电路200一侧的侧壁之间的距离D为0.5微米到5微米，所述止裂槽的深宽比大于3:1。比如止裂槽300的宽度可以是0.5微米、1微米、2微米、3微米、4微米或者5微米等。

为了防止切割区龟裂而产生的应力扩散至非切割区，所述止裂槽300可以环绕所述测试电路200，通过止裂槽300的环绕设置，防止应力扩散。在本公开实施例提供的第一种可行的实施方式中，如图5和图6所示，止裂槽300可以是连续的环形环绕所述测试电路200，比如，止裂槽300可以是矩形环状、圆形环状、椭圆形环状或者异形环状结构；在本公开实施例提供的第二种可行的实施方式中，如图7所示，止裂槽300可以是离散的环状结构，离散的多个止裂槽300环绕于测试电路200；当多个止裂槽300离散的环绕于测试电路200时，多个止裂槽可以是沿圆环或者矩形环等距分布；或者相对的止裂槽300可以是交错分布，比如，如图9所示，矩形环中相对的止裂槽300交错分布，离散交错分布的止裂槽能够进一步的分散切割应力，避免切割时损坏晶粒区。在本公开实施例提供的第三种可行的实施方式中，所述止裂槽300至少一行，且环绕所述测试电路200，比如，如图8所示，可以在测试电路200侧方设置多行环绕测试电路的止裂槽300。

由于测试电路200在测试时需要和外部检测装置或者检测电路连接，因此检测电路可以包括至少一检测焊盘210，该检测焊盘210位于测试电路200的上表面，所述封口层400上设置有第一开口凹槽，所述第一开口凹槽位于所述测试电路200在所述封口层400上的投影区域，所述测试焊盘部分被所述封口层400覆盖，所述测试焊盘210部分暴露于所述第一开口凹槽。

通过封口层400覆盖部分测试焊盘210，测试焊盘210其余部分暴露于第一开口凹槽，一方面方便测试焊盘210连接外部测试电路，另一方面防止在切割过程中测试焊盘210剥离，对晶圆的晶粒区造成破坏。

示例的，测试焊盘210的四分之三面积被封口层400覆盖，测试焊盘210的四分之一面积暴露于第一开口凹槽。进而增强在切割过程中封口层400对测试焊盘210保护缓冲作用，防止对测试焊盘的破坏，同时还能保护测试焊盘，避免测试焊盘210被腐蚀破坏。

进一步的，所述测试结构还可以包括钝化层500和保护层600，所述钝化层500形成于所述封口层400远离所述衬底100的一侧，且所述钝化层500上设置有第二开口凹槽，所述第二开口凹槽位于所述测试电路200在所述钝化层500上的投影区域，所述第二开口凹槽用于暴露所述测试电路200。所述保护层600形成于所述钝化层500远离所述衬底100的一侧，且所述保护层600上设置有第三开口凹槽，所述第三开口凹槽位于所述测试电路200在所述保护层600上的投影区域，所述第三开口凹槽用于暴露所述测试电路200。

其中，封口层400的材料可以和所述介质层120的材料相同，比如可以是氧化硅、氮化硅或氮氧化硅中的一种或多种，当然其材料也可以和介质层120材料不同，本公开实施例并不以此为限。钝化层500的材料可以是氮化硅等。形成保护层600的方法可以为化学气相沉积、原子层沉积等方法。保护层600的材料可以为聚酰亚胺(polyimide)、正硅酸乙酯(TEOS)等材料中的一种或多种组合。

在本公开一可行的实施方式中，如图1所示，第一开口凹槽、第二开口凹槽和第三开口凹槽的截面可以是矩形结构，第一开口凹槽、第二开口凹槽和第三开口凹槽在衬底上的投影重合。在本公开另一可行的实施方式中，第一开口凹槽、第二开口凹槽和第三开口凹槽的截面可以是梯形结构，第一开口凹槽的截面面积小于第二开口凹槽的截面面积，第二开口凹槽的截面面积小于第三开口凹槽的截面面积。比如，如图10所示，第一开口凹槽、第二开口凹槽和第三开口凹槽的截面梯形的腰线共线，当然在实际应用中第一开口凹槽、第二开口凹槽和第三开口凹槽的截面梯形的腰线也可以不共线，本公开实施例并不以此为限。梯形截面使得开口在远离衬底的一侧逐渐变大，既实现了封口层对检测焊盘的部分覆盖，有保证了开口上方的面积足够大，便于测试。

需要说明的是，本公开实施例所述测试结构可以是晶圆测试结构，该测试结构用于检测晶粒的电气性能等，在检测完毕后沿切割区切割晶圆，获得晶粒，并可以去除故障晶粒。

本公开实施例提供的晶圆，包括衬底100，衬底100上设置有切割区，切割区中设置有测试电路200，测试电路200的的侧部设置有空气间隙止裂槽300，通过止裂槽300解决了在沿切割道切割晶圆时，由于测试电路200中的导线的影响导致切割道龟裂，进而将切割应力传递至晶粒区域，进而可能破坏集成电路的问题，有利于提高产品良品率和稳定性。

本示例性实施方式还提供一种测试结构的制作方法，如图11所示，所述制作方法包括：

步骤S910，提供一衬底100，所述衬底100设置有用于切割的切割区，所述切割区设置有测试电路200；

步骤S920，在所述切割区上所述测试电路200的侧部形成止裂槽300；

步骤S930，在所述衬底100的第一表面形成封口层400，所述封口层400覆盖所述止裂槽300，所述衬底100的第一表面为衬底100上设置所述测试电路200的表面。

本公开实施例提供的测试结构制作方法，通过在测试电路200侧部形成止裂槽300解决了在沿切割道切割晶圆时，由于测试电路200中的导线的影响导致切割道龟裂，进而将切割应力传递至晶粒区域，进而可能破坏集成电路的问题，有利于提高产品良品率和稳定性。

在步骤S910中，可以提供一衬底100，所述衬底100设置有用于切割的切割区，所述切割区设置有测试电路200。

其中，衬底100可以包括基板110和介质层120，介质层120设于基板110的表面，测试电路200可以位于介质层120，封口层400位于介质层120远离基板110的一侧，测试电路200可以是晶圆允收测试(WAT，Wafer Acceptance Test)电路或者其他电路，本公开实施例对此不做具体限定。

基板110可以为硅外延片、绝缘层上硅等硅基板110，也可以为GaN等其他半导体材料的基板110，而且所述基板110可以是本征半导体基板110，或者N型掺杂或者P型掺杂的半导体基板110，本公开实施例中对此不做限定。介质层120的材料可以为氧化硅、氮化硅或氮氧化硅中的一种或多种。在具体实施时，可以通过化学气相沉积、原子层沉积等方法形成所述介质层120。可以理解的是，所述介质层120可以为一层绝缘材料层，也可以是多层相同或不同的绝缘材料层层叠而成。

示例的，测试电路200为WAT电路，所述WAT电路可以为一层或多层金属层。所述多层金属层可以通过导电过孔来实现两层金属层之间的电连接。所述金属层的材料和导电柱的材料可以相同，这样便于在统一工艺中形成。所述金属层的材料可以为铜、铝、钨、金等金属中的一种或者上述金属材料的合金材料。

在步骤S920中，可以在所述切割区上所述测试电路200的侧部形成止裂槽300。

在所述切割区上所述测试电路200的侧部形成止裂槽300可以包括如下步骤：

如图2所示，在衬底100的第一表面形成光刻胶层700；

通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层上；

通过显影，使光刻胶层暴露出待开设止裂槽300的区域，该止裂槽300位于测试电路200侧部；

通过刻蚀，形成止裂槽300，其中刻蚀可以为干法刻蚀、湿法刻蚀或等离子刻蚀；

如图3所示，去除光刻胶层从而获得止裂槽300。

在步骤S930中，可以在所述衬底100的第一表面形成封口层400，所述封口层400覆盖所述止裂槽300，所述衬底100的第一表面为衬底100上设置所述测试电路200的表面。

形成封口层400的方法可以为化学气相沉积、原子层沉积等方法。封口层400的材料可以和所述介质层120的材料相同，比如可以是氧化硅、氮化硅或氮氧化硅中的一种或多种，当然其材料也可以和介质层120材料不同，本公开实施例并不以此为限。

进一步的，如图12所示，在步骤S920之前，所述晶粒的制作方法还可以包括：

步骤S940，在所述切割区上形成所述测试电路200。

在步骤S930之后，如图4所示，所述晶粒的制作方法还可以包括：

步骤S950，在所述封口层400远离所述衬底100的一侧形成钝化层500。

步骤S960，在所述钝化层500远离所述衬底100的一侧形成保护层600。

步骤S970，通过刻蚀在所述保护层600形成第三开口凹槽，在所述钝化层500形成第二开口凹槽，在所述封口层400形成第一开口凹槽，所述第三开口凹槽位于所述测试电路200在所述保护层600的投影区域，所述第二开口凹槽位于所述测试电路200在所述钝化层500的投影区域，所述第一开口凹槽位于所述测试电路200在所述封口层400的投影区域。

其中，所述测试电路200包括检测焊盘210，所述测试焊盘210部分被所述封口层400覆盖，所述测试焊盘210部分暴露于所述第一开口凹槽。通过封口层400覆盖部分测试焊盘，测试焊盘210其余部分暴露于第一开口凹槽，一方面方便测试焊盘210连接外部测试电路，另一方面防止在切割过程中测试焊盘210剥离，对晶圆的晶粒区造成破坏。

在步骤S940中，在所述切割区上形成所述测试电路200可以包括如下步骤：

在衬底100的介质层120上通过喷涂方法形成光刻胶层。

通过相应的掩膜板进行曝光显影，将掩膜板的图案转移到介质层120上。

通过刻蚀，没有被光刻胶覆盖和保护的开口部分去除掉，形成凹槽。刻蚀方法可以是干法刻蚀、湿法刻蚀或等离子刻蚀。

在凹槽内沉积导电材料。沉积方法可以是物理气相沉积或电镀。

通过抛光工艺将表面磨平，形成金属层。抛光工艺可以是化学机械抛光。

在介质层120上涂覆介质层材料。

通过重复上述步骤，可以形成多层金属层。

在步骤S950中，形成钝化层500的方法可以为化学气相沉积、原子层沉积等方法，钝化层500的材料可以是氮化硅等。。

在步骤S960中，形成该保护层600的方法可以为化学气相沉积、原子层沉积等方法。保护层600的材料可以为聚酰亚胺(polyimide)、正硅酸乙酯(TEOS)等材料中的一种或多种组合。

本公开实施例提供的测试结构制作方法，通过在测试电路200侧部形成止裂槽300解决了在沿切割道切割晶圆时，由于测试电路200中的导线的影响导致切割道龟裂，进而将切割应力传递至晶粒区域，进而可能破坏集成电路的问题，有利于提高产品良品率和稳定性。

本示例性实施方式还提供一种半导体器件，所述半导体器件包括上述的所述的测试结构。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种测试结构，其特征在于，所述测试结构包括：

衬底，所述衬底包括切割区；

测试电路，形成于所述切割区；

止裂槽，形成于所述切割区，且所述止裂槽排布于所述测试电路的侧部；

封口层，形成于所述衬底表面，覆盖所述止裂槽以使所述止裂槽内形成气体间隙。

2.如权利要求1所述的测试结构，其特征在于，所述止裂槽至少部分环绕所述测试电路。

3.如权利要求1所述的测试结构，其特征在于，所述止裂槽至少沿所述切割区的切割方向排布于所述测试电路的两侧。

4.如权利要求1所述的测试结构，其特征在于，所述止裂槽的深度大于所述测试电路，所述止裂槽的深宽比大于3:1。

5.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括测试焊盘，所述测试焊盘位于所述切割区，和所述测试电路连接。

6.如权利要求5所述的测试结构，其特征在于，所述封口层还包括第一开口凹槽，所述第一开口凹槽位于所述测试电路在所述封口层的投影区，所述测试焊盘部分被所述封口层覆盖，所述测试焊盘部分暴露于所述第一开口凹槽。

7.如权利要求6所述的测试结构，其特征在于，所述测试结构还包括：

钝化层，形成于所述封口层远离所述衬底的一侧，且所述钝化层上设置有第二开口凹槽，所述第二开口凹槽位于所述第一开口凹槽在所述钝化层上的投影区域；

保护层，形成于所述钝化层远离所述衬底的一侧，且所述保护层上设置有第三开口凹槽，所述第三开口凹槽位于所述第一开口凹槽在所述保护层上的投影区域。

8.如权利要求7所述的测试结构，其特征在于，所述第一开口凹槽的截面面积小于所述第二开口凹槽的截面面积，所述第二开口凹槽的截面面积小于所述第三开口凹槽的截面面积。

9.如权利要求1所述的测试结构，其特征在于，所述止裂槽环绕所述测试电路，且相对的所述止裂槽交错分布。

10.如权利要求1所述的测试结构，其特征在于，所述止裂槽至少一行，且环绕所述测试电路。